JP5584276B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP5584276B2 JP5584276B2 JP2012273006A JP2012273006A JP5584276B2 JP 5584276 B2 JP5584276 B2 JP 5584276B2 JP 2012273006 A JP2012273006 A JP 2012273006A JP 2012273006 A JP2012273006 A JP 2012273006A JP 5584276 B2 JP5584276 B2 JP 5584276B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor element
- nitride
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
<半導体素子の全体構成>
図1は、本発明の第1の実施の形態に係る半導体素子10の上面図である。図1に示すように、半導体素子10は、概観的にみれば、導電層1の上に、カソード(陰極)部2と電極パッド層3とが設けられてなる構造を有している。具体的には、図2および図3にて示されたような構造を有している。ここで、図2は、電極パッド層3を省いて示す半導体素子10の上面図である。また、図3は、図1において破線で示した部分(図2の対応位置にも破線を図示)についての断面図である。なお、図1以降の各図における各部の比率は、必ずしも実際のものを反映したものではない。
上述したように、導電層1は、好ましくはAl1−x−yGaxInyN(x≧0、y≧0、0≦x+y≦1)なる組成式で表現されるIII族窒化物を用いて構成される。これにより、より高密度に電極を集積することが可能となる。例えばGaNを用いることができる。
p型層5aは、上述のように、例えば、所定のIV族半導体にB(ボロン)などをアクセプタ元素としてドープすることで形成されてなるが、好ましくは、少なくとも接合部7の近傍における正孔濃度が1×1019/cm3以上であるように構成される。係る構成を有する場合、p型層5a自体の比抵抗が低くなることに加えて、p型層5aと単位アノード電極5bとの間の接触抵抗を低減することができる。加えて、逆方向阻止時におけるp型層5aへの空乏層の拡がりを抑制できるため、p型層5aを薄く形成することが可能となる。これらにより、p型層5aにおける順方向導通時の直列抵抗成分を低減することができる。係るp型層5aは、Bのようなアクセプタ元素を1×1020/cm3以上の濃度で含むようにすることで、容易に実現することができる。
半導体素子10においては、上述したように電極パッド層3が備わっているが、これは図3に示すように、それぞれの単位アノード電極5bの上端に接続されてなるものである。係る電極パッド層3は、例えばAlによって構成される。電極パッド層3により、個々の単位アノード電極5bは電気的に接続されてなる。これにより、電極パッド層3そのものもアノードとしての機能を有していることになる。換言すれば、電極パッド層3の下側主面に複数の単位アノード電極5bを設けたものが、半導体素子10のアノードであるともいえる。なお、それぞれの単位アノード電極5bが電気的に接続されていれば、必ずしも電極パッド層3を設けなくとも、横型ダイオードとしての作用効果を奏することは可能であるが、電極パッド層3を有することにより、チップ面積を余分に大きくせずとも、半導体素子10の実装を容易にすることができるという効果が得られる。
第1の実施の形態は、単位アノード部5uをp型層5aと単位アノード電極5bとの積層構成とすることで、導電層1とp型層5aとの間でP−N接合を形成し、半導体素子10をP−N接合型の横型ダイオードとして機能させる態様を示しているが、横型ダイオードの態様はP−N接合型に限定されるものではない。本実施の形態においては、半導体素子10がショットキー接合型の横型ダイオードとして機能する場合について説明する。
本実施の形態においては、半導体素子10が、P−N接合とショットキー接合とが複合形成されてなる横型ダイオード構造を有する態様について説明する。図6は、本実施の形態における、単位アノード部5uの構造を説明するための図である。図2や図3に示した単位アノード部5uのそれぞれを、図4に示したように形成するのに代えて、図6に示すに形成することで、係る複合形成型の横型ダイオード構造は実現される。
本実施例においては、第1の実施の形態に係る半導体素子10を作製し、その特性を評価した。なお、導電層1は、図5に示す態様のものとした。また、1チップあたりに単位アノード部5uと単位カソード電極2uとが20組集積されるように作製した。
単位アノード部5uをNi層で形成することとしたほかは、実施例1と同様の処理を行い、第2の実施の形態に係る半導体素子を得た。
導電層1が第1層1aと第2層1bとから構成され、さらに第2層1bが2層構造を有するものとしたほかは、実施例1と同様に半導体素子10を作製した。具体的には、単結晶SiC基板上に、MOCVD法を用いて、膜厚300nmのAlNからなるバッファ層を介して、第1層1aとして膜厚3μmのGaN層を形成し、続いて、第2層1bとして膜厚1nmのAlNと膜厚20nmのAl0.3Ga0.7N層とを形成することで、導電層1を得た。この時点における導電層1の電気特性を、ホール係数測定を用いて評価したところ、2次元電子濃度が約1。1×1013/cm2、電子移動度が約2200cm2/Vs、シート抵抗が約260Ω/sqであった。X線回折測定を行った結果、ウルツ鉱型結晶が順次にc軸方向に成長していることが確認された。
導電層1が第1層1aと第2層1bとから構成され、さらに第1層1aが2層構造を有するものとしたほかは、実施例1と同様に半導体素子10を作製した。具体的には、単結晶SiC基板上に、膜厚300nmのAlNからなるバッファ層を介して、MOCVD法を用いて、第1層1aとして膜厚3μmのGaN層と膜厚20nmのIn0.05Ga0.95Nとを形成し、さらに第2層1bとして膜厚20nmのAl0.3Ga0.7N層を形成することで、導電層1を得た。この時点における導電層1の電気特性を、ホール係数測定を用いて評価したところ、2次元電子濃度が約1.4×1013/cm2、電子移動度が約800cm2/Vs、シート抵抗が約560Ω/sq.であった。X線回折測定を行った結果、ウルツ鉱型結晶が順次にc軸方向に成長していることが確認された。
比較例として、ショットキー接合型の縦型ダイオードを作製した。図7は、係る縦型ダイオード素子200の構成を示す図である。
図8は、上述の実施例1ないし実施例4、および比較例において測定した逆方向阻止時の漏れ電流、逆方向阻止耐圧(絶縁破壊電圧)、順方向出力電流、逆回復時間、せん頭サージ電流、および順電流が10A時および1A時のオン電圧の値を一覧にして示す図である。
2 カソード部
2u 単位カソード電極
3 電極パッド層
4 (カソード部の)くり抜き領域
5 アノード部
5a、5c p型層
5b、5d 単位アノード電極
5u 単位アノード電極部
6 絶縁保護層
7、7a (P−N接合の)接合部
7b ショットキー接合の接合部
10 半導体素子
w 単位カソード電極と単位アノード部との間隔
w2 単位カソード電極の幅
w5 単位アノード部の幅
Claims (17)
- 半導体素子であって、
III族窒化物材料を用いて電子を多数キャリアとするように構成されてなる第1半導体層と、
前記半導体素子においてアノードとして作用し、
前記第1半導体層の一方の主面上に接合形成されてなり、それぞれが電気的に接続されてなる複数の単位アノード部、
を有するアノード部と、
前記半導体素子においてカソードとして作用し、
前記主面上に接合形成されてなり、それぞれが電気的に接続されてなる複数の単位カソード電極、
を有するカソード部と、
を備え、
前記カソード部は、互いに略平行な複数のくり抜き領域を有しつつ前記主面上の略全面に設けられてなり、前記複数のくり抜き領域のそれぞれの境界部分が前記単位カソード部とされており、かつ、前記複数のくり抜き領域のそれぞれに前記複数の単位アノード部が設けられており、これによって、前記主面上においては、前記複数の単位アノード部のそれぞれと前記複数の単位カソード電極のそれぞれとが交互に配置された電極列が形成されてなり、
前記複数の単位アノード部のそれぞれと前記第1半導体層との複数の接合部がそれぞれ第1接合部と第2接合部とからなり、
前記単位アノード部の前記第1接合部を構成する部分のうち少なくとも前記第1半導体層と接続する部分が、所定の半導体材料を用いて正孔を多数キャリアとするように構成されてなる第2半導体層であり、
前記第1接合部においてはP−N接合が形成されてなり、
前記単位アノード部の前記第2接合部を構成する部分のうち少なくとも前記第1半導体層と接続する部分が所定の金属によって構成されることにより、前記第2接合部においてはショットキー接合が形成されてなる、
ことを特徴とする半導体素子。 - 請求項1に記載の半導体素子であって、
前記第1半導体層が、第1と第2の窒化物層を積層することにより形成されてなり、
前記第1と第2の窒化物層が、Al1−x−yGaxInyN(x≧0、y≧0、0≦x+y≦1)なる組成式で表現されるIII族窒化物を用いて、少なくとも前記第1と第2の窒化物層の隣接部分においては前記第1と第2の窒化物層を構成するIII族窒化物の禁制帯幅が相異なるように構成されてなる、
ことを特徴とする半導体素子。 - 請求項2に記載の半導体素子であって、
前記第1と第2の窒化物層は所定の単結晶基材の上にエピタキシャル形成されてなる、
ことを特徴とする半導体素子。 - 請求項2または請求項3に記載の半導体素子であって、
前記第1半導体層は前記第2の窒化物層の主面上に前記複数の単位アノード部が接合形成されるように形成されてなり、
少なくとも前記第1と第2の窒化物層の隣接部分においては、前記第2の窒化物層を構成するIII族窒化物の禁制帯幅よりも前記第1の窒化物層を構成するIII族窒化物の禁制帯幅の方が狭い、
ことを特徴とする半導体素子。 - 請求項4に記載の半導体素子であって、
前記第2の窒化物層がAl1−xGaxN(0≦x≦1)なる組成式で表現されるIII族窒化物を用いて構成されてなる、
ことを特徴とする半導体素子。 - 請求項5に記載の半導体素子であって、
前記第2の窒化物層が、少なくとも前記第1の窒化物層と隣接する部分においてはAlNを用いて構成されてなる、
ことを特徴とする半導体素子。 - 請求項4ないし請求項6のいずれかに記載の半導体素子であって、
前記第1の窒化物層が、少なくとも前記第2の窒化物層と隣接する部分においてはGa1−wInwN(0≦w≦1)なる組成式で表現されるIII族窒化物を用いて構成されてなる、
ことを特徴とする半導体素子。 - 請求項7に記載の半導体素子であって、
前記第1の窒化物層が、少なくとも前記第2の窒化物層と隣接しない部分においてはGaNを用いて構成されてなる、
ことを特徴とする半導体素子。 - 請求項8に記載の半導体素子であって、
前記第1の窒化物層がGaNを用いて構成されてなる、
ことを特徴とする半導体素子。 - 請求項4ないし請求項9のいずれかに記載の半導体素子であって、
前記第1と第2の窒化物層のそれぞれが、ウルツ鉱型構造を有するIII族窒化物を用いて(0001)面を主面として形成されてなる、
ことを特徴とする半導体素子。 - 請求項1に記載の半導体素子であって、
前記第1半導体層のうち、少なくとも前記アノード部と接合される部分が、Al1−xGaxN(0≦x≦1)なる組成式で表現されるIII族窒化物を用いて構成される、
ことを特徴とする半導体素子。 - 請求項1ないし請求項11のいずれかに記載の半導体素子であって、
前記第2半導体層の正孔濃度が、少なくとも前記第1半導体層と接合される部分においては1×1019/cm3以上である、
ことを特徴とする半導体素子。 - 請求項1ないし請求項12のいずれかに記載の半導体素子であって、
前記第2半導体層のアクセプタ濃度が、少なくとも前記第1半導体層と接合される部分においては2×1020/cm3以上である、
ことを特徴とする半導体素子。 - 請求項12または請求項13に記載の半導体素子であって、
前記所定の半導体材料が、IV族半導体である、
ことを特徴とする半導体素子。 - 請求項14に記載の半導体素子であって、
前記所定の半導体材料が、少なくとも前記第1半導体層と接合される部分においてはSi1−zGez(0≦z≦1)である、
ことを特徴とする半導体素子。 - 請求項15に記載の半導体素子であって、
前記所定の半導体材料が、少なくとも前記第1半導体層と接合される部分においてはSiである、
ことを特徴とする半導体素子。 - 請求項1ないし請求項16のいずれかに記載の半導体素子であって、
前記複数の単位アノード部と前記複数の単位カソード電極とを被覆するように前記電極列全体の上面に設けられてなり、前記アノード部と前記カソード電極部とを絶縁する絶縁層、
をさらに備えるとともに、
前記アノード部が、前記絶縁層の上に形成され、前記絶縁層に設けた導通部を介して前記複数の単位アノード部と導通接続されてなる金属層を有する、
ことを特徴とする半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012273006A JP5584276B2 (ja) | 2006-03-30 | 2012-12-14 | 半導体素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093209 | 2006-03-30 | ||
JP2006093209 | 2006-03-30 | ||
JP2012273006A JP5584276B2 (ja) | 2006-03-30 | 2012-12-14 | 半導体素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007079097A Division JP5362187B2 (ja) | 2006-03-30 | 2007-03-26 | 半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013051454A JP2013051454A (ja) | 2013-03-14 |
JP5584276B2 true JP5584276B2 (ja) | 2014-09-03 |
Family
ID=48013226
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012273006A Active JP5584276B2 (ja) | 2006-03-30 | 2012-12-14 | 半導体素子 |
JP2012273005A Active JP5580872B2 (ja) | 2006-03-30 | 2012-12-14 | 半導体素子 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012273005A Active JP5580872B2 (ja) | 2006-03-30 | 2012-12-14 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5584276B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115274435B (zh) * | 2022-09-22 | 2023-01-03 | 深圳芯能半导体技术有限公司 | 一种凸形碳化硅mps器件及其制备方法、芯片 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260290A (ja) * | 1996-03-21 | 1997-10-03 | Fuji Electric Co Ltd | III族窒化物半導体およびpn接合ダイオードの製造方法 |
DE19723176C1 (de) * | 1997-06-03 | 1998-08-27 | Daimler Benz Ag | Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung |
CN100388509C (zh) * | 2003-01-29 | 2008-05-14 | 株式会社东芝 | 功率半导体器件 |
US8174048B2 (en) * | 2004-01-23 | 2012-05-08 | International Rectifier Corporation | III-nitride current control device and method of manufacture |
US7105875B2 (en) * | 2004-06-03 | 2006-09-12 | Wide Bandgap, Llc | Lateral power diodes |
-
2012
- 2012-12-14 JP JP2012273006A patent/JP5584276B2/ja active Active
- 2012-12-14 JP JP2012273005A patent/JP5580872B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013051453A (ja) | 2013-03-14 |
JP5580872B2 (ja) | 2014-08-27 |
JP2013051454A (ja) | 2013-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12027591B2 (en) | Method for forming a semiconductor device and a semiconductor device | |
US10971634B2 (en) | Oxide semiconductor device and method of manufacturing oxide semiconductor device | |
JP5225549B2 (ja) | 半導体素子 | |
JP5140347B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
JP5926893B2 (ja) | 炭化珪素ダイオード | |
JP4282972B2 (ja) | 高耐圧ダイオード | |
JP6560444B2 (ja) | 半導体装置 | |
US9236434B2 (en) | Semiconductor device and manufacturing method thereof | |
JPWO2018150861A1 (ja) | 炭化ケイ素積層基板およびその製造方法 | |
JP7030665B2 (ja) | 半導体装置 | |
JP6037664B2 (ja) | 半導体装置およびその製造方法 | |
JP5362187B2 (ja) | 半導体素子 | |
JP2013232574A (ja) | 炭化珪素半導体装置 | |
JP5682102B2 (ja) | 逆耐圧を有する縦型窒化ガリウム半導体装置 | |
JP5621198B2 (ja) | 半導体装置 | |
JP5584276B2 (ja) | 半導体素子 | |
JP6932998B2 (ja) | 炭化ケイ素mosfet及びその製造方法 | |
JP2022009745A (ja) | 半導体装置 | |
JP6817917B2 (ja) | ダイヤモンド半導体素子 | |
JP2020074426A (ja) | 半導体装置 | |
JP3879697B2 (ja) | 半導体装置 | |
JP7507070B2 (ja) | 半導体装置及びその製造方法 | |
CN116569338A (zh) | 半导体元件的制造方法、半导体元件以及半导体装置 | |
JP2020077664A (ja) | 炭化珪素半導体装置 | |
CN118369771A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121214 |
|
A977 | Report on retrieval |
Effective date: 20131226 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20140107 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20140205 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20140701 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20140717 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5584276 Country of ref document: JP |