JP5583520B2 - 入出力ノードオンチップネットワーク - Google Patents

入出力ノードオンチップネットワーク Download PDF

Info

Publication number
JP5583520B2
JP5583520B2 JP2010190958A JP2010190958A JP5583520B2 JP 5583520 B2 JP5583520 B2 JP 5583520B2 JP 2010190958 A JP2010190958 A JP 2010190958A JP 2010190958 A JP2010190958 A JP 2010190958A JP 5583520 B2 JP5583520 B2 JP 5583520B2
Authority
JP
Japan
Prior art keywords
router
input
output
routers
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010190958A
Other languages
English (en)
Other versions
JP2011061775A (ja
Inventor
ミシェル、アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kalray SA
Original Assignee
Kalray SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kalray SA filed Critical Kalray SA
Publication of JP2011061775A publication Critical patent/JP2011061775A/ja
Application granted granted Critical
Publication of JP5583520B2 publication Critical patent/JP5583520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825Globally asynchronous, locally synchronous, e.g. network on chip

Description

本発明は、オンチップネットワーク(NOC)トポロジーに関し、特に、メッシュネットワークにおける入出力ノードの配置に関する。
図1は、特許文献1に記載されたマトリックス(即ち、メッシュ)NOCトポロジーの一例を示している。
このネットワークは、行(水平バスBh)及び列(垂直バスBv)をなして配置された複数のバスを備えている。ルータRTRは、水平バスと垂直バスの各交点に置かれており、該ルータに到達する各バスセグメント(水平および垂直)間のポイントツーポイント接続を行う。さらに、各ルータRTRはローカルリソースRSCに接続される。このローカルリソースは、データプロデューサ又はデータコンシューマであり得る。
この種のネットワークは、任意のリソースRSCに他の任意のリソースと通信させるように設計されている。通信は、最終目的地にデータをルーティングする担当のいくつかのルータを横断する。
通信が横断するノードの数を制限するために、ネットワークは環状体(toroidal)であることが好ましい。図示するように、マトリックスの端に置かれたルータは、マトリックスの反対側の端に置かれたルータと接続されている。これにより、マトリックスの端と中央の両方において、同一のルータ構造を用いることが可能となる。
図2は、これに関連して使用可能なルータを概略的に示している。このルータは5つのチャネル、即ち、バスセグメントに対応する4つの方向、つまり北(N)、南(S)、東(E)、西(W)と、ローカルリソースに対応するリンクLとを管理する。
4入力マルチプレクサMXは、各ルータ出力方向と関連している。これら4つの入力は、マルチプレクサの方向と関連のないルータ入力に対応している。例えば、北側出力マルチプレクサMXNは、ルータ入力L,S,E及びWを受信する。即ち、このルータは、ある方向経由で入力されたパケットが同じ方向経由で出て行くことを防止する。
また、各マルチプレクサ入力の前には、待機出力データを蓄積することを目的としたFIFOキュー20が置かれている。
コントローラ22は、調停を行い、マルチプレクサによりなされる選択、及び5つのチャネルを介して入力するデータのキュー20への書き込みを制御する。
図1の種類のネットワークの1つの想定される用途は、並列コンピューティングである。この場合、各リソースRSCはプロセッサクラスターである。よって、そのようなネットワークは、少なくとも計算用データの供給および計算結果の抽出を可能とする入出力周辺装置と関連する。
迅速な解決策は、所要の入出力動作を行うために、リソースRSCのいくつか、好ましくは、チップを外界に接続するコンタクトパッドを用いた接続を容易にするために、マトリックスの端に置かれたリソースを使用することである。
この解決策は、同一のマトリックスの大きさに対して、NOCの計算能力に損をさせる。ある数のプロセッサクラスターは、プロセッサクラスターが提供可能なものよりもずっと低い計算要求の入出力ユニットに置き換えられる。しかし、この特異性、特に外界との接続を有するという事実は、共用の時間においてさえ、それらの機能をプロセッサクラスターによって満たすことができないということを必然的に伴う。
よって、所定の計算能力を提供するためにマトリックスをある大きさに作った場合、ネットワークの周りに入出力ユニットを追加しなければならないだろう。設計者のなす選択によるが、この追加により、ネットワークの待ち時間(latency)が著しく増加する、及び/又は、チップの表面積が徒に増加するだろう。
所定のマトリックスに入出力ユニットを追加することに対して想定され得る一つの解決策は、マトリックスの周辺にルータからなる2つの列および2つの行を追加し、それに入出力ユニットを接続することにある。従って、ルータマトリックスの大きさはn×nから(n+2)×(n+2)に増大し、このことは、おそらく通信により横断されるノードの数を増加させ、それによりネットワークの待ち時間を増大させるだろう。
もう一つの解決策は、6チャネル周辺ルータを用いることにあるだろう。6番目のチャネルは入出力ユニットを接続する目的に役立つものである。この解決策は、例えば特許文献2に記載されているが、周辺ルータが内部ルータに比べて大きな表面積を有し、そのことがルータの配置・配線問題(place-and-route problems)を引き起こすという欠点がある。設計の簡素化の理由から、全てのルータは同一であり、従って全てが6つのチャネルを有することが好ましい。この場合、内部ルータは、不必要な表面積を占める使わない機能を有することになるだろう。
暗示の目的のために、図2のルータと比較して、6チャネルルータはもう一つのマルチプレクサを備え、各マルチプレクサは対応するFIFOメモリを持つ5つの入力を有するだろう。
図3は、特許文献3において提案された、これらの欠点を扱う解決策を図示している。図3は図1のそれと同様のトーラスネットワークを示している。「入出力ルータ」としての資格を有する3チャネルルータIORが、マトリックスの周辺に挿入されている。これらのルータIORの各々のチャネルのうち2つは、内部としての資格が与えられ、ルータが置かれた行または列の連続性を確保する目的に役立つ。3番目のチャネルは、外部としての資格が与えられ、入出力ユニットIOMによりネットワークからデータを挿入および抽出する目的に役立つ。
「インフラルータ」と呼ばれる内部ルータRTRを違って、行に設置されたルータIORは同じ列のルータに接続されない。同様に、列に設置されたルータIORは同じ行のルータに接続されない。
初めのマトリックスがn×nの大きさを有すると仮定すると、図3によるルータIORを追加することによって、マトリックスの大きさは(n+2)×(n+2)に増大する。従って、図3のネットワークは、図1のネットワークよりも待ち時間が大きくなりそうに思われる。
ヨーロッパ特許EP1701274号公報 国際公開第89/03564号パンフレット 米国特許第5,689,647号明細書
したがって、プロセッサクラスターを有するNOCにおいて、ネットワークの待ち時間を実質的に増大させず、またはチップ表面積を不必要に増大させずに入出力ユニットを追加することが望ましい。
この必要性を世話するため、各々が同じ行に属する2つの他のルータおよび同じ列に属する2つの他のルータに接続されたインフラルータからなるマトリックスと、各々が同じ行または同じ列に属する他の2つのルータに2つの内部入力によって接続されており、ネットワークにデータを供給する外部入力を備える入出力ルータと、を備えるトーラスメッシュネットワークが提供される。前記各入出力ルータは、内部入力用のキューを有さず、且つ、前記入出力ルータに接続されたインフラルータのキューを管理するようにも構成されたアービターにより管理された外部入力に割り当てられたキューを備える。
従来のチップ上のトーラスネットワークを概略的に示す。 図1のネットワークのルータの構造を概略的に示す。 入出力ルータを有するトーラスネットワークの実施形態を概略的に示す。 ルータの実施形態を示す。 図3のネットワークの最適化を概略的に示す。
他の利点および特徴は、添付図面を用いて説明される以下の典型的な実施形態の説明からより明確になるだろう。
図4は、入出力ルータIORとインフラルータRTRの組み合わせた実施形態を概略的に示しており、この実施形態は、図3の入出力ルータIORが待ち時間をもたらさないことを保証するものである。東側のインフラルータRTRの一部、特にマルチプレクサMXEと制御回路22が表されており、全部表された入出力ルータIORに接続されている。
ルータIORは、3チャネルルータであり、2入力マルチプレクサを3つ備える。西側のマルチプレクサmxwは、第1の入力で入出力ユニットIOMから入来するデータを受信し、第2の入力で東側へのルータ(図示せず)から入来するデータを受信する。東側のマルチプレクサmxeは、第1の入力で入出力ユニットIOMから入来するデータを受信し、第2の入力で図示されたルータRTRの東側のマルチプレクサMXEから入来するデータを受信する。
入出力ユニットIOMからのデータは、FIFOキュー24を介してマルチプレクサmxw及びmxeの対応する入力に達する。
しかしながら、図示のように、ルータIORのマルチプレクサの他の全ての入力はFIFOキューを有しない。このように、ルータIORを横断するデータは待ち時間をなんら経験しない。
ルータRTRとルータIOR間の連携に関する以下の記述は、図4に表される要素、即ち、ルータIORとその西側のルータRTR間のリンクを参照してなされる。ネットワーク内の他のあり得る組み合わせに対する動作は同様である。
FIFOキューが無いことに起因してルータIORを横断するデータが失われるということがないことを保証するために、ルータIORの制御回路CTRL及びルータRTRの制御回路CTRLは、図示されたマルチプレクサMXEとmxeの組み合わせがFIFOキューを備える5つのチャネルを有する単一のマルチプレクサとして振る舞うように、相互に作用する。これら5つのチャネルは、マルチプレクサMXEの4つの入力と、IOMユニットに割り当てられたマルチプレクサmxeの入力とによって形成される。換言すれば、入出力ルータとインフラルータの組み合わせが6チャネルルータとして振る舞う。
IOMユニットがルータIORの東側の出力に供給すべきデータを有しない場合、マルチプレクサmxeはルータRTRのマルチプレクサMXEの出力を選択するために設置されている。マルチプレクサMXEは従来の方法で制御され、マルチプレクサMXEが供給するデータは、待ち時間なく、ルータIORの東側の出力に直接送信される。
IOMユニットがデータの供給を開始すると、そのデータはマルチプレクサmxeのキュー24にスタックされる。その後、ルータIORの制御回路22’はルータRTRの制御回路22あてに要求信号RQIOを有効にする。その後、ルータRTRの制御回路22は、4つではなく5つのチャネル間の調停モードに切り替わる。5番目のチャネルはマルチプレクサmxeのキュー24に割り当てられたチャネルである。
アービター(調停者、arbiter)が5番目のチャネルを満足させる(serve)決定をすると、ルータRTRの制御回路はルータIORの制御回路に対してアクノリッジ信号AQIOを有効にする。ルータIORの制御回路は、マルチプレクサmxeがキュー24からデータユニット、例えばパケットを出力するようにする。
キュー24がデータを含む限り、信号RQIOはアクティブのままであり、ルータRTRの制御回路は5チャネル間の調停モードのままである。信号AQIOは、アービターが5番目のチャネルを満足させる決定をするたびに、パケットごとにアクティブにされる。
原理上、入出力ルータIORに接続されるインフラルータRTRのみが、今ちょうど説明したメカニズムを実装する必要がある。とは言っても、このメカニズムが必要とするロジックの占める表面積は無視して良いものなので、全ルータが同一になるように、このロジックを全てのインフラルータに設けてもよい。これにより、ネットワーク設計は簡略化される。機能を使用しないルータは、非アクティブの論理レベルに結線された、RQIO信号に関連する入力を有するだろう。
図3に示すようなトーラスネットワークにおいて、2つのIORルータは、マトリックスの端間のリンクで連続している。従って、これらのルータIORは信号RQIO及びAQIOを互いに伝えなければならない。それにもかかわらず、図3は、明確性のため、簡略化した表現に対応している。実際には、マトリックスの端同士を接続するリンクと同じくらい長いリンクは避けることが望ましい。
図5はノード間のリンク長が最適化されたトーラスネットワークを示している。マトリックスの大きさは例として4×4である。インフラルータは細線で示され、入出力ルータは太線で示されている。
インフラルータは行ごとに及び列ごとにインタリーブ(interleave)されている。即ち、列または行におけるランクnのルータは、ランクn+2のルータと接続されている(周辺のルータは、そのリンクの一つについてはこのルールに従わない)。入出力ルータは、周辺のインフラルータから出るリンクに挿入されている。
この構成ではルータ間の全てのリンクはほぼ同じ長さとなり、入出力ルータの各々は2つのインフラルータ間に設置される。
20,24 FIFOキュー
22,22’ コントローラ

Claims (4)

  1. 各々が同じ行に属する2つの他のルータおよび同じ列に属する2つの他のルータに接続されたインフラルータからなるマトリックスと、
    各々が同じ行または同じ列に属する他の2つのルータに2つの内部入力によって接続されており、ネットワークにデータを供給する外部入力を備える入出力ルータと、
    を備えるトーラスネットワークであって、
    前記各入出力ルータは、内部入力用のキューを有さず、且つ、前記入出力ルータに接続されたインフラルータのキューを管理するようにも構成されたアービターにより管理された外部入力に割り当てられたキューを備えることを特徴とするトーラスネットワーク。
  2. 前記アービターは、前記インフラルータのキューと組み合わせて前記入出力ルータのキューを管理するように構成されて、それにより前記2つのルータの組み合わせが6チャネルルータとして振る舞うことを特徴とする請求項1に記載のネットワーク。
  3. 前記各入出力ルータは、2つの入力を持つマルチプレクサを備え、その第1の入力が前記入出力ルータの前記キューの一つからデータを受信し、その第2の入力が前記インフラルータから直接データを受信することを特徴とする請求項1に記載のネットワーク。
  4. 前記アービターは、
    データが前記入出力ルータのキューの一つに達すると要求信号を生成し、アクノリッジ信号を受信するとすぐにそのデータの送信を生じさせるように構成された、前記入出力ルータにおける第1の制御回路と、
    前記インフラルータのキュー間の優先権を管理するように構成され、前記要求信号を受信するとすぐに前記入出力ルータのキューを優先権管理に含める、前記インフラルータにおける第2の制御回路であって、前記第2の制御回路は前記入出力ルータのキューが優先権を持っていると判定すると、前記アクノリッジ信号を生成する、前記インフラルータにおける第2の制御回路と、
    を備えることを特徴とする請求項1に記載のネットワーク。
JP2010190958A 2009-09-04 2010-08-27 入出力ノードオンチップネットワーク Active JP5583520B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0904209A FR2949879B1 (fr) 2009-09-04 2009-09-04 Noeuds d'entree/sortie d'un reseau sur puce torique.
FR09/04209 2009-09-04

Publications (2)

Publication Number Publication Date
JP2011061775A JP2011061775A (ja) 2011-03-24
JP5583520B2 true JP5583520B2 (ja) 2014-09-03

Family

ID=42199603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010190958A Active JP5583520B2 (ja) 2009-09-04 2010-08-27 入出力ノードオンチップネットワーク

Country Status (5)

Country Link
US (1) US8503466B2 (ja)
EP (1) EP2312451B1 (ja)
JP (1) JP5583520B2 (ja)
CN (1) CN102014050B (ja)
FR (1) FR2949879B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2949879B1 (fr) * 2009-09-04 2014-07-18 Kalray Noeuds d'entree/sortie d'un reseau sur puce torique.
FR2979444A1 (fr) * 2011-08-23 2013-03-01 Kalray Reseau sur puce extensible
FR2982049B1 (fr) 2011-10-28 2014-02-28 Kalray Gestion de flux dans un reseau sur puce
JP2013251715A (ja) 2012-05-31 2013-12-12 Toshiba Corp ルータ及びメニーコアシステム
CN105049362B (zh) * 2015-06-18 2018-04-17 西安电子科技大学 一种二维环绕网格片上网络拓扑结构的路由方法
US9977853B2 (en) 2015-11-04 2018-05-22 Chronos Tech Llc Application specific integrated circuit link
US10073939B2 (en) 2015-11-04 2018-09-11 Chronos Tech Llc System and method for application specific integrated circuit design
US10181939B2 (en) 2016-07-08 2019-01-15 Chronos Tech Llc Systems and methods for the design and implementation of an input and output ports for circuit design
CN106254254B (zh) * 2016-09-19 2020-05-26 复旦大学 一种基于Mesh拓扑结构的片上网络通信方法
US10637592B2 (en) 2017-08-04 2020-04-28 Chronos Tech Llc System and methods for measuring performance of an application specific integrated circuit interconnect
US11087057B1 (en) 2019-03-22 2021-08-10 Chronos Tech Llc System and method for application specific integrated circuit design related application information including a double nature arc abstraction
US11842169B1 (en) 2019-09-25 2023-12-12 Amazon Technologies, Inc. Systolic multiply delayed accumulate processor architecture
US11467806B2 (en) 2019-11-27 2022-10-11 Amazon Technologies, Inc. Systolic array including fused multiply accumulate with efficient prenormalization and extended dynamic range
US11816446B2 (en) 2019-11-27 2023-11-14 Amazon Technologies, Inc. Systolic array component combining multiple integer and floating-point data types
US11422773B1 (en) 2020-06-29 2022-08-23 Amazon Technologies, Inc. Multiple busses within a systolic array processing element
US11308026B1 (en) * 2020-06-29 2022-04-19 Amazon Technologies, Inc. Multiple busses interleaved in a systolic array
US11308027B1 (en) 2020-06-29 2022-04-19 Amazon Technologies, Inc. Multiple accumulate busses in a systolic array
US11880682B2 (en) 2021-06-30 2024-01-23 Amazon Technologies, Inc. Systolic array with efficient input reduction and extended array performance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797882A (en) * 1985-10-02 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Mesh-based switching network
US4942517A (en) * 1987-10-08 1990-07-17 Eastman Kodak Company Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers
US5689647A (en) * 1989-03-14 1997-11-18 Sanyo Electric Co., Ltd. Parallel computing system with processing element number setting mode and shortest route determination with matrix size information
US5701434A (en) * 1995-03-16 1997-12-23 Hitachi, Ltd. Interleave memory controller with a common access queue
KR100277167B1 (ko) * 1998-06-05 2001-01-15 윤덕용 가상버스들을사용한연결망을갖는분산컴퓨팅시스템및데이터통신방법
US6982976B2 (en) * 2000-08-11 2006-01-03 Texas Instruments Incorporated Datapipe routing bridge
FR2883117B1 (fr) 2005-03-08 2007-04-27 Commissariat Energie Atomique Architecture de noeud de communication dans un systeme de reseau sur puce globalement asynchrone.
EP1869845A1 (en) * 2005-04-07 2007-12-26 Koninklijke Philips Electronics N.V. Network-on-chip environment and method for reduction of latency
JP2008541677A (ja) * 2005-05-23 2008-11-20 エヌエックスピー ビー ヴィ 内部通信ネットワークを備えた集積回路
KR100730279B1 (ko) * 2005-12-16 2007-06-19 삼성전자주식회사 스타 토로스 토폴로지를 이용하여 칩 상의 디바이스를연결한 컴퓨터 칩
CN101420380B (zh) * 2008-11-28 2012-11-14 西安邮电学院 一种双层双环型片上系统
FR2949879B1 (fr) * 2009-09-04 2014-07-18 Kalray Noeuds d'entree/sortie d'un reseau sur puce torique.

Also Published As

Publication number Publication date
US8503466B2 (en) 2013-08-06
FR2949879B1 (fr) 2014-07-18
CN102014050A (zh) 2011-04-13
JP2011061775A (ja) 2011-03-24
FR2949879A1 (fr) 2011-03-11
CN102014050B (zh) 2015-04-29
US20110058569A1 (en) 2011-03-10
EP2312451A2 (fr) 2011-04-20
EP2312451B1 (fr) 2014-02-12
EP2312451A3 (fr) 2012-08-22

Similar Documents

Publication Publication Date Title
JP5583520B2 (ja) 入出力ノードオンチップネットワーク
US10282338B1 (en) Configuring routing in mesh networks
US8050256B1 (en) Configuring routing in mesh networks
KR100812225B1 (ko) 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조
US8151088B1 (en) Configuring routing in mesh networks
US20140376557A1 (en) Modular decoupled crossbar for on-chip router
CN112395819A (zh) 统一的可编程计算存储器和配置网络
JP2012090129A (ja) NoCシステム及び入力切替装置
KR100951856B1 (ko) 멀티미디어 시스템용 SoC 시스템
JP2007072616A (ja) 共有メモリ装置
Latif et al. PVS-NoC: Partial virtual channel sharing NoC architecture
US11489788B2 (en) Interconnection network with adaptable router lines for chiplet-based manycore architecture
US7987313B2 (en) Circuit of on-chip network having four-node ring switch structure
Ofori-Attah et al. A survey of recent contributions on low power NoC architectures
US11323391B1 (en) Multi-port stream switch for stream interconnect network
JP6699249B2 (ja) 半導体装置、情報処理装置、半導体装置の論理の再構成方法および半導体装置の論理の再構成プログラム
JP5626753B2 (ja) Lsiチップ積層システム
US7561584B1 (en) Implementation of a graph property in a switching fabric for fast networking
Latif et al. A novel topology-independent router architecture to enhance reliability and performance of networks-on-chip
US10929331B1 (en) Layered boundary interconnect
CN113490293A (zh) 一种双层自适应重配置环簇片上网络硬件结构
Lee et al. Design of a feasible on-chip interconnection network for a chip multiprocessor (cmp)
JP5017971B2 (ja) 集積装置
Tsai et al. A scalable and fault-tolerant network routing scheme for many-core and multi-chip systems
US7519848B2 (en) Data transfer apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140716

R150 Certificate of patent or registration of utility model

Ref document number: 5583520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250