JP5626753B2 - Lsiチップ積層システム - Google Patents
Lsiチップ積層システム Download PDFInfo
- Publication number
- JP5626753B2 JP5626753B2 JP2009272225A JP2009272225A JP5626753B2 JP 5626753 B2 JP5626753 B2 JP 5626753B2 JP 2009272225 A JP2009272225 A JP 2009272225A JP 2009272225 A JP2009272225 A JP 2009272225A JP 5626753 B2 JP5626753 B2 JP 5626753B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- chip
- inter
- shared
- connection switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
複数のLSIチップを含むLSIチップ積層システムであって、
チップ間で積層方向に共通する領域を貫通するビアを介したチップ間共通信号によりチップ間で積層方向に接続され、データ信号とアドレス信号およびバス制御信号からなるチップ間共有バスと、
チップ間共有バスを介して送られてくるバス制御信号に基づいて、チップ間共有バスへのチップ平面内バスを介した各チップからのチップ間共有バスの駆動を調停制御するチップ間共有バス制御部と、
チップ間共有バス内のデータ信号とチップ平面内バスのデータ信号との接続を、スイッチ設定信号に従って選択的に設定するバス接続スイッチ部と
を備え
複数のチップ間共有バス制御部と、それにより制御されるバス接続スイッチ部により、論理的に複数の通信を同時に行うLSIチップ積層システム
を提供する。
図1に本発明の一実施形態を示す。本実施形態による複数のLSIチップを含むLSIチップ積層システムは、例えば、バスマスタとして機能することが可能な、マスタノード15を持つ1つ以上のマスタチップ10と、バススレーブとして機能することが可能な、スレーブノード25を持つ1つ以上のスレーブチップ20とが互いに積層されて構成されており、チップ間共有バス1,2、バス接続スイッチ部11,12,21,22を備える。
ここでは、図4を用いて、バス接続スイッチ設定部13,23のための信号の流れの例について説明する。バス選択について、バス接続スイッチ設定部13,23は、あらかじめ設定されたバス接続設定に基づいてバス選択信号を生成し、バス接続スイッチ部11,12,21,22に入力することで、スイッチを設定しバス選択を行う。この際、バス選択のスイッチは双方向とすることで、チップ間共有バス1,2とチップ平面内バス14,24の間で双方向の信号の伝達が可能となる。
[実施形態2]
図6を用いて、バス接続スイッチ設定部13,23の設定を行うための方法について説明する。通信を行うためのバス接続スイッチの設定を行うために、バス接続スイッチ設定部13,23には、スイッチ設定信号を保持するレジスタを設ける。レジスタには、スイッチ設定信号を保持するようにし、その値を基にしてスイッチ制御部が、バス接続スイッチ部の接続/非接続を設定するようにする。すなわち、バス接続スイッチ設定部13,23のレジスタを書き換えることで、バス接続スイッチ部の接続/非接続を設定可能となる。チップ間共有バス11,12はデータバスであり、スイッチ設定信号はこのデータバスを介してバス接続スイッチ部11,12,21,22に供給される。データバスを介したスイッチ設定信号の送信供給によれば、データバスの超並列接続性を生かし1回のデータ送信によってバス接続スイッチ部11,12,21,22にふくまれる多くのスイッチの設定を行うことが可能となる。そのため、低い動作周波数でありながら柔軟なスイッチ設定を短時間で行うことが可能となる。
図7は、上記図1のLSIチップ積層システムにおける多重バス構成の一例を示す。この例において、チップ間共有バス1,2の各々の独立バスに対し、複数のスレーブチップ20(バスマスタ及びバススレーブの機能を併せ持つマスタ・スレーブチップ40を含む)のうちのある1つのスレーブチップ20と、該スレーブチップにアクセスする1つ以上のマスタチップ10とが割り当てられ、チップ間共有バス1,2を用いて並列にアクセス可能な2つ以上の独立バスが構成されている。
図8に示す本発明の一実施形態では、各チップ10,20の平面中央部に、チップ間共有バス1,2用の貫通電極つまり貫通ビア3(図1等参照)を配置するチップ間共有バス用貫通電極領域100,200が設けられている。
3 チップ間貫通ビア
4 チップ間共有バス制御信号線
10 マスタチップ
20 スレーブチップ
11,12,17,18 バス接続スイッチ部
21,22,27,28 バス接続スイッチ部
13,23 バス接続スイッチ設定部
14,24 チップ平面内バス
15 マスタノード
25 スレーブノード
16,26 チップ間共有バス制御部
19,29 チップ間共有バス駆動部
30 外部マスタノード
40 マスタ・スレーブノード
100,200 チップ間共有バス用貫通電極配置領域
101,201 チップ周辺貫通電極
Claims (10)
- 複数のLSIチップを含むLSIチップ積層システムであって、
チップ間で積層方向に共通する領域を貫通するビアを介してチップ間に延びるチップ間共有バスと、
チップ平面方向に延びるチップ平面内バスと、
前記チップ間共有バスとは別にビアを介してチップ間に貫通配設されたチップ間共有制御バスと、
バス接続スイッチ部と、
バス接続スイッチ設定部と、
チップ間共有バス制御部と、を備え、
前記バス接続スイッチ設定部は、予め設定されたバス接続設定に基づいて、前記チップ間共有バスを選択するためのバス選択信号を生成し、前記バス接続スイッチ部は、当該バス選択信号に基づいて、前記チップ間共有バスと前記チップ平面内バスとを選択的に接続し、これによってバス選択が行われ、
前記チップ間共有バス制御部は、前記チップ間共有制御バスを介して送られてくるバス制御信号に基づいて、前記チップ間共有バスへの前記チップ平面内バスを介した各チップからのアクセスを調停して、調停後の制御信号を生成し、前記バス接続スイッチ設定部は、当該調停後の制御信号に基づいて、バス駆動信号を生成し、前記バス接続スイッチ部は、当該バス駆動信号に基づいて、前記チップ間共有バスのためのバスドライバのON/OFFを切り換え、これによってバス駆動が行われる、
LSIチップ積層システム。 - 前記チップ間共有バス制御部と、前記バス接続スイッチ設定部及び前記バス接続スイッチ部とにより、論理的に複数の通信を同時に行う、請求項1に記載のLSIチップ積層システム。
- 前記チップ間共有バスは2本以上である、請求項1又は2に記載のLSIチップ積層システム。
- 1クロックで、前記2本以上のチップ間共有バスの選択的な接続を行う、請求項3に記載のLSIチップ積層システム。
- 前記各チップからのアクセスが、各チップが持つノードからのアクセスである、請求項1乃至4のいずれかに記載のLSIチップ積層システム。
- 前記チップ間共有制御バスと前記チップ間共有バス制御部は、互いに対応して1つ又は複数組み設けられる、請求項1乃至5のいずれかに記載のLSIチップ積層システム。
- 前記チップ間共有バス制御部は、各チップのバス要求に応じて調停を行って自身のチップがバスマスタになるかどうかを決定して前記調停後の制御信号を生成し、
前記バス接続スイッチ設定部は、自信のチップがバスマスタである場合は、前記チップ間共有バスを選択的に駆動するように前記バス駆動信号を生成し、
前記バス接続スイッチ部は、前記バス駆動信号に基づいて、前記バスドライバをON/OFFする、請求項1乃至6のいずれかに記載のLSIチップ積層システム。 - 前記チップ間共有バスのデータ信号として送られてくる各チップのスイッチ設定信号を前記バス接続スイッチ設定部に設けたレジスタに書き込むことにより、積層された複数のLSIチップが同時に前記バス接続スイッチ部の接続/非接続設定を行う、請求項1乃至7のいずれかに記載のLSIチップ積層システム。
- チップ間共有バスが超並列貫通バスである、請求項1乃至8のいずれかに記載のLSIチップ積層システム。
- バスマスタになる1つ以上のマスタチップとバススレーブになる1つ以上のスレーブチップを含む、請求項1乃至9のいずれかに記載のLSIチップ積層システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009272225A JP5626753B2 (ja) | 2009-11-30 | 2009-11-30 | Lsiチップ積層システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009272225A JP5626753B2 (ja) | 2009-11-30 | 2009-11-30 | Lsiチップ積層システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011113516A JP2011113516A (ja) | 2011-06-09 |
JP5626753B2 true JP5626753B2 (ja) | 2014-11-19 |
Family
ID=44235771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009272225A Active JP5626753B2 (ja) | 2009-11-30 | 2009-11-30 | Lsiチップ積層システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5626753B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6680454B2 (ja) * | 2014-03-17 | 2020-04-15 | 国立研究開発法人産業技術総合研究所 | Lsiチップ積層システム |
US9330433B2 (en) * | 2014-06-30 | 2016-05-03 | Intel Corporation | Data distribution fabric in scalable GPUs |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01134653A (ja) * | 1987-11-20 | 1989-05-26 | Nec Corp | 共有バスの優先順位制御方式 |
EP0494056A3 (en) * | 1990-12-31 | 1994-08-10 | Ibm | Dynamically partitionable and allocable bus structure |
JPH11306131A (ja) * | 1998-04-22 | 1999-11-05 | Nec Saitama Ltd | バス接続管理回路 |
JP2000347991A (ja) * | 1999-06-02 | 2000-12-15 | Sony Corp | バス調停機能を備えるデータ処理装置およびバス調停方法およびビデオデータ編集装置 |
JP5412662B2 (ja) * | 2008-03-31 | 2014-02-12 | 独立行政法人産業技術総合研究所 | 低容量貫通電極を持つ3次元積層構造体コンピュータシステム |
-
2009
- 2009-11-30 JP JP2009272225A patent/JP5626753B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011113516A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230131698A1 (en) | Data processing engine arrangement in a device | |
US10635622B2 (en) | System-on-chip interface architecture | |
US10747690B2 (en) | Device with data processing engine array | |
JP5583520B2 (ja) | 入出力ノードオンチップネットワーク | |
JP5036120B2 (ja) | 非ブロック化共有インターフェイスを持つ通信システム及び方法 | |
US6769046B2 (en) | System-resource router | |
US8699953B2 (en) | Low-latency interface-based networking | |
JP4785112B2 (ja) | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム | |
WO2000029961A1 (en) | Communications system and method with multilevel connection identification | |
JP2012521612A (ja) | コンフィギュラブルな帯域幅メモリ・デバイスおよび方法 | |
KR100951856B1 (ko) | 멀티미디어 시스템용 SoC 시스템 | |
KR20130071782A (ko) | 버스 브리지 장치 | |
KR20070059859A (ko) | 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템 | |
JP2008521131A (ja) | マルチスレッド、マルチプロセシングのシステムオンチップ・ネットワーク・プロセッサ・ユニットのために拡張性があり、高機能で、大規模な相互接続スキーム | |
US8539167B2 (en) | Shared memory device | |
US20120221754A1 (en) | System on chip bus system and a method of operating the bus system | |
JP5626753B2 (ja) | Lsiチップ積層システム | |
WO2008118443A1 (en) | System with customizable master and slave circuits | |
JP2022527121A (ja) | 割り当て可能なi/oドメインおよびコヒーレントドメインを有する周辺i/oデバイス | |
KR100581196B1 (ko) | 다중 채널을 제공하는 에스오씨 버스 구조 | |
JP4217452B2 (ja) | プロセッサシステム | |
US8407385B2 (en) | Bus arbitration system, a method of connecting devices of an IC employing a bus system and an IC | |
JP2023545380A (ja) | PCIeデバイスのための仮想ホットプラグシステム及び方法 | |
JP2011150613A (ja) | データ処理装置 | |
Wang et al. | Gemini NI: An Integration of Two Network Interfaces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5626753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |