JP2011061775A - 入出力ノードオンチップネットワーク - Google Patents
入出力ノードオンチップネットワーク Download PDFInfo
- Publication number
- JP2011061775A JP2011061775A JP2010190958A JP2010190958A JP2011061775A JP 2011061775 A JP2011061775 A JP 2011061775A JP 2010190958 A JP2010190958 A JP 2010190958A JP 2010190958 A JP2010190958 A JP 2010190958A JP 2011061775 A JP2011061775 A JP 2011061775A
- Authority
- JP
- Japan
- Prior art keywords
- router
- input
- routers
- output
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
【解決手段】各々が同じ行に属する2つの他のルータ及び同じ列に属する2つの他のルータに接続されたインフラルータRTRからなるマトリックスと、各々が同じ行または同じ列に属する他の2つのルータに2つの内部入力によって接続されており、ネットワークにデータを供給する外部入力を備える入出力ルータIORと、を備えるトーラスネットワークにおいて、前記各入出力ルータIORは、内部入力用のキューを有さず、且つ、前記入出力ルータIORに接続されたインフラルータRTRのキューを管理するようにも構成されたアービターにより管理された外部入力に割り当てられたキューを備える。
【選択図】図4
Description
22,22’ コントローラ
Claims (4)
- 各々が同じ行に属する2つの他のルータおよび同じ列に属する2つの他のルータに接続されたインフラルータからなるマトリックスと、
各々が同じ行または同じ列に属する他の2つのルータに2つの内部入力によって接続されており、ネットワークにデータを供給する外部入力を備える入出力ルータと、
を備えるトーラスネットワークであって、
前記各入出力ルータは、内部入力用のキューを有さず、且つ、前記入出力ルータに接続されたインフラルータのキューを管理するようにも構成されたアービターにより管理された外部入力に割り当てられたキューを備えることを特徴とするトーラスネットワーク。 - 前記アービターは、前記インフラルータのキューと組み合わせて前記入出力ルータのキューを管理するように構成されて、それにより前記2つのルータの組み合わせが6チャネルルータとして振る舞うことを特徴とする請求項1に記載のネットワーク。
- 前記各入出力ルータは、2つの入力を持つマルチプレクサを備え、その第1の入力が前記入出力ルータの前記キューの一つからデータを受信し、その第2の入力が前記インフラルータから直接データを受信することを特徴とする請求項1に記載のネットワーク。
- 前記アービターは、
データが前記入出力ルータのキューの一つに達すると要求信号を生成し、アクノリッジ信号を受信するとすぐにそのデータの送信を生じさせるように構成された、前記入出力ルータにおける第1の制御回路と、
前記インフラルータのキュー間の優先権を管理するように構成され、前記要求信号を受信するとすぐに前記入出力ルータのキューを優先権管理に含める、前記インフラルータにおける第2の制御回路であって、前記第2の制御回路は前記入出力ルータのキューが優先権を持っていると判定すると、前記アクノリッジ信号を生成する、前記インフラルータにおける第2の制御回路と、
を備えることを特徴とする請求項1に記載のネットワーク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR09/04209 | 2009-09-04 | ||
FR0904209A FR2949879B1 (fr) | 2009-09-04 | 2009-09-04 | Noeuds d'entree/sortie d'un reseau sur puce torique. |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061775A true JP2011061775A (ja) | 2011-03-24 |
JP5583520B2 JP5583520B2 (ja) | 2014-09-03 |
Family
ID=42199603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010190958A Active JP5583520B2 (ja) | 2009-09-04 | 2010-08-27 | 入出力ノードオンチップネットワーク |
Country Status (5)
Country | Link |
---|---|
US (1) | US8503466B2 (ja) |
EP (1) | EP2312451B1 (ja) |
JP (1) | JP5583520B2 (ja) |
CN (1) | CN102014050B (ja) |
FR (1) | FR2949879B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013048413A (ja) * | 2011-08-23 | 2013-03-07 | Kalray | 拡張可能なネットワーク・オン・チップ |
US8937958B2 (en) | 2012-05-31 | 2015-01-20 | Kabushiki Kaisha Toshiba | Router and many-core system |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2949879B1 (fr) * | 2009-09-04 | 2014-07-18 | Kalray | Noeuds d'entree/sortie d'un reseau sur puce torique. |
FR2982049B1 (fr) | 2011-10-28 | 2014-02-28 | Kalray | Gestion de flux dans un reseau sur puce |
CN105049362B (zh) * | 2015-06-18 | 2018-04-17 | 西安电子科技大学 | 一种二维环绕网格片上网络拓扑结构的路由方法 |
US10073939B2 (en) | 2015-11-04 | 2018-09-11 | Chronos Tech Llc | System and method for application specific integrated circuit design |
US9977853B2 (en) | 2015-11-04 | 2018-05-22 | Chronos Tech Llc | Application specific integrated circuit link |
US10181939B2 (en) | 2016-07-08 | 2019-01-15 | Chronos Tech Llc | Systems and methods for the design and implementation of an input and output ports for circuit design |
CN106254254B (zh) * | 2016-09-19 | 2020-05-26 | 复旦大学 | 一种基于Mesh拓扑结构的片上网络通信方法 |
US10637592B2 (en) | 2017-08-04 | 2020-04-28 | Chronos Tech Llc | System and methods for measuring performance of an application specific integrated circuit interconnect |
US11087057B1 (en) | 2019-03-22 | 2021-08-10 | Chronos Tech Llc | System and method for application specific integrated circuit design related application information including a double nature arc abstraction |
US11842169B1 (en) | 2019-09-25 | 2023-12-12 | Amazon Technologies, Inc. | Systolic multiply delayed accumulate processor architecture |
US11816446B2 (en) | 2019-11-27 | 2023-11-14 | Amazon Technologies, Inc. | Systolic array component combining multiple integer and floating-point data types |
US11467806B2 (en) | 2019-11-27 | 2022-10-11 | Amazon Technologies, Inc. | Systolic array including fused multiply accumulate with efficient prenormalization and extended dynamic range |
US11308027B1 (en) | 2020-06-29 | 2022-04-19 | Amazon Technologies, Inc. | Multiple accumulate busses in a systolic array |
US11308026B1 (en) * | 2020-06-29 | 2022-04-19 | Amazon Technologies, Inc. | Multiple busses interleaved in a systolic array |
US11422773B1 (en) | 2020-06-29 | 2022-08-23 | Amazon Technologies, Inc. | Multiple busses within a systolic array processing element |
US11880682B2 (en) | 2021-06-30 | 2024-01-23 | Amazon Technologies, Inc. | Systolic array with efficient input reduction and extended array performance |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63501672A (ja) * | 1985-10-02 | 1988-06-23 | アメリカン テレフオン アンド テレグラフ カムパニ− | 向上されたメッシュベ−ス交換網 |
JP2002208949A (ja) * | 2000-08-11 | 2002-07-26 | Texas Instruments Inc | データパイプ・ルーティング・ブリッジ |
JP2008536391A (ja) * | 2005-04-07 | 2008-09-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 待ち時間の削減のためのネットワークオンチップ環境及び方法 |
JP2008541677A (ja) * | 2005-05-23 | 2008-11-20 | エヌエックスピー ビー ヴィ | 内部通信ネットワークを備えた集積回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4942517A (en) * | 1987-10-08 | 1990-07-17 | Eastman Kodak Company | Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers |
US5689647A (en) * | 1989-03-14 | 1997-11-18 | Sanyo Electric Co., Ltd. | Parallel computing system with processing element number setting mode and shortest route determination with matrix size information |
US5701434A (en) * | 1995-03-16 | 1997-12-23 | Hitachi, Ltd. | Interleave memory controller with a common access queue |
KR100277167B1 (ko) * | 1998-06-05 | 2001-01-15 | 윤덕용 | 가상버스들을사용한연결망을갖는분산컴퓨팅시스템및데이터통신방법 |
FR2883117B1 (fr) | 2005-03-08 | 2007-04-27 | Commissariat Energie Atomique | Architecture de noeud de communication dans un systeme de reseau sur puce globalement asynchrone. |
KR100730279B1 (ko) * | 2005-12-16 | 2007-06-19 | 삼성전자주식회사 | 스타 토로스 토폴로지를 이용하여 칩 상의 디바이스를연결한 컴퓨터 칩 |
CN101420380B (zh) * | 2008-11-28 | 2012-11-14 | 西安邮电学院 | 一种双层双环型片上系统 |
FR2949879B1 (fr) * | 2009-09-04 | 2014-07-18 | Kalray | Noeuds d'entree/sortie d'un reseau sur puce torique. |
-
2009
- 2009-09-04 FR FR0904209A patent/FR2949879B1/fr not_active Expired - Fee Related
-
2010
- 2010-08-24 EP EP10354039.9A patent/EP2312451B1/fr not_active Not-in-force
- 2010-08-27 JP JP2010190958A patent/JP5583520B2/ja active Active
- 2010-08-27 US US12/870,382 patent/US8503466B2/en active Active
- 2010-09-06 CN CN201010275232.XA patent/CN102014050B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63501672A (ja) * | 1985-10-02 | 1988-06-23 | アメリカン テレフオン アンド テレグラフ カムパニ− | 向上されたメッシュベ−ス交換網 |
JP2002208949A (ja) * | 2000-08-11 | 2002-07-26 | Texas Instruments Inc | データパイプ・ルーティング・ブリッジ |
JP2008536391A (ja) * | 2005-04-07 | 2008-09-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 待ち時間の削減のためのネットワークオンチップ環境及び方法 |
JP2008541677A (ja) * | 2005-05-23 | 2008-11-20 | エヌエックスピー ビー ヴィ | 内部通信ネットワークを備えた集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013048413A (ja) * | 2011-08-23 | 2013-03-07 | Kalray | 拡張可能なネットワーク・オン・チップ |
US8937958B2 (en) | 2012-05-31 | 2015-01-20 | Kabushiki Kaisha Toshiba | Router and many-core system |
Also Published As
Publication number | Publication date |
---|---|
CN102014050B (zh) | 2015-04-29 |
US8503466B2 (en) | 2013-08-06 |
CN102014050A (zh) | 2011-04-13 |
JP5583520B2 (ja) | 2014-09-03 |
EP2312451A2 (fr) | 2011-04-20 |
FR2949879B1 (fr) | 2014-07-18 |
US20110058569A1 (en) | 2011-03-10 |
EP2312451B1 (fr) | 2014-02-12 |
EP2312451A3 (fr) | 2012-08-22 |
FR2949879A1 (fr) | 2011-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5583520B2 (ja) | 入出力ノードオンチップネットワーク | |
US10282338B1 (en) | Configuring routing in mesh networks | |
US20200259743A1 (en) | Multicast message delivery using a directional two-dimensional router and network | |
US9292460B2 (en) | Versatile lane configuration using a PCIe PIE-8 interface | |
CN111656741B (zh) | 一种生成用于NoC的配置的方法和非暂态计算机可读介质 | |
US8050256B1 (en) | Configuring routing in mesh networks | |
KR100812225B1 (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
Wu et al. | UNION: A unified inter/intrachip optical network for chip multiprocessors | |
CN109634909B (zh) | 具有片上互连的混合可编程众核设备 | |
Latif et al. | PVS-NoC: Partial virtual channel sharing NoC architecture | |
KR100951856B1 (ko) | 멀티미디어 시스템용 SoC 시스템 | |
US20140052923A1 (en) | Processor and control method for processor | |
KR20200121301A (ko) | 시스템-온-칩에 대한 메모리 서브시스템 | |
CN114338824A (zh) | 用于数据处理系统的消息协议 | |
US7987313B2 (en) | Circuit of on-chip network having four-node ring switch structure | |
Ofori-Attah et al. | A survey of recent contributions on low power NoC architectures | |
US20070283077A1 (en) | Memory and Memory Communication System | |
US8571016B2 (en) | Connection arrangement | |
JP6699249B2 (ja) | 半導体装置、情報処理装置、半導体装置の論理の再構成方法および半導体装置の論理の再構成プログラム | |
Rezaei et al. | Fault-tolerant 3-D network-on-chip design using dynamic link sharing | |
JP2007199859A (ja) | データ転送システム | |
JP5626753B2 (ja) | Lsiチップ積層システム | |
US7561584B1 (en) | Implementation of a graph property in a switching fabric for fast networking | |
US10929331B1 (en) | Layered boundary interconnect | |
US7519848B2 (en) | Data transfer apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5583520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |