JP5578803B2 - ウェハパッケージおよびその製造方法 - Google Patents
ウェハパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5578803B2 JP5578803B2 JP2009095607A JP2009095607A JP5578803B2 JP 5578803 B2 JP5578803 B2 JP 5578803B2 JP 2009095607 A JP2009095607 A JP 2009095607A JP 2009095607 A JP2009095607 A JP 2009095607A JP 5578803 B2 JP5578803 B2 JP 5578803B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wafer
- bonding
- cap wafer
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
Description
(実施の形態1)
最初に、本発明の実施の形態1のウェハパッケージの構成について説明する。
まず、図3を参照して、ベースウェハ10上にボンディングパッド11、周縁パッド12およびマイクロデバイス13を設ける工程について説明する。ベースウェハ10上にボンディングパッド11および周縁パッド12が形成された基板2が準備される。ボンディングパッド11および周縁パッド12は、アルミニウム、金などの金属材料の蒸着、スパッタリングなどで形成される。ボンディングパッド11および周縁パッド12は、一括して形成されてもよい。マイクロデバイス13は、その一部がボンディングパッド11の上に配置されるように設けられる。
本実施の形態によれば、ボンディングパッド11の少なくとも一部に達する穴22に連通するようにキャップウェハ20の基板2と反対側の面20aから溝31が形成されている。溝31が、基板2と反対側の面20aから穴22に達するまで幅が狭くなるテーパ形状を有している。
本発明の実施の形態2のウェハパッケージは、実施の形態1のウェハパッケージと比較して、銀ペースト(導電材料)および銀ペースト配線(配線)を備えている点が主に異なっている。
図9および図10を参照して、穴22に銀ペースト(導電材料)50が充填されている。銀ペースト(導電材料)50は、基板2のボンディングパッド11に電気的に接続されている。銀ペースト配線(配線)41は、銀ペースト(導電材料)50から溝31のテーパ形状の表面上を経由してキャップウェハ20の基板2と反対側の面20aまで形成されている。
図示しないディスペンサによりウェハパッケージ1の穴22に銀ペースト(導電材料)50が充填される。銀ペースト(導電材料)50から溝31のテーパ部分の表面上を経由してキャップウェハ20の基板2と反対側の面20aまで銀ペースト(導電材料)50が塗布された後、銀ペースト(導電材料)50を焼成することによって銀ペースト配線(配線)41が形成される。これにより、ボンディングパッド11に銀ペースト配線(配線)41が接続される。
本実施の形態によれば、配線41が導電材料50から溝31のテーパ形状の表面上を経由してキャップウェハ20の基板2と反対側の面20aまで形成されているため、エッジ部と配線41とが擦れることにより配線41が断線することを防止することができる。
Claims (4)
- 表面に複数のボンディングパッドを有する基板と、
前記基板と対向する面にキャビティを有し、前記基板上に接着され、かつ複数の前記ボンディングパッドの各々の少なくとも一部に達し、複数の前記ボンディングパッドの各々にそれぞれ1個ずつ達する複数の穴と、前記基板と反対側の面から複数の前記穴に連通する溝とを有するキャップウェハと、
前記キャビティ内に収容されたマイクロデバイスと、
前記ボンディングパッドと前記キャップウェハとを接着する封止部材とを備え、
前記溝は、前記基板と反対側の面から前記穴に達するまで幅が狭くなるテーパ形状を有し、
前記封止部材が前記ボンディングパッドと前記キャップウェハとを接着することで前記基板と前記キャップウェハとが前記マイクロデバイスを気密封止している、ウェハパッケージ。 - 前記穴に充填され、かつ前記基板の前記ボンディングパッドに電気的に接続された導電材料と、
前記導電材料から前記溝の前記テーパ形状の表面上を経由して前記キャップウェハの前記基板と反対側の面まで形成された配線とをさらに備えた、請求項1に記載のウェハパッケージ。 - 表面に複数のボンディングパッドと、前記ボンディングパッド上に配置されたマイクロデバイスとを有する基板を準備する工程と、
前記基板と対向する面にキャビティを有し、複数の前記ボンディングパッドの各々の少なくとも一部に達し、複数の前記ボンディングパッドの各々にそれぞれ1個ずつ達する複数の穴を有するキャップウェハを、前記キャビティ内に前記マイクロデバイスを収容するように前記ボンディングパッドに封止部材で接着することにより、前記マイクロデバイスを気密封止するように前記基板上に前記キャップウェハを接着する工程と、
前記キャップウェハの前記基板と反対側の面から複数の前記穴に連通する溝であって、前記基板と反対側の面から前記穴に達するまで幅が狭くなるテーパ形状を有している前記溝を形成する工程と、
前記穴および前記溝を経由して前記ボンディングパッドに配線を接続する工程とを備えた、ウェハパッケージの製造方法。 - 前記ボンディングパッドに配線を接続する工程は、前記穴に導電材料を充填し、前記導電材料から前記溝の前記テーパ形状の表面上を経由して前記キャップウェハの前記基板と反対側の面まで配線を形成して前記ボンディングパッドに配線を接続する工程を有している、請求項3に記載のウェハパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009095607A JP5578803B2 (ja) | 2009-04-10 | 2009-04-10 | ウェハパッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009095607A JP5578803B2 (ja) | 2009-04-10 | 2009-04-10 | ウェハパッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245475A JP2010245475A (ja) | 2010-10-28 |
JP5578803B2 true JP5578803B2 (ja) | 2014-08-27 |
Family
ID=43098120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009095607A Expired - Fee Related JP5578803B2 (ja) | 2009-04-10 | 2009-04-10 | ウェハパッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5578803B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106024819B (zh) * | 2016-07-01 | 2020-04-21 | 格科微电子(上海)有限公司 | Cmos图像传感器的晶圆级封装方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6228675B1 (en) * | 1999-07-23 | 2001-05-08 | Agilent Technologies, Inc. | Microcap wafer-level package with vias |
US6953990B2 (en) * | 2003-09-19 | 2005-10-11 | Agilent Technologies, Inc. | Wafer-level packaging of optoelectronic devices |
JP2009016623A (ja) * | 2007-07-05 | 2009-01-22 | Olympus Corp | 半導体パッケージ |
-
2009
- 2009-04-10 JP JP2009095607A patent/JP5578803B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010245475A (ja) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9278851B2 (en) | Vertical mount package and wafer level packaging therefor | |
KR100907514B1 (ko) | 센서 장치, 센서 시스템 및 그것의 제조 방법 | |
CN106672889B (zh) | 半导体器件及其制造方法 | |
CN102815659B (zh) | 具有可移动部件的半导体器件及其制造方法 | |
US9862593B2 (en) | MEMS-CMOS device that minimizes outgassing and methods of manufacture | |
US8748998B2 (en) | Sensor module | |
EP2121511B1 (en) | Method of packaging an electronic or micromechanical component | |
US9422152B2 (en) | Hybridly integrated module having a sealing structure | |
JP2008046078A (ja) | 微小電気機械システム素子およびその製造方法 | |
US8021906B2 (en) | Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith | |
JPH1167820A (ja) | 半導体装置及びその製造方法 | |
JP7408764B2 (ja) | Mems素子およびmemsモジュール | |
US20160297675A1 (en) | Semiconductor device, and method of manufacturing device | |
JP5615122B2 (ja) | 電子部品装置及びその製造方法 | |
KR20090115191A (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
JP2009014469A (ja) | 半導体装置及びその製造方法 | |
JP4619201B2 (ja) | ウェハレベル気密パッケージの製造方法および気密パッケージ | |
JP2008182014A (ja) | パッケージ基板及びその製造方法 | |
JP2013154465A (ja) | Memsデバイスアセンブリおよびそのパッケージング方法 | |
JP5578803B2 (ja) | ウェハパッケージおよびその製造方法 | |
JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
CN112118526B (zh) | 微机电系统麦克风封装结构与封装方法 | |
JP5980463B1 (ja) | セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法 | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
JP2018006577A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |