JP5578803B2 - ウェハパッケージおよびその製造方法 - Google Patents

ウェハパッケージおよびその製造方法 Download PDF

Info

Publication number
JP5578803B2
JP5578803B2 JP2009095607A JP2009095607A JP5578803B2 JP 5578803 B2 JP5578803 B2 JP 5578803B2 JP 2009095607 A JP2009095607 A JP 2009095607A JP 2009095607 A JP2009095607 A JP 2009095607A JP 5578803 B2 JP5578803 B2 JP 5578803B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
bonding
cap wafer
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009095607A
Other languages
English (en)
Other versions
JP2010245475A (ja
Inventor
善幸 末廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009095607A priority Critical patent/JP5578803B2/ja
Publication of JP2010245475A publication Critical patent/JP2010245475A/ja
Application granted granted Critical
Publication of JP5578803B2 publication Critical patent/JP5578803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Description

本発明は、ウェハパッケージおよびその製造方法に関し、特にキャップウェハを備えたウェハパッケージおよびその製造方法に関するものである。
半導体デバイスを気密封止するためのキャップウェハを備えたウェハパッケージが提案されている。たとえば、特開2001−68580号公報によれば、半導体のウェハパッケージの製造方法が提案されている。この半導体のウェハパッケージでは、マイクロデバイスがベースウェハ上のボンディングパッドに接続されている。ベースウェハ上の周縁パッドがボンディングパッドおよびマイクロデバイスを取り囲んでいる。キャップウェハにガスケットが形成されている。キャップウェハに形成されたガスケットがベースウェハの周縁パッドおよびボンディングパッドにボンディングされている。
これにより、ベースウェハとキャップウェハとの間に気密封止容量が形成されている。気密封止容量にマイクロデバイスが気密封止されている。また、キャップウェハは、スルーホールを有している。スルーホールは、キャップウェハの下面にウェルが形成され、キャップウェハが上面よりウェルに達するまで薄く削られることによって形成される。スルーホールを通してボンディングワイヤがボンディングパッドにボンディングされてマイクロデバイスへの電気接続が作られている。
特開2001−68580号公報
しかし、この公報のウェハパッケージでは、上面よりウェルに達するまでキャップウェハが薄く削られることによってスルーホール(穴)が形成されている。これにより、この穴の上面におけるエッジ部分は略直角に構成されるので鋭利な形状に形成されている。そのため、配線取り出し用のワイヤ配線がこの穴のエッジ部分と擦れることによってワイヤ配線が切れ易いという問題点がある。また、この穴の径が小さいためワイヤボンディングの作業性が悪いという問題点がある。
本発明は、上記課題を鑑みてなされたものであり、その目的は、ワイヤ配線の断線を抑制することができるウェハパッケージおよびその製造方法を提供することである。
本発明のウェハパッケージは、表面に複数のボンディングパッドを有する基板と、基板と対向する面にキャビティを有し、基板上に接着され、かつ複数のボンディングパッドの各々の少なくとも一部に達し、複数のボンディングパッドの各々にそれぞれ1個ずつ達する複数の穴と、基板と反対側の面から複数の穴に連通する溝とを有するキャップウェハと、キャビティ内に収容されたマイクロデバイスと、ボンディングパッドとキャップウェハとを接着する封止部材とを備えている。溝は、基板と反対側の面から穴に達するまで幅が狭くなるテーパ形状を有している。封止部材がボンディングパッドとキャップウェハとを接着することで基板とキャップウェハとがマイクロデバイスを気密封止している。
本発明のウェハパッケージの製造方法は、表面に複数のボンディングパッドと、ボンディングパッド上に配置されたマイクロデバイスとを有する基板を準備する工程と、基板と対向する面にキャビティを有し、複数のボンディングパッドの各々の少なくとも一部に達し、複数のボンディングパッドの各々にそれぞれ1個ずつ達する複数の穴を有するキャップウェハを、キャビティ内にマイクロデバイスを収容するようにボンディングパッドに封止部材で接着することにより、マイクロデバイスを気密封止するように基板上にキャップウェハを接着する工程と、キャップウェハの基板と反対側の面から複数の穴に連通する溝であって、基板と反対側の面から穴に達するまで幅が狭くなるテーパ形状を有している溝を形成する工程と、穴および溝を経由してボンディングパッドに配線を接続する工程とを備えている。
本発明によれば、キャップウェハの溝が基板と反対側の面から穴に達するまで幅が狭くなるテーパ形状を有しているため、溝とキャップウェハの基板と反対側の面との成す角度が鈍角となるので、ワイヤ配線の断線を抑制することができる。
本発明の実施の形態1におけるウェハパッケージを概略的に示す斜視図である。 図1におけるII−II線に沿った断面図である。 本発明の実施の形態1におけるウェハパッケージの製造方法を概略的に示す断面図であって、ベースウェハ上にボンディングパッド、周縁パッドおよびマイクロデバイスを設ける工程を示す断面図である。 本発明の実施の形態1におけるウェハパッケージの製造方法を概略的に示す断面図であって、キャップウェハ上に酸化膜を形成する工程を示す断面図である。 本発明の実施の形態1におけるウェハパッケージの製造方法を概略的に示す断面図であって、キャップウェハにキャビティおよび穴を形成する工程を示す断面図である。 本発明の実施の形態1におけるウェハパッケージの製造方法を概略的に示す断面図であって、キャップウェハ上に封止部材を設ける工程を示す断面図である。 本発明の実施の形態1におけるウェハパッケージの製造方法を概略的に示す断面図であって、ベースウェハとキャップウェハとを接合する工程を示す断面図である。 本発明の実施の形態1におけるウェハパッケージの製造方法を概略的に示す断面図であって、キャップウェハに溝を形成する工程を示す断面図である。 本発明の実施の形態2におけるウェハパッケージを概略的に示す斜視図である。 図9におけるX−X線に沿った断面図である。
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
最初に、本発明の実施の形態1のウェハパッケージの構成について説明する。
図1および図2を参照して、本実施の形態のウェハパッケージ1は、基板2と、マイクロデバイス13と、キャップウェハ20とを主に有している。なお、図1は、ウェハパッケージ1の内部構成を示すため、キャップウェハ20の一部を破断した図である。
基板2は、ベースウェハ10と、ボンディングパッド11と、周縁パッド12とを有しており、ボンディングパッド11および周縁パッド12は基板2の表面に位置するようにベースウェハ10上に形成されている。ボンディングパッド11は平面視においてベースウェハ10の中央部に配置されており、周縁パッド12はボンディングパッド11の周囲を取り囲むように配置されている。
マイクロデバイス13はボンディングパッド11と電気的に接続するようにベースウェハ10上に形成されている。キャップウェハ20は、マイクロデバイス13を気密封止するように封止部材14、15により基板2上に接着されている。キャップウェハ20は、基板2と対向する面にキャビティ21を有しており、このキャビティ21内にマイクロデバイス13が収容されている。
封止部材14は、ボンディングパッド11とキャップウェハ20とを接着しており、ボンディングパッド11の少なくとも一部に達するように形成された穴22からの通気を防ぐことにより気密性を保持している。封止部材15は、周縁パッド12とキャップウェハ20とを接着しており、周縁パッド12の周囲の気密性を保持している。
キャップウェハ20は、基板2と対向する面に形成された穴22を有しており、基板2と反対側の面20aに形成された溝31を有している。穴22は、ボンディングパッド11の少なくとも一部に達するようにキャップウェハ20に形成されており、深さ方向(キャップウェハ20の厚さ方向)にほぼ一定の径を有している。溝31は穴22に連通するようにキャップウェハ20に形成されており、かつ基板2と反対側の面20aから穴22に達するまで深さ方向に幅が狭くなるように断面においてテーパ形状を有している。穴22と溝31とが連通することにより、ボンディングパッド11の一部表面がキャップウェハ20から露出している。
キャップウェハ20から露出したボンディングパッド11の一部表面にワイヤ配線40がボンディングされている。これにより、ワイヤ配線40はボンディングパッド11を介してマイクロデバイス13と電気的に接続されている。
ベースウェハ10は、たとえば単結晶シリコンからなっている。ボンディングパッド11および周縁パッド12は、アルミニウム、金などの金属材料からなっている。マイクロデバイス13は、たとえば機械要素部品、センサー、アクチュエータ、電子回路を集積化したMEMS(Micro Electro Mechanical Systems)などのデバイスである。
次に、本実施の形態のウェハパッケージの製造方法について説明する。
まず、図3を参照して、ベースウェハ10上にボンディングパッド11、周縁パッド12およびマイクロデバイス13を設ける工程について説明する。ベースウェハ10上にボンディングパッド11および周縁パッド12が形成された基板2が準備される。ボンディングパッド11および周縁パッド12は、アルミニウム、金などの金属材料の蒸着、スパッタリングなどで形成される。ボンディングパッド11および周縁パッド12は、一括して形成されてもよい。マイクロデバイス13は、その一部がボンディングパッド11の上に配置されるように設けられる。
次に、図4〜6を参照して、キャップウェハ20にキャビティ21、穴22が形成され、封止部材14、15が設けられる工程について説明する。
図4に示すように、キャップウェハ20上に酸化膜23が形成される。酸化膜23は、キャップウェハ20をエッチングする際のマスクとなる。酸化膜23は、たとえばSiO2(酸化シリコン)などである。
続いて、図5に示すように、キャップウェハ20にキャビティ21および穴22が形成される。酸化膜23でマスクされなかった部分のキャップウェハ20がエッチングされる。これにより、キャビティ21および穴22が形成される。キャビティ21は、ベースウェハ10とキャップウェハ20とが接着された際に、ベースウェハ10上に設けられたマイクロデバイス13を覆う深さおよび位置に形成される。穴22は、ボンディングパッド11の少なくとも一部に達する深さに形成される。穴22は、ボンディングパッド11を覆う位置に形成される。キャビティ21および穴22が形成された後、酸化膜23が除去される。
続いて、図6に示すように、キャップウェハ20上に封止部材14、15が設けられる。酸化膜23が除去された部分に気密封止用の封止部材14、15が設けられる。封止部材14、15としては、たとえばフリットガラス等が用いられる。
次に、図7を参照して、ベースウェハ10とキャップウェハ20とを接合する工程について説明する。キャップウェハ20のキャビティ21の形成された面と、ベースウェハ10のマイクロデバイス13が設けられた面とが対向して位置合わせされる。そして、封止部材14が溶融されることによって、ボンディングパッド11とキャップウェハ20とが接着される。封止部材15が溶融されることによって、周縁パッド12とキャップウェハ20とが接着される。これにより、ベースウェハ10とキャップウェハ20とが接着される。そして、マイクロデバイス13がキャビティ21内で気密封止される。
次に、図8を参照して、キャップウェハ20に溝31を形成する工程について説明する。ダイシングなどの切削ブレード30によって、キャップウェハ20の基板2と反対側の面20aから穴22に連通するように溝31が形成される。溝31は、基板2と反対側の面20aから穴22に達するまで深さ方向に幅が狭くなるテーパ形状に形成される。
図2を参照して、溝31および穴22を経由してボンディングパッド11にワイヤ配線40がボンディングされる。このようにして、配線取り出しが行なわれる。これにより、ボンディングパッド11を介在してマイクロデバイス13とワイヤ配線40とが電気的に接続される。
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、ボンディングパッド11の少なくとも一部に達する穴22に連通するようにキャップウェハ20の基板2と反対側の面20aから溝31が形成されている。溝31が、基板2と反対側の面20aから穴22に達するまで幅が狭くなるテーパ形状を有している。
したがって、溝31とキャップウェハ20の基板2と反対側の面20aとで形成されるエッジ部の角度が鈍角となる。そのため、ワイヤ配線40がボンディングパッド11にボンディングされて配線取り出しがされる際に、エッジ部とワイヤ配線40とが擦れることによりワイヤ配線40が断線することを抑制することができる。
また、溝31が基板2と反対側の面20aから穴22に達するまで幅が狭くなるテーパ形状を有していため、穴22より溝31を大きく形成することができるのでボンディングの作業を容易にすることができる。
また、ボンディングの作業を容易にするためにボンディングパッド11を大きく形成する必要が無くなる。これにより、ボンディングパッド11の面積が大きくなるのを防止することができるので、ウェハパッケージ1の面積を小さくすることができる。
(実施の形態2)
本発明の実施の形態2のウェハパッケージは、実施の形態1のウェハパッケージと比較して、銀ペースト(導電材料)および銀ペースト配線(配線)を備えている点が主に異なっている。
最初に本実施の形態のウェハパッケージの構成について説明する。
図9および図10を参照して、穴22に銀ペースト(導電材料)50が充填されている。銀ペースト(導電材料)50は、基板2のボンディングパッド11に電気的に接続されている。銀ペースト配線(配線)41は、銀ペースト(導電材料)50から溝31のテーパ形状の表面上を経由してキャップウェハ20の基板2と反対側の面20aまで形成されている。
次に本実施の形態のウェハパッケージの製造方法について説明する。
図示しないディスペンサによりウェハパッケージ1の穴22に銀ペースト(導電材料)50が充填される。銀ペースト(導電材料)50から溝31のテーパ部分の表面上を経由してキャップウェハ20の基板2と反対側の面20aまで銀ペースト(導電材料)50が塗布された後、銀ペースト(導電材料)50を焼成することによって銀ペースト配線(配線)41が形成される。これにより、ボンディングパッド11に銀ペースト配線(配線)41が接続される。
なお、銀ペースト(導電材料)50は、ベースウェハ10とキャップウェハ20との接着に使用されるフリットガラスの融点より低温にて焼成できるものが用いられる。また、上記では導電材料50および配線41として、銀ペーストを例に説明したが、これに限定されない。
なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態1と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、配線41が導電材料50から溝31のテーパ形状の表面上を経由してキャップウェハ20の基板2と反対側の面20aまで形成されているため、エッジ部と配線41とが擦れることにより配線41が断線することを防止することができる。
また、配線41が導電材料50を塗布、焼成することによって形成されるため、ワイヤ配線を必要としないのでワイヤ配線の断線を防止することができる。
また、導電材料50が穴22に充填され、ボンディングパッド11に電気的に接続されているため、穴22の径が小さい場合でも配線取出しの作業を容易にすることができる。
また、配線取出しの作業を容易にするためにボンディングパッド11を大きく形成する必要が無くなる。これにより、ボンディングパッド11の面積が大きくなるのを防止することができるので、ウェハパッケージ1の面積を小さくすることができる。
また、ボンディングパッド11から穴22および溝31のテーパ形状の表面上を経由してキャップウェハ20の基板2と反対側の面20aまで最短距離で配線41を形成することができる。
また、導電材料50が穴22に充填されているため、ボンディングパッド11の全面で電気的に接続されているので接続抵抗を小さくすることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
本発明は、キャップウェハを備えたウェハパッケージおよびその製造方法に特に有利に適用され得る。
1 ウェハパッケージ、2 基板、10 ベースウェハ、11 ボンディングパッド、12 周縁パッド、13マイクロデバイス、14 封止部材、15 封止部材、20 キャップウェハ、21 キャビティ、22 穴、23 酸化膜、30 切削ブレード、31 溝、40 ワイヤ配線、41 配線、50 導電材料。

Claims (4)

  1. 表面に複数のボンディングパッドを有する基板と、
    前記基板と対向する面にキャビティを有し、前記基板上に接着され、かつ複数の前記ボンディングパッドの各々の少なくとも一部に達し、複数の前記ボンディングパッドの各々にそれぞれ1個ずつ達する複数の穴と、前記基板と反対側の面から複数の前記穴に連通する溝とを有するキャップウェハと
    前記キャビティ内に収容されたマイクロデバイスと、
    前記ボンディングパッドと前記キャップウェハとを接着する封止部材とを備え、
    前記溝は、前記基板と反対側の面から前記穴に達するまで幅が狭くなるテーパ形状を有し
    前記封止部材が前記ボンディングパッドと前記キャップウェハとを接着することで前記基板と前記キャップウェハとが前記マイクロデバイスを気密封止している、ウェハパッケージ。
  2. 前記穴に充填され、かつ前記基板の前記ボンディングパッドに電気的に接続された導電材料と、
    前記導電材料から前記溝の前記テーパ形状の表面上を経由して前記キャップウェハの前記基板と反対側の面まで形成された配線とをさらに備えた、請求項1に記載のウェハパッケージ。
  3. 表面に複数のボンディングパッドと、前記ボンディングパッド上に配置されたマイクロデバイスとを有する基板を準備する工程と、
    前記基板と対向する面にキャビティを有し、複数の前記ボンディングパッドの各々の少なくとも一部に達し、複数の前記ボンディングパッドの各々にそれぞれ1個ずつ達する複数の穴を有するキャップウェハを、前記キャビティ内に前記マイクロデバイスを収容するように前記ボンディングパッドに封止部材で接着することにより、前記マイクロデバイスを気密封止するように前記基板上に前記キャップウェハを接着する工程と、
    前記キャップウェハの前記基板と反対側の面から複数の前記穴に連通する溝であって、前記基板と反対側の面から前記穴に達するまで幅が狭くなるテーパ形状を有している前記溝を形成する工程と、
    前記穴および前記溝を経由して前記ボンディングパッドに配線を接続する工程とを備えた、ウェハパッケージの製造方法。
  4. 前記ボンディングパッドに配線を接続する工程は、前記穴に導電材料を充填し、前記導電材料から前記溝の前記テーパ形状の表面上を経由して前記キャップウェハの前記基板と反対側の面まで配線を形成して前記ボンディングパッドに配線を接続する工程を有している、請求項3に記載のウェハパッケージの製造方法。
JP2009095607A 2009-04-10 2009-04-10 ウェハパッケージおよびその製造方法 Expired - Fee Related JP5578803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009095607A JP5578803B2 (ja) 2009-04-10 2009-04-10 ウェハパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009095607A JP5578803B2 (ja) 2009-04-10 2009-04-10 ウェハパッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010245475A JP2010245475A (ja) 2010-10-28
JP5578803B2 true JP5578803B2 (ja) 2014-08-27

Family

ID=43098120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009095607A Expired - Fee Related JP5578803B2 (ja) 2009-04-10 2009-04-10 ウェハパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5578803B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024819B (zh) * 2016-07-01 2020-04-21 格科微电子(上海)有限公司 Cmos图像传感器的晶圆级封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
JP2009016623A (ja) * 2007-07-05 2009-01-22 Olympus Corp 半導体パッケージ

Also Published As

Publication number Publication date
JP2010245475A (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
US9278851B2 (en) Vertical mount package and wafer level packaging therefor
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
CN106672889B (zh) 半导体器件及其制造方法
CN102815659B (zh) 具有可移动部件的半导体器件及其制造方法
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
US8748998B2 (en) Sensor module
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
US9422152B2 (en) Hybridly integrated module having a sealing structure
JP2008046078A (ja) 微小電気機械システム素子およびその製造方法
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
JPH1167820A (ja) 半導体装置及びその製造方法
JP7408764B2 (ja) Mems素子およびmemsモジュール
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
JP5615122B2 (ja) 電子部品装置及びその製造方法
KR20090115191A (ko) 기능성 소자 패키지 및 그 제조 방법
JP2009014469A (ja) 半導体装置及びその製造方法
JP4619201B2 (ja) ウェハレベル気密パッケージの製造方法および気密パッケージ
JP2008182014A (ja) パッケージ基板及びその製造方法
JP2013154465A (ja) Memsデバイスアセンブリおよびそのパッケージング方法
JP5578803B2 (ja) ウェハパッケージおよびその製造方法
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
CN112118526B (zh) 微机电系统麦克风封装结构与封装方法
JP5980463B1 (ja) セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法
JP2006186357A (ja) センサ装置及びその製造方法
JP2018006577A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140708

R150 Certificate of patent or registration of utility model

Ref document number: 5578803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees