JP5576927B2 - チオスピネルの薄膜を製造するための方法 - Google Patents

チオスピネルの薄膜を製造するための方法 Download PDF

Info

Publication number
JP5576927B2
JP5576927B2 JP2012500233A JP2012500233A JP5576927B2 JP 5576927 B2 JP5576927 B2 JP 5576927B2 JP 2012500233 A JP2012500233 A JP 2012500233A JP 2012500233 A JP2012500233 A JP 2012500233A JP 5576927 B2 JP5576927 B2 JP 5576927B2
Authority
JP
Japan
Prior art keywords
compound
thin film
gav
sulfur
selenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012500233A
Other languages
English (en)
Other versions
JP2012520937A (ja
Inventor
ベスラン,マリー‐ポール
スシエ,エメリーヌ
カリオ,ローラン
コラゼ,ベノワ
ジャノー,エティエンヌ
マルシアル,ジュリー
Original Assignee
サントル ナシオナル ドゥ ラ ルシェルシュ シアンティフィーク(セーエヌエールエス)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナシオナル ドゥ ラ ルシェルシュ シアンティフィーク(セーエヌエールエス) filed Critical サントル ナシオナル ドゥ ラ ルシェルシュ シアンティフィーク(セーエヌエールエス)
Publication of JP2012520937A publication Critical patent/JP2012520937A/ja
Application granted granted Critical
Publication of JP5576927B2 publication Critical patent/JP5576927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0623Sulfides, selenides or tellurides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の分野は、マイクロエレクトロニクスの分野である。
より詳細には、本発明は、チオスピネルのファミリーに属する化合物の薄膜を製造するための方法に関する。
本出願の発明者らは最近、仏国特許出願公開第2913806号明細書に記載されているように、式AM(式中、Aは、GaまたはGeを表し、Mは、V、Nb、TaまたはMoを表し、Xは、SまたはSeを表す)の単結晶状態にある1ファミリーの化合物における、電気抵抗の2つの状態間の不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)として知られている現象の存在を見いだした。
これらの化合物は、顕著な特性を有するためにマイクロエレクトロニクスの分野において極めて重要である。
実際に、これらの化合物は、低電圧、特には0.1V未満の電圧を用いて、電気抵抗の2つの状態間で論理素子をトグル切り換えできるという利点を有する。これらの化合物は、2つの状態間で先行技術であるフラッシュ型メモリのスイッチング時間より短いスイッチング時間を得るために使用することができ、また集積化を改良できる、つまり単位体積当たりに格納される情報量を増加させることができるので、特に貴重である。
これらの化合物はまた、所定の限界を有するフラッシュ型メモリに対する代替策である不揮発性RRAM(登録商標、抵抗型ランダム・アクセス・メモリ)型メモリにおける活性物質として特に有用である。
現在、例えばRRAM(登録商標)型メモリなどのマイクロエレクトロニクス機器へのこれらの化合物の集積化は、これらの化合物を薄膜として堆積させることを必要としている。
現時点では、様々な化合物の薄膜を得るための多数の技術、例えば化学的手法、気相堆積法、さらにカソードスプレー法に基づく方法がある。
これらの技術の一部は、単結晶形にある化合物の薄膜を得るために使用することができる。これらの技術は、例えばレーザーアブレーションもしくはPLD(パルスレーザー蒸着)、分子線エピタキシー、またはヒドラジンに基づくCSD(化学溶液蒸着)型の化学技術である。しかし、これらの技術には所定の欠点がある。実際に、PLDもしくはパルスレーザー蒸着法は、特にこの技術で得られる蒸着表面積が小さいために、産業環境には適合しない。さらに、分子線エピタキシー(MBE)によってカルコゲニド化合物(すなわち、硫化物またはセレン化物)の薄膜を得ることに関する研究はこれまで極めてわずかにしか実施されていない。最後に、ヒドラジンの使用は、ヒドラジンが発癌性および揮発性溶媒であるために安全性の問題を生じさせる。
それらの一部に代わる所定の技術、例えばカソードスプレー法、特にはマグネトロンスパッタリング法に基づく方法は、多結晶の形態にある化合物の薄膜を得るために使用することができる。
マグネトロンスパッタリング法は、標的の表面に近い磁場を使用する電子の閉じ込めを特徴とする、カソードスプレー法の特殊技術である。この技術は、高速でのスプレーを可能とし、そのため高速で薄膜を得ることを可能にするという利点を有する。さらに、この方法は産業界では極めて広く知られていて、特にマイクロエレクトロニクスの方法と適合する(S.M.Rossnagel Journal of Vac.Sci.Technol.A 21.5.,74(2003)およびAllan Matthews Vac.Sci.Technol.A 21.5.(2003),p.224)。
しかし多結晶の形態にある化合物の薄膜を得るためのこれらの技術は、単結晶状態にあるこれらの化合物において観察される特性と比較して、化合物の特性の一部を変化させる可能性がある。特に、マグネトロンスパッタリング法は、標的化合物の電気特性を変化させる可能性がある結晶粒界を有する、多結晶の形態にある標的化合物の薄膜を生じさせる。
例えば、本発明者らは、マグネトロンスパッタリング法は特定化合物、つまり多結晶の形態にあるランタン置換チタン酸ビスマスの薄膜を得ることを可能にするが、この方法はこれらの化合物の電気特性を変化させるという事実を明らかにした。
より詳細には、本発明者らは、特にマグネトロンスパッタリング法によりランタン置換チタン酸ビスマスの薄膜を形成するステップと、続いて形成された薄膜をアニーリングするステップとを含む技術は、多結晶の形態にあるこれらの化合物の薄膜を生じさせるが、これらの化合物の強誘電特性の消失を引き起こすことを示した(Besland et al.,「Two−step reactive magnetron spraying of bit thin films」Journal of Integrated Ferroelectrics(2007)94−104)。
現在では、単結晶状態にある式AMの化合物における、本発明者らが開示した電気抵抗の2つの状態間の不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)の存在は、これらの化合物の特定結晶微細構造に関連する可能性が高いと考えられる。
本発明の課題は、式AMの化合物の薄膜を、同時にこれらの化合物の特性、特には電気抵抗の2つの状態間での不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)の現象を保持しながら、得ることを可能にする方法を提供することである。
本発明者らは驚くべきことに、マグネトロンスパッタリング法に基づく特定の技術によって得た式AMの化合物の多結晶薄層が、単結晶形にあるこれらの化合物の特性と類似する構造的および物理的特性を示すことを見いだした。詳細には、本発明者らは、これらの薄膜内では、結晶粒界の存在が、単結晶状態にある化合物において本発明者らが以前に見いだした電気抵抗の2つの状態間での不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)の現象(仏国特許出願公開第2913806号明細書に記載されている)を妨害しないという事実を明らかにした。結晶粒界の存在下では電気特性の大きな変化が一般に観察されるために、この結果は注目に値する。
そこで本発明者らは今回、式AMを備え、電気抵抗の2つの状態間での不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)の現象を示す化合物の薄膜を得るための方法を考案して完成した。
第1の態様では、本発明は、式AM(式中、Aは、GaまたはGeを表し、
Mは、V、Nb、TaまたはMoを表し、Xは、SまたはSeを表す)の少なくとも1種の化合物の薄膜を製造するための方法であって、
i)少なくとも1種の不活性ガスを含む雰囲気下で式AMの少なくとも1種の化合物を含有する標的をマグネトロンスパッタリングすることにより、式AM4X8の少なくとも1種の化合物の薄膜を形成するステップと、
ii)ステップi)で形成された薄膜を熱処理によってアニーリングするステップとを含み、
ここで、ステップi)および/またはステップii)は、XがSを表す場合は硫黄の存在下で、またはXがSeを表す場合はセレニウムの存在下で行われる方法に関する。
マグネトロンスパッタリング法の技術は、物理的蒸着法もしくはPVDとしても知られており、カソードスプレー法の特殊技術である。カソードスプレー法の原理は、減圧の不活性ガス、および、必要であればさらに拮抗電極を構成する化合物のアノードでの薄膜の出現を誘発する試薬(薄膜の形成に作用するガス)が存在するチャンバ内に配置された2つの導電性電極間の放電の確立に基づいている。
本発明において理解される用語「マグネトロンスパッタリング法」または「マグネトロン蒸着法」は、減圧の不活性ガス、および、必要であればさらに試薬(この場合には硫黄またはセレニウムの前駆体ガス)が存在するチャンバ内で、標的の表面に近い磁界によって電子が閉じ込められるカソード蒸着法またはカソードスプレー法の技術を意味する。電界上への磁界の垂直の重ね合わせを通して、電子の経路は磁力線の周囲で渦を巻き、カソードの近傍のガスをイオン化する機会を増加させる。マグネトロンスパッタリングシステムでは、磁界はプラズマの密度を増加させ、カソード内の電流密度の増加をもたらす。
本発明による方法のステップi)では、前記標的は、マグネトロンスパッタリング法を行うことができるチャンバ内において、少なくとも1種の不活性ガスを含む雰囲気下に配置される。
マグネトロンスパッタリング法には、例えばイオン化マグネトロンスパッタリング法、パルス式マグネトロンスパッタリング法などの改良法がある。これらの改良法はいずれも、本発明の方法において使用できる。
したがって、本発明の方法では、マグネトロンスパッタリング法をイオン化マグネトロンスパッタリング法とパルス式マグネトロンスパッタリング法との間で選択することができる。これら2つの改良法は、より高いイオン化種含量を有し、そのためより高密度およびより効率的なプラズマを有するという利点を有しており、より高い堆積速度、あるいはさらに基板上の中空パターンの充填を可能にする速度を生じさせる。しかしこれらの改良法はいずれも、結晶形にある化合物の薄膜を得るためには高度の最適化を必要とする。実際に、高度の最適化を行わなければ、これら2つの改良法は堆積物を非晶質化する傾向があり、アニーリングステップ、つまり本発明の方法のステップii)の後でさえ、結果として非晶質材料の薄膜を生じさせる傾向がある。
マグネトロンスパッタリング法は、一般には基板の温度低下に伴って特に高速でのスプレーを可能にできるという利点を有する(S.M.Rossnagel Journal of Vac.Sci.Technol.A 21.5.,74(2003))。
チャンバ内の不活性ガスの圧力は、形成された薄膜内への不活性ガスの取り込みを全く伴わずに適切なマグネトロンスパッタリング効率を生じさせる。
本発明による方法では、前記不活性ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選択することができ、好ましくはアルゴンである。
本発明の方法におけるアルゴンの使用は、低コスト法であると同時に、得られた薄膜内へのアルゴンの取り込みを全く伴わずに満足できるレベルのマグネトロンスパッタリング効率を生じさせるという利点を有する。
本発明の方法では、ステップi)および/またはステップii)は、XがSを表す場合は硫黄の存在下で、またはXがSeを表す場合はセレニウムの存在下で行うことができ、前記硫黄または前記セレニウムは相違する形態、つまり各々、天然形(元素硫黄もしくはセレニウム)または硫黄前駆体ガスもしくはセレニウム前駆体ガスの形態にあってよい。
XがSを表す場合に硫黄の存在下でステップi)および/またはステップii)を行うことは、得られた化合物の薄膜における不足化学量論的(サブストイチオメトリック)レベルの硫黄を防止するのに役立つ。このとき前記不足化学量論的レベルは硫黄の大きな揮発性に関連する。
XがSeを表す場合にセレニウムの存在下でステップi)および/またはステップii)を行うことは、得られた化合物の薄膜における不足化学量論的(サブストイチオメトリック)レベルのセレニウムを防止するのに役立つ。このとき前記不足化学量論的レベルはセレニウムの揮発性に関連する。
そこで、本発明の方法の1つの実施形態では、ステップi)および/またはステップii)は、XがSを表す場合は少なくとも1種の硫黄前駆体ガスを含む雰囲気下、またはXがSeを表す場合は少なくとも1種のセレニウム前駆体ガスを含む雰囲気下で行うことができる。
前記硫黄前駆体ガスは、水素が供給された硫化水素(HS)、特に水素が供給された二硫化炭素(CS)から選択することができる。
前記セレニウム前駆体ガスは、特にセレン化水素(HSe)であってよい。
硫化水素は、産業環境内で使用するために特に適するという利点を有する。実際に、二硫化炭素は、高レベルの安全性手段を必要とするので、産業環境内で使用するには余り適さない。
本発明による方法の1つの実施形態では、ステップi)および/またはステップii)は、XがSを表す場合は硫黄前駆体ガスフロー下もしくは硫黄飽和雰囲気下で、またはXがSeを表す場合はセレニウム前駆体ガスフロー下もしくはセレニウム飽和雰囲気下で行うことができる。
XがSを表す場合は硫黄前駆体ガスフロー下もしくは硫黄飽和雰囲気下で、またはXがSeを表す場合はセレニウム前駆体ガスフロー下もしくはセレニウム飽和雰囲気下でステップi)および/またはステップii)を行うことは、標的化合物における化学量論的レベルの硫黄またはセレニウムの再生を最適化するという利点を有する。
硫黄飽和雰囲気は、硫黄前駆体ガスまたは気体状態にある元素硫黄から、好ましくは気体状態にある元素硫黄から得ることができる。
同様に、セレニウム飽和雰囲気は、セレニウム前駆体ガスまたは気体状態にある元素セレニウムから、好ましくは気体状態にある元素セレニウムから得ることができる。
硫黄飽和雰囲気またはセレニウム飽和雰囲気は、安全確保に関する利点を有し、標的化合物の化学量論的レベルの硫黄またはセレニウムの再生を最適化する。
硫黄前駆体ガス流またはセレニウム前駆体ガス流の利点は、産業環境内で実施することがより容易である点である。
元素硫黄または元素セレニウムの使用の利点は、それがより実用的である点である。
本発明の1つの実施形態では、ステップii)は200〜850℃、特には400〜750℃、より特には450〜650℃の温度で行うことができる。
本発明による方法のステップii)を450〜650℃の温度で行うことは、容易に再現可能であるという利点を有する。
本発明の1つの実施形態では、ステップii)は、1分間〜200時間、特には10分間〜48時間、より特には30分間〜120分間にわたって行うことができる。
本発明による方法のステップii)を30分間〜120分間にわたって行うことは、通常のマイクロエレクトロニクスの方法と適合するという利点を有する。
本発明による方法の1つの実施形態では、ステップi)は、総ガス圧が1〜100mTorr、特には10〜80mTorr、より特には40〜60mTorrの雰囲気下で行うことができる。
総ガス圧が40〜60mTorrの雰囲気下で本発明による方法のステップi)を行うことは、得られた薄膜における化合物の化学量論的レベルを最大限まで保持するという利点を有する。
本発明の1つの実施形態では、ステップi)は、標的の表面積の0.1mW/cm〜20W/cm、特には0.5〜2.5W/cm、より特には0.5〜1.5W/cmの出力を生じさせる電力発生装置の存在下で行うことができる。
本発明による方法のステップi)を標的の表面積の0.5〜1.5W/cmの出力を生じさせる電力発生装置の存在下で行うことは、得られた薄膜における化合物の化学量論的レベルを最大限まで保持するという利点を有する。
標的と、(その上に薄膜が堆積させられる)基板との距離は、標的およびチャンバ容積にしたがって変動し得る。例えば、78.5cmの標的表面積および0.025m(例えば、25cm×25cm×40cm)の容積を備えるチャンバにおいて、標的が化合物GaVである状態で、標的と基板との距離は2cm〜7cmの範囲であってよい。
本発明の方法の1つの実施形態では、前記標的は、式AM(式中、Aは、GaまたはGeを表し、Mは、V、Nb、TaまたはMoを表す)の少なくとも1種の化合物、特には式GaVの少なくとも1種の化合物を含むことができる。
本発明による方法の1つの実施形態では、前記ステップi)は、少なくとも1種の不活性ガスを含む雰囲気下で式AMの少なくとも1種の化合物を含む標的をマグネトロンスパッタリングすることにより、基板上で、式AMの少なくとも1種の化合物の薄膜を形成するステップであってよい。
特には、前記基板は、シリコンをベースとする基板、特にはシリコン層上にシリカ層を含む基板、シリコン層上に金属層を含む基板、さらにシリコン層上にあるシリカ層上に金属層を含む基板から選択することができる。
本発明はさらに、式AM(式中、Aは、GaまたはGeを表し、Mは、V、Nb、TaまたはMoを表し、Xは、SまたはSeを表す)の少なくとも1種の化合物の薄膜で少なくとも部分的に被覆された基板を含むデバイスであって、前記薄膜は、本発明による方法によって得ることができるデバイスに関する。
本発明はさらに、本発明によるデバイスを含むRRAM(登録商標、抵抗型ランダム・アクセス・メモリ)型の不揮発性抵抗メモリに関する。
本発明はさらに、本発明によるデバイスを含むヒューズに関する。
本発明はさらに、本発明によるデバイスを含むスイッチに関する。
本発明の他の特徴および利点は、以下の実施例から明らかになる。
これらの実施例は、例示のため、非網羅的に単に与えられている。
化合物GaVの多結晶粉末(z)のグラフと比較した、本発明による方法のステップi)で形成された化合物GaVの薄膜(x)、本発明による方法のステップii)で得られた化合物GaVのアニーリング層(y)についてX線回折によって得られたグラフである。 本発明による方法のステップi)で形成された化合物GaVの薄膜の横断面の、走査型電子顕微鏡によって得られた画像である。 本発明による方法のステップii)で得られた化合物GaVのアニーリング後の薄膜(y)の表面の平面図の、走査型電子顕微鏡によって得られた画像である。 本発明による方法のステップi)で形成された化合物GaVのアニーリング後の薄膜(y)の横断面の、走査型電子顕微鏡によって得られた画像である。 単結晶形にある化合物GaV(w)の価電子帯スペクトルと、本発明による方法のステップi)で形成された化合物GaVの薄膜(x)の価電子帯スペクトル、および本発明による方法のステップii)で得られた化合物GaVのアニーリング後に得られた薄膜(y)の価電子帯スペクトルとの比較を示す図である。 多結晶形にある化合物GaV(z)、本発明による方法のステップii)で得られた化合物GaVのアニーリング後の薄膜(y)の、温度の関数としての磁気感受率を表す図である。 ±2.5Vの電圧に対して10μsのパルス、300Kで、本発明による方法のステップii)で得られた化合物GaVのアニーリング薄膜(y)について測定された、電気抵抗の2つの状態間での不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)の現象を表す図である。
[I.本発明による化合物GaVの薄膜を製造するための方法]
ステップi) 化合物GaVの薄膜は、化合物の化学量論的標的を使用してアルゴンプラズマのRFマグネトロン・カソードスプレー法またはカソード蒸着法によって得られた。
蒸着チャンバは、理論密度に対して90〜95%の密度を有する材料の標的を装備した、直径50mmのマグネトロン・カソードによって形成される。
標的は、材料の分解温度より低い温度(つまり、800℃未満)で長時間加熱せずに高密度の標的を得るために使用される高温高圧フラッシュ焼結技術であるFAST(フィールド活性化焼結技術)としても知られているSPS(放電プラズマ焼結法)によって得た。薄膜は、シリコン基板上、またはシリコン上のシリカ基板上、またはシリコン層上の金属層上、あるいはさらにシリコン層上にあるシリカ層上の金属層上に堆積させた。
基板は、浮遊電位で放置した、つまり接地への電気接続は行わなかった。堆積物は、サンプルを加熱せずに、100sccmに固定したアルゴンガスフローまたはガス流、および0.5〜1.5W/cmに固定した標的内に投入したRF出力に対して、40〜80mTorrの圧力下で作製した。
厚さ100nm〜2μmの、本発明による方法のステップi)後に得られた化合物GaVの薄膜(x)は非晶質であり、硫黄欠損を示し、EDSによって決定されたように(実施例2に記載)、他の元素の化学量論的比率、すなわちGa:V=1:4を備えるS/V=2の予想比と比較して、1.1〜1.5のS/V比を生じる。
ステップii) 蒸着後、本発明による方法のステップi)で形成された薄膜を、30分間〜120分間にわたって、500℃〜600℃の温度で硫黄飽和雰囲気下でのアニーリングに供した(前駆体ガスHSまたは元素硫黄はアニーリング中の硫黄投入を可能にする)。
ステップii)の後には、本発明の薄膜(y)は、優れた化学組成、つまりGaVを有し、X線回折によって検証すると完全に結晶化していて、多結晶形にある化合物GaVの薄膜(z)に類似する回折パターンを備える。
[II.本発明による方法によって得られた薄膜の特性解析]
実施例1に記載した実験プロトコルを用い、本発明の方法によって得られた薄膜を分析した。
[II.1 エネルギー分散型X線分光法(EDS)による分析]
エネルギー分散型X線分光法(EDS)による分析は、本発明による方法のステップi)で形成された化合物GaVの薄膜が、このステップi)が硫黄の存在下で行われていなかった場合は硫黄欠損性であることを示した。
ステップi)および/またはステップii)が硫黄の存在下で行われるという事実は、化合物GaVにおける化学量論的レベルの硫黄を再生することを可能にする。
[II.2 X線回折による分析]
実施例1に記載した実験プロトコルに従い、本発明による方法のステップi)およびステップii)で得られた薄膜をX線回折によって分析し、得られたグラフを化合物GaVの多結晶粉末(z)についてのグラフと比較した。
図1(a)から明らかなように、本発明による方法のステップi)で形成された化合物GaVの薄膜(x)は、非晶質構造を示す。
これとは反対に、本発明による方法のステップii)で得られた化合物GaV4S8のアニーリング後の薄膜(y)は、化合物GaVの多結晶粉末のプロファイルに類似するX線回折パターンを示す。
[II.3 走査型電子顕微鏡による分析]
実施例1に記載した実験プロトコルに従い、本発明による方法のステップi)およびii)で得られた薄膜を走査型電子顕微鏡によって分析した(図1(b)、(c)、(d))。
図1(b)に示したように、本発明による方法のステップi)で形成された化合物GaV4S8の薄膜は、粒子形態またはカラム形態を有する。
本発明の方法のステップii)で形成された化合物GaVの薄膜は、30nm粒子を含む粒子形態を有する(図1(c)、(d))。この粒子サイズは、当業者には公知のRietveldによって記載された技術(Rietveld H.M.Acta Crist.1967,22,151.Rietveld H.M.J.Appl.Cryst.1969,2,65)による精錬操作によって決定された微結晶サイズと適合する。
[II.4 X線光電子分光法による分析]
光電子分光法を使用して、単結晶形にある化合物GaV(w)、本発明による方法のステップi)で形成された化合物GaVの薄膜(x)、本発明による方法のステップii)で得られた化合物GaVのアニーリング後の薄膜(y)の化学組成および価電子帯を分析した(図2(a))。
図2(a)から明らかなように、本発明による方法のステップi)で形成された化合物GaVの薄膜(x)は、単結晶形にある化合物GaVの薄膜(w)とは極めて相違する価電子帯スペクトルを示す。
これとは反対に、本発明による方法のステップii)で得られた化合物GaVのアニーリングされた薄膜(y)は、単結晶形にある化合物GaVの薄膜と極めて類似する価電子帯スペクトルを示す。
[II.5 磁気測定による分析]
多結晶形にある化合物GaV(z)、および本発明による方法のステップii)
で得られた化合物GaVのアニーリングされた薄膜(y)の温度の関数としての磁気感受率は、1,000ガウスの応用場を用いて分析した(図2(b))。
図2(b)から明らかなように、強磁性転移は、多結晶形にある化合物GaV(z)および本発明による方法のステップii)で得られた化合物GaVのアニーリングされた薄膜(y)について同一温度で出現する。
[II.6 結論]
上述したこれら全ての分析(II.1〜II.5)は、本発明の方法によって得られた化合物GaVの薄膜が、単結晶形にある化合物GaVと同一の電子特性を有することを示している。
[III.本発明の方法による薄膜における、電気抵抗の2つの状態間での不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)現象を明らかにする]
図1に記載した実験プロトコルにしたがって本発明の方法によって得られた薄膜を、電気抵抗の2つの状態間での不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)の現象に関して分析した。
試験は、本発明の方法によって得られた化合物GaVの薄膜が、シリコン基板上の金層またはシリコン基板上のシリカ層を含む基板を被覆し、このとき前記薄膜自体が金層で被覆される、Au/GaV/Au/Si型構造上で実施した。
本デバイスは、化合物GaVの薄膜のいずれかの側、つまり金層における2つの接触点からなる。
化合物GaVの薄膜の抵抗は、高抵抗の初期状態および抵抗転移後の低い抵抗状態において、低電圧レベル(10−2〜10−5V)を用いて、温度の関数として測定した。300Kでは、高レベルおよび低レベルの抵抗値間の比率はおよそ10(Rhigh=100ΩおよびRlow=10Ω)であり、マイクロエレクトロニクスにおける用途に特に好適である、抵抗レベルにおける90%の変動を生じさせる可能性がある。
10μs、+2.5Vおよび−2.5Vのパルスを300Kで本デバイスに交互に印加し、薄膜の抵抗を10−3Vの電圧での各パルス後に測定した。図3から明らかなように、電気抵抗の不揮発性変動が、各電圧パルス(正または負)後に測定された。約25%の電気抵抗における相対変動((Rhigh−Rlow)/Rhigh)が観察された。
25msのパルスならびに+1.5Vおよび−1.5Vのより低い電圧に対しても、作用が観察された。本デバイスへの疲労の影響を全く伴わずに、電気抵抗の2つの状態間で300サイクルが観察された。
これらの実験データの全てが、本発明の方法によって得られた化合物GaVの薄膜が、単結晶形にある化合物GaV(w)を用いた場合と同様に、電気抵抗の2つの状態間での不揮発性および可逆性電気パルス誘導性抵抗スイッチング(EPIRS)の同一現象を示すことを明白に示している。
本発明の方法はさらに、単結晶形にある化合物GaVと同一の構造的および物理的特性、特には電気パルス誘導性抵抗スイッチング(EPIRS)の同一現象を有する式AMを備える化合物、特には化合物GaVの薄膜を提供する。
このため本発明の方法は、マイクロエレクトロニクス、特にRRAM(登録商標)型のメモリにおける用途を有し得る、式AMの化合物の薄膜を得るために特に貴重である。

Claims (8)

  1. 式AM(式中、Aは、GaまたはGeを表し、Mは、V、Nb、TaまたはMoを表し、Xは、SまたはSeを表す)の少なくとも1種の化合物の薄膜を製造するための方法であって、
    i)少なくとも1種の不活性ガスを含む雰囲気下で式AM4X8の少なくとも1種の化合物を含有する標的をマグネトロンスパッタリングすることにより、式AMの少なくとも1種の化合物の薄膜を形成するステップと、
    ii)ステップi)で形成された薄膜を熱処理によってアニーリングするステップとを含み、ここで、前記ステップi)および/または前記ステップii)は、XがSを表す場合は硫黄の存在下で、またはXがSeを表す場合はセレニウムの存在下で行われる、方法。
  2. 前記ステップi)および/または前記ステップii)が、XがSを表す場合は少なくとも1種の硫黄前駆体ガスを含む雰囲気下で、またはXがSeを表す場合は少なくとも1種のセレニウム前駆体ガスを含む雰囲気下で行われることを特徴とする、請求項1に記載の方法。
  3. 前記ステップi)および/または前記ステップii)が、XがSを表す場合は硫黄前駆体ガスフロー下もしくは硫黄飽和雰囲気下で、またはXがSeを表す場合はセレニウム前駆体ガスフロー下もしくはセレニウム飽和雰囲気下で行われることを特徴とする、請求項1に記載の方法。
  4. 前記ステップii)が、200〜850℃の温度で行われることを特徴とする、請求項1〜3のいずれか一項に記載の方法。
  5. 前記ステップii)が、1分間〜200時間にわたって行われることを特徴とする、請求項1〜4のいずれか一項に記載の方法。
  6. 前記ステップi)が、総ガス圧が1〜100mTorrの雰囲気下で行われることを特徴とする、請求項1〜5のいずれか一項に記載の方法。
  7. 前記ステップi)が、標的の表面積の0.1mW/cm 〜20W/cm の出力を生じさせる電力発生装置の存在下で行われることを特徴とする、請求項1〜6のいずれか一項に記載の方法。
  8. 前記標的が、式AM(式中、Aは、GaまたはGeを表し、Mは、V、Nb、TaまたはMoを表す)の少なくとも1種の化合物、特には式GaVの少なくとも1種の化合物を含有することを特徴とする、請求項1〜6のいずれか一項に記載の方法。
JP2012500233A 2009-03-18 2010-03-17 チオスピネルの薄膜を製造するための方法 Active JP5576927B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0951744A FR2943340B1 (fr) 2009-03-18 2009-03-18 Procede de preparation d'une couche mince de thiospinelles
FR0951744 2009-03-18
PCT/EP2010/053442 WO2010106093A1 (fr) 2009-03-18 2010-03-17 Procede de preparation d'une couche mince de thiospinelles

Publications (2)

Publication Number Publication Date
JP2012520937A JP2012520937A (ja) 2012-09-10
JP5576927B2 true JP5576927B2 (ja) 2014-08-20

Family

ID=41092106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012500233A Active JP5576927B2 (ja) 2009-03-18 2010-03-17 チオスピネルの薄膜を製造するための方法

Country Status (5)

Country Link
US (1) US9249495B2 (ja)
EP (1) EP2408944B1 (ja)
JP (1) JP5576927B2 (ja)
FR (1) FR2943340B1 (ja)
WO (1) WO2010106093A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2913806B1 (fr) * 2007-03-14 2009-05-29 Univ Nantes Etablissement Publ Utilisation de spinelles lacunaires a clusters tetraedriques d'element de transition du type am4x8 dans une memoire non volatile reinscriptible de donnees electroniques,et materiau correspondant.
CN110282975B (zh) * 2019-07-08 2022-07-01 先导薄膜材料(广东)有限公司 一种硒化锗靶材及其制备方法
RU2745973C1 (ru) * 2020-10-07 2021-04-05 Федеральное государственное бюджетное учреждение науки Институт физики твердого тела Российской академии наук (ИФТТ РАН) Способ синтеза шпинели GaNb4Se8

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792591A (en) * 1980-11-28 1982-06-09 Ngk Insulators Ltd Production of single crystal
JPH07216533A (ja) * 1994-02-01 1995-08-15 Matsushita Electric Ind Co Ltd カルコパイライト構造半導体薄膜の製造方法
JP4263001B2 (ja) * 2003-03-06 2009-05-13 アイファイヤー アイピー コーポレイション スパッタリングターゲット
JP2006336039A (ja) * 2005-05-31 2006-12-14 Sumitomo Metal Mining Co Ltd 蛍光体材料製造用の硫化物焼結体スパッタリングターゲットおよびその製造方法
DE102006057068B3 (de) * 2006-11-29 2008-05-15 Hahn-Meitner-Institut Berlin Gmbh Reaktives Magnetron-Sputtern zur großflächigen Abscheidung von Chalkopyrit-Absorberschichten für Dünnschichtsolarzellen
FR2913806B1 (fr) * 2007-03-14 2009-05-29 Univ Nantes Etablissement Publ Utilisation de spinelles lacunaires a clusters tetraedriques d'element de transition du type am4x8 dans une memoire non volatile reinscriptible de donnees electroniques,et materiau correspondant.

Also Published As

Publication number Publication date
FR2943340B1 (fr) 2011-04-22
US20120058283A1 (en) 2012-03-08
EP2408944A1 (fr) 2012-01-25
US9249495B2 (en) 2016-02-02
WO2010106093A1 (fr) 2010-09-23
FR2943340A1 (fr) 2010-09-24
EP2408944B1 (fr) 2013-01-09
JP2012520937A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
Anders Tutorial: Reactive high power impulse magnetron sputtering (R-HiPIMS)
JP5390715B2 (ja) 不揮発性記憶素子およびその製造方法
CN108475727A (zh) 忆阻器装置以及制造忆阻器装置的方法
Anders High-Power Impulse Magnetron Sputtering (HiPIMS)
WO2021082808A1 (zh) 一种掺杂的Ge-Sb相变材料、相变存储器及其制备方法
KR102067513B1 (ko) 스퍼터링 방법으로 제조되는 저항변화층을 구비하는 저항변화 메모리 및 그의 제조 방법
JP5576927B2 (ja) チオスピネルの薄膜を製造するための方法
Acosta Thin films/properties and applications
Won et al. Electric field-triggered metal-insulator transition resistive switching of bilayered multiphasic VO x
Oskirko et al. Dual mode of deep oscillation magnetron sputtering
CN107275480A (zh) 一种双层多孔结构非晶碳材料的阻变存储器及其制备方法
CN102386326B (zh) 一种用于高密度阻变存储的氮化铜阻变材料的制备方法
CN104465988A (zh) 一种用于相变存储器的相变材料及其制备方法
CN110752289A (zh) 一种基于MnZn共掺杂BiFeO3薄膜的阻变存储器及其制备方法
CN110729400B (zh) Ti-Ga-Sb相变材料、相变存储器及Ti-Ga-Sb相变材料的制备方法
CN112331766B (zh) 基于碲化钼的忆阻器及其制备方法、非易失性存储器
Choi et al. Bipolar resistance switching characteristics in a thin Ti–Ni–O compound film
Quan et al. Resistive switching behavior in amorphous aluminum oxide film grown by chemical vapor deposition
Zaffora et al. TiO2 in memristors and resistive random access memory devices
CN108899416B (zh) 一种相变存储器的擦写方法
RU2609764C1 (ru) Способ получения аморфных пленок халькогенидных стеклообразных полупроводников с эффектом фазовой памяти
Liu et al. The effect of plasma deposition on the electrical characteristics of Pt/HfOx/TiN RRAM device
CN113072915A (zh) 基于氧掺杂的Sb2Te3相变材料、相变存储器及制备方法
Osiac et al. A comparative study of GeSb2Te4 films deposited by radiofrequency and pulsed direct-current and magnetron sputtering high power impulse magnetron sputtering
KR100805844B1 (ko) 상변화 물질(Ge_xSb_yTe_z)에 대한 건식 식각방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140704

R150 Certificate of patent or registration of utility model

Ref document number: 5576927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250