JP5565668B2 - Combination of semiconductor element mounting member and wiring conductor, semiconductor element mounting substrate and manufacturing method thereof, and semiconductor element package and manufacturing method thereof - Google Patents
Combination of semiconductor element mounting member and wiring conductor, semiconductor element mounting substrate and manufacturing method thereof, and semiconductor element package and manufacturing method thereof Download PDFInfo
- Publication number
- JP5565668B2 JP5565668B2 JP2010013407A JP2010013407A JP5565668B2 JP 5565668 B2 JP5565668 B2 JP 5565668B2 JP 2010013407 A JP2010013407 A JP 2010013407A JP 2010013407 A JP2010013407 A JP 2010013407A JP 5565668 B2 JP5565668 B2 JP 5565668B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting member
- wiring conductor
- element mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Description
本発明は、半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法に係り、とりわけ半導体素子パッケージの封止樹脂部から半導体素子載置部材または配線導体が脱落することを防止することが可能な、半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法に関する。 The present invention relates to a combination of a semiconductor element mounting member and a wiring conductor, a semiconductor element mounting substrate and a manufacturing method thereof, and a semiconductor element package and a manufacturing method thereof, and more particularly from a sealing resin portion of a semiconductor element package to a semiconductor element. TECHNICAL FIELD The present invention relates to a combination of a semiconductor element mounting member and a wiring conductor, a semiconductor element mounting substrate and a manufacturing method thereof, and a semiconductor element package and a manufacturing method thereof, which can prevent the mounting member or the wiring conductor from falling off. .
従来より、薄型の半導体装置(半導体パッケージ)として、例えばQFN(Quad Flat Non-leaded package)タイプのものやSON(Small Outline Non-leaded Package)タイプのもの等が知られている。 Conventionally, as a thin semiconductor device (semiconductor package), for example, a QFN (Quad Flat Non-leaded package) type or a SON (Small Outline Non-leaded Package) type is known.
また特許文献1−2には、コアレス型半導体パッケージが開示されている。このようなコアレス型半導体パッケージは、半導体パッケージの薄型化および放熱特性の向上という2点の課題を解決するために開発された半導体パッケージの形態である。一般に、リードフレームやインタポーザと呼ばれる内部配線基板等のコア部材は、単体で搬送や加工可能な形状と、機械的強度とを維持するために、一定の厚さを有している。上述したコアレス型半導体パッケージには、リードフレームや内部配線基板(インタポーザと呼ばれる)等のコア部材が含まれていないため(コアレス)、半導体パッケージの薄型化が可能となっている。 Further, Patent Document 1-2 discloses a coreless type semiconductor package. Such a coreless semiconductor package is a form of a semiconductor package that has been developed to solve the two problems of thinning the semiconductor package and improving the heat dissipation characteristics. Generally, a core member such as an internal wiring board called a lead frame or an interposer has a certain thickness in order to maintain a shape that can be transported and processed by itself and a mechanical strength. Since the coreless semiconductor package described above does not include a core member such as a lead frame or an internal wiring board (referred to as an interposer) (coreless), the semiconductor package can be thinned.
このような薄型のコアレス型半導体パッケージにおいては、ダイパッド(半導体素子載置部材)および配線導体を支持するためのコア部材(リードフレームや内部配線基板等)が設けられていないため、封止樹脂部からダイパッド(半導体素子載置部材)および配線導体が脱落しないような構造とすることが望まれる。 In such a thin coreless type semiconductor package, a die pad (semiconductor element mounting member) and a core member (such as a lead frame or an internal wiring board) for supporting the wiring conductor are not provided, so that the sealing resin portion Therefore, it is desired that the die pad (semiconductor element mounting member) and the wiring conductor be prevented from falling off.
とりわけ近年、このような薄型のコアレス型半導体パッケージ内に搭載される半導体素子として、LED(発光ダイオード)素子を選択することが考えられている。この場合、LED素子を封止する樹脂(封止樹脂部)は透明であることが必須である。しかしながら、このような性質を満たす樹脂(封止樹脂部)は、ダイパッド(半導体素子載置部材)および配線導体に対する密着性が高くないものが多い。したがって、とりわけLED素子を含む半導体素子パッケージにおいては、ダイパッド(半導体素子載置部材)および配線導体が封止樹脂部から脱落しないような構造とすることがより求められている。 In particular, in recent years, it has been considered to select an LED (light emitting diode) element as a semiconductor element mounted in such a thin coreless semiconductor package. In this case, it is essential that the resin (sealing resin portion) for sealing the LED element is transparent. However, many resins (sealing resin portions) satisfying such properties do not have high adhesion to the die pad (semiconductor element mounting member) and the wiring conductor. Therefore, in particular, in a semiconductor element package including an LED element, a structure in which a die pad (semiconductor element mounting member) and a wiring conductor are not dropped from the sealing resin portion is more demanded.
本発明はこのような点を考慮してなされたものであり、半導体素子パッケージの封止樹脂部から半導体素子載置部材および配線導体が脱落することを防止することが可能な、半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法を提供することを目的とする。 The present invention has been made in consideration of such points, and is capable of preventing the semiconductor element mounting member and the wiring conductor from falling off from the sealing resin portion of the semiconductor element package. It is an object of the present invention to provide an assembly of a member and a wiring conductor, a semiconductor element mounting substrate and a manufacturing method thereof, and a semiconductor element package and a manufacturing method thereof.
本発明は、LED素子と封止樹脂部とを含むコアレス型半導体素子パッケージを構成するための、半導体素子載置部材と配線導体との組合体において、LED素子を載置する載置面を有する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、LED素子に接続される接続面を有する配線導体とを備え、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう設け、突起はドーム形状を有し、突起の直径は10μm〜100μmであり、突起の高さは5μm〜25μmであることを特徴とする半導体素子載置部材と配線導体との組合体である。 The present invention has a mounting surface on which an LED element is mounted in a combination of a semiconductor element mounting member and a wiring conductor for constituting a coreless type semiconductor element package including an LED element and a sealing resin portion. A semiconductor element mounting member; and a wiring conductor provided around the semiconductor element mounting member and having a connection surface connected to the LED element, the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor Protrusions for improving adhesion to the sealing resin portion are provided on at least one surface so as to project upward , the projections have a dome shape, and the projections have a diameter of 10 μm to 100 μm. Is a combination of a semiconductor element mounting member and a wiring conductor, characterized in that the height is 5 μm to 25 μm .
本発明は、突起は、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面の一部のみに形成されていることを特徴とする半導体素子載置部材と配線導体との組合体である。 In the present invention, the protrusion is formed only on a part of at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor, and the wiring conductor And the union.
本発明は、半導体素子載置部材および配線導体は、めっきにより形成されていることを特徴とする半導体素子載置部材と配線導体との組合体である。 The present invention is a combination of a semiconductor element mounting member and a wiring conductor , wherein the semiconductor element mounting member and the wiring conductor are formed by plating .
本発明は、突起は、半導体素子載置部材および配線導体のうち少なくとも一方と一体となってめっきにより形成されていることを特徴とする半導体素子載置部材と配線導体との組合体である。 The present invention is an assembly of a semiconductor element mounting member and a wiring conductor, wherein the protrusion is formed integrally with at least one of the semiconductor element mounting member and the wiring conductor by plating .
本発明は、半導体素子載置部材および配線導体の少なくとも一方は、その側面から突出する側方突起部を有することを特徴とする半導体素子載置部材と配線導体との組合体である。 The present invention is an assembly of a semiconductor element mounting member and a wiring conductor, wherein at least one of the semiconductor element mounting member and the wiring conductor has a side protrusion protruding from the side surface thereof.
本発明は、突起は、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面の外周全体にわたって形成されていることを特徴とする半導体素子載置部材と配線導体との組合体である。 In the present invention, the protrusion is formed over the entire outer periphery of at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor. It is a union.
本発明は、半導体素子載置部材と配線導体との組合体と、半導体素子載置部材と配線導体との組合体を支持する基板とを備えたことを特徴とする半導体素子載置基板である。 The present invention is a semiconductor element mounting board comprising: a combination of a semiconductor element mounting member and a wiring conductor; and a substrate that supports the combination of the semiconductor element mounting member and the wiring conductor. .
本発明は、コアレス型半導体素子パッケージにおいて、LED素子を載置する載置面を有する半導体素子載置部材と、半導体素子載置部材の載置面上に載置されたLED素子と、半導体素子載置部材の周囲に設けられ、LED素子に接続される接続面を有する配線導体と、配線導体の接続面とLED素子とを電気的に接続する導電部と、半導体素子載置部材、LED素子、配線導体、および導電部を封止する封止樹脂部とを備え、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう設け、突起はドーム形状を有し、突起の直径は10μm〜100μmであり、突起の高さは5μm〜25μmであることを特徴とする半導体素子パッケージである。 The present invention provides a coreless type semiconductor device package, a semiconductor element mounting member having a mounting surface for mounting the LED element, and the LED elements placed on the mounting surface of the semiconductor element mounting member, the semiconductor element A wiring conductor provided around the mounting member and having a connection surface connected to the LED element, a conductive portion that electrically connects the connection surface of the wiring conductor and the LED element, a semiconductor element mounting member, and the LED element , A wiring conductor, and a sealing resin portion that seals the conductive portion, and at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor is in close contact with the sealing resin portion A protrusion is provided so as to protrude upward from the surface , the protrusion has a dome shape, the diameter of the protrusion is 10 μm to 100 μm, and the height of the protrusion is 5 μm to 25 μm. Element package Di.
本発明は、突起は、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面の一部のみに形成されていることを特徴とする半導体素子パッケージである。 The present invention is the semiconductor element package characterized in that the protrusion is formed only on a part of at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor .
本発明は、半導体素子載置部材および配線導体は、めっきにより形成されていることを特徴とする半導体素子パッケージである。 The present invention is the semiconductor element package, wherein the semiconductor element mounting member and the wiring conductor are formed by plating .
本発明は、突起は、半導体素子載置部材および配線導体のうち少なくとも一方と一体となってめっきにより形成されていることを特徴とする半導体素子パッケージである。 The present invention is the semiconductor element package characterized in that the protrusion is formed integrally with at least one of the semiconductor element mounting member and the wiring conductor by plating .
本発明は、半導体素子載置部材および配線導体の少なくとも一方は、その側面から突出する側方突起部を有することを特徴とする半導体素子パッケージである。 The present invention is the semiconductor element package characterized in that at least one of the semiconductor element mounting member and the wiring conductor has a side protrusion protruding from the side surface.
本発明は、突起は、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面の外周全体にわたって形成されていることを特徴とする半導体素子パッケージである。 The present invention is the semiconductor element package characterized in that the protrusion is formed over the entire outer periphery of at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor.
本発明は、コアレス型半導体素子パッケージを製造するために用いられる半導体素子載置基板の製造方法において、支持部材として機能する基板を準備する工程と、基板の表面に、所望パターンを有するレジストを設ける工程と、基板の表面側にめっきを施し、半導体素子を載置するための載置面を有する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、半導体素子に接続される接続面を有する配線導体とを形成する工程と、基板の表面側のレジストを剥離する工程とを備え、半導体素子載置部材および配線導体をめっきにより形成する工程において、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう形成することを特徴とする半導体素子載置基板の製造方法である。 The present invention relates to a method of manufacturing a semiconductor element mounting substrate used for manufacturing a coreless semiconductor element package, a step of preparing a substrate that functions as a support member, and a resist having a desired pattern is provided on the surface of the substrate A semiconductor element mounting member having a mounting surface for mounting a semiconductor element by plating the surface side of the substrate and mounting the semiconductor element; and a connection provided around the semiconductor element mounting member and connected to the semiconductor element A step of forming a wiring conductor having a surface and a step of removing a resist on the surface side of the substrate, wherein the mounting of the semiconductor element mounting member in the step of forming the semiconductor element mounting member and the wiring conductor by plating Protrusions for improving the adhesion with the sealing resin portion are formed on at least one of the surface and the connection surface of the wiring conductor so as to protrude upward from the surface. It is a manufacturing method of a semiconductor element mounting 置基 plate characterized.
本発明は、半導体素子載置部材および配線導体をめっきにより形成する工程の後、基板の裏面側からエッチングを施すことにより、基板を所定の外形形状にするとともに、基板に搬送用穴を形成する工程が設けられていることを特徴とする半導体素子載置基板の製造方法である。 In the present invention, after the step of forming the semiconductor element mounting member and the wiring conductor by plating, etching is performed from the back side of the substrate, thereby forming the substrate into a predetermined outer shape and forming a transport hole in the substrate. A process for producing a semiconductor element mounting substrate, comprising a step.
本発明は、コアレス型半導体素子パッケージの製造方法において、支持部材として機能する基板を準備する工程と、基板の表面に、所望パターンを有するレジストを設ける工程と、基板の表面側にめっきを施し、半導体素子を載置するための載置面を有する半導体素子載置部材と、半導体素子載置部材周囲に設けられ、半導体素子に接続される接続面を有する配線導体とを形成する工程と、基板の表面側のレジストを剥離する工程と、半導体素子載置部材上に半導体素子を搭載する工程と、半導体素子と配線導体とを導電部により接続する工程と、基板上の半導体素子載置部材、配線導体、半導体素子、および導電部を封止樹脂により樹脂封止して封止樹脂部を形成する工程と、支持部材として機能する基板を封止樹脂部から除去する工程とを備え、半導体素子載置部材および配線導体をめっきにより形成する工程において、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう形成することを特徴とする半導体素子パッケージの製造方法である。 The present invention provides a method of manufacturing a coreless semiconductor element package, a step of preparing a substrate that functions as a support member, a step of providing a resist having a desired pattern on the surface of the substrate, plating on the surface side of the substrate, Forming a semiconductor element mounting member having a mounting surface for mounting a semiconductor element, a wiring conductor having a connection surface provided around the semiconductor element mounting member and connected to the semiconductor element; Removing the resist on the surface side, mounting the semiconductor element on the semiconductor element mounting member, connecting the semiconductor element and the wiring conductor by a conductive portion, a semiconductor element mounting member on the substrate, Forming a sealing resin portion by sealing the wiring conductor, the semiconductor element, and the conductive portion with a sealing resin; and removing the substrate that functions as a support member from the sealing resin portion. And, in the step of forming the semiconductor element mounting member and the wiring conductor by plating, at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor has adhesiveness with the sealing resin portion. A method of manufacturing a semiconductor device package, characterized in that a protrusion for raising is formed so as to protrude upward.
本発明は、半導体素子載置部材および配線導体をめっきにより形成する工程の後、基板の裏面側からエッチングを施すことにより、基板を所定の外形形状にするとともに、基板に搬送用穴を形成する工程が設けられていることを特徴とする半導体素子パッケージの製造方法である。 In the present invention, after the step of forming the semiconductor element mounting member and the wiring conductor by plating, etching is performed from the back side of the substrate, thereby forming the substrate into a predetermined outer shape and forming a transport hole in the substrate. A method of manufacturing a semiconductor device package, comprising a step.
本発明によれば、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう設けたので、半導体素子載置部材または配線導体と封止樹脂部との密着性を高め、半導体素子載置部材または配線導体が封止樹脂部から脱落することを防止することができる。 According to the present invention, the protrusion for enhancing the adhesion with the sealing resin portion is projected upward on at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor. Since it provided so that the adhesiveness of a semiconductor element mounting member or a wiring conductor, and a sealing resin part can be improved, it can prevent that a semiconductor element mounting member or a wiring conductor falls off from a sealing resin part.
第1の実施の形態
以下、本発明の第1の実施の形態について、図1乃至図10を参照して説明する。図1乃至図10は、本発明の第1の実施の形態を示す図である。
First Embodiment Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1 to 10 are diagrams showing a first embodiment of the present invention.
まず、図1乃至図10により、本実施の形態によるコアレス型の半導体素子パッケージの概略について説明する。なお以下において、主として半導体素子11がLED素子からなる場合を前提として説明するが、半導体素子11としてLED素子以外の半導体素子を用いることも可能である。
First, an outline of the coreless semiconductor element package according to the present embodiment will be described with reference to FIGS. In the following, the description will be made on the assumption that the
図1に示すコアレス型の樹脂封止型半導体素子パッケージ10は、半導体素子載置部材20(ダイパッド)と、半導体素子載置部材20上に載置された半導体素子11と、半導体素子載置部材20周囲に設けられた配線導体30とを備えている。また配線導体30と半導体素子11とは、ボンディングワイヤ(導電部)12によって電気的に接続されている。また半導体素子載置部材20、半導体素子11、配線導体30、およびボンディングワイヤ12は、封止樹脂部13により封止されている。
A coreless resin-encapsulated
以下、このようなコアレス型の半導体素子パッケージ10を構成する各構成部材について、順次説明する。
In the following, each component constituting the coreless
まず図2により、本実施の形態による半導体素子載置部材20および配線導体30の構成について説明する。
First, the configuration of the semiconductor
図2に示すように、半導体素子載置部材20は、半導体素子11を載置する載置面21を有している。この載置面21には、半導体素子載置部材20と封止樹脂部13との密着性を高めるための突起22が設けられている。突起22は、載置面21の上方に向かって突出するように設けられている。なお、本明細書中「上方」とは、半導体素子パッケージ10を通常使用する際の上方を意味し、例えば図1における発光面13a方向を意味する。
As shown in FIG. 2, the semiconductor
突起22の形状は限定されないが、例えば図2に示すように略ドーム形状あるいは略半球形状としても良い。この場合、突起22の直径を10μm〜100μmとすることが好ましく、25μm〜50μmとすることが更に好ましい。また突起22の高さは、5μm〜25μmとすることが好ましい。突起22の直径が10μmを下回るか、または突起22の高さが5μmを下回った場合、封止樹脂部13との密着性を十分に高めることが難しい。他方、突起22の直径が100μmを上回るか、または突起22の高さが25μmを上回った場合、載置面21を広く確保することが困難となる。
The shape of the
載置面21上の突起22の個数は限定されず、載置面21上に1つまたは複数の突起22が設けられていて良い。
The number of
また半導体素子載置部材20の下面には外部端子26が設けられており、半導体素子パッケージ10に組み込まれた際、外部端子26が封止樹脂部13から外方に露出するようになっている(図1参照)。
An
一方、配線導体30は半導体素子載置部材20から離間して設けられている。配線導体30は、ボンディングワイヤ12を介して半導体素子11に接続される接続面31を有している。この接続面31には、配線導体30と封止樹脂部13との密着性を高めるための突起22が、接続面31上方に向かって突出するように設けられている。
On the other hand, the
接続面31上の突起22の個数は限定されず、接続面31上に1つまたは複数の突起22が設けられていて良い。なお接続面31上の突起22の構成は、上述した載置面21上の突起22の構成と同様であるので、ここでは詳細な説明を省略する。
The number of
また配線導体30の下面には外部端子32が設けられており、半導体素子パッケージ10に組み込まれた際、外部端子32が封止樹脂部13から外方に露出するようになっている(図1参照)。
An
なお、図2において、半導体素子載置部材20と配線導体30とにより、組合体15が構成されている。本実施の形態において、このような半導体素子載置部材20と配線導体30との組合体15も提供する。
In FIG. 2, a combined
一方、図3に示すように、上述した半導体素子載置部材20と配線導体30との組合体15と、この組合体15を支持する基板40とにより、本実施の形態による半導体素子載置基板50が構成されている。本実施の形態において、このような半導体素子載置基板50も提供する。なお、基板40の詳細については後述する。
On the other hand, as shown in FIG. 3, the semiconductor element mounting substrate according to the present embodiment includes the above-described
ところで、半導体素子載置部材20および配線導体30は、めっきにより形成されている。また、各突起22は、それぞれ半導体素子載置部材20および配線導体30と一体となってめっきにより形成されている。以下、図4により、めっきにより形成された半導体素子載置部材20および配線導体30の層構成について説明する。なお図4は、半導体素子載置部材20および配線導体30のうち突起22を拡大して示す部分断面図である。
By the way, the semiconductor
図4に示すように、半導体素子載置部材20(配線導体30)は、本体めっき層24と、この本体めっき層24上に形成され、半導体素子11(LED素子)からの光を反射するための反射面として機能する反射用めっき層25とを有している。
As shown in FIG. 4, the semiconductor element mounting member 20 (wiring conductor 30) is formed on the main
このうち本体めっき層24は、例えばニッケル(Ni)等の金属を含むめっき層からなっている。本体めっき層24の厚みは、例えば10μm〜100μmとすることが可能である。
Of these, the main
一方、反射用めっき層25は、可視光の反射率が高いめっき層からなっており、上述したように、半導体素子11(LED素子)からの光を反射するための反射面として機能するようになっている。反射用めっき層25を構成する材料としては、例えば銀(Ag)、金(Au)、パラジウム(Pd)、またはニッケル(Ni)/パラジウム(Pd)/金(Au)の三層構造等を挙げることができるが、光の反射率の観点からは銀(Ag)を用いることが好ましい。なお反射用めっき層25の厚みは、例えば銀(Ag)の場合は1μm〜5μm、またニッケル(Ni)/パラジウム(Pd)/金(Au)の三層構造の場合は、ニッケル(Ni)の厚みを0.2μm以上、パラジウム(Pd)の厚みを0.01〜0.1μm、かつ金(Au)の厚みを0.001〜0.03μmとすることが好ましい。
On the other hand, the
なお図4に示すように、突起22は、半導体素子載置部材20(配線導体30)と一体としてめっき形成されたものである。すなわち突起22の内部においては、本体めっき層24と、本体めっき層24上の反射用めっき層25とが積層された層構成となっている。
As shown in FIG. 4, the
再度図1を参照することにより、このほかの各構成部材について説明する。 With reference to FIG. 1 again, each of the other components will be described.
本実施の形態において、上述したように、半導体素子11はLED素子からなっている。この場合、半導体素子載置部材20に載置された半導体素子11は、従来一般に用いられているLED素子を使用することができる。また半導体素子11の発光層として、例えばGaP、GaAs、GaAlAs、GaAsP、AlInGaP、またはInGaN等の化合物半導体単結晶からなる材料を適宜選ぶことにより、紫外光から赤外光に渡る発光波長を選択することができる。
In the present embodiment, as described above, the
また半導体素子11は、はんだまたはダイボンディングペースト(図示せず)により、半導体素子載置部材20上に固定されている。このようなダイボンディングペーストとしては、耐光性のあるエポキシ樹脂やシリコーン樹脂からなるダイボンディングペーストを選択することが可能である。
The
ボンディングワイヤ12は、例えば金等の導電性の良い材料からなり、その一端が半導体素子11の端子部11aに接続されるとともに、その他端が配線導体30の接続面31上に接続されている。
The
封止樹脂部13としては、光の取り出し効率を向上させるために、半導体素子パッケージ10の発光波長において光透過率が高く、また屈折率が高い材料を選択するのが望ましい。したがって耐熱性、耐候性、及び機械的強度が高い特性を満たす樹脂として、エポキシ樹脂やシリコーン樹脂を選択することが可能である。封止樹脂部13の形状は、様々に実現することが可能であるが、例えば、封止樹脂部13の全体形状を直方体、円筒形または錐形等の形状とすることが可能である。なお封止樹脂部13の厚み(すなわちコアレス型の半導体素子パッケージ10全体としての厚み)は、200μm〜500μmとすることが可能であり、従来の半導体素子パッケージ(例えばPLCCタイプ、SONタイプ)より薄型に構成することができる。また封止樹脂部13の表面(すなわち図1の上面)には、半導体素子11からの光が放出される発光面13aが形成されている。
As the sealing
ところで、図5に示すように、このようなコアレス型の半導体素子パッケージ10は、配線基板35上に配置して用いることができる。このような配線基板35は、基板本体36と、基板本体36上に形成された配線端子部37、38とを有している。このうち一方の配線端子部37は、一方の接続金属部33を介して半導体素子載置部材20の外部端子26に接続されている。また他方の配線端子部38は、他方の接続金属部34を介して配線導体30の外部端子32に接続されている。なお接続金属部33、34は、例えばはんだから構成することができる。
Incidentally, as shown in FIG. 5, such a coreless type
このようにして、半導体素子パッケージ10を配線基板35上に配置するとともに、配線端子部37、38間に電流を流した場合、半導体素子載置部材20上の半導体素子11に電流が加わり、半導体素子11が点灯する。
In this way, when the
この際、半導体素子11からの光は、半導体素子載置部材20の載置面21に形成された反射用めっき層25(図4参照)で反射し、この光は概ね発光面13a側を向いて図5の符号Lで示すように照射される。
At this time, the light from the
他方、半導体素子11から生じた熱は、本体めっき層24の外部端子26から接続金属部33を介して外方へ逃がされる(図5の符号H)。したがって、半導体素子11からの熱が封止樹脂部13内に蓄積することがなく、熱によって半導体素子11が破壊されることを防止することができる。
On the other hand, the heat generated from the
以上の図5の例では、半導体素子載置部材20の機能としては、半導体素子11を機械的に支持する機能と、半導体素子11に電気的に接続して電気端子となる機能との2つを有している。しかしながらこれに限らず、図6に示す変形例に示すように、半導体素子パッケージ10Cの構成として、半導体素子載置部材20は半導体素子11を機械的に支持する機能のみとし、電気端子として新たな配線導体30Aを追加した構成としてもよい。このような構成では、半導体素子パッケージ10Cは、1つの半導体素子載置部材20と2つの配線導体30、30Aとにより構成される。なお図6中、符号Eは半導体素子11を点灯させる電流の流れを示し、符号Hは半導体素子11からの熱の流れを示している。なお図6において図1乃至図5に示す実施の形態と同一部分には同一の符号を付してある。
In the example of FIG. 5 described above, the semiconductor
次に、本実施の形態による半導体素子載置基板(図3)およびコアレス型の半導体素子パッケージ(図1)の製造方法について、図7乃至図10を用いて説明する。このうち図7(a)−(e)は、本実施の形態による半導体素子載置基板50の製造方法を示す図であり、図8(a)−(d)および図9(a)−(c)は、図7(c)に示す工程において、電解めっき法により半導体素子載置部材20および配線導体30を形成する方法を示す図である。また図10(a)−(e)は、半導体素子載置基板50を作製した後、コアレス型の半導体素子パッケージ10を得るまでの工程を示す図である。
Next, a method of manufacturing the semiconductor element mounting substrate (FIG. 3) and the coreless type semiconductor element package (FIG. 1) according to the present embodiment will be described with reference to FIGS. 7A to 7E are views showing a method of manufacturing the semiconductor
まず図7(a)に示すように、支持部材として機能する基板40を準備する。この基板40としては、例えば銅、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、または表面にCu、Ni、Ag、Pd、Auもしくはこれらの合金からなる導電性層を備えた絶縁性基板を使用することができる。基板40として例えば銅または銅合金を用いた場合、半導体素子11を組み込んだ後、選択的なエッチングにより基板40を除去することが可能となる。なお、後述するように、半導体素子載置部材20および配線導体30を基板40から容易に剥離できるように、予め基板40の一面に凹凸をつける表面処理を行い、かつ、剥離性をもたせる剥離処理を行っておく等の処置をとっても良い。ここでの表面処理としては、サンドブラストによるブラスト処理、剥離処理としては、基板40の表面に酸化膜を形成する方法等が挙げられる。
First, as shown in FIG. 7A, a
次に、基板40の表面および裏面に各々所望のパターンを有するレジスト層41、42を設ける(図7(b))。このうち表面側のレジスト層41は、例えばアルカリ、酸、溶剤等により剥離可能な樹脂からなっており、アクリル系樹脂等の感光性かつ耐薬品性樹脂からなっている。
Next, resist
またレジスト層41には、各半導体素子載置部材20および各配線導体30の形成部位に相当する箇所に開口部41a、41bが形成され、この開口部41a、41bからは基板40が露出している。なお開口部41a、41bのうち、開口部41aは半導体素子載置部材20を設ける箇所に対応し、開口部41bは配線導体30を設ける箇所に対応する。この場合、基板40の表面全体にレジスト層41を設け、このレジスト層41に対してフォトマスクを介して露光し、その後現像することにより、レジスト層41に開口部41a、41bを形成する。なお表面側のレジスト層41の厚みは、半導体素子載置部材20および配線導体30の厚みより厚くしておく。
Further,
一方、裏面側のレジスト層42は、例えばアルカリ、酸、溶剤等により剥離可能な樹脂からなっており、上述した表面側のレジスト層41と異なる材料からなっていても良い。また裏面側のレジスト層42は、搬送用穴27の形成部位に相当する箇所に開口部42aが形成され、この開口部42aからは基板40が露出している。この場合、基板40の裏面全体にレジスト層42を設け、このレジスト層42に対してフォトマスクを介して露光し、その後現像することにより、レジスト層42に開口部42aを形成する。
On the other hand, the resist
次に、基板40の裏面側をカバー43で覆って、基板40の表面側に電解めっきを施す。これにより基板40上に金属を析出させて、載置面21を有する半導体素子載置部材20を形成するとともに、半導体素子載置部材20周囲に設けられ、接続面31を有する配線導体30を形成する(図7(c))。この場合、半導体素子載置部材20の載置面21および配線導体30の接続面31には、それぞれ載置面21および接続面31上方に向かって突出する突起22が形成される。
Next, the back surface side of the
以下、図8(a)−(d)により、このような形状を有する半導体素子載置部材20および配線導体30を作製する方法について説明する。
Hereinafter, a method of manufacturing the semiconductor
まず、基板40に電解めっきを施すことにより、レジスト層41の開口部41a、41b内に、例えばニッケル(Ni)からなる本体めっき層24を形成する(図8(a)−(c))。この場合、電解めっきは、例えばニッケルめっき用のめっき浴47中で行われる。なおめっき浴47としては、例えば高ニッケル濃度のスルファミン酸ニッケルめっき浴を用いることができる。
First, the main
この間、まず図8(a)に示すように、基板40に対して電流を加えることにより、基板40上にめっき層24a(例えばニッケルめっき層)を形成する。このめっき層24aは、本体めっき層24の一部を構成する薄い層(例えば1μm〜5μmの厚みの層)からなる。
During this period, first, as shown in FIG. 8A, a
次に、この薄いめっき層24a上に、例えば銅からなる個片48を配置する。個片48の大きさは問わないが、例えば直径0.01μm〜5μm程度の略球状のものを用いることができる(図8(b))。
Next, an
続いて、めっき浴47中で引き続き電解めっきを行うことにより、所定の厚み(例えば10μm〜100μm)を有する本体めっき層24を形成する。この際、個片48の部分に電流集中が起こるので、この部分でめっきが集中的に成長し、これにより、本体めっき層24において上方に突出する突起22が形成される(図8(c))。
Subsequently, the main
次に、本体めっき層24上に例えば銀(Ag)、金(Au)、パラジウム(Pd)、またはニッケル(Ni)/パラジウム(Pd)/金(Au)の三層構造等からなる反射用めっき層25を形成する(図8(d))。この反射用めっき層25は、半導体素子11からの光を反射するための反射面として機能するものである。この場合、めっき液として例えばシアンめっき浴を用いることができる。
Next, reflective plating made of, for example, a three-layer structure of silver (Ag), gold (Au), palladium (Pd), or nickel (Ni) / palladium (Pd) / gold (Au) on the main
このようにして、レジスト層41の開口部41a、41b内に、本体めっき層24と反射用めっき層25とを有する半導体素子載置部材20および配線導体30が形成される。
Thus, the semiconductor
あるいは、半導体素子載置部材20および配線導体30をめっきにより形成する場合、図9(a)−(c)に示す方法を用いても良い。
Or when forming the semiconductor
この場合、まず予め基板40に粗面加工等を施すことにより、基板40に微細な凸部49を形成しておく(図9(a))。微細な凸部49の大きさは問わないが、例えばその径が0.01μm〜1μm程度のものが利用できる。
In this case, first, the rough surface processing etc. are given to the board |
続いて、基板40に対してめっき浴47中で電解めっきを施すことにより、例えばニッケル(Ni)からなる本体めっき層24を形成する。この場合、凸部49の部分に電流集中が起こるので、この部分でめっきが集中的に成長し、これにより、本体めっき層24において上方に突出する突起22が形成される(図9(b))。
Subsequently, the main
次に、本体めっき層24上に、例えば銀(Ag)、金(Au)、パラジウム(Pd)、またはニッケル(Ni)/パラジウム(Pd)/金(Au)の三層構造等からなる反射用めっき層25を形成することにより、本体めっき層24と反射用めっき層25とを有する半導体素子載置部材20および配線導体30が形成される(図9(c))。
Next, on the main
このようにして半導体素子載置部材20と配線導体30とをめっきにより形成した後、図7(d)に示すように、基板40の表面側をカバー44で覆うとともに、基板40の裏面側のカバー43を剥離する。次に基板40の裏面側からエッチングを施すことにより、基板40を所定の外形形状にするとともに、基板40上のレジスト層42の開口部42aに対応する位置に、所望の搬送用穴27を形成する。なお、この搬送用穴27は、後述する半導体素子パッケージ10の製造工程において、基板40を搬送する際や位置決めを行なう際に用いられる。
After the semiconductor
次いで基板40の表面側のカバー44を剥離し、更に基板40の表面側および裏面側のレジスト層41、42を剥離する(図7(e))。このようにして、半導体素子載置部材20と配線導体30との組合体15(図2参照)と、この組合体15を支持する基板40とを備えた半導体素子載置基板50が得られる。なお、この際、支持部材として機能する基板40を半導体素子載置部材20および配線導体30から除去すれば、図2に示す組合体15を得ることができる。
Next, the
次に、本実施の形態によるコアレス型の半導体素子パッケージの製造方法について、図10(a)−(e)を用いて説明する。なお図10(a)−(e)において、便宜上、基板40の搬送用穴27(図7(e))の表示を省略している。
Next, a manufacturing method of the coreless type semiconductor element package according to the present embodiment will be described with reference to FIGS. In FIGS. 10A to 10E, the display of the transfer hole 27 (FIG. 7E) of the
まず、上述した図7(a)−(e)に示す工程により、基板40と、基板40上に形成された半導体素子載置部材20と配線導体30との組合体15とを有する半導体素子載置基板50を作製する(図10(a))。
First, the semiconductor element mounting which has the board |
次に、半導体素子載置部材20の載置面21上に、はんだまたはダイボンディングペースト(図示せず)を介して半導体素子11を搭載して固定する(図10(b))。なおダイボンディングペーストとしては、耐光性のあるエポキシ樹脂やシリコーン樹脂からなるダイボンディングペーストを用いることができる。
Next, the
次に、ボンディングワイヤ12を用いて、半導体素子11の端子部11aと配線導体30の接続面31とを電気的に接続する(ワイヤボンディング)(図10(c))。
Next, the
その後、基板40上の半導体素子載置部材20、配線導体30、半導体素子11、およびボンディングワイヤ12を例えばエポキシ樹脂またはシリコーン樹脂からなる封止樹脂部13により封止する(図10(d))。次いで、例えばエッチングによりまたは物理的に剥離することにより、裏面側の基板40を半導体素子載置部材20および配線導体30から除去する。このようにして、図1に示すコアレス型の半導体素子パッケージ10を得ることができる(図10(e))。
Thereafter, the semiconductor
なお、予め基板40上に複数の半導体素子載置部材20および複数の配線導体30を形成しておき、各半導体素子11を含む半導体素子パッケージ毎に封止樹脂部13をダイシングすることにより、図1に示すコアレス型の半導体素子パッケージ10を得ても良い。
A plurality of semiconductor
以上説明したように本実施の形態によれば、半導体素子載置部材20の載置面21および配線導体30の接続面31に、封止樹脂部13との密着性を高めるための突起22を載置面21および接続面31上方に向かって突出するよう設けたので、半導体素子載置部材20および配線導体30と、封止樹脂部13との密着性を高めることができる。すなわち、半導体素子載置部材20および配線導体30と、封止樹脂部13との接触面積が増加するとともに、突起22による物理的なアンカー効果が得られることにより、半導体素子載置部材20および配線導体30の引抜き強度が増加する。この結果、半導体素子載置部材20および配線導体30が封止樹脂部13から脱落することを防止することができ、信頼性の高い半導体素子パッケージ10を得ることができる。
As described above, according to the present embodiment, the
また本実施の形態によれば、半導体素子11を搭載するためにリードフレーム等を用いることがない(すなわちコアレスである)ので、半導体素子パッケージ10の厚みを薄くすることができる。具体的には、半導体素子パッケージ10の厚みを200μm〜500μmとすることができる。
In addition, according to the present embodiment, a lead frame or the like is not used for mounting the semiconductor element 11 (that is, coreless), so that the thickness of the
さらに本実施の形態によれば、半導体素子載置部材20が金属めっきから構成されているので、半導体素子11からの熱を半導体素子パッケージ10の外方に逃がしやすく、半導体素子パッケージ10の放熱性を高めることができる。
Furthermore, according to the present embodiment, since the semiconductor
第2の実施の形態
次に、本発明の第2の実施の形態について図11を参照して説明する。図11は、本発明の第2の実施の形態を示す図であり、第1の実施の形態の図1に対応する図である。図11に示す第2の実施の形態は、半導体素子載置部材20および配線導体30から側方に向けて突出する側方突起部29、39が設けられている点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図11において、図1乃至図10に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 11 is a diagram showing a second embodiment of the present invention and corresponds to FIG. 1 of the first embodiment. The second embodiment shown in FIG. 11 is different from the semiconductor
図11に示すように、本実施の形態によるコアレス型の半導体素子パッケージ10Aにおいて、半導体素子載置部材20の載置面21および配線導体30の接続面31に、封止樹脂部13との密着性を高めるための突起22が設けられており、この突起22は、載置面21および接続面31の上方に向かって突出している。
As shown in FIG. 11, in the coreless
本実施の形態においては、図11に示すように、半導体素子載置部材20は、その側面20aから側方に向けて突出する側方突起部29を有している。この側方突起部29は、半導体素子載置部材20の側面20a全周にわたって設けられていることが好ましい。同様に、配線導体30は、その側面30bから側方に向けて突出する側方突起部39を有している。この側方突起部39についても、配線導体30の側面30b全周にわたって設けられていることが好ましい。
In the present embodiment, as shown in FIG. 11, the semiconductor
このような形状を有する半導体素子載置部材20および配線導体30を作製する場合、電解めっきにより半導体素子載置部材20および配線導体30を形成する工程において(図7(c)参照)、めっき金属をレジスト層41の厚みより厚く析出させる。これにより、レジスト層41の開口部41a、41b内に析出した金属は、開口部41a、41bの内壁に沿って上方に堆積した後、レジスト層41から盛り上がりながらレジスト層41の表面に沿って横方向にも析出する。このようにして、図11に示すように、半導体素子載置部材20の側面20aおよび配線導体30の側面30bからそれぞれ側方に向けて突出する側方突起部29、39が形成される。
When the semiconductor
このほか本実施の形態によるコアレス型の半導体素子パッケージの製造方法および半導体素子載置基板の製造方法については、上述した第1の実施の形態と略同一であるので、ここでは詳細な説明を省略する。 In addition, the manufacturing method of the coreless type semiconductor element package and the manufacturing method of the semiconductor element mounting substrate according to the present embodiment are substantially the same as those of the first embodiment described above, and thus detailed description thereof is omitted here. To do.
本実施の形態によれば、半導体素子載置部材20および配線導体30の側面20a、30bから側方に向けて突出する側方突起部29、39が設けられているので、封止樹脂部13から半導体素子載置部材20および配線導体30が抜け落ちることを防止することができる。
According to the present embodiment, since the
第3の実施の形態
次に、本発明の第3の実施の形態について図12および図13を参照して説明する。図12および図13は、本発明の第3の実施の形態を示す図である。図12は、第1の実施の形態の図1に対応する図である。図13は、半導体素子載置部材20(配線導体30)の平面図である。図12および図13に示す第3の実施の形態は、突起23が半導体素子載置部材20の載置面21および配線導体30の接続面31の外周全体にわたって形成されている点が異なるものであり、他の構成は上述した第1の実施の形態および第2の実施の形態と略同一である。図12および図13において、図1乃至図11に示す第1の実施の形態および第2の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIGS. 12 and 13 are diagrams showing a third embodiment of the present invention. FIG. 12 is a diagram corresponding to FIG. 1 of the first embodiment. FIG. 13 is a plan view of the semiconductor element mounting member 20 (wiring conductor 30). The third embodiment shown in FIGS. 12 and 13 is different in that the
図12に示すように、本実施の形態によるコアレス型の半導体素子パッケージ10Bにおいて、半導体素子載置部材20の載置面21および配線導体30の接続面31に、それぞれ封止樹脂部13との密着性を高めるための突起23が設けられている。各突起23は、載置面21および接続面31の上方に向かって突出しており、かつそれぞれ半導体素子載置部材20の側面20aおよび配線導体30の側面30bから側方に向けても突出している。
As shown in FIG. 12, in the coreless
この場合、図13に示すように、各突起23は、半導体素子載置部材20の載置面21および配線導体30の接続面31の外縁に沿って、載置面21および接続面31の全周にわたって形成されている。
In this case, as shown in FIG. 13, each
このような形状を有する半導体素子載置部材20および配線導体30を作製する場合、電解めっきにより半導体素子載置部材20および配線導体30を形成する工程において(図7(c)参照)、突起を形成する際の核となる金属(例えば図8(b)−(d)における個片48、または図9(a)−(c)における凸部49に相当する)を突起23の形状に対応させて配置しておき、この部分でめっきを集中的に成長させる。これにより、半導体素子載置部材20の載置面21および配線導体30の接続面31の外周全体にわたってそれぞれ突起23を形成することができる。
When manufacturing the semiconductor
このほか本実施の形態によるコアレス型の半導体素子パッケージの製造方法および半導体素子載置基板の製造方法については、上述した第1の実施の形態と略同一であるので、ここでは詳細な説明を省略する。 In addition, the manufacturing method of the coreless type semiconductor element package and the manufacturing method of the semiconductor element mounting substrate according to the present embodiment are substantially the same as those of the first embodiment described above, and thus detailed description thereof is omitted here. To do.
本実施の形態によれば、半導体素子載置部材20の載置面21および配線導体30の接続面31に、それぞれ封止樹脂部13との密着性を高めるための突起23を設けたので、半導体素子載置部材20および配線導体30と封止樹脂部13との密着性を高めることができ、半導体素子載置部材20および配線導体30が封止樹脂部13から脱落することを防止することができる。
According to the present embodiment, the
本実施の形態によれば、半導体素子11として例えばLED素子を使用した場合、突起23が光を上方に反射させるため(図12の符号L参照)、発光方向の制御、発光効率の向上という効果も同時に得られる。
According to the present embodiment, for example, when an LED element is used as the
なお、上述した第1の実施の形態乃至第3の実施の形態においては、半導体素子載置部材20の載置面21および配線導体30の接続面31の両方に突起22を形成している。しかしながらこれに限らず、半導体素子載置部材20の載置面21および配線導体30の接続面31のうち、いずれか一方の面のみに突起22を形成しても良い。
In the first to third embodiments described above, the
10、10A、10B、10C 半導体素子パッケージ
11 半導体素子
12 ボンディングワイヤ
13 封止樹脂部
15 組合体
20 半導体素子載置部材
21 載置面
22、23 突起
29 側方突起部
30、30A 配線導体
31 接続面
40 基板
50 半導体素子載置基板
DESCRIPTION OF
Claims (17)
LED素子を載置する載置面を有する半導体素子載置部材と、
半導体素子載置部材の周囲に設けられ、LED素子に接続される接続面を有する配線導体とを備え、
半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう設け、
突起はドーム形状を有し、突起の直径は10μm〜100μmであり、突起の高さは5μm〜25μmであることを特徴とする半導体素子載置部材と配線導体との組合体。 In a combination of a semiconductor element mounting member and a wiring conductor for constituting a coreless type semiconductor element package including an LED element and a sealing resin portion,
A semiconductor element mounting member having a mounting surface for mounting the LED element;
A wiring conductor provided around the semiconductor element mounting member and having a connection surface connected to the LED element;
Providing at least one surface of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor to project a protrusion for improving the adhesion with the sealing resin portion toward the upper surface ,
The protrusion has a dome shape, the protrusion has a diameter of 10 μm to 100 μm, and the height of the protrusion is 5 μm to 25 μm. A combination of a semiconductor element mounting member and a wiring conductor.
半導体素子載置部材と配線導体との組合体を支持する基板とを備えたことを特徴とする半導体素子載置基板。 A combination of the semiconductor element mounting member and the wiring conductor according to any one of claims 1 to 6,
A semiconductor element mounting substrate comprising a substrate for supporting a combination of a semiconductor element mounting member and a wiring conductor.
LED素子を載置する載置面を有する半導体素子載置部材と、
半導体素子載置部材の載置面上に載置されたLED素子と、
半導体素子載置部材の周囲に設けられ、LED素子に接続される接続面を有する配線導体と、
配線導体の接続面とLED素子とを電気的に接続する導電部と、
半導体素子載置部材、LED素子、配線導体、および導電部を封止する封止樹脂部とを備え、
半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう設け、
突起はドーム形状を有し、突起の直径は10μm〜100μmであり、突起の高さは5μm〜25μmであることを特徴とする半導体素子パッケージ。 In coreless type semiconductor device package,
A semiconductor element mounting member having a mounting surface for mounting the LED element;
An LED element placed on the placement surface of the semiconductor element placement member;
A wiring conductor provided around the semiconductor element mounting member and having a connection surface connected to the LED element;
A conductive portion that electrically connects the connection surface of the wiring conductor and the LED element;
A semiconductor element mounting member, an LED element, a wiring conductor, and a sealing resin portion that seals the conductive portion;
Providing at least one surface of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor to project a protrusion for improving the adhesion with the sealing resin portion toward the upper surface ,
The semiconductor element package , wherein the protrusion has a dome shape, the diameter of the protrusion is 10 μm to 100 μm, and the height of the protrusion is 5 μm to 25 μm .
支持部材として機能する基板を準備する工程と、
基板の表面に、所望パターンを有するレジストを設ける工程と、
基板の表面側にめっきを施し、LED素子を載置するための載置面を有する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、LED素子に接続される接続面を有する配線導体とを形成する工程と、
基板の表面側のレジストを剥離する工程とを備え、
半導体素子載置部材および配線導体をめっきにより形成する工程において、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう形成し、
突起はドーム形状を有し、突起の直径は10μm〜100μmであり、突起の高さは5μm〜25μmであることを特徴とする半導体素子載置基板の製造方法。 In a method for manufacturing a semiconductor element mounting substrate used for manufacturing a coreless semiconductor element package,
Preparing a substrate that functions as a support member;
Providing a resist having a desired pattern on the surface of the substrate;
A semiconductor element mounting member having a mounting surface for mounting an LED element, plated on the surface side of the substrate, and a connection surface provided around the semiconductor element mounting member and connected to the LED element Forming a wiring conductor;
Removing the resist on the surface side of the substrate,
In the step of forming the semiconductor element mounting member and the wiring conductor by plating, in order to improve the adhesion with the sealing resin portion on at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor the projections are formed so as to protrude toward the plane upward,
The method of manufacturing a semiconductor element mounting substrate , wherein the protrusion has a dome shape, the diameter of the protrusion is 10 μm to 100 μm, and the height of the protrusion is 5 μm to 25 μm .
支持部材として機能する基板を準備する工程と、
基板の表面に、所望パターンを有するレジストを設ける工程と、
基板の表面側にめっきを施し、LED素子を載置するための載置面を有する半導体素子載置部材と、半導体素子載置部材周囲に設けられ、LED素子に接続される接続面を有する配線導体とを形成する工程と、
基板の表面側のレジストを剥離する工程と、
半導体素子載置部材上にLED素子を搭載する工程と、
LED素子と配線導体とを導電部により接続する工程と、
基板上の半導体素子載置部材、配線導体、LED素子、および導電部を封止樹脂により樹脂封止して封止樹脂部を形成する工程と、
支持部材として機能する基板を封止樹脂部から除去する工程とを備え、
半導体素子載置部材および配線導体をめっきにより形成する工程において、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう形成し、
突起はドーム形状を有し、突起の直径は10μm〜100μmであり、突起の高さは5μm〜25μmであることを特徴とする半導体素子パッケージの製造方法。 In the manufacturing method of the coreless type semiconductor element package,
Preparing a substrate that functions as a support member;
Providing a resist having a desired pattern on the surface of the substrate;
A semiconductor element mounting member having a mounting surface for mounting the LED element by plating the surface side of the substrate, and a wiring having a connection surface provided around the semiconductor element mounting member and connected to the LED element Forming a conductor;
Removing the resist on the surface side of the substrate;
A step of mounting the LED element on the semiconductor element mounting member;
Connecting the LED element and the wiring conductor by a conductive portion;
A step of forming a sealing resin portion by sealing a semiconductor element mounting member, a wiring conductor, an LED element, and a conductive portion on a substrate with a sealing resin;
Removing the substrate functioning as a support member from the sealing resin portion,
In the step of forming the semiconductor element mounting member and the wiring conductor by plating, in order to improve the adhesion with the sealing resin portion on at least one of the mounting surface of the semiconductor element mounting member and the connection surface of the wiring conductor the projections are formed so as to protrude toward the plane upward,
The method of manufacturing a semiconductor device package, wherein the protrusion has a dome shape, the diameter of the protrusion is 10 μm to 100 μm, and the height of the protrusion is 5 μm to 25 μm .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013407A JP5565668B2 (en) | 2010-01-25 | 2010-01-25 | Combination of semiconductor element mounting member and wiring conductor, semiconductor element mounting substrate and manufacturing method thereof, and semiconductor element package and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013407A JP5565668B2 (en) | 2010-01-25 | 2010-01-25 | Combination of semiconductor element mounting member and wiring conductor, semiconductor element mounting substrate and manufacturing method thereof, and semiconductor element package and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011151321A JP2011151321A (en) | 2011-08-04 |
JP5565668B2 true JP5565668B2 (en) | 2014-08-06 |
Family
ID=44538019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010013407A Expired - Fee Related JP5565668B2 (en) | 2010-01-25 | 2010-01-25 | Combination of semiconductor element mounting member and wiring conductor, semiconductor element mounting substrate and manufacturing method thereof, and semiconductor element package and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565668B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7284373B2 (en) * | 2018-12-28 | 2023-05-31 | 日亜化学工業株式会社 | light emitting device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613496A (en) * | 1992-06-24 | 1994-01-21 | Fuji Film Micro Device Kk | Resin sealing semiconductor device and its lead |
JP3614738B2 (en) * | 1999-11-18 | 2005-01-26 | 株式会社三井ハイテック | Resin-sealed semiconductor device |
JP2002289739A (en) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | Resin sealed type semiconductor device, and circuit member for semiconductor device and its manufacturing method |
JP2006186232A (en) * | 2004-12-28 | 2006-07-13 | Nec Corp | Package, microwave integrated circuit, and its manufacturing method |
JP5151438B2 (en) * | 2007-12-10 | 2013-02-27 | 大日本印刷株式会社 | Semiconductor device and manufacturing method thereof, and substrate for semiconductor device and manufacturing method thereof |
-
2010
- 2010-01-25 JP JP2010013407A patent/JP5565668B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011151321A (en) | 2011-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5573176B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP5710128B2 (en) | Manufacturing method of lead frame with resin | |
JP5922326B2 (en) | LED lead frame or substrate and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP5154649B2 (en) | Light emitting device package and manufacturing method thereof | |
JP5582382B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP5375630B2 (en) | Lead frame with resin and manufacturing method thereof, and LED element package and manufacturing method thereof | |
JP5812845B2 (en) | Light-emitting element mounting package, light-emitting element package, and manufacturing method thereof | |
JP5871174B2 (en) | LED lead frame or substrate, semiconductor device, and LED lead frame or substrate manufacturing method | |
JP2011096970A (en) | Led element placing member, led element placing substrate, method of manufacturing the same, led element package, and method of manufacturing the same | |
JP5758459B2 (en) | Lead frame with resin, lead frame, semiconductor device, and method for manufacturing lead frame with resin | |
JP2011228687A (en) | Led lead frame or substrate, semiconductor device, and method of manufacturing led lead frame or substrate | |
JP6103410B2 (en) | Lead frame for optical semiconductor device, lead frame for optical semiconductor device with resin, and optical semiconductor device | |
JP2015144302A (en) | Lead frame with resin, lead frame, semiconductor device, and method of manufacturing lead frame with resin | |
JP2016058447A (en) | Led package and method of manufacturing the same, and led element mounting board and method of manufacturing the same | |
JP2011066144A (en) | Lead frame or substrate for led, semiconductor device, and method for manufacturing lead frame or substrate for led | |
JP2014207481A (en) | Lead frame, manufacturing method for lead frame, semiconductor device, and manufacturing method for semiconductor device | |
JP5565668B2 (en) | Combination of semiconductor element mounting member and wiring conductor, semiconductor element mounting substrate and manufacturing method thereof, and semiconductor element package and manufacturing method thereof | |
JP5515587B2 (en) | LED element mounting member and manufacturing method thereof, and LED element package and manufacturing method thereof | |
JP2017076806A (en) | Lead frame with resin, lead frame, semiconductor device, and method of manufacturing lead frame with resin | |
JP6026397B2 (en) | Manufacturing method of lead frame with resin | |
JP2016026398A (en) | Lead frame and manufacturing method of lead frame and semiconductor device and manufacturing method of semiconductor device | |
JP2015201608A (en) | Lead frame with resin and manufacturing method of lead frame with resin and led package and manufacturing method of led package | |
JP5939474B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP5908874B2 (en) | Lead frame with resin, lead frame, semiconductor device, and method for manufacturing lead frame with resin | |
JP6183726B2 (en) | LED element mounting member, LED element mounting substrate and manufacturing method thereof, and LED element package and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
LAPS | Cancellation because of no payment of annual fees |