JP5562704B2 - 超音波診断装置 - Google Patents

Description

本発明は、超音波の送受信により超音波画像を得る超音波診断装置に関し、特に超音波診断装置のハードウェアを主として構成する各構成要素を制御するための、走査条件に係る制御データの算出と、算出した制御データによりハードウェアを制御する技術に関する。

観測対象に応じてフレームレートや画質等の走査条件を変更可能な超音波診断装置は、走査条件の変更に応じて分解能や感度を維持するために、走査線の本数、送信フォーカス段数等のパラメータを変更する手段を有している。また、観測対象に応じて、超音波画像を取得するモード（例えば、Ｂモードやドップラーモード）を切り替えて動作可能な超音波診断装置も知られている。

このような超音波診断装置は、操作者が走査条件として指定したパラメータやモードに従い、超音波画像を生成する各構成要素（例えば、超音波の送受信に係る回路や超音波エコーを信号処理する回路）の動作を制御するデータ（以降ではこのデータを「制御データ」と呼ぶ）を算出する。この制御データには、走査線ごとに遅延処理を施すためのデータや、超音波エコーを信号処理するためのデータが含まれる。つまり超音波診断装置は、算出した制御データを基に各構成要素の動作を制御することで、操作者から指定された走査条件に基づいた走査を可能としている。

特許文献１には、走査条件に基づいて制御データを算出し、該制御データに基づいて各構成要素の動作を制御する超音波診断装置の例が開示されている。

一方で、走査方向を変えながら複数の領域を走査し、それぞれの領域の走査を基に生成した超音波画像を合成することで、より広い領域を走査し超音波画像を取得するコンパウンドスキャンという技術が導入されてきている。また近年では、３次元画像を生成するためのボリュームスキャンも導入されている。このようなコンパウンドスキャンやボリュームスキャンの導入に伴い、必要とされる走査線の数が増加してきている。

特開２００７−２７５５６４号公報

特許文献１に記載されたような従来の超音波診断装置では、操作者からの画像取得の要求に応じて、走査時に必要な全ての制御データを算出し、各構成要素、又は各構成要素の動作を制御する制御データをハードウェア制御部のメモリに格納する。このとき従来の超音波診断装置では、すべての制御データがメモリへ格納されるまで超音波検査が開始されない。つまり、このような超音波診断装置においては、走査に１０００本の走査線を使用する場合は、１０００本分の制御データを算出しメモリへの格納が完了してから超音波検査を開始することになる。

このことは、超音波検査中にモードや走査線の本数等の走査条件を変更した場合も同様である。つまり、走査条件を変更した場合、変更後の走査条件を基にした制御データの算出、及びメモリへの該制御データの格納が完了するまで、超音波検査が中断させられることになる。

この制御データの算出及びメモリへの該制御データの格納にかかる時間は、走査線数が増加するほど増加する。そのため、コンパウンドスキャンやボリュームスキャンのように必要とする走査線数が多い検査では、実際に超音波検査を開始するまでの時間がより長くなる傾向にある。この制御データの算出及び格納に伴う超音波検査開始までの時間は、走査条件にもよるが０．５秒〜数秒程度の時間がかかる。

また、上記のような従来の超音波診断装置は、走査時に必要な制御データを全てメモリへ格納するため、メモリの容量により走査線の数が制限される。例えば、１本の走査線の制御データが５ｋＢとする。超音波診断装置に搭載された、各構成要素の制御データを格納するメモリの容量が１８ＭＢ（１８４３２ｋＢ）とすると、この超音波診断装置で一度に使用できる走査線条件数の最大は３６８６本となる。

このように従来の超音波診断装置では、搭載されたメモリの容量により走査線数が制約されることになり、走査線数を増やすにはより容量の大きいメモリを搭載する必要があった。

この発明は上記の問題を解決するものであり、超音波診断装置の起動時や走査条件の変更時における超音波検査開始までの時間を短縮し、かつ、搭載されたメモリの容量による走査線数の制約という問題を解決した超音波診断装置の提供を目的とする。

上記目的を達成するために、この発明の第１の形態は、超音波プローブを介して被検体に超音波を送信し、前記被検体から反射した超音波エコーを受信することで前記被検体の走査を行う送受信部と、前記超音波エコーを信号処理する信号処理部と、信号処理された前記超音波エコーのデータを基に超音波画像を生成する画像生成部と、これらの各構成要素を動作制御するハードウェア制御部と、前記超音波画像を表示する表示部とを備えた超音波診断装置であって、前記走査を行う領域を走査線に直交する方向に、各々が複数の走査線を含む複数のブロックに分割し、前記超音波エコーを送受信し、受信した前記超音波エコーを信号処理し画像を生成するために前記各構成要素を動作制御する制御データを、前記ブロックごとに算出する制御データ演算部を更に備え、前記ハードウェア制御部が、前記制御データ演算部により算出された制御データを基に、前記各構成要素を動作制御し１つの前記ブロックを走査する間に、前記制御データ演算部が前記１つのブロックとは異なる次の走査すべき他のブロックの制御データを算出することを特徴とする超音波診断装置である。

本発明に係る超音波診断装置は、走査領域を複数のブロックに分けて、該ブロックごとに、制御データの算出と該制御データを基にした走査を行う。そのため、超音波検査の開始時や走査条件の変更時に、全ての制御データの算出を完了する必要が無くなるため、超音波検査開始までの時間を短縮することが可能となる。

また、本発明に係る超音波診断装置は、１つのブロックの走査を実行しながら、前記１つのブロックとは異なる次の走査すべきブロックの制御データの算出を行う。このとき、走査の完了したブロックの制御データは、次の走査の直前に再度算出し直せばよく、走査の完了と同時に破棄することが可能となる。そのため本発明に係る超音波診断装置は、少なくとも走査を行っているブロックの制御データと、次の走査すべきブロックの制御データとを保持できる構成であればよく、全ての制御データを常に保持しておく必要が無くなる。これにより、各構成要素に搭載されたメモリの容量に依存することなく、走査線の数を増加させることが可能となる。

本発明に係る超音波診断装置の機能ブロック図である。 走査領域の分割方法について説明するための図である。 本発明に係る超音波診断装置の処理を説明するためのフローチャートである。 本発明に係る超音波診断装置において各構成要素の処理タイミングを説明するための図である。

（構成）
まず、本発明に係る超音波診断装置の構成について図１を参照しながら説明する。

操作部１２は、操作者が、超音波診断装置を動作させるための条件を指定するためのインタフェースである。この条件とは、例えば、フレームレートや送信フォーカス段数等の走査条件、又は、Ｂモードやドップラーモード等の走査モードが該当する。これらを総じて、以降は「走査条件」と呼ぶ。

超音波プローブ２１としては、複数の超音波振動子が所定方向（走査方向）に１列に配置された１次元アレイプローブ、又は、複数の超音波振動子が２次元的に配置された２次元アレイプローブが用いられる。また、所定方向（走査方向）に配列された超音波振動子を走査方向に直交する方向（スライス方向）に機械的に揺動可能な１次元アレイプローブを用いてもよい。超音波プローブ２１は、送受信部２２からの信号（以降では、この信号を「送信駆動パルス」と呼ぶ）により所定の走査条件に従って動作する。

送受信部２２は、超音波プローブ２１に送信駆動パルスを出力するためのクロック発生回路、送信遅延回路、及びパルサ回路と、超音波プローブ２１からの信号（以降では、この信号を「受信エコー信号」と呼ぶ）を受信するプリアンプ回路、Ａ／Ｄ変換回路、及び受信遅延・加算回路を含んで構成されている。

送受信部２２は、走査条件に基づいて各回路を動作させるため制御データを、ハードウェア制御部２０から受信する（ハードウェア制御部２０については後述する）。送受信部２２は、受信した制御データに基づいて、内蔵される各回路の動作を制御する。

送受信部２２は、超音波プローブ２１の各超音波振動子から出力されるエコー信号を受信すると、受信チャンネルごとにプリアンプ回路で増幅し、増幅されたエコー信号をＡ／Ｄ変換したうえで受信遅延・加算回路で受信ビーム方向を決定するのに必要な遅延時間処理を行い整相加算して受信ビームを生成する（この加算により受信指向性に応じた方向からの反射成分が強調される）。なお、この送受信部２２によって整相加算処理された信号を「ＲＦデータ」と称する場合がある。送受信部２２は、生成したＲＦデータを後述する信号処理部２３に出力する。

信号処理部２３は、Ｂモード処理部やＣＦＭ（Ｃｏｌｏｒ Ｆｌｏｗ Ｍａｐｐｉｎｇ）処理部などを備えて構成されている（Ｂモード処理部やＣＦＭ処理部は図示しない）。Ｂモード処理部は、エコーの振幅情報の映像化を行う。具体的には、Ｂモード処理部は送受信部２２から出力された受信信号（ＲＦデータ）に対してバンドパスフィルタ処理を行い、その後、出力信号の包絡線を検波し、検波されたデータに対して対数変換による圧縮処理を施す。また、ＣＦＭ処理部は、動いている血流の映像化を行う血流情報を作成する。血流情報には、速度、分散、パワー等の情報が含まれる。以降では、これらのＲＦデータを信号処理したデータを「信号処理後のデータ」と呼ぶ場合がある。信号処理部２３は、信号処理後のデータを後述する画像生成部２４へ出力する。

信号処理部２３は、上記処理を実行するための、走査条件に基づいた制御データをハードウェア制御部２０から受信する。信号処理部２３は、送受信部２２から受信した受信信号に対応した制御データをハードウェア制御部２０から受信する。信号処理部２３は、受信した制御データを基に、モードを特定し、特定したモードに応じて上記処理を実行する。

画像生成部２４は、走査線信号列で表される信号処理後のデータを、空間座標に基づいた座標系のデータに変換する（デジタルスキャンコンバージョン）。例えば、画像生成部２４は、信号処理部２３のＢモード処理部から出力された信号処理後のデータに対してスキャンコンバージョン処理を施すことで、被検体の組織形状を表すＢモード画像データを生成する。

また、ボリュームスキャンが行なわれている場合、画像生成部２４は、信号処理部２３から信号処理後のデータとしてボリュームデータを受け、そのボリュームデータにボリュームレンダリングを行うことで３次元画像データを生成するようにしてもよい。さらに、画像生成部２４は、ボリュームデータにＭＰＲ処理（Ｍｕｌｔｉ Ｐｌａｎｎａｒ Ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ）を施すことにより、ＭＰＲ画像データ（任意断面の画像データ）を生成するようにしてもよい。画像生成部２４により生成された、Ｂモード画像データや３次元画像データなどの超音波画像データは表示部２５へ出力される。

画像生成部２４は、上記処理を実行するための、走査条件に基づいた制御データをハードウェア制御部２０から受信する。つまり信号処理部２３は、受信した制御データを基に、モードを特定し、特定したモードに応じて上記処理を実行する。

表示部２５は、画像生成部２４が出力した超音波画像のデータを表示するための表示手段である。なお、表示部２５の前段に表示制御部（図示しない）を設け、所定のフォーマットに従い超音波画像を配置し表示させるようにしてもよい。

次に、本発明に係る超音波診断装置の、制御部１０及びハードウェア制御部２０の構成について説明する。制御部１０は、操作部１２から操作者が指定した走査条件に基づき送受信部２２、信号処理部２３、及び画像生成部２４（以降は、これらを総じて「各構成要素」と呼ぶ）の動作を制御する制御データを算出する機能ブロックである。また、ハードウェア制御部２０は、制御部１０が算出した制御データに基づき、各構成要素の回路やソフトウェアの動作を制御する機能ブロックである。制御部１０とハードウェア制御部２０との間における制御データの送受信は、システムメモリ１１を介して行われる。以下に、制御部１０、ハードウェア制御部２０、及びシステムメモリ１１の詳細な構成と各構成の処理内容について説明する。

システムメモリ１１は、制御データを記憶する記憶領域である。システムメモリ１１は、第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂを有する。第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂにはそれぞれ異なる制御データが記憶される。なお、第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂはそれぞれ異なるメモリで構成するようにしてもよいし、１つのメモリの記憶領域をそれぞれ異なる２つの領域に分割して、第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂとしてもよい。また、３つ以上の領域を設け、該３つ以上の領域のいずれか２つの領域を第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂとしてもよい。なお以降では、第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂのいずれかを特に指定しない場合、単に「記憶領域」と呼ぶ場合がある。

制御部１０は、制御データ演算部１０１と、制御データ書込み部１０２とで構成されている。

制御データ演算部１０１は、操作部１２から操作者が指定した走査条件を受けて、各構成要素がそれぞれの各回路を動作させるための制御データを生成する。制御データには、走査時に走査線ごとに算出する制御データと、起動後や走査条件の変更後の走査を開始する前に、各構成要素に動作条件（例えば、フレームレートやフォーカス段数等に基づき各回路を動作させる処理パラメータ）を設定する制御データとが含まれる。以降はこれらの制御データを区別する場合、走査を開始する前に各構成要素に動作条件を設定するデータを「初期設定データ」と呼び、走査線ごとに算出する制御データを「走査制御データ」と呼ぶ。初期設定データと走査制御データとを特に区別しない場合は、単に「制御データ」と呼ぶものとする。

制御データ演算部１０１は、超音波診断装置の起動後、または操作部１２からの操作者による操作により走査条件が変更された後、まず指定された走査条件に基づいて、各構成要素に動作条件を設定するための初期設定データを算出する。

次に、制御データ演算部１０１は、走査領域を複数のブロックに分割し、ブロックごとに走査制御データを遂次算出する。図２には、走査領域の分割方法の例が示されている。図２（ａ）は、２Ｄ画像（二次元画像）を生成する場合における走査領域の分割方法の例である。図２（ｂ）は、３Ｄ画像（三次元画像）を生成する場合における走査領域の分割方法の例である。このとき、制御データ演算部１０１は、あらかじめ経験的に求められ設定されたブロックの数に基づき、走査領域を複数のブロックに分割するように構成するとよい。また、制御データ演算部１０１が、超音波診断装置の性能に基づき、ブロックの数を算出し、走査領域を複数のブロックに分割するようにしてもよい。この場合、制御データ演算部１０１は、１つのブロックの走査中に、少なくとも１つのブロックの走査制御データが算出できるように、ブロック数を算出するとよい。

制御データ演算部１０１に算出された制御データ、つまり初期設定データ及び走査制御データは、制御部１０内のバッファ（図示しない）に一時的に蓄積される。制御データ演算部１０１は、バッファの容量分の制御データが蓄積され、新たに算出した制御データをバッファに蓄積できない場合、バッファ上のデータが読み出され、新たにバッファに書込みが可能となるまで、一時的に制御データの算出に係る処理を停止する。バッファ上に書込まれた制御データは、制御データ書込み部１０２により読み出され、システムメモリ１１に書込まれる。

制御データ書込み部１０２は、まず、制御データ演算部１０１により算出されバッファに蓄積された初期設定データを読み出す。制御データ書込み部１０２は、読み出した初期設定データを、ハードウェア制御部２０へ転送する（ハードウェア制御部２０については後述する）。

次に制御データ書込み部１０２は、制御データ演算部１０１により算出されバッファに蓄積された走査制御データを遂次読み出す。制御データ書込み部１０２は、読み出した走査制御データを、ブロック単位で、システムメモリ１１の第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂのうち書込み可能ないずれか一方に書込む。つまり制御データ書込み部１０２は、走査中または走査未実施のブロックの走査制御データが書込まれている記憶領域には、新たな制御データの書込みを行わない。また、制御データ書込み部１０２によりシステムメモリ１１に走査制御データが書込まれたとき、走査が開始されていない場合、制御部１０は、シーケンス制御回路２０２に走査の開始を指示する。

制御データ書込み部１０２は、第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂの双方に既に制御データが書込まれている場合、第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂのいずれかが書込み可能となるまで、制御データの書込みを一次停止する。このとき、各構成要素への走査中のブロックに関する全ての走査制御データの転送が完了すると、ＩＲＱ回路２０３から、動作条件の設定または走査の完了が、制御データ書込み部１０２に通知される（ＩＲＱ回路２０３については後述する）。

制御データ書込み部１０２は、ＩＲＱ回路２０３からの通知を受けて、各構成要素への転送が完了した走査制御データを破棄する。例えば、第１の記憶領域１１１Ａに記憶された走査制御データの各構成要素への転送が完了した場合、制御データ書込み部１０２は、第１の記憶領域１１１Ａに記憶された走査制御データを破棄することになる。

制御データ書込み部１０２は、走査が完了したブロックの走査制御データを破棄すると、破棄したデータが書込まれていた記憶領域に、バッファに蓄積された次の制御データを新たに書込む。新たに書込まれる制御データの例としては、例えば、システムメモリ１１に記憶させていない走査制御データのうち、次に走査すべきブロックの制御データが該当する。

ハードウェア制御部２０は、制御データ演算部１０１が算出した制御データをシステムメモリ１１から読み出し、読み出した制御データを各構成要素に転送することで、各構成要素の動作を制御する。ハードウェア制御部２０は、ＤＭＡ回路２０１と、シーケンス制御回路２０２と、ＩＲＱ回路２０３とで構成される。

ハードウェア制御部２０は、制御部１０から転送された初期設定データを受信すると、アドレスデコーダ（図示しない）により該初期設定データを、各構成要素及びシーケンス制御回路２０２のそれぞれに転送する（シーケンス処理部２０２については後述する）。このときハードウェア制御部２０のアドレスデコーダは、該初期設定データのうちシーケンス制御回路２０２の動作条件に関するデータをシーケンス制御回路２０２に転送する。またハードウェア制御部２０のアドレスデコーダは、該初期設定データのうち各構成要素の動作条件に関するデータを、対応する各構成要素に転送する。これにより、各構成要素及びシーケンス制御回路２０２が走査条件に基づいて動作することが可能となる。

ＤＭＡ回路２０１は、Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ回路として一般的に知られている回路である。ＤＭＡ回路２０１は、シーケンス制御回路２０２からの指示を受けて、システムメモリ１１の第１の記憶領域１１１Ａまたは第２の記憶領域１１１Ｂに記憶された制御データを遂次読み出す。また、ＤＭＡ回路２０１は、シーケンス制御回路２０２の指示に基づき、読み出した制御データを各構成要素に転送する（シーケンス制御回路２０２については後述する）。

シーケンス制御回路２０２は、ＤＭＡ回路２０１にシステムメモリから制御データを読み出させ、読み出した制御データを各構成要素に転送させることで、走査条件に基づいて各構成要素の動作を制御する。

シーケンス制御回路２０２は、制御データ書込み部１０２が、制御データを書き込んだ順番と同じ順に、ＤＭＡ回路２０１に第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂを参照させ、書込まれている制御データを読み出させる。

例えば、制御データ書込み部１０２が、まず第１の記憶領域１１１ＡにブロックＢａ１の走査制御データを書込み、次に第２の記憶領域１１１ＢにブロックＢａ２の走査制御データを書込んだとする。このときシーケンス制御回路２０２は、ＤＭＡ回路２０１に、まず第１の記憶領域１１１Ａを参照しブロックＢａ１の走査制御データを読み出させる。読み出されたブロックＢａ１の走査制御データに関する処理が完了すると、次にシーケンス制御回路２０２は、ＤＭＡ回路２０１に、第２の記憶領域１１１Ｂに記憶されたブロックＢａ２の走査制御データを読み出させることになる。

シーケンス制御回路２０２には、まず制御部１０により初期設定データが転送される。このときシーケンス制御回路２０２は、ハードウェア制御部２０のアドレスデコーダによって、初期設定データのうち、自身の動作条件に関するデータを受信する。これによりシーケンス制御回路２０２が走査条件に基づいて動作を行うことが可能となる。

シーケンス制御回路２０２は、制御部１０からの走査開始の指示を受けて、走査を開始する。シーケンス制御回路２０２は、走査開始の指示を受けると、ＤＭＡ回路２０１に、システムメモリ１１の第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂのいずれか一方に記憶された、走査線ごとの走査制御データを遂次読み出させる。例えば、このときシーケンス制御回路２０２は、ＤＭＡ回路２０１に、第１の記憶領域１１１Ａに記憶されたブロックＢａ１の走査制御データを読み出させる。

シーケンス制御回路２０２は、ＤＭＡ回路２０１に、第１の記憶領域１１１Ａから読み出させたブロックＢａ１の走査制御データを各構成要素に遂次転送させる。これにより、各構成要素が該走査制御データに基づき動作し、各走査線に対応する超音波エコーに適切な遅延が施され、超音波画像が形成される。なお、シーケンス制御回路２０２は、各構成要素が転送される制御データをバッファに蓄積できない場合、一時的に制御データの読み出し及び転送を停止するようにしてもよい。この場合、各構成要素がバッファに蓄積された制御データに基づく処理を完了し、新たに制御データをバッファに蓄積可能となった後に、シーケンス制御回路２０２は、制御データの読み出し及び転送を再開する。

ＤＭＡ回路２０１が第１の記憶領域１１１Ａに記憶された制御データの読み出し及び各構成要素への該制御データの転送を完了すると、シーケンス制御回路２０２は、ＤＭＡ回路２０１に制御データを読み出す記憶領域の切替えを指示する。この指示を受け、ＤＭＡ回路２０１は、以降は第２の記憶領域１１１Ｂから制御データを読み出すことになる。制御データを読み出す記憶領域の切替えが完了したら、シーケンス制御回路２０２は、ＤＭＡ回路２０１に、第２の記憶領域１１１Ｂに記憶された制御データを読み出させ、読み出させた制御データを各構成要素に転送させる。このとき、第２の記憶領域１１１ＢにブロックＢａ２の走査制御データが記憶されていた場合、ブロックＢａ２の走査が開始されることになる。

また、シーケンス制御回路２０２は、ＤＭＡ回路２０１への制御データを読み出す記憶領域の切替えの指示とあわせて、ＩＲＱ回路２０３を介し制御部１０に、制御データの読み出し及び各構成要素への転送が完了したことを通知する。例えば、第１の記憶領域１１１Ａに記憶されていた走査制御データの読み出し及び転送が完了したとする。この場合、シーケンス制御回路２０２は、ＩＲＱ回路２０３を介し制御部１０に、第１の記憶領域１１１Ａに記憶された制御データの読み出し及び各構成要素への転送が完了したことを通知することになる。

ＩＲＱ回路２０３は、シーケンス制御回路２０２の指示に基づき、制御部１０に所定の記憶領域に記憶された制御データの読み出し及び各構成要素への転送が完了したことを通知する。ＩＲＱ回路２０３は、制御部１０の処理に割込みをかける回路である。

例えば、第１の記憶領域１１１Ａ及び第２の記憶領域１１１Ｂに走査が完了していないブロックの制御データが書込まれているとする。このとき、制御データ書込み部１０２は、システムメモリ１１への新たな制御データの書込みを停止している。各構成要素による、第１の記憶領域１１１Ａに記憶された制御データの読み出し及び各構成要素への転送が完了すると、それに伴い、シーケンス制御回路２０２からの指示に基づき、ＩＲＱ回路２０３は制御部１０の処理に割込みをかける。これにより制御部１０は、制御データ書込み部１０２に、走査が完了した第１の記憶領域１１１Ａ上の制御データを破棄し、新たな制御データを書込むことが可能となる。

（処理）
次に本発明に係る超音波診断装置の処理について、図３を参照しながら説明する。図３は、本発明に係る超音波診断装置の処理を説明するためのフローチャートである。本処理を説明するにあたり、Ｎ本の走査線で構成される走査領域をＭ個のブロックに分けて走査するものとして説明する。また以降の説明では、制御データ演算部１０１が、後述するステップＳ０１〜Ｓ０９において、走査制御データを算出するブロックの番号をｎ（１≦ｎ≦Ｍ）で示す。またシーケンス制御回路２０２が、後述するステップＳ１１〜Ｓ１６において、走査制御データを転送し各構成要素に走査させるブロックの番号をｍ（１≦ｍ≦Ｍ）で示す。

（ステップＳ０１）
まず制御データ演算部１０１が、操作部１２から操作者が指定した走査条件を受けて、各構成要素（送受信部２２、信号処理部２３、及び画像生成部２４）とハードウェア制御部２０に動作条件を設定するための初期設定データを算出する。算出した初期設定データは、制御データ書込み部１０２が、ハードウェア制御部２０に転送する。また、制御データ演算部１０１は、走査制御データを最初に算出するブロックを特定する。なお以降の説明では、この時点で、制御データ演算部１０１が制御データを算出するブロックの番号ｎが、ｎ＝１で初期化されるものとして説明する。

（ステップＳ０２）
制御データ演算部１０１は、初期設定データの算出が完了すると、最初に走査するブロックの走査制御データを算出する。この場合、例えばブロック１（ｎ＝１）の走査制御データを算出することになる。

（ステップＳ０３）
次に制御データ書込み部１０２が、算出されたブロック１の走査制御データを、システムメモリ１１の第１の記憶領域１１１Ａまたは第２の記憶領域１１１Ｂのいずれかに書込む。ここでは、制御データ書込み部１０２が、算出した走査制御データを第２の記憶領域１１１Ｂに書込むものとして説明する。

（ステップＳ１１）
ハードウェア制御部２０が、制御データ書込み部１０２から初期設定データを受信すると、まずハードウェア制御部２０のアドレスデコーダが、該初期設定データのうちシーケンス制御回路２０２の動作条件に関するデータをシーケンス制御回路２０２に転送する。次にハードウェア制御部２０のアドレスデコーダは、該初期設定データのうち各構成要素の動作条件に関するデータを、対応する各構成要素に転送する。初期設定データが各構成要素に転送されると、ハードウェア制御部２０は一時的に処理を停止する。なお以降の説明では、この時点で、シーケンス制御回路２０２が走査制御データを転送し各構成要素に走査させるブロックの番号ｍが、ｍ＝１で初期化されるものとして説明する。

（ステップＳ０４）
制御データ書込み部１０２が、ブロック１の走査制御データを第２の記憶領域１１１Ｂに書込むと、制御部１０は、シーケンス制御回路２０２に走査の開始を指示する。シーケンス制御回路２０２は、制御部１０からの指示を受けて、走査に係る処理を開始する。

（ステップＳ１２）
シーケンス制御回路２０２は、ＤＭＡ回路２０１に、システムメモリ１１に記憶された走査制御データを読み出させる。走査開始直後の場合、シーケンス制御回路２０２は、第２の記憶領域１１１Ｂに記憶されているブロック１（ｍ＝１）の走査制御データを、ＤＭＡ回路２０１に読み出させることになる。

（ステップＳ１３）
シーケンス制御回路２０２は、ＤＭＡ回路２０１に、読み出させた走査制御データを各構成要素に転送させる。各構成要素は転送された走査制御データに基づき動作する。このとき、例えば、ＤＭＡ回路２０１がブロック１の走査制御データを各構成要素に転送したとすると、この走査制御データに基づき各構成要素が動作するため、ブロック１が走査され、ブロック１の走査線を得られることになる。

（ステップＳ１４）
シーケンス制御回路２０２は、各構成要素へのブロック１の走査制御データの転送が完了すると、ＩＲＱ回路２０３を介し制御部１０に、第２の記憶領域１１１Ｂに記憶されたブロック１の走査制御データの読み出し及び転送の完了を通知する。制御部１０は、ＩＲＱ回路２０３の割込みを受けて、ブロック１の走査制御データの読み出し及び転送が完了したことを認識する。

（ステップＳ０５）
シーケンス制御回路２０２による走査制御と並行して、制御データ演算部１０１は、次に走査すべきブロックの走査制御データを算出する。まず制御データ演算部１０１は、走査制御データのシステムメモリ１１への書込みが完了すると、次に走査するブロックを特定する。直前に書込んだ走査制御データがブロック１（ｎ＝１）のデータの場合、次に走査するブロックはブロック２（ｎ＝１＋１＝２）となる。また、直前に書込んだ走査制御データが最後のブロックＭ（ｎ＝Ｍ）のデータの場合、次に走査すべきブロックとして最初に走査したブロック、つまりブロック１（ｎ＝１）を特定する。

（ステップＳ０６）
制御データ演算部１０１は、ブロックを特定すると、特定したブロックの走査制御データを新たに算出する。ここでは、この時点でブロック２（ｎ＝２）の走査制御データが算出されたものとして説明する。

（ステップＳ０７）
制御データ演算部１０１が、新たに走査制御データを算出すると、制御データ書込み部１０２は、まず制御データを書込む記憶領域を切替える。例えば、ブロック１の制御データを第２の記憶領域１１１Ｂに書込んだ後、新たに算出されたブロック２の制御データを書込むものとする。このとき、制御データ書込み部１０２は、新たに算出された制御データを書込む記憶領域を、第２の記憶領域１１１Ｂから第１の記憶領域１１１Ａに切替える。

（ステップＳ０８）
次に制御データ書込み部１０２は、制御データ演算部１０１が算出したブロック２の走査制御データを、切替え後の記憶領域、つまり第１の記憶領域１１１Ａに書込む。このとき、制御データ書込み部１０２は、新たに制御データを書込もうとしている記憶領域に、走査中もしくはこれから走査するブロックの制御データが記憶されている場合、該記憶領域への走査制御データの書込みを一時的に停止する。この場合、制御データ書込み部１０２は、ＩＲＱ回路からの割込みにより該ブロックの走査完了の通知を受けて、該記憶領域に記憶されている制御データを破棄し、新たに走査制御データを書込む。なお、新たな走査制御データの算出以前に、該ブロックの走査完了の通知を受けている場合は、制御データ書込み部１０２は、処理の停止を行わず、直ちに制御データを書込む。

（ステップＳ１５）
シーケンス制御回路２０２は、ブロックｍの走査が完了すると、次に走査するブロックを特定する。このときシーケンス制御回路２０２は、直前に走査したブロックの走査制御データの次に、制御データ書込み部１０２が、システムメモリ１１に書込んだ走査制御データに対応するブロック（ｍ＝ｎ）を特定することになる。すなわち、直前に走査したブロック１（ｍ＝１）の場合、次に走査するブロックはブロック２となる。また、直前に走査したブロックがブロックＭ（ｍ＝Ｍ）の場合、次に走査すべきブロックとして最初に走査したブロック、つまりブロック１を特定することになる。

（ステップＳ１６）
また、シーケンス制御回路２０２は、ＤＭＡ回路２０１に制御データを読み出させる記憶領域を切替える。例えば、第２の記憶領域１１１Ｂに記憶された走査制御データを読み出し、ブロック１を走査した後、新たにブロック２の走査制御データを読み出すものとする。このとき、シーケンス制御回路２０２は、ブロック２の走査制御データを読み出す記憶領域を、第２の記憶領域１１１Ｂから第１の記憶領域１１１Ａに切替える。これにより、シーケンス制御回路２０２は、ＤＭＡ回路２０１に、制御データ書込み部１０２によりあらかじめ第１の記憶領域１１１Ａに書込まれたブロック２の走査制御データを読み出させることが可能となる。

（ステップＳ０９）
以降、超音波検査を継続する限り（ステップＳ０９、Ｙ）、ブロック１〜ブロックＭの走査制御データを遂次算出し、システムメモリ１１の記憶領域を切替えながら、システムメモリ１１に算出した走査制御データを書込む。シーケンス制御回路２０２は、システムメモリ１１に記憶された走査制御データを遂次読み出し、該走査制御データに対応するブロックの走査を行う。なお、超音波検査中に操作者により検査の終了が指示された場合（ステップＳ０９、Ｎ）、制御部１０は、ハードウェア制御部２０を介し各構成要素の動作を停止するとともに、上述した超音波検査に係る処理、すなわち、走査制御データの算出及び書込みを停止する。

（処理タイミング）
次に本発明に係る超音波診断装置における各構成要素の処理タイミングについて、図４を参照しながら具体的に例をあげて説明する。図４は、本発明に係る超音波診断装置において各構成要素の処理タイミングを説明するための図であり、図２（ａ）に示すように、Ｎ本の走査線で構成される走査領域を４つのブロック（ブロックＢａ１〜Ｂａ４）に分割して走査を行う場合について示している。

（処理Ｃ０）
まず制御データ演算部１０１は、初期設定データを算出する。制御データ演算部１０１が算出した初期設定データは、制御データ書込み部１０２によりハードウェア制御部２０に転送される。

（処理Ｈ０）
ハードウェア制御部２０が、制御データ書込み部１０２から初期設定データを受信すると、まずハードウェア制御部２０のアドレスデコーダが、該初期設定データのうちシーケンス制御回路２０２の動作条件に関するデータをシーケンス制御回路２０２に転送する。次にハードウェア制御部２０のアドレスデコーダは、該初期設定データのうち各構成要素の動作条件に関するデータを、対応する各構成要素に転送する。ハードウェア制御部２０は、各構成要素に初期設定データを転送すると、一時的に動作を停止し、制御部１０からの指示を待つ（このハードウェア制御部２０が一時的に停止している期間がＩｄｌｅ１に相当する）。

（処理Ｃ１）
次に制御データ演算部１０１は、最初に走査するブロックＢａ１について各構成要素が動作するために必要な走査制御データを算出する。

（処理Ｃ２）
制御データ演算部１０１が算出したブロックＢａ１の走査制御データは、制御データ書込み部１０２が第２の記憶領域１１１Ｂに書込む。

（処理Ｃ３／Ｈ１）
制御データ書込み部１０２が、ブロックＢａ１の走査制御データを第２の記憶領域１１１Ｂに書込むと、制御部１０は、シーケンス制御回路２０２に走査の開始を指示する。

（処理Ｈ２、処理Ｈ２ａ）
シーケンス制御回路２０２は、制御部１０からの指示を受けて、走査に係る処理を開始する。シーケンス制御回路２０２は、ＤＭＡ回路２０１に、第２の記憶領域１１１Ｂに記憶されたブロックＢａ１の走査制御データを読み出させ、各構成要素に転送させる（処理Ｈ２）。各構成要素が、この走査制御データを受けて動作することで、ブロックＢａ１が走査され、ブロックＢａ１の走査線が得られる（処理Ｈ２ａ）。

（処理Ｃ４、処理Ｃ５）
ブロックＢａ１が走査されている間に、制御データ演算部１０１は、次に走査するブロックＢａ２について各構成要素が動作するために必要な走査制御データを算出する（処理Ｃ４）。次に、制御データ書込み部１０２が、算出されたブロックＢａ２の走査制御データを第１の記憶領域１１１Ａに書込む（処理Ｃ５）。この時点で、第１の記憶領域１１１ＡにはブロックＢａ２の走査制御データが記憶され、第２の記憶領域１１１Ｂには走査中のブロックＢａ１の走査制御データが記憶されていることになる。

（処理Ｃ６、処理Ｈ３）
制御データ演算部１０１は、次に走査するブロックＢａ３について各構成要素が動作するために必要な走査制御データを算出する（処理Ｃ６）。このとき、制御データ演算部１０１は、ブロックＢａ３に対応する走査制御データの算出を、シーケンス制御回路２０２の走査に係る処理（処理Ｈ２）の完了を待たず直ちに開始する。

制御データ演算部１０１が、ブロックＢａ３の走査制御データの算出している間に、Ｈ２に係る処理、つまり、ブロックＢａ１の全ての走査制御データの読み出しと、各構成要素への転送が完了したものとする。このとき、シーケンス制御回路２０２は、ＩＲＱ回路２０３を介し制御部１０に、各構成要素へのブロックＢａ１の走査制御データの転送が完了したことを通知する。以降は、制御部１０（制御データ演算部１０１及び制御データ書込み部１０２）とハードウェア制御部２０（シーケンス制御部２０２、ＤＭＡ回路２０１、及びＩＲＱ回路２０３）とは独立して動作し、双方の処理タイミングの調整はＩＲＱ回路２０３からの制御部１０への通知により行われる。

（処理Ｈ４、処理Ｈ４ａ）
各構成要素へのブロックＢａ１の走査制御データの転送が完了すると、次にシーケンス制御回路２０２は、ＤＭＡ回路２０１に、第１の記憶領域１１１Ａに記憶されたブロックＢａ２の走査制御データを読み出させ、各構成要素に転送させる（処理Ｈ４）。各構成要素は、ブロックＢａ１の走査に係る処理が完了すると、ＤＭＡ回路２０１から新たに転送されたブロックＢａ２の走査制御データに基づき動作を開始する（処理Ｈ４ａ）。これにより、各構成要素が、ブロックＢａ２の走査を行い、ブロックＢａ２の走査線を得る。

（処理Ｃ７）
次に、制御データ書込み部１０２が、算出されたブロックＢａ３の走査制御データを第２の記憶領域１１１Ｂに書込む。このとき、制御データ書込み部１０２は、ＩＲＱ回路２０３の割込みにより、各構成要素へのブロックＢａ１の走査制御データの転送が完了していることを認識している。そのため、制御データ書込み部１０２は、第２の記憶領域１１１Ｂに記憶されていたブロックＢａ１の走査制御データを破棄し、新たにブロックＢａ３の走査制御データを書込む。この時点で、第１の記憶領域１１１Ａには走査中のブロックＢａ２の走査制御データが記憶され、第２の記憶領域１１１ＢにはブロックＢａ３の走査制御データが記憶されていることになる。

（処理Ｃ８、処理Ｈ５）
制御データ演算部１０１は、次に走査するブロックＢａ４について各構成要素が動作するために必要な走査制御データを算出する（処理Ｃ８）。制御データ演算部１０１が、ブロックＢａ４の走査制御データの算出している間に、Ｈ４に係る処理、つまり、ブロックＢａ２の全ての走査制御データの読み出しと、各構成要素への転送が完了したものとする。このとき、シーケンス制御回路２０２は、ＩＲＱ回路２０３を介し制御部１０に、各構成要素へのブロックＢａ２の走査制御データの転送が完了したことを通知する（処理Ｈ５）。

（処理Ｈ６、処理Ｈ６ａ）
各構成要素へのブロックＢａ２の走査制御データの転送が完了すると、次にシーケンス制御回路２０２は、ＤＭＡ回路２０１に、第２の記憶領域１１１Ｂに記憶されたブロックＢａ３の走査制御データを読み出させ、各構成要素に転送させる（処理Ｈ６）。各構成要素は、ブロックＢａ２の走査に係る処理が完了すると、ＤＭＡ回路２０１から新たに転送されたブロックＢａ３の走査制御データに基づき動作を開始する（処理Ｈ６ａ）。これにより、各構成要素が、ブロックＢａ３の走査を行い、ブロックＢａ３の走査線を得る。

（処理Ｃ９）
次に、制御データ書込み部１０２が、算出されたブロックＢａ４の走査制御データを第１の記憶領域１１１Ａに書込む。このとき、制御データ書込み部１０２は、ＩＲＱ回路２０３の割込みにより、各構成要素へのブロックＢａ２の走査制御データの転送が完了していることを認識している。そのため、制御データ書込み部１０２は、第１の記憶領域１１１Ａに記憶されていたブロックＢａ２の走査制御データを破棄し、新たにブロックＢａ４の走査制御データを書込む。この時点で、第１の記憶領域１１１ＡにはブロックＢａ４の走査制御データが記憶され、第２の記憶領域１１１Ｂには走査中のブロックＢａ３の走査制御データが記憶されていることになる。

（処理Ｃ１０）
制御データ演算部１０１は、次に走査するブロックＢａ１について各構成要素が動作するために必要な走査制御データを算出する。

（処理Ｃ１１、処理Ｈ７）
次に、制御データ書込み部１０２は、算出されたブロックＢａ１の走査制御データを第２の記憶領域１１１Ｂに書込めるか確認する。このときＨ６に係る処理、つまり、ブロックＢａ３の全ての走査制御データの読み出しと、各構成要素への転送が処理が完了していない。そのため、制御データ書込み部１０２は、ブロックＢａ１の走査制御データの書込みに係る処理を一時停止する（処理Ｃ１１）。このとき制御データ書込み部１０２が一時的に停止している期間が図４のＩｄｌｅ２に相当する。

その後、制御データ書込み部１０２は、Ｈ６に係る処理の完了に伴うＩＲＱ回路２０３の割込み（処理Ｈ７）を受けて、第１の記憶領域１１１Ａに記憶されたブロックＢａ３の走査制御データを破棄し、ブロックＢａ１の走査制御データを第２の記憶領域１１１Ｂに書込む（処理Ｃ１１）。この時点で、第１の記憶領域１１１ＡにはブロックＢａ４の走査制御データが記憶され、第２の記憶領域１１１ＢにはブロックＢａ１の走査制御データが記憶されていることになる。

（処理Ｈ８、処理Ｈ８ａ）
各構成要素へのブロックＢａ３の走査制御データの転送が完了すると、次にシーケンス制御回路２０２は、ＤＭＡ回路２０１に、第２の記憶領域１１１Ｂに記憶されたブロックＢａ４の走査制御データを読み出させ、各構成要素に転送させる（処理Ｈ８）。各構成要素は、ブロックＢａ３の走査に係る処理が完了すると、ＤＭＡ回路２０１から新たに転送されたブロックＢａ４の走査制御データに基づき動作を開始する（処理Ｈ８ａ）。これにより、各構成要素が、ブロックＢａ４の走査を行い、ブロックＢａ４の走査線を得る。

（処理Ｃ１２）
制御データ演算部１０１は、次に走査するブロックＢａ２について各構成要素が動作するために必要な走査制御データを算出する。

（処理Ｃ１３、処理Ｈ９）
次に、制御データ書込み部１０２は、算出されたブロックＢａ２の走査制御データを第１の記憶領域１１１Ａに書込めるか確認する。このときＨ８に係る処理、つまり、ブロックＢａ４の全ての走査制御データの読み出しと、各構成要素への転送が処理が完了していない。そのため、制御データ書込み部１０２は、ブロックＢａ２の走査制御データの書込みに係る処理を一時停止する（処理Ｃ１３）。このとき制御データ書込み部１０２が一時的に停止している期間が図４のＩｄｌｅ３に相当する。

その後、制御データ書込み部１０２は、Ｈ８に係る処理の完了に伴うＩＲＱ回路２０３の割込み（処理Ｈ９）を受けて、第１の記憶領域１１１Ａに記憶されたブロックＢａ４の走査制御データを破棄し、ブロックＢａ２の走査制御データを第１の記憶領域１１１Ａに書込む（処理Ｃ１３）。この時点で、第１の記憶領域１１１ＡにはブロックＢａ２の走査制御データが記憶され、第２の記憶領域１１１ＢにはブロックＢａ１の走査制御データが記憶されていることになる。

以上、本発明に係る超音波診断装置は、走査領域を複数のブロックに分けて、該ブロックごとに、制御データの算出と該制御データを基にした走査を行う。そのため、超音波検査の開始時や走査条件の変更時に、全ての制御データの算出を完了する必要が無くなるため、超音波検査開始までの時間を短縮することが可能となる。

また、本発明に係る超音波診断装置は、１つのブロックの走査を実行しながら、前記１つのブロックとは異なる次の走査すべきブロックの制御データの算出を行う。このとき、走査の完了したブロックの制御データは、次の走査の直前に再度算出し直せばよく、走査の完了と同時に破棄することが可能となる。そのため本発明に係る超音波診断装置は、少なくとも走査を行っているブロックの制御データと、次の走査すべきブロックの制御データとを保持できる構成であればよく、全ての制御データを常に保持しておく必要が無くなる。これにより、各構成要素に搭載されたメモリの容量に依存することなく、走査線の数を増加させることが可能となる。

なお、上記の説明ではシステムメモリ１１を２つの記憶領域に分割して使用する例について説明したが、必ずしもこの構成に限定するものではない。１つのブロックを走査する間に、少なくとも１つ以上のブロックの走査制御データの算出と、算出した走査制御データのシステムメモリ１１への書込みが完了すれば、システムメモリの記憶領域の数や、走査領域のブロックの数は限定されない。この場合、超音波診断装置の性能に応じて、記憶領域を交互に利用する範囲において、システムメモリの容量と記憶領域の数、及び走査領域のブロックの数を決定すればよい。

また、システムメモリ１１は、各構成要素が備えられた超音波診断装置本体に備える必要は無い。１つのブロックを走査する間に、少なくとも１つのブロックの走査制御データのシステムメモリ１１への書込みが完了するのであれば、システムメモリ１１を配置する位置は限定されない。つまり、システムメモリ１１を超音波診断装置本体を操作・制御するホスト側に配置することも可能である。システムメモリ１１をホスト側に配置することで、超音波診断装置本体に制御データを記憶する記憶領域を設ける必要がなくなる。これにより、基盤サイズを縮小することが可能となり、超音波診断装置を小型化することも可能である。

１０ 制御部 １１ システムメモリ １２ 操作部
２０ ハードウェア制御部 ２１ 超音波プローブ ２２ 送受信部
２３ 信号処理部 ２４ 画像生成部 ２５ 表示部
１０１ 制御データ演算部 １０２ 制御データ書込み部
１１１Ａ 第１の記憶領域 １１１Ｂ 第２の記憶領域
２０１ ＤＭＡ回路 ２０２ シーケンス制御回路 ２０３ ＩＲＱ回路

Claims (6)

1. 超音波プローブを介して被検体に超音波を送信し、前記被検体から反射した超音波エコーを受信することで前記被検体の走査を行う送受信部と、前記超音波エコーを信号処理する信号処理部と、信号処理された前記超音波エコーのデータを基に超音波画像を生成する画像生成部と、これらの各構成要素を動作制御するハードウェア制御部と、前記超音波画像を表示する表示部とを備えた超音波診断装置であって、
   前記走査を行う領域を走査線に直交する方向に、各々が複数の走査線を含む複数のブロックに分割し、前記超音波エコーを送受信し、受信した前記超音波エコーを信号処理し画像を生成するために前記各構成要素を動作制御する制御データを、前記ブロックごとに算出する制御データ演算部を更に備え、
   前記ハードウェア制御部が、前記制御データ演算部により算出された制御データを基に、前記各構成要素を動作制御し１つの前記ブロックを走査する間に、前記制御データ演算部が前記１つのブロックとは異なる次の走査すべき他のブロックの制御データを算出することを特徴とする超音波診断装置。
2. 前記制御データ演算部は、前記走査を行う３次元領域をスライス面単位の複数のブロックに分割し、前記超音波エコーを送受信し、受信した前記超音波エコーを信号処理し画像を生成するために前記各構成要素を動作制御する制御データを、前記ブロックごとに算出することを特徴とする請求項１に記載の超音波診断装置。
3. 前記超音波プローブは２次元アレイプローブであることを特徴とする請求項１又は請求項２に記載の超音波診断装置。
4. 前記ハードウェア制御部が前記各構成要素を動作制御し前記１つのブロックを走査する間に、前記制御データ演算部が、少なくとも１つのブロックの制御データの算出が終了することを特徴とする請求項１又は請求項２に記載の超音波診断装置。
5. 前記制御データを記憶する第１と第２の記憶領域を有するシステムメモリを更に備え、
   前記ハードウェア制御部が、あらかじめ前記制御データ演算部により前記第１の記憶領域に書込まれた制御データを基に前記１つのブロックを走査している間に、前記制御データ演算部が、前記他のブロックの制御データを算出し、前記第２の記憶領域に先に記憶されていた制御データに代えて、算出した前記制御データに更新させ記憶させることを特徴とする請求項１又は請求項２に記載の超音波診断装置。
6. 前記制御データ演算部は、前記他のブロックの制御データを算出した後に、前記他のブロックの次に走査するブロックの制御データを算出し、
   前記ハードウェア制御部による、前記第１の記憶領域に書込まれた制御データを基にした走査の完了後に、前記制御データ演算部が、前記第１の記憶領域に算出した前記他のブロックの次に走査するブロックの制御データを書込むことを特徴とする請求項５に記載の超音波診断装置。

Images