JP5549119B2 - ディスク駆動装置 - Google Patents

Description

本発明は、ヘッドの緊急退避機能を備えたディスク駆動装置に関するものである。

例えばハードディスクなどのディスク記録媒体に対して再生・記録を行なう磁気ディスク装置では、アームの先端に設けられたヘッドがアームアクチュエータによってディスク上の所望の位置に移動され、データの記録・再生が行われる。
データの記録・再生を行わない状態では、例えば外部からの振動や衝撃によりヘッドがディスクの記録面と衝突しないように、ヘッドがランプと呼ばれる安全領域にリトラクト（Retract:退避）される。このように、ヘッドをランプにリトラクトしておくことで、ヘッドとディスクとが衝突することを防止できる。データの記録・再生を再開する際には、ランプにあるヘッドがディスクの記録面上の所望の位置へロードされる。

ランプには、ディスクに近い側から、上りの第１傾斜部分、水平部分、下りの第２傾斜部分が設けられている。第２傾斜部分の先が、ヘッドが保持されるパーキングエリアとなる。
アームの移動は、例えばボイスコイルモータ（ＶＣＭ）等の駆動手段によってアクチュエータを駆動することにより行われる

電源遮断時にも上述したリトラクトを行う必要があるため、リトラクト動作のための電源として、例えば、電源遮断後も回転を続けるスピンドルモータの逆起電力を整流して得られる電圧が用いられる。

リトラクト動作には、例えば、ＶＣＭに一定電圧を規定時間印加して行う方式がある。この方式は、ＶＣＭに一定のトルクがかかるため、音響ノイズ発生の原因となりにくいが、細かな速度制御が難しいため、このリトラクト動作の最後において、ランプの終了地点のクラッシュストップにアクチュエータを当てて止めることになる。そのため、ヘッドの耐衝撃の信頼面から、アンロード動作の回数の上限値が低くなってしまう。

一方、アクチュエータを動かすＶＣＭを、速度を測定しながら、一定速度制御でランプに退避させる速度制御方式がある。この方式によれば、リトラクト動作でのヘッド移動速度を制御でき、リトラクト動作の終了時においてヘッドの速度を減速することで、上記衝撃を小さくできる。

米国特許公報７，３０１，７２２

ところで、電源遮断時のリトラクト動作において、スピンドルモータの回転による逆起電力を整流して得た電圧には、電圧脈流が生じており、その電圧をそのまま用いると、電圧脈流によってＶＣＭの駆動トルク変動が生じ、それが音響ノイズの原因になってしまうという問題がある。

本発明はかかる事情に鑑みてなされたものであり、その目的は、電源遮断後に、スピンドルモータの回転による逆起電力を整流して得た電圧を利用してヘッドを速度制御方式で退避する場合に、電圧脈流による音響ノイズの発生を抑制できるディスク駆動装置を提供することにある。

上述した目的を達成するために、本発明のディスク駆動装置は、ディスク状記録媒体に関する情報の読み取り又は記録を行うヘッドを退避させる場合、前記ディスク状記録媒体の回転用の第１のモータで発生する逆起電力を整流した整流電圧を基に、前記ヘッドを動かす第２のモータの駆動電圧を発生するディスク駆動装置であって、前記ヘッドの速度を検出する検出手段と、入力される制御信号に応じて前記第２のモータに正極性又は負極性の前記駆動電圧を印加するとともに、前記駆動電圧を前記整流電圧の脈動成分に依らず一定となるように調節するモータ駆動手段と、前記ヘッドが所定の速度を有するように、前記検出手段の検出結果に応じて前記駆動電圧を制御する前記制御信号を出力する制御手段とを有する。

好適には、本発明のディスク駆動装置の前記制御手段は、前記ヘッドが所定の速度を有するように、前記検出手段の検出結果に応じて前記駆動電圧の前記極性と出力タイミングを調節する。
好適には、本発明のディスク駆動装置の前記モータ駆動手段は、前記駆動電圧が前記制御信号に応じて設定される参照電圧に近づくように調節し、前記制御手段は、前記ヘッドが所定の速度を有するように、前記検出手段の検出結果に応じて前記参照電圧を設定する前記制御信号を更に出力する。

好適には、本発明のディスク駆動装置は、前記整流電圧を供給する第１の電圧供給ライン及び第２の電圧供給ラインを有し、前記モータ駆動手段は、前記第２のモータに前記正極性の駆動電圧を印加する場合、前記第２のモータの第１の入力ノードを前記第１の電圧供給ラインに接続し、前記第２のモータに前記負極性の駆動電圧を印加する場合、前記第２のモータの第２の入力ノードを前記第１の電圧供給ラインに接続する第１の駆動電圧供給手段と、前記第２のモータに前記正極性の駆動電圧を印加する場合、当該駆動電圧が前記参照電圧に近づくように前記第２の入力ノードと前記第２の電圧供給ラインとの間に生じる電圧を調節し、前記第２のモータに前記負極性の駆動電圧を印加する場合、当該駆動電圧が前記参照電圧に近づくように前記第１の入力ノードと前記第２の電圧供給ラインとの間に生じる電圧を調整する第２の駆動電圧供給手段とを含む。

好適には、本発明のディスク駆動装置の前記検出手段は、前記モータ駆動手段が前記第２のモータに前記駆動電圧を印加していない期間に、前記第２のモータが発生する逆起電力を検出する。
好適には、本発明のディスク駆動装置は、前記ヘッドを退避させる場合に、前記第１のモータを構成する多相のコイルで生じた逆起電力を整流した前記整流電圧を前記第１の電圧供給ラインと前記第２の電圧供給ラインとの間に出力する整流回路を更に有する。
好適には、本発明のディスク駆動装置の前記第１の駆動電圧供給手段は、前記第１の電圧供給ラインと前記第１の入力ノードとの間に設けられた第１のトランジスタと、前記第１の電圧供給ラインと前記第２の入力ノードとの間に設けられた第２のトランジスタとを有し、前記第２の駆動電圧供給手段は、前記第１の入力ノードと前記第２の電圧供給ラインとの間に設けられた第３のトランジスタと、前記第２の入力ノードと前記第２の電圧供給ラインとの間に設けられた第４のトランジスタと、前記第１の入力ノードと前記第２の入力ノードとの電位差が前記参照電圧に近づくように、前記第３のトランジスタおよび前記第４のトランジスタのうち前記極性に応じて選択したトランジスタを制御するトランジスタ制御手段とを有する。

好適には、本発明のディスク駆動装置は、アンロード動作において、前記第１及び第４のトランジスタがオフ、前記第２のトランジスタがオンし、前記トランジスタ制御手段が前記第３のトランジスタを選択して制御し、ロード動作において、前記第１のトランジスタがオン、前記第２及び第３のトランジスタがオフし、前記トランジスタ制御手段が前記第４のトランジスタを選択して制御する。

本発明によれば、電源遮断後に、スピンドルモータの回転による逆起電力を整流して得た電圧を利用してヘッドを速度制御方式で退避する場合に、電圧脈流による音響ノイズの発生を抑制できるディスク駆動装置を提供することができる。

図１は、本発明の実施形態に係るＨＤＤ制御装置の全体構成図である。 図２は、図１に示すスピンドルモータ、ＳＰＭ−ＦＥＴ回路およびＲＥＴＳＰＭドライバの構成図である。 図３は、図１に示すＳＰＭ−ＦＥＴ回路の動作を説明するための図である。 図４は、図１に示すＲＥＴＶＣＭドライバの構成図である。 図５は、リトラクト動作時にＶＣＭに生じる電圧および電流を説明するための図である。 図６は、リトラクト動作時におけるＲＥＴＶＣＭドライバによる複数トルクモードでの速度制御を説明するための図である。 図７は、図4に示すＲＥＴＶＣＭドライバによるＶＣＭの速度制御の一例を説明するための図である。 図８は、図4に示すＲＥＴＶＣＭドライバによるＶＣＭの速度制御のその他の例を説明するための図である。

図１は、本発明の実施形態に係るＨＤＤ制御装置１の概略の全体構成図である。図２は、図１に示すスピンドルモータ３０、ＳＰＭ−ＦＥＴ回路３２およびＲＥＴＳＰＭドライバ４４の概略の構成図である。
図１に示すように、ＨＤＤ制御装置１は、ＳＰＭ（Spindle Motor）およびＶＣＭ(Voice
Coil Motor)の駆動系１０、通常動作時に使用されるＳＰＭドライバ１２、通常動作時に使用されるＶＣＭドライバ１４、チャージポンプ回路１６、リトラクト動作時に使用されるリトラクト制御系１８を有する。

ここで、スピンドルモータ３０が本発明の第１のモータの一例であり、ＶＣＭ３９が本発明の第２のモータの一例である。
また、図４に示すスイッチＳＷ４１、Ａ／Ｄコンバータ６１およびリトラクト制御回路６３の機能の一部が、本発明の検出手段の一例である。
また、ＲＥＴＶＣＭドライバ５２によって、本発明のモータ駆動手段および制御手段の一例が実現される。

先ず、駆動系１０について説明する。
図１に示すように、駆動系１０は、スピンドルモータ３０、ＳＰＭ−ＦＥＴ回路３２、リトラクトダンピング抵抗部３４、クランプ回路３６、ボイスコイルモータ３９、ＶＣＭ−ＦＥＴ回路３８等を有する。
[スピンドルモータ３０]
スピンドルモータ３０は、３相駆動式のＤＣモータであり、図２に示すように、コイルＬＵ，ＬＶ，ＬＷの一端が接点Ｐ１で接続されている。
コイルＬＵの他端はＵ端子に接続され、コイルＬＶの他端はＶ端子に接続され、コイルＬＷの他端はＷ端子に接続されている。
スピンドルモータ３０は、ＳＰＭ−ＦＥＴ回路３２とスイッチＳＷ２１とを介して、ＳＰＭドライバ１２又はＲＥＴＳＰＭドライバ４４に接続される。通常動作時には、スイッチＳＷ２１により、ＳＰＭドライバ１２とＳＰＭ−ＦＥＴ回路３２とが接続され、ＳＰＭドライバ１２によってスピンドルモータ３０が駆動される。一方、リトラクト動作時には、スイッチＳＷ２１により、ＲＥＴＳＰＭドライバ４４とＳＰＭ−ＦＥＴ回路３２とが接続される。このスイッチＳＷ２１の接続切り替え動作は、リトラクト動作を示すリトラクト信号ＲＥＴに応答して行なわれる。

[ＳＰＭ−ＦＥＴ回路３２]
ＳＰＭ−ＦＥＴ回路３２において、図２に示すように、トランジスタＴｒ２１のドレインが、ＩＳＯ５Ｖ電源ラインに接続されている。図２においては、ＳＰＭ−ＦＥＴ回路３２とＲＥＴＳＰＭドライバ４４との間に介在するスイッチＳＷ２１を省略して図示している。スイッチＳＷ２１は、図２において、各オペアンプＯｐ１〜Ｏｐ６と各トランジスタＴｒ２１〜Ｔｒ２６のゲートとの間にそれぞれ存在し、それら各トランジスタＴｒ２１〜Ｔｒ２６のゲートに接続される信号線の切り替えを行なう。
トランジスタＴｒ２１のゲートは、図１に示すスイッチＳＷ２１がＲＥＴＳＰＭドライバ４４側に接続されている場合に、図２に示すように、ＲＥＴＳＰＭドライバ４４のオペアンプＯｐ１の出力端子に接続される。オペアンプＯｐ１のマイナス端子はＩＳＯ５Ｖ電源ラインに接続されている。トランジスタＴｒ２１のソースは、オペアンプＯｐ１のプラス端子およびＵ端子に接続されている。
トランジスタＴｒ２１のソースは、トランジスタＴｒ２２のドレインおよびオペアンプＯｐ２のマイナス端子に接続されている。トランジスタＴｒ２２のゲートは、リトラクト動作時に、スイッチＳＷ２１を介してオペアンプＯｐ２の出力端子に接続される。トランジスタＴｒ２２のソースは、オペアンプＯｐ２のプラス端子およびＩＣＯＭ端子に接続されている。ＩＣＯＭ端子は、図１に示すように、抵抗ＲＧを介してグランドに接続されている。
オペアンプＯｐ１，Ｏｐ２は、図１に示すＲＥＴＳＰＭドライバ４４に含まれる。

また、図２に示すように、トランジスタＴｒ２３のドレインが、ＩＳＯ５Ｖ電源ラインに接続されている。
トランジスタＴｒ２３のゲートは、図１に示すスイッチＳＷ２１がＲＥＴＳＰＭドライバ４４側に接続されている場合に、図２に示すように、ＲＥＴＳＰＭドライバ４４のオペアンプＯｐ３の出力端子に接続される。オペアンプＯｐ３のマイナス端子はＩＳＯ５Ｖ電源ラインに接続されている。トランジスタＴｒ２３のソースは、オペアンプＯｐ３のプラス端子およびＷ端子に接続されている。
トランジスタＴｒ２３のソースは、トランジスタＴｒ２４のドレインおよびオペアンプＯｐ４のマイナス端子に接続されている。トランジスタＴｒ２４のゲートは、リトラクト動作時に、スイッチＳＷ２１を介してオペアンプＯｐ４の出力端子に接続される。トランジスタＴｒ２４のソースは、オペアンプＯｐ４のプラス端子およびＩＣＯＭ端子に接続されている。
オペアンプＯｐ３，Ｏｐ４は、図１に示すＲＥＴＳＰＭドライバ４４に含まれる。

また、図２に示すように、トランジスタＴｒ２５のドレインが、ＩＳＯ５Ｖ電源ラインに接続されている。
トランジスタＴｒ２５のゲートは、図１に示すスイッチＳＷ２１がＲＥＴＳＰＭドライバ４４側に接続されている場合に、図２に示すように、ＲＥＴＳＰＭドライバ４４のオペアンプＯｐ５の出力端子に接続される。オペアンプＯｐ５のマイナス端子はＩＳＯ５Ｖ電源ラインに接続されている。トランジスタＴｒ２５のソースは、オペアンプＯｐ５のプラス端子およびＶ端子に接続されている。
トランジスタＴｒ２５のソースは、トランジスタＴｒ２６のドレインおよびオペアンプＯｐ６のマイナス端子に接続されている。トランジスタＴｒ２６のゲートは、リトラクト動作時に、スイッチＳＷ２１を介してオペアンプＯｐ６の出力端子に接続される。トランジスタＴｒ２６のソースは、オペアンプＯｐ６のプラス端子およびＩＣＯＭ端子に接続されている。
オペアンプＯｐ５，Ｏｐ６は、図１に示すＲＥＴＳＰＭドライバ４４に含まれる。
各トランジスタＴｒ２１〜Ｔｒ２６と、当該トランジスタＴｒ２１〜Ｔｒ２６の各ゲートを駆動する各オペアンプＯｐ１〜Ｏｐ６とは、それぞれ整流回路を構成する。

[リトラクトダンピング抵抗部３４]
リトラクトダンピング抵抗部３４は、図２に示すように、一方の端子が共通のノードに接続された抵抗ＲＵ，ＲＶ，ＲＷと、この共通ノードとＩＣＯＭ端子との間に直列に接続された抵抗Ｒ１１及びＲ１２を有する。
抵抗ＲＵの他端は、スイッチＳＷＵを介してＵ端子に接続されている。抵抗ＲＶの他端は、スイッチＳＷＶを介してＶ端子に接続されている。抵抗ＲＷの他端は、スイッチＳＷＷを介してＷ端子に接続されている。また、抵抗Ｒ１１とＲ１２の接続ノードは、スイッチＳＷ１１を介して、スピンドルモータ３０の接点Ｐ１に接続されている。

スイッチＳＷＶ，ＳＷＵ，ＳＷ１１，ＳＷＷは、リトラクト動作時に、リトラクト信号ＲＥＴに応答してオンになる。これにより、スピンドルモータ３０のコイルＬＵ，ＬＶ，ＬＷの逆起電力によって生じた電圧に応じた電流が流れる経路が形成される。この電流路は、各コイルＬＵ，ＬＶ，ＬＷからＩＳＯ５Ｖ電源ラインへの電流供給が停止する際に各コイルＬＵ，ＬＶ，ＬＷの逆起電力により端子Ｕ，Ｖ，Ｗに生じるスパイクノイズを削減するために、端子Ｕ，Ｖ，Ｗから電流を引き込む。例えば、トランジスタＴｒ２１がオン状態にあり、コイルＬＵからＩＳＯ５Ｖ電源ラインに電流（電圧）が供給されている状態から、端子Ｕの電圧が下がってトランジスタＴｒ２１がオフ状態になると、端子ＵにコイルＬＵの逆起電力に起因するスパイク電圧が発生するが、端子Ｕ、スイッチＳＷＵ、抵抗ＲＵ、抵抗Ｒ１１、スイッチＳＷ１１、端子Ｐ１の経路で電流が流れることで、上記のスパイク電圧が抑制される。他の端子Ｖ、Ｗに発生する電圧ノイズも、端子Ｕの場合と同様に、リトラクトダンピング抵抗部３４により抑制される。
図２に示す回路では、図３に示すように、ＩＳＯ５Ｖ電源ラインに、コイルＬＵ，ＬＶ，ＬＷの逆起電力によって生じた電圧のうち最も高い電圧が出力されることになる。すなわち、ＩＳＯ５Ｖ電源ラインには、リトラクト動作時にスピンドルモータ３０で生じた逆起電力（ＢＥＭＦ）を整流して得られた電圧が生じる。当該電圧には、スピンドルモータの３相の逆起電力の位相関係から図３に示す電圧脈流が生じている。当該動作については後述する。

[クランプ回路３６]
クランプ回路３６の入力側は、トランジスタＴｒ１１のドレインおよびＩＳＯ５Ｖ電源ラインに接続されている。
また、トランジスタＴｒ１１のソースは、外部電源の電圧が印加されるＰ５ＶＭ端子に接続されている。
トランジスタＴｒ１１のゲートの電位は、ドライバ５６によって制御される。具体的には、ドライバ５６は、リトラクト信号ＲＥＴがリトラクト動作中であることを示す場合に、トランジスタＴｒ１１をオフにして、ＩＳＯ５Ｖ電源ラインを外部電源から切り離す。一方、ドライバ５６は、リトラクト信号ＲＥＴが通常動作中であることを示す場合に、トランジスタＴｒ１１をオンにして、外部電源をＩＳＯ５Ｖ電源ラインに接続する。
クランプ回路３６は、ＩＳＯ５Ｖ電源ラインの電圧が、所定の上限値を超えないようにクランプする。

［ＶＣＭ−ＦＥＴ回路３８］
ＶＣＭ−ＦＥＴ回路３８は、例えば、図４に示すように、トランジスタＴｒ３１，Ｔｒ３２，Ｔｒ３３，Ｔｒ３４を含み、各トランジスタＴｒ３１〜Ｔｒ３４を適宜オン／オフ制御して、ＶＣＭＡ端子およびＶＣＭＢ端子を介してＶＣＭ３９に駆動電圧を印加する。ＶＣＭ３９に印加される電圧は、ＶＣＭＡ端子とＶＣＭＢ端子との間の電位差に応じて決まる。

トランジスタＴｒ３１，Ｔｒ３３のドレインは、ＩＳＯ５Ｖ電源ラインに接続されている。
トランジスタＴｒ３１のソースは、ＶＣＭＡ端子およびトランジスタＴｒ３２のドレインに接続されている。
トランジスタＴｒ３３のソースは、ＶＣＭＢ端子およびトランジスタＴｒ３４のドレインに接続されている。
トランジスタＴｒ３２，Ｔｒ３４のソースは、ＶＣＭＧＮＤ端子に接続されている。ＶＣＭＧＮＤ端子は、例えば、グランドに接続されている。

本実施形態では、トランジスタＴｒ３１，Ｔｒ３２，Ｔｒ３３，Ｔｒ３４を用いて、ＩＳＯ５Ｖ電源ラインとＶＣＭＡ端子との間、ＶＣＭＡ端子とＶＣＭＧＮＤ端子との間、並びにＩＳＯ５Ｖ電源ラインとＶＣＭＢ端子との間、ＶＣＭＢ端子とＶＣＭＧＮＤ端子との間をオン／オフ制御するため、接続時のオン抵抗および電圧降下を小さくでき、低損失な回路を構成できる。

ＶＣＭＡ端子とＶＣＭＢ端子との間には、ＶＣＭ３９および抵抗Ｒ３１が直列に接続されている。ＶＣＭ３９は、図１に示すように、ＶＣＭ−ＦＥＴ回路３８とスイッチＳＷ３１を介して、ＶＣＭドライバ１４又はＲＥＴＶＣＭドライバ５２に接続される。通常動作時には、スイッチＳＷ３１により、ＶＣＭドライバ１４とＶＣＭ−ＦＥＴ回路３８とが接続され、ＶＣＭドライバ１４によってＶＣＭ３９が駆動される。一方、リトラクト動作時には、スイッチＳＷ３１により、ＲＥＴＶＣＭドライバ５２とＶＣＭ−ＦＥＴ回路３８とが接続され、ＲＥＴＶＣＭドライバ５２によってＶＣＭ３９が駆動される。このスイッチＳＷ３１の接続切り替え動作は、リトラクト動作を示すリトラクト信号ＲＥＴに応答して行なわれる。

［ＳＰＭドライバ１２］
ＳＰＭドライバ１２は、通常動作時に、スイッチＳＷ２１によって選択されて、ＳＰＭ−ＦＥＴ回路３２を制御して、スピンドルモータ３０に通常動作を行わせる。即ち、スピンドルモータ３０に駆動信号を供給してスピンドルモータ３０を駆動する。

［ＶＣＭドライバ１４］
ＶＣＭドライバ１４は、通常動作時に、スイッチＳＷ３１によって選択されて、ＶＣＭ−ＦＥＴ回路３８を制御して、ＶＣＭ３９に通常動作を行わせる。即ち、ＶＣＭ３９に駆動信号を供給してＶＣＭ３９を駆動する。

［チャージポンプ回路１６］
チャージポンプ回路１６は、通常動作時に、５Ｖの外部電源に接続されたＰ５ＶＭ電源ラインの電圧を入力し、昇圧動作を行なって、キャパシタＣ１１に電荷をチャージする。これにより、Ｖ１２端子には、約１２Ｖの電位が生じることになる。スイッチＳＷ３３は、リトラクト信号ＲＥＴによって制御され、リトラクト動作時にオフ状態となる。

以下、リトラクト制御系１８について詳細に説明する。
リトラクト制御系１８は、スイッチＳＷ２１、ＲＥＴＳＰＭドライバ４４、ＶＤＤレギュレータ４６、ＲＥＴ電源回路４８、ＲＥＴ制御部５０、ＲＥＴＶＣＭドライバ５２、スイッチＳＷ３１を有する。

［ＲＥＴＳＰＭドライバ４４］
ＲＥＴＳＰＭドライバ４４は、前述したように、図２に示すように、オペアンプＯｐ１，Ｏｐ２，Ｏｐ３，Ｏｐ４，Ｏｐ５，Ｏｐ６を有する。
例えば、外部電源からの電力供給が遮断されると、スピンドルモータ３０の慣性力による回転によって、スピンドルモータ３０のコイルＬＵ，ＬＶ，ＬＷには交互に逆起電力が生じる。
オペアンプＯｐ１，Ｏｐ３，Ｏｐ５は、逆起電力に応じてＵ、Ｗ、Ｖ端子に生じた電位が、ＩＳＯ５Ｖ電源ラインの電位より高い場合に、それら端子にソースが接続されたトランジスタＴｒ２１，Ｔｒ２３，Ｔｒ２５をオンさせるように制御する。
また、オペアンプＯｐ２，Ｏｐ４，Ｏｐ６は、Ｕ，Ｗ，Ｖ端子に生じた電位が、ＩＣＯＭ端子の電位より低い場合に、それら端子にドレインが接続されたトランジスタＴｒ２２，Ｔｒ２４，Ｔｒ２６をオンさせるように制御する。
これにより、図３に示すように、ＩＳＯ５Ｖ電源ラインには、コイルＬＵ，ＬＶ，ＬＷの逆起電力によって生じた電圧が整流されて出力される。

［ＶＤＤレギュレータ４６］
ＶＤＤレギュレータ４６は、例えば、スイッチＳＷ３３がオン状態のとき（通常動作時）に、チャージポンプ回路１６の出力電圧に基づいて約７Ｖの電圧を生成し、キャパシタＣ１２に電荷をチャージし、Ｖ７端子に約７Ｖの電位が発生する。また、このＶＤＤレギュレータ４６の出力電圧は、ＲＥＴ電源回路４８に供給される。
Ｖ７端子の７Ｖと、Ｖ１２端子の１２Ｖの電圧は、リトラクト動作時の回路駆動用に使用される。

ＶＤＤレギュレータ４６は、スイッチＳＷ３３がオフ状態のとき（リトラクト動作時）に、キャパシタＣ１１にチャージされている電荷に基づいて約７Ｖの電圧を生成し、ＲＥＴ電源回路４８に供給する。

［ＲＥＴ電源回路４８］
ＲＥＴ電源回路４８は、リトラクト動作時に、内部のアナログ回路に電力を供給する電源回路、内部のデジタル回路に電力を供給する電源回路、クロック信号生成回路、基準電圧（電流）発生回路等を有する。

［ＲＥＴ制御部５０］
ＲＥＴ制御部５０は、ＲＥＴ電源回路４８から電源電圧およびクロック信号を受けて、ＲＥＴＳＰＭドライバ４４およびＲＥＴＶＣＭドライバ５２を制御する。
リトラクト動作時には、ＲＥＴ電源回路４８によって、内部のアナログ回路およびデジタル回路への電源供給、クロック供給、基準電圧（電流）の供給が行われる。ＲＥＴ電源回路４８は、通常使用時の電源に比べて低消費電力で動作するように設計されている。

［ＲＥＴＶＣＭドライバ５２］
ＲＥＴＶＣＭドライバ５２は、ＶＣＭ−ＦＥＴ回路３８の各トランジスタＴｒ３１〜Ｔｒ３４を駆動するドライバ、ＶＣＭ電圧制御回路８０を含む。図４においては、ＶＣＭ電圧制御回路８０のみを示している。図４に示すＡ／Ｄコンバータ６１、リトラクト制御回路６３は、図１のＲＥＴ制御部５０に含まれる。

Ａ／Ｄコンバータ６１は、ＶＣＭＡ端子とＲＳＥＮＰ端子との間の電圧（ＶＣＭ３９の間に生じる電圧）を入力し、サンプルホールドした電圧をデジタル値に変換し、リトラクト制御回路６３に出力する。
Ａ／Ｄコンバータ６１は、ＶＣＭ３９の駆動動作が終了し、トランジスタＴｒ３１，Ｔｒ３３，Ｔｒ３４がオフ状態で、トランジスタＴｒ３２がオン状態となり、スイッチＳＷ４１がオンになるときに、ＶＣＭ３９に生じる逆起電力をデジタル値に変換する。当該逆起電力は、ＶＣＭ３９によるヘッドの駆動速度に応じた大きさを持つ。
ここで、トランジスタＴｒ３１，Ｔｒ３２，Ｔｒ３３，Ｔｒ３４は、リトラクト制御回路６３によって制御されており、スイッチＳＷ４１もリトラクト制御回路６３からの制御信号によってオン／オフ制御される。

リトラクト制御回路６３は、Ａ／Ｄコンバータ６１から入力したＶＣＭ３９の逆起電力のデジタル値を基に、トランジスタＴｒ３１，Ｔｒ３２，Ｔｒ３３，Ｔｒ３４を制御してＶＣＭ３９の駆動を制御する。
具体的には、リトラクト制御回路６３は、Ａ／Ｄコンバータ６１の出力値に応じて、ヘッドの退避スピードを加速する場合には、スイッチＳＷ５１，ＳＷ５２に対して入力端子Ｕ５１，Ｕ５２（アンロード側）側に接続するように制御信号を出力するとともに、スイッチＳＷ５６に対してトランジスタＴｒ３２のゲートをスイッチＳＷ５４のＶＣＭＡＧ側に接続するように制御信号を供給し、スイッチＳＷ５７に対してトランジスタＴｒ３４のゲートをリトラクト制御回路６３側に接続するように制御信号を供給する。そして、トランジスタＴｒ３３をオン、トランジスタＴｒ３１，Ｔｒ３４をオフさせる制御信号を出力する。このとき、スイッチＳＷ５４は、ＶＣＭＡＧ側を選択するように、リトラクト制御回路６３によって制御される。
また、リトラクト制御回路６３は、Ａ／Ｄコンバータ６１の出力値に応じてヘッドの退避スピードを減速する場合には、スイッチＳＷ５１，ＳＷ５２に対して入力端子Ｌ５１，Ｌ５２（ロード側）側に接続するように制御信号を出力するとともに、スイッチＳＷ５６に対してトランジスタＴｒ３２のゲートをリトラクト制御回路６３側に接続するように制御信号を供給し、スイッチＳＷ５７に対してトランジスタＴｒ３４のゲートをスイッチＳＷ５４のＶＣＭＢＧ側に接続するように制御信号を供給する。そして、トランジスタＴｒ３１をオン、トランジスタＴｒ３２，Ｔｒ３３をオフさせる制御信号を出力する。このとき、スイッチＳＷ５４は、ＶＣＭＢＧ側を選択するように、リトラクト制御回路６３によって制御される。
Ａ／Ｄコンバータ６１の出力値に応じてヘッドの速度を維持する場合、ＶＣＭ３９の駆動を停止する場合には、トランジスタＴｒ３１，Ｔｒ３３，Ｔｒ３４をオフさせ、トランジスタＴｒ３２をオンさせる制御信号を出力する。このとき、スイッチＳＷ５６、ＳＷ５７は、リトラクト制御回路６３側を選択するように切り替え制御される。

また、リトラクト制御回路６３は、ＨＤＤ制御装置１の動作を統括的に制御する統括制御回路９０からの制御信号に基づいて各制御を行う。
統括制御回路９０は、電源異常、動作範囲外の環境温度、スピンドルモータ３０の回転低下等の予め規定したリトラクト開始条件を満たした場合に、リトラクト動作を開始するように制御を行う。また、統括制御回路９０は、予め規定したリトラクト終了条件を満たした場合に、リトラクト動作から通常動作へ復帰するように制御を行う。

図４においては、ＶＣＭ−ＦＥＴ回路３８とＲＥＴＶＣＭドライバ５２との間に介在するスイッチＳＷ３１を省略して図示している。スイッチＳＷ３１は、図４において、トランジスタＴｒ３１、Ｔｒ３３のゲートとリトラクト制御回路６３との間、トランジスタＴｒ３２のゲートトスイッチＳＷ５６との間、並びにトランジスタＴｒ３４のゲートとスイッチＳＷ５７との間に存在し、それら各トランジスタＴｒ３１〜Ｔｒ３４のゲートに接続される信号線の切り替え制御を行なう。

トランジスタＴｒ３２のゲートには、リトラクト動作のアンロード動作で、スイッチＳＷ５４、ＳＷ５６を介してオペアンプＯｐ２１の出力電圧が供給される。
このとき、トランジスタＴｒ３２のドレイン・ソース間の抵抗値（電圧）が、トランジスタＴｒ３２のゲートの電圧によって制御される。

トランジスタＴｒ３４のゲートには、リトラクト動作のロード動作で、スイッチＳＷ５４、ＳＷ５７を介してオペアンプＯｐ２１の出力電圧が供給される。
このとき、トランジスタＴｒ３４のドレイン・ソース間の抵抗値（電圧）が、トランジスタＴｒ３４のゲートの電圧によって制御される。

なお、通常動作時では、トランジスタＴｒ３１、Ｔｒ３２，Ｔｒ３３、Ｔｒ３４は、スイッチＳＷ３１を介して、図１に示すＶＣＭドライバ１４によってオン／オフ制御される。

ＶＣＭ電圧制御回路８０は、スイッチＳＷ５１，ＳＷ５２，抵抗Ｒ５０、電流源回路８２、オペアンプＯｐ２１、スイッチＳＷ５４を有する。
ＶＣＭ電圧制御回路８０の出力電圧は、スイッチＳＷ５４によって、ＶＣＭＡＧ端子を介してトランジスタＴｒ３２のゲート、又はＶＣＭＢＧ端子を介してトランジスタＴｒ３４のゲートのいずれか一方に供給される。

、
図４に示すように、スイッチＳＷ５１の入力端子Ｌ５１はＲＳＥＮＰ端子に接続されている。スイッチＳＷ５１の入力端子Ｕ５１はＶＣＭＡ端子に接続されている。スイッチＳＷ５１の出力端子はオペアンプＯｐ２１のマイナス端子に接続されている。

スイッチＳＷ５２の入力端子Ｌ５２はＶＣＭＡ端子に接続されている。スイッチＳＷ５２の入力端子Ｕ５２はＲＳＥＮＰ端子に接続されている。スイッチＳＷ５２の出力端子は抵抗Ｒ５０の一端に接続されている。
抵抗Ｒ５０の他端は、電流源回路８２およびオペアンプＯｐ２１のプラス端子に接続されている。

電流源回路８２は、可変電流回路であり、リトラクト制御回路６３によって電流値が制御される。

オペアンプＯｐ２１の出力端子は、スイッチＳＷ５４の入力端子に接続されている。
スイッチＳＷ５４は、上記入力端子を、ＶＣＭＡＧ端子およびＶＣＭＢＧ端子の何れか一方に接続する。

ＶＣＭ電圧制御回路８０のスイッチＳＷ５１，ＳＷ５２，ＳＷ５４は、図４に示すリトラクト制御回路６３によって制御される。

以下、本実施形態のＨＤＤ制御装置１のリトラクト動作のアンロード動作およびロード動作を図４に示すＲＥＴＶＣＭドライバ５２の動作を中心に説明する。

例えば、統括制御回路９０が電源遮断を検出すると、制御信号ＲＥＴにより、図１に示すスイッチＳＷ２１がＲＥＴＳＰＭドライバ４４側に切り換えられる。
これにより、図２に示す回路が構成されることになる。また、制御信号ＲＥＴにより、図２に示すＲＥＴＳＰＭドライバ４４のスイッチＳＷＶ，ＳＷＵ，ＳＷ１１，ＳＷＷがオンになる。
そして、前述したように、図３に示すように、ＲＥＴＳＰＭドライバ４４の各オペアンプによるＳＰＭ−ＦＥＴ回路３２の各トランジスタのオン／オフ制御によって、コイルＬＵ，ＬＶ，ＬＷの逆起電力によって生じた電圧が整流されてＩＳＯ５Ｖ電源ラインに出力される。

また、制御信号ＲＥＴにより、スイッチＳＷ３１がＲＥＴＶＣＭドライバ５２側に切り換えられる。
これにより、ＶＣＭ３９の周辺回路に対して、図４に示すＲＥＴＶＣＭドライバ５２の回路接続状態となる。

まずリトラクト制御回路６３は、ヘッドを退避方向へ移動（アンロード）させる。すなわち、リトラクト制御回路６３は、トランジスタＴｒ３３をオンに設定し、トランジスタＴｒ３１，Ｔｒ３４をオフに設定し、スイッチＳＷ５６をスイッチＳＷ５４のＶＣＭＡＧ側に接続し、スイッチＳＷ５１の出力端子をＵ５１入力端子に接続し、スイッチＳＷ５２の出力端子をＵ５２入力端子に接続し、スイッチＳＷ５４の入力端子をＶＣＭＡＧ端子に接続する。
これにより、ＶＣＭ３９にはＶＣＭＢ端子からＶＣＭＡ端子の向きに電流が流れ、ヘッドがアンロードされる。

アンロード時、オペアンプＯｐ２１のマイナス端子には、ＶＣＭＡ端子の電位（Ｖ（ＶＣＭＡ））が供給される。また、オペアンプＯｐ２１のプラス端子には、ＶＣＭ３９の一端のＲＳＥＮＰ端子の電位から電流源回路８２の電流によって抵抗Ｒ５０で電圧降下した電位（Ｖ（ＲＳＥＮＰ）―ΔＶ）が供給される。

オペアンプＯｐ２１は、ＶＣＭＡ端子の電位（Ｖ（ＶＣＭＡ））と抵抗５０と電流源回路８２との接続中点の電位（Ｖ（ＲＳＥＮＰ）―ΔＶ）との差分を小さくするように、トランジスタＴｒ３２のゲートに供給する電圧を制御する。
そして、オペアンプＯｐ２１からトランジスタＴｒ３２のゲートに供給される電圧によって、トランジスタＴｒ３２のドレイン・ソース間の抵抗値が制御され、これによって、ＶＣＭ３９の両端に生じる電圧がΔＶになるように制御される。ここで、ＲＳＥＮＰ端子には、トランジスタＴｒ３３を介してＩＳＯ５Ｖ電源ラインの電圧が供給される。ＩＳＯ５Ｖ電源ラインの電圧は、スピンドルモータ３０の逆起電力により生成された電圧であり、図３に示すように、電圧脈流を含む。従って、ＶＣＭＢ端子、ＲＳＥＮＰ端子、ＶＣＭＡ端子の電圧も、図５（Ａ）に示すように、ＩＳＯ５Ｖ電源ラインの電圧と同じ電圧脈流を含むことになる。ＶＣＭ３９に印加される電圧は、ＲＳＥＮＰ端子の電圧とＶＣＭＡ端子の電圧との差電圧であるから、上記の電圧脈流が除去されたほぼ一定の電圧となる。
ＶＣＭ電圧制御回路８０は、ＶＣＭＡ端子とＲＳＥＮＰ端子との間の電圧が上述した電圧ΔＶになるように制御し、電流源回路８２の電流によって抵抗Ｒ５０で生じる電圧降下ΔＶが、ＶＣＭ３９の両端に印加される電圧に略一致することになる。
図５（Ａ）に示すように、ＶＣＭ３９には、振幅が略一定の電圧（ΔＶＬ又はΔＶＮ）が印加され、その電圧に対応したトルクでヘッドアームが駆動される。また、ＶＣＭ３９の駆動電流Ｉ_ＶＣＭは、図５（Ａ）に示すように、その立ち上がり、立ち下がりが緩やかに制御されており、ヘッドアームの移動に伴なう音響ノイズが低減される。この音響ノイズは、ＶＣＭ３９の駆動電圧又は駆動電流の立ち上がり、立ち下がりが急峻な場合に発生し易いため、これら立ち上がり、立ち下がりにスルーレートを与えることで、音響ノイズを低減できる。

そして、リトラクト制御回路６３は、例えば、上記の駆動電圧をＶＣＭ３９に所定時間印加した後、トランジスタＴｒ３１，Ｔｒ３３，Ｔｒ３４をオフ状態にし、トランジスタＴｒ３２をオン状態として、ＶＣＭ３９への駆動電圧の印加を停止する。次いで、リトラクト制御回路６３は、スイッチＳＷ４１をオンにして、ＶＣＭ３９の逆起電力が生じるＶＣＭＡ端子とＲＳＥＮＰ端子との間の電圧（電位差）をＡ／Ｄコンバータ６１に入力し、その電圧がサンプルホールドされてＡ／Ｄ変換されたデジタル値がＡ／Ｄコンバータ６１から出力される。当該デジタル値は、ＶＣＭ３９によるヘッドの駆動速度に対応している。
リトラクト制御回路６３は、上記デジタル値に基づいて、ヘッドが一定の速度範囲に収まるように、ＶＣＭ３９に対する駆動電圧の印加時間と大きさを決定する。駆動電圧の大きさは、例えば、電流源回路８２の電流値を設定（調整）することにより行う。

例えば、リトラクト制御回路６３は、ヘッドが一定の速度範囲を超えている場合、ヘッドを減速させるためにロード動作を行う。
ロード動作では、リトラクト制御回路６３は、ヘッドを退避方向と反対方向へ移動させるようにＶＣＭ３９を駆動する。すなわち、図４において、リトラクト制御回路６３は、トランジスタＴｒ３１をオンに設定し、トランジスタＴｒ３３，Ｔｒ３２をオフに設定し、スイッチＳＷ５１の出力端子をＬ５１入力端子に接続し、スイッチＳＷ５７をスイッチＳＷ５４のＶＣＭＢＧ側に接続し、スイッチＳＷ５２の出力端子をＬ５２入力端子に接続し、スイッチＳＷ５４の入力端子をＶＣＭＢＧ端子に接続する。
これにより、ＶＣＭ３９にはＶＣＭＡ端子からＶＣＭＢ端子の向きに電流が流れ、ヘッドがロードされる。

ロード時、オペアンプＯｐ２１のマイナス端子には、ＲＳＥＮＰ端子の電位（Ｖ（ＲＳＥＮＰ））が供給される。また、オペアンプＯｐ２１のプラス端子には、ＶＣＭ３９の一端のＶＣＭＡ端子の電位から電流源回路８２の電流によって抵抗Ｒ５０で電圧降下した電位（Ｖ（ＶＣＭＡ）―ΔＶ）が供給される。

オペアンプＯｐ２１は、ＲＳＥＮＰ端子の電位（Ｖ（ＲＳＥＮＰ））と抵抗５０と電流源回路８２との接続中点の電位（Ｖ（ＶＣＭＡ）―ΔＶ）との差分を小さくするように、トランジスタＴｒ３４のゲートに供給する電圧を制御する。
そして、オペアンプＯｐ２１からトランジスタＴｒ３４のゲートに供給される電圧によって、トランジスタＴｒ３４のドレイン・ソース間の抵抗値が制御され、これによって、ＶＣＭ３９の両端に生じる電圧がΔＶになるように制御される。ここで、ＶＣＭＡ端子の電位は、ＩＳＯ５Ｖ電源ラインの電圧に連動しているため、ＶＣＭ３９に印加される電圧は、図５（Ｂ）に示す略一定の電圧（ΔＶＬ又はΔＶＮ）となる。
ＶＣＭ電圧制御回路８０は、ＶＣＭＡ端子とＲＳＥＮＰ端子との間の電圧が上述した電圧ΔＶになるように制御するため、図５（Ｂ）に示すように、ＶＣＭ３９に印加される電圧は、ΔＶの大きさに応じて、ΔＶＬ、ΔＶＮのように変化する。

そして、リトラクト制御回路６３は、例えば、上記の駆動電圧をＶＣＭ３９に所定時間印加した後、トランジスタＴｒ３１，Ｔｒ３３，Ｔｒ３４をオフ状態とし、トランジスタＴｒ３２をオン状態として、ＶＣＭ３９への駆動電圧の印加を停止する。次いで、リトラクト制御回路６３は、スイッチＳＷ４１をオンにして、ＶＣＭ３９の逆起電力が生じるＶＣＭＡ端子とＲＳＥＮＰ端子との間の電圧（電位差）をＡ／Ｄコンバータ６１に入力し、サンプルホールドされたその電圧をＡ／Ｄ変換したデジタル値がＡ／Ｄコンバータ６１から出力される。当該デジタル値は、ＶＣＭ３９によるヘッドの駆動速度に対応している。
リトラクト制御回路６３は、上記デジタル値に基づいて、ヘッドが一定の速度範囲に収まるように、ＶＣＭ３９に対する駆動電圧の印加時間と大きさを決定する。駆動電圧の大きさは、例えば、電流源回路８２の電流値を設定（調整）することにより行う。
図５（Ｂ）に示すように、ＶＣＭ３９の駆動電流Ｉ_ＶＣＭの立ち上がり、立ち下がりが緩やかになっているため、音響ノイズの発生が抑制される。

リトラクト制御回路６３は、ヘッドが一定の速度範囲になるように、上述したアンロード動作とロード動作とを切り換えて、ヘッドの速度を制御する。

ＲＥＴＶＣＭドライバ５２は、ＶＣＭ電圧制御回路８０の電流源回路８２の電流値を、リトラクト制御回路６３によって調整して上記電圧降下ΔＶを調整することで、ＶＣＭ３９の両端に生じる電圧、すなわちＶＣＭ３９のトルクを調整できる。
例えば、ＲＥＴＶＣＭドライバ５２は、ＶＣＭ３９を低トルクで動作させる場合（Ｗｅａｋ ｕｎｌｏａｄ／ｌｏａｄの場合）には、電流源回路８２の出力電流の電流値を、通常トルクで動作させる場合（ｕｎｌｏａｄ／ｌｏａｄの場合）に比べて小さくする。
ＲＥＴＶＣＭドライバ５２は、例えば、リトラクト制御回路６３の制御によって、図５（Ａ）に示すように、低トルクモード、無トルクモード、通常トルクモードとＶＣＭ３９の駆動を順次に切り換える。ここで、低トルクモードは、上記電圧降下をΔＶＬに設定する。また、無トルクモードでは、図４に示すトランジスタＴｒ３１，Ｔｒ３３，Ｔｒ３４オフに制御され、トランジスタＴｒ３２がオンに制御される。また、この無トルクモード中の所定期間に、スイッチＳＷ４１がオン状態に制御さる。また、通常トルクモードは、上記電圧降下をΔＶＮ（＞ΔＶＬ）に設定する。

上述した例では、トルクモードとして、図６に示すように、ロード時の通常トルクモード、ロード時の低トルクモード、無トルクモード、アンロード時の低トルクモード、アンロード時の通常トルクモードの５つを規定した。
リトラクト制御回路６３は、ＶＣＭ３９に生じた逆起電力（ＢＥＭＦ）に基づいて、図６に示すように、上述した５つのモードを切り換えてアームの速度を制御する。

例えば、図７（Ａ）に示すように、リトラクト制御回路６３によって、電流源回路８２の電流値を段階的に切り換えることで、ＶＣＭＡ端子に生じる電位をＩＳＯ５Ｖ電源ラインの電圧に生じる脈動電圧を持たせながら段階的に切り換えることができる。これにより、ＶＣＭ３９の両端に生じる電圧を、脈動電圧をキャンセルした状態で段階的に切り換えることができる。
その結果、図７（Ｂ）に示すように、ＶＣＭ３９に流れる電流を滑らかに変化させることができ、音響ノイズの発生を抑制できる。

また、リトラクト制御回路６３によって、図８（Ｃ）に示すように、ＶＣＭＡ端子およびＶＣＭＢ端子に供給する電圧を切り換えることで、ＶＣＭ３９の両端に図８（Ｂ）に示す電圧を発生させる。これにより、ＶＣＭ３９に生じる電流を図８（Ａ）に示すように、滑らかに変化させることができる。

なお、上述した実施形態では、ＶＣＭ電圧制御回路８０の電流源回路８２の電流値を基にＶＣＭ３９の速度を制御する場合を例示したが、ＶＣＭ３９にトルクを与える有トルク期間と、トルクを与えない無トルク期間との時間を調整してＶＣＭ３９の速度を調整してもよい。また、当該時間の調整と、前述した電流源回路８２の電流値の調整とを組み合わせて、ＶＣＭ３９の速度を制御してもよい。ＶＣＭ３９の駆動電圧の立ち上がり、立ち下がりを滑らかにすることで、音響ノイズをより抑制できる。

以上説明したように、リトラクト動作において、ＶＣＭ３９の駆動電圧に、ＩＳＯ５Ｖ電源ラインに生じる電圧脈流が生じることを回避でき、音響ノイズの発生を抑制できる。ＶＣＭ３９への駆動電圧、駆動電流の立ち上がり、立ち下がりを緩やかにすることで、音響ノイズを一層抑制できる。
また、ＨＤＤ制御装置１によれば、リトラクト動作においてＶＣＭ３９の速度制御を行うため、停止時にヘッドが受ける衝撃を抑制でき、耐久性を高めることができる。

また、上述した実施形態では、比較的小規模なＲＥＴＶＣＭドライバ５２によって、上述した音響ノイズを抑制できる。
また、上述した実施形態では、ＶＣＭ３９に印加される電圧を段階的に切り換えるSlew
Rate調整により、ＶＣＭ３９の駆動電流のオン／オフのスロープを緩やかにできる。

本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
上述した実施形態では、本発明のスピンドルモータとして、３相ＤＣモータを例示したが、逆起電力による電位を整流できるものであれば特に限定されない。

本発明は、ヘッドの緊急退避機能を備えたディスク制御装置に適用可能である。

１…ＨＤＤ制御装置
１０…駆動系
１２…ＳＰＭドライバ
１４…ＶＣＭドライバ
１６…チャージポンプ
１８…リトラクト制御系
３０…スピンドルモータ
３２…ＳＰＭ−ＦＥＴ回路
３４…リトラクトダンピング抵抗部
３８…ＶＣＭ−ＦＥＴ回路
３９…ＶＣＭ
４４…ＲＥＴＳＰＭドライバ
４８…ＲＥＴ電源回路
５０…ＲＥＴ制御部
５２…ＲＥＴＶＣＭドライバ
６１…Ａ／Ｄコンバータ
６３…リトラクト制御回路
８０…ＶＣＭ電圧制御回路
９０…統括制御回路

Claims (10)

1. 第１のモータの逆起電力を第１の電源ラインと第２の電源ラインとの間に供給し、前記第１の電源ラインと第２の電源ラインから第２のモータに電力を供給して前記第２のモータを駆動するモータ制御装置であって、
   前記第１のモータの第１の端子と前記第１の電源ラインとの間に接続される第１のトランジスタと、前記第１のモータの前記第１の端子と前記第１の電源ラインとの電圧差に応じて前記第１のトランジスタをオン／オフ制御するための第１のオペアンプとを含む、第１の整流回路と、
   前記第１のモータの第１の端子と前記第２の電源ラインとの間に接続される第２のトランジスタと、前記第１のモータの前記第１の端子と前記第２の電源ラインとの電圧差に応じて前記第２のトランジスタをオン／オフ制御するための第２のオペアンプとを含む、第２の整流回路と、
   前記第１の電源ラインと前記第２のモータの一方の端子とを接続するための第７のトランジスタと、前記第２の電源ラインと前記第２のモータの他方の端子とを接続するための第８のトランジスタと、前記第２のモータに印加される駆動電圧を制御するために前記第８のトランジスタの制御端子に印加する電圧を制御する駆動制御回路とを、含むモータ駆動回路と、
   前記第２のモータが非駆動状態あるときに前記第２のモータの端子間に現れる逆起電力を検知して前記第２のモータの駆動を制御するための制御回路と、
   を含み、
   前記駆動制御回路が、第１の入力と第２の入力と出力とを有する第７のオペアンプと、前記第７のオペアンプの前記第１の入力に結合される第１の入力端子と、第２の入力端子と、前記第７のオペアンプの前記第２の入力と前記第２の入力端子との間に結合され、前記第７のオペアンプの前記第２の入力と前記第２の入力端子との間に電位差を提供する電圧回路とを含み、
   前記第７のオペアンプが、前記第１の入力端子に印加される前記第２のモータの前記他方の端子の電圧と前記第２の入力端子に印加される前記第２のモータの前記一方の端子の電圧とに基づいて前記第８のトランジスタの前記制御端子に印加する電圧を制御する、モータ制御装置。
2. 請求項１に記載のモータ制御装置であって、
   前記第１のモータの共通端子と前記第２の電源ラインとの間に接続される抵抗素子を含む抵抗回路を更に含む、モータ制御装置。
3. 請求項１又は２に記載のモータ制御装置であって、
   前記モータ駆動回路が、前記第１の電源ラインと前記第２のモータの他方の端子とを接続するための第９のトランジスタと、前記第２の電源ラインと前記第２のモータの一方の端子とを接続するための第１０のトランジスタとを更に含み、
   前記第１の電源ラインと前記第７のトランジスタと前記第２のモータと前記第８のトランジスタと前記第２の電源ラインとの経路に電流が流れるときに、前記制御回路が前記第８のトランジスタの制御端子の電圧を制御し、
   前記第１の電源ラインと前記第９のトランジスタと前記第２のモータと前記第１０のトランジスタと前記第２の電源ラインとの経路に電流が流れるときに、前記駆動制御回路が前記第１０のトランジスタの制御端子の電圧を制御する、モータ制御装置。
4. 請求項３に記載のモータ制御回路であって、
   前記第１のモータの第２の端子と前記第１の電源ラインとの間に接続される第３のトランジスタと、前記第１のモータの前記第２の端子と前記第１の電源ラインとの電圧差に応じて前記第３のトランジスタをオン／オフ制御するための第３のオペアンプとを含む、第３の整流回路と、
   前記第１のモータの第２の端子と前記第２の電源ラインとの間に接続される第４のトランジスタと、前記第１のモータの前記第２の端子と前記第２の電源ラインとの電圧差に応じて前記第４のトランジスタをオン／オフ制御するための第４のオペアンプとを含む、第４の整流回路と、
   前記第１のモータの第３の端子と前記第１の電源ラインとの間に接続される第５のトランジスタと、前記第１のモータの前記第３の端子と前記第１の電源ラインとの電圧差に応じて前記第５のトランジスタをオン／オフ制御するための第５のオペアンプとを含む、第５の整流回路と、
   前記第１のモータの第３の端子と前記第２の電源ラインとの間に接続される第６のトランジスタと、前記第１のモータの前記第３の端子と前記第２の電源ラインとの電圧差に応じて前記第６のトランジスタをオン／オフ制御するための第６のオペアンプとを含む、第６の整流回路と、
   を更に含み、
   前記第１のモータが三相ＤＣモータであり、前記第２のモータがボイスコイルモータである、モータ制御装置。
5. 請求項１乃至４の何れかに記載のモータ制御装置であって、
   前記モータ駆動回路が、前記第２のモータに印加される駆動電圧の立ち上がり、立ち下がりを緩やかに制御する、モータ制御装置。
6. 請求項２に記載のモータ制御装置であって、
   前記第１のモータの第２の端子と前記第１の電源ラインとの間に接続される第３のトランジスタと、前記第１のモータの前記第２の端子と前記第１の電源ラインとの電圧差に応じて前記第３のトランジスタをオン／オフ制御するための第３のオペアンプとを含む、第３の整流回路と、
   前記第１のモータの第２の端子と前記第２の電源ラインとの間に接続される第４のトランジスタと、前記第１のモータの前記第２の端子と前記第２の電源ラインとの電圧差に応じて前記第４のトランジスタをオン／オフ制御するための第４のオペアンプとを含む、第４の整流回路と、
   前記第１のモータの第３の端子と前記第１の電源ラインとの間に接続される第５のトランジスタと、前記第１のモータの前記第３の端子と前記第１の電源ラインとの電圧差に応じて前記第５のトランジスタをオン／オフ制御するための第５のオペアンプとを含む、第５の整流回路と、
   前記第１のモータの第３の端子と前記第２の電源ラインとの間に接続される第６のトランジスタと、前記第１のモータの前記第３の端子と前記第２の電源ラインとの電圧差に応じて前記第６のトランジスタをオン／オフ制御するための第６のオペアンプとを含む、第６の整流回路と、
   を更に含み、
   前記モータ駆動回路が、前記第１の電源ラインと前記第２のモータの他方の端子とを接続するための第９のトランジスタと、前記第２の電源ラインと前記第２のモータの一方の端子とを接続するための第１０のトランジスタとを更に含み、
   前記抵抗回路が、前記第１のモータの前記第１の端子と共通ノードとの間に結合される第１の抵抗素子と、前記第１のモータの前記第２の端子と前記共通ノードとの間に結合される第２の抵抗素子と、前記第１のモータの前記第３の端子と前記共通ノードとの間に結合される第３の抵抗素子と、前記第１のモータの共通端子と前記共通ノードとの間に結合される第４の抵抗素子とを更に含み、
   前記第１の電源ラインと前記第７のトランジスタと前記第２のモータと前記第８のトランジスタと前記第２の電源ラインとの経路に電流が流れるときに、前記制御回路が前記第８のトランジスタの制御端子の電圧を制御し、
   前記第１の電源ラインと前記第９のトランジスタと前記第２のモータと前記第１０のトランジスタと前記第２の電源ラインとの経路に電流が流れるときに、前記駆動制御回路が前記第１０のトランジスタの制御端子の電圧を制御し、
   前記第１のモータが三相ＤＣモータであり、前記第２のモータがボイスコイルモータである、 モータ制御装置。
7. 請求項３又は４に記載のモータ制御装置であって、
   前記制御回路が、前記第７のトランジスタを制御する第１の制御信号と、前記第９のトランジスタを制御する第２の制御信号と、前記第８又は第１０のトランジスタを制御するための第３の制御信号を出力し、
   前記モータ駆動回路が、前記第８のトランジスタの前記制御端子を前記第７のオペアンプの前記出力又は前記第３の制御信号に結合するための第１のスイッチ回路と、前記第１０のトランジスタの前記制御端子を前記第３の制御信号又は前記第７のオペアンプの前記出力に結合するための第２のスイッチ回路とを更に含む、モータ制御装置。
8. 請求項７に記載のモータ制御装置であって、
   前記モータ駆動回路が、前記駆動制御回路の前記第１の入力端子を前記第２のモータの前記他方の端子又は前記第２のモータの前記一方の端子に結合するための第３のスイッチ回路と、前記駆動制御回路の前記第２の入力端子を前記第２のモータの前記一方の端子又は前記第２のモータの前記他方の端子に結合するための第４のスイッチ回路とを更に含む、モータ制御装置。
9. 請求項８に記載のモータ制御装置であって、
   前記制御回路が、前記第１、第２、第３及び第４のスイッチ回路の接続の切り替えを制御する、モータ制御装置。
10. 請求項１乃至９の何れかに記載のモータ制御装置であって、
    前記電圧回路が、前記第７のオペアンプの前記第２の入力と前記第２の入力端子との間に結合される第７の抵抗素子と、前記第７の抵抗素子に電流を供給する電流源とを含む、モータ制御装置。