JP5547684B2 - Bandgap reference circuit - Google Patents
Bandgap reference circuit Download PDFInfo
- Publication number
- JP5547684B2 JP5547684B2 JP2011112022A JP2011112022A JP5547684B2 JP 5547684 B2 JP5547684 B2 JP 5547684B2 JP 2011112022 A JP2011112022 A JP 2011112022A JP 2011112022 A JP2011112022 A JP 2011112022A JP 5547684 B2 JP5547684 B2 JP 5547684B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- signal
- compensated
- order
- temperature compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
本発明は、バンドギャップリファレンス回路に関する。 The present invention relates to a band gap reference circuit.
従来、バンドギャップリファレンス回路として、例えば図11に示すものが知られている。
この図11に示すバンドギャップリファレンス回路は、PNP型トランジスタからなるトランジスタQ1およびQ2と、オペアンプOP1と、電流源として機能するP型MOSトランジスタからなるトランジスタM1およびM2と、抵抗R1、R2、R3とで構成されている。
Conventionally, as a band gap reference circuit, for example, the one shown in FIG. 11 is known.
The bandgap reference circuit shown in FIG. 11 includes transistors Q1 and Q2 composed of PNP transistors, an operational amplifier OP1, transistors M1 and M2 composed of P-type MOS transistors functioning as current sources, resistors R1, R2, and R3. It consists of
トランジスタQ2のエミッタサイズは、トランジスタQ1のエミッタサイズのN倍(Nは正の整数、N>1)であり、トランジスタM1およびM2のトランジスタサイズは同一である。
そして、トランジスタM1と抵抗R3とトランジスタQ1とが直列に接続されて、電源VDDおよび接地間に接続され、同様に、トランジスタM2と抵抗R2と抵抗R1とトランジスタQ2とが直列に接続されて、電源VDDおよび接地間に接続されている。
The emitter size of the transistor Q2 is N times the emitter size of the transistor Q1 (N is a positive integer, N> 1), and the transistor sizes of the transistors M1 and M2 are the same.
The transistor M1, the resistor R3, and the transistor Q1 are connected in series and connected between the power supply VDD and the ground. Similarly, the transistor M2, the resistor R2, the resistor R1, and the transistor Q2 are connected in series, and the power supply Connected between VDD and ground.
オペアンプOP1は、抵抗R1とR2との接合点の電位とトランジスタQ1のエミッタの電位とに基づいてトランジスタM1およびM2のゲート電圧を制御し、これらトランジスタM1およびM2に流れる電流を制御するように動作する。
ここで、トランジスタM1に流れる電流をI2、トランジスタM2に流れる電流をI1とすると、トランジスタM1とM2とはトランジスタサイズが等しいため、I1=I2となる。
The operational amplifier OP1 controls the gate voltages of the transistors M1 and M2 based on the potential at the junction of the resistors R1 and R2 and the potential of the emitter of the transistor Q1, and operates so as to control the current flowing through the transistors M1 and M2. To do.
Here, if the current flowing through the transistor M1 is I2, and the current flowing through the transistor M2 is I1, the transistors M1 and M2 have the same transistor size, so I1 = I2.
電流I1とI2とが供給されたとき、トランジスタQ1のエミッタと抵抗R3との接続点であるノードN1の電圧VN1、及び抵抗R1とR2との接合点であるノードN2の電圧VN2はそれぞれ次式で表すことができる。
VN1=VBE(Q1) ……(1)
VN2=VBE(Q2)+R1×I1 ……(2)
ここで、VBE(Q1)はトランジスタQ1のベース−エミッタ間電圧、VBE(Q2)はトランジスタQ2のベース−エミッタ間電圧である。
When the currents I1 and I2 are supplied, the voltage VN1 at the node N1, which is a connection point between the emitter of the transistor Q1 and the resistor R3, and the voltage VN2 at the node N2, which is a junction point between the resistors R1 and R2, are respectively Can be expressed as
VN1 = VBE (Q1) (1)
VN2 = VBE (Q2) + R1 × I1 (2)
Here, VBE (Q1) is the base-emitter voltage of the transistor Q1, and VBE (Q2) is the base-emitter voltage of the transistor Q2.
オペアンプOP1は、ノードN1およびノードN2の電圧を同一にするように、トランジスタM1、M2のゲート電圧を制御し、つまり電流I1、I2を制御するため、最終的にVN1=VN2となる。
式(1)および式(2)から、電流I1について解くと、I1は次式(3)で表すことができる。
I1=(VBE(Q1)−VBE(Q2))/R1 ……(3)
The operational amplifier OP1 controls the gate voltages of the transistors M1 and M2 so that the voltages at the nodes N1 and N2 are the same, that is, controls the currents I1 and I2, so that VN1 = VN2 is finally obtained.
From equation (1) and equation (2), when solving for current I1, I1 can be expressed by equation (3) below.
I1 = (VBE (Q1) −VBE (Q2)) / R1 (3)
図11からわかるように、抵抗R2にも、式(3)で表されるI1と同一の電流が流れるため、出力端子OUTの出力電圧Voutは、次式(4)で表すことができる。
Vout=VBE(Q2)+(R1+R2)×I1 ……(4)
ここでΔVBE=(VBE(Q1)−VBE(Q2))とおくと、式(3)および式(4)から、出力電圧Voutは次式(5)と表すことができる。
Vout=VBE(Q2)+ΔVBE×(1+R2/R1) ……(5)
As can be seen from FIG. 11, since the same current as I1 expressed by the equation (3) flows through the resistor R2, the output voltage Vout of the output terminal OUT can be expressed by the following equation (4).
Vout = VBE (Q2) + (R1 + R2) × I1 (4)
Here, if ΔVBE = (VBE (Q1) −VBE (Q2)), the output voltage Vout can be expressed by the following equation (5) from the equations (3) and (4).
Vout = VBE (Q2) + ΔVBE × (1 + R2 / R1) (5)
ベース電流を無視すれば、VBE(Q1)およびVBE(Q2)電圧は次式(6)および(7)で表すことができる。
VBE(Q1)=k×T/q×ln(I1/Is1) ……(6)
VBE(Q2)=k×T/q×ln(I2/Is2) ……(7)
ここで、式(6)および(7)中の、kはボルツマン定数、Tは絶対温度、qは電気素量、Is1、Is2はトランジスタQ1、Q2の飽和電流を表す。
If the base current is ignored, the VBE (Q1) and VBE (Q2) voltages can be expressed by the following equations (6) and (7).
VBE (Q1) = k × T / q × ln (I1 / Is1) (6)
VBE (Q2) = k × T / q × ln (I2 / Is2) (7)
In Equations (6) and (7), k is a Boltzmann constant, T is an absolute temperature, q is an elementary charge, and Is1 and Is2 are saturation currents of the transistors Q1 and Q2.
飽和電流はエミッタ面積に比例するので、Is1とIs2との関係は、次式(8)となる。
Is2=N×Is1 ……(8)
これら式(6)、式(7)、式(8)から、ΔVBEは次式(9)で表すことができる。
ΔVBE=VBE(Q1)−VBE(Q2)
=k×T/q×ln〔(I1/Is1)×(Is2/I2)〕
=k×T/q×ln(N) ……(9)
式(9)からわかるように、式(5)中のΔVBEは、正の傾きをもつ絶対温度に比例した電圧となる。
Since the saturation current is proportional to the emitter area, the relationship between Is1 and Is2 is expressed by the following equation (8).
Is2 = N × Is1 (8)
From these formulas (6), (7), and (8), ΔVBE can be expressed by the following formula (9).
ΔVBE = VBE (Q1) −VBE (Q2)
= K * T / q * ln [(I1 / Is1) * (Is2 / I2)]
= K * T / q * ln (N) (9)
As can be seen from Equation (9), ΔVBE in Equation (5) is a voltage proportional to absolute temperature having a positive slope.
また、式(5)中のVBE(Q2)は、次式(10)で表すことができる。
VBE(Q2)=Vg0−(Vg0−VBE(TR))/TR×T
−(γ−1)×(k×T/q)×ln(T/TR) ……(10)
ここで式(10)中の、Vg0は温度0〔K〕の時のシリコンのバンドギャップ、VBE(TR)は、室温におけるエミッタ−ベース間電圧、TRは室温、γはドーピングレベルによって決まる定数である。
式(10)において、第2項と第3項とが温度に依存し、温度に対して負の傾きを持つ特性となっている。
Moreover, VBE (Q2) in Formula (5) can be represented by following Formula (10).
VBE (Q2) = Vg0− (Vg0−VBE (TR)) / TR × T
-(Γ-1) × (k × T / q) × ln (T / TR) (10)
In the equation (10), Vg0 is a silicon band gap at a temperature of 0 [K], VBE (TR) is an emitter-base voltage at room temperature, TR is room temperature, and γ is a constant determined by a doping level. is there.
In Expression (10), the second and third terms depend on the temperature, and have a negative slope with respect to the temperature.
図11に示した、従来のバンドギャップリファレンス回路では、出力電圧Voutは、前記式(5)に示したように、式(10)で示されたトランジスタQ2のベース−エミッタ間電圧VBE(Q2)と、式(9)で示された電圧ΔVBEを(1+R2/R1)倍した電圧の和として発生される。
したがって、抵抗R2とR1との比を適切に選択することにより、ΔVBEの正の温度特性を用いて、トランジスタQ2のベース−エミッタ間電圧VBE(Q2)の負の温度特性を打ち消すことで1次の温度補償を行うようになっている。
In the conventional bandgap reference circuit shown in FIG. 11, the output voltage Vout is the base-emitter voltage VBE (Q2) of the transistor Q2 shown in the equation (10) as shown in the equation (5). And the sum of voltages obtained by multiplying the voltage ΔVBE shown in the equation (9) by (1 + R2 / R1).
Therefore, by appropriately selecting the ratio between the resistors R2 and R1, the primary temperature characteristic is canceled by canceling the negative temperature characteristic of the base-emitter voltage VBE (Q2) of the transistor Q2 using the positive temperature characteristic of ΔVBE. Temperature compensation.
また、このように、1次の温度補償を行うバンドギャップリファレンス回路の他に、例えば2次の温度特性を持つ電流によりバンドギャップ電圧の2次成分を打ち消すことで、2次の温度補償を行うようにしたバンドギャップリファレンス回路も提案されている(例えば、特許文献2参照)。 In addition to the bandgap reference circuit that performs the primary temperature compensation, the secondary temperature compensation is performed by canceling the secondary component of the bandgap voltage using a current having a secondary temperature characteristic, for example. A bandgap reference circuit configured as described above has also been proposed (see, for example, Patent Document 2).
しかしながら、上述の図11に示すように、ΔVBEの正の温度特性を用いて、トランジスタQ2のベース−エミッタ間電圧VBE(Q2)の温度補償を行う方法にあっては、前記(10)式中の第3項は、ΔVBEによる1次の温度補償ではキャンセルできない高次の温度特性を有する。そのため、抵抗R2とR1との比R2/R1として最適な値を選択したとしても、数mV程度の温度ドリフトが残ってしまい、高精度のリファレンス電圧を実現することができない。 However, as shown in FIG. 11 described above, in the method of performing temperature compensation of the base-emitter voltage VBE (Q2) of the transistor Q2 using the positive temperature characteristic of ΔVBE, The third term has a high-order temperature characteristic that cannot be canceled by the first-order temperature compensation by ΔVBE. Therefore, even if an optimum value is selected as the ratio R2 / R1 between the resistors R2 and R1, a temperature drift of about several mV remains, and a highly accurate reference voltage cannot be realized.
また、上述の2次の温度補償を行うようにしたバンドギャップリファレンス回路を用いた場合、バンドギャップ電圧の2次成分を打ち消すことはできるが、3次以上の高次成分の電圧エラー、すなわち温度ドリフトが残り、高精度なリファレンス電圧を実現することができない。
そのため、高次成分の温度補償を行うことの可能なバンドギャップリファレンス回路が望まれていた。
そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、温度に対してより高精度なリファレンス電圧を実現することの可能なバンドギャップリファレンス回路を提供することを目的としている。
Further, when the band gap reference circuit configured to perform the second-order temperature compensation described above is used, the second-order component of the band-gap voltage can be canceled, but the voltage error of the third-order or higher-order component, that is, the temperature Drift remains and a highly accurate reference voltage cannot be realized.
Therefore, a band gap reference circuit capable of performing temperature compensation of higher order components has been desired.
Therefore, the present invention has been made paying attention to the above-mentioned conventional unsolved problems, and an object thereof is to provide a band gap reference circuit capable of realizing a reference voltage with higher accuracy with respect to temperature. It is said.
本発明の請求項1にかかるバンドギャップリファレンス回路は、温度特性を持つ被補償信号を生成する被補償信号発生部と、前記被補償信号が持つ前記温度特性のうち1次からn次(nは3以上の整数)までの温度特性を打ち消すように補償するn次温度補償部と、を備え、前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成する各次数成分毎に個別の温度補償信号生成部を有し、前記各温度補償信号生成部が生成した前記n次までの各温度補償信号の総和を前記被補償信号に重畳することを特徴としている。 A bandgap reference circuit according to a first aspect of the present invention includes a compensated signal generator that generates a compensated signal having temperature characteristics, and a first to n-th order (where n is the temperature characteristic of the compensated signal). An n-order temperature compensation unit that compensates so as to cancel the temperature characteristic up to an integer of 3 or more), and the compensated signal after the temperature characteristic is compensated by the n-order temperature compensation unit as a band gap reference signal An output bandgap reference circuit, wherein the n-th order temperature compensation unit has a temperature characteristic for canceling a signal component having a temperature characteristic in each order up to the n-th order included in the compensated signal. It has a separate temperature compensation signal generating unit for each order component that generates a compensation signal, wherein a sum of the respective temperature compensation signal of the n th order that the temperature compensation signal generator has generated It is characterized in that superimposed on the compensation signal.
請求項2にかかるバンドギャップリファレンス回路は、温度特性を持つ被補償信号を生成する被補償信号発生部と、前記被補償信号が持つ前記温度特性のうち1次からn次(nは3以上の整数)までの温度特性を補償するn次温度補償部と、を備え、前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成し、前記n次までの各温度補償信号の総和を前記被補償信号に重畳するようになっており、前記被補償信号は温度特性を持つ被補償電圧信号であって、前記n次の温度補償信号は、前記被補償電圧信号に含まれる、前記n次の温度特性を持つ電圧信号成分を打ち消す温度特性を持つn次の温度補償電圧信号であることを特徴としている。
請求項3にかかるバンドギャップリファレンス回路は、請求項1にかかるバンドギャップリファレンス回路において、前記被補償信号は温度特性を持つ被補償電流信号であって、前記n次の温度補償信号は、前記被補償電流信号に含まれる、前記n次の温度特性を持つ電流信号成分を打ち消す温度特性を持つn次の温度補償電流信号であることを特徴としている。
A bandgap reference circuit according to a second aspect includes a compensated signal generator for generating a compensated signal having temperature characteristics, and a first to nth order (n is 3 or more) of the temperature characteristics of the compensated signal. A band gap reference circuit that outputs the compensated signal after the temperature characteristic is compensated by the n-th order temperature compensation unit as a band gap reference signal. The n-th order temperature compensation unit generates each temperature compensation signal having a temperature characteristic for canceling a signal component having a temperature characteristic in each order up to the n-th order included in the compensated signal, the has become the sum of the temperature compensation signal of n th order to be superimposed on the object to be compensated signal, the object compensation signal is a the compensated voltage signal having a temperature characteristic, of the order n Degrees compensation signal is characterized in that said included in the compensated voltage signal, a n-order temperature compensation voltage signal having a temperature characteristic that cancels the voltage signal component having said n-order temperature characteristic.
A bandgap reference circuit according to a third aspect is the bandgap reference circuit according to the first aspect, wherein the compensated signal is a compensated current signal having temperature characteristics, and the nth-order temperature compensated signal is the compensated current signal. It is an n-th order temperature compensation current signal having a temperature characteristic that cancels out the current signal component having the n-th order temperature characteristic contained in the compensation current signal.
請求項4にかかるバンドギャップリファレンス回路は、温度特性を持つ被補償信号を生成する被補償信号発生部と、前記被補償信号が持つ前記温度特性のうち1次からn次(nは3以上の整数)までの温度特性を補償するn次温度補償部と、を備え、前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成し、前記n次までの各温度補償信号の総和を前記被補償信号に重畳するようになっており、前記被補償信号は温度特性を持つ被補償電流信号であって、前記n次の温度補償信号は、前記被補償電流信号に含まれる、前記n次の温度特性を持つ電流信号成分を打ち消す温度特性を持つn次の温度補償電流信号であり、前記n次温度補償部は、前記n次の温度補償電流信号を電圧信号に変換する電流−電圧変換部を備えることを特徴としている。
請求項5にかかるバンドギャップリファレンス回路は、前記電流−電圧変換部は抵抗であることを特徴としている。
請求項6にかかるバンドギャップリファレンス回路は、前記抵抗の抵抗値は可変に構成されていることを特徴としている。
請求項7にかかるバンドギャップリファレンス回路は、前記抵抗の抵抗値を記憶する記憶手段を備えることを特徴としている。
請求項8にかかるバンドギャップリファレンス回路は、前記n次温度補償部は、前記被補償信号に含まれる1次の温度特性を持つ信号成分を打ち消す温度特性を持つ1次補償信号を生成する1次の温度補償信号生成部を備えることを特徴としている。
A band gap reference circuit according to a fourth aspect includes a compensated signal generation unit that generates a compensated signal having temperature characteristics, and a first to nth order (n is 3 or more) of the temperature characteristics of the compensated signal. A band gap reference circuit that outputs the compensated signal after the temperature characteristic is compensated by the n-th order temperature compensation unit as a band gap reference signal. The n-th order temperature compensation unit generates each temperature compensation signal having a temperature characteristic for canceling a signal component having a temperature characteristic in each order up to the n-th order included in the compensated signal, The sum of the temperature compensation signals up to the nth order is superimposed on the compensated signal, and the compensated signal is a compensated current signal having temperature characteristics, and the nth order Degrees compensation signal, the contained in a compensation current signal, an n-th temperature compensating current signal having a temperature characteristic that cancels the current signal component having said n-order temperature characteristic, the n-th temperature compensating section, the A current-voltage conversion unit that converts an nth-order temperature compensation current signal into a voltage signal is provided.
The band gap reference circuit according to claim 5 is characterized in that the current-voltage conversion unit is a resistor.
The band gap reference circuit according to claim 6 is characterized in that the resistance value of the resistor is configured to be variable.
According to a seventh aspect of the present invention, there is provided a bandgap reference circuit comprising storage means for storing a resistance value of the resistor.
The band gap reference circuit according to
請求項9にかかるバンドギャップリファレンス回路は、温度特性を持つ被補償信号を生成する被補償信号発生部と、前記被補償信号が持つ前記温度特性のうち1次からn次(nは3以上の整数)までの温度特性を補償するn次温度補償部と、を備え、前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成し、前記n次までの各温度補償信号の総和を前記被補償信号に重畳するようになっており、前記n次温度補償部は、前記被補償信号に含まれる1次の温度特性を持つ信号成分を打ち消す温度特性を持つ1次補償信号を生成する1次の温度補償信号生成部を備え、前記1次の温度補償信号生成部は、電源電圧間に並列に接続された特性の異なる一対のバイポーラトランジスタを備え、前記一対のバイポーラトランジスタのベース−エミッタ間電圧の差を利用して前記1次補償信号を生成することを特徴としている。
請求項10にかかるバンドギャップリファレンス回路は、前記被補償信号発生部は、前記一対のバイポーラトランジスタのうちの一方のバイポーラトランジスタのベース−エミッタ間電圧を、前記被補償信号として用いることを特徴としている。
A bandgap reference circuit according to a ninth aspect includes a compensated signal generator that generates a compensated signal having temperature characteristics, and a first to n-th order (n is 3 or more) of the temperature characteristics of the compensated signal. A band gap reference circuit that outputs the compensated signal after the temperature characteristic is compensated by the n-th order temperature compensation unit as a band gap reference signal. The n-th order temperature compensation unit generates each temperature compensation signal having a temperature characteristic for canceling a signal component having a temperature characteristic in each order up to the n-th order included in the compensated signal, The sum of the temperature compensation signals up to the nth order is superimposed on the compensated signal, and the nth order temperature compensation unit has a first-order temperature characteristic included in the compensated signal. Comprising a first order temperature compensation signal generator for generating a primary compensation signal having a temperature characteristic of canceling a signal component, the first order temperature compensation signal generator, different connection properties in parallel between the power supply voltage pair The primary compensation signal is generated using the difference between the base-emitter voltages of the pair of bipolar transistors.
The band gap reference circuit according to
本発明によれば、n次温度補償部により温度補償信号を被補償信号に重畳し、この温度補償信号は、被補償信号が持つ温度特性のうちのn次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性の総和であるため、被補償信号に対してn次までの温度補償を行うことができる。したがって、温度に対してより高精度なリファレンス電圧を実現することの可能なバンドギャップリファレンス回路を実現することができる。 According to the present invention, the temperature compensation signal is superimposed on the compensated signal by the nth order temperature compensation unit, and this temperature compensation signal has the temperature characteristics in the respective orders up to the nth order among the temperature characteristics of the compensated signal. Since this is the sum of the temperature characteristics for canceling the signal components, temperature compensation up to the nth order can be performed on the compensated signal. Therefore, it is possible to realize a bandgap reference circuit capable of realizing a reference voltage with higher accuracy with respect to temperature.
以下、図面を参照して本発明の実施の形態を説明する。
図1は、本発明のバンドギャップリファレンス回路の一例を示す構成図である。
図1におけるバンドギャップリファレンス回路1は、定電流I1を発生する定電流源101と、当該定電流源101に接続されたPNP型トランジスタからなるトランジスタQ101と、加算回路102と、絶対温度に比例するVT電圧を発生するVT発生回路103と、VT発生回路103で発生されたVT電圧をM倍する乗算器104と、N次の温度補償を行うためのN次温度補償信号を発生するN次温度補償信号発生回路105と、を備える。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a configuration diagram showing an example of a bandgap reference circuit of the present invention.
The band gap reference circuit 1 in FIG. 1 is proportional to an absolute temperature, a constant
トランジスタQ101は、ベース−コレクタ間が短絡されるようにダイオード接続されたトランジスタであって、トランジスタQ101のエミッタが定電流源101に接続され、コレクタは接地されている。定電流源101とトランジスタQ101のエミッタとの接続点の電圧がトランジスタQ101のベース−エミッタ間電圧VBEとして加算回路2に入力される。
The transistor Q101 is a diode-connected transistor so that the base and collector are short-circuited. The emitter of the transistor Q101 is connected to the constant
VT発生回路103は、VT(VT=k×T/q)電圧を発生する。なお、kはボルツマン定数、Tは絶対温度、qは電気素量である。
そして、トランジスタQ101のベース−エミッタ間電圧VBEと、乗算器104からのM×VT電圧と、N次温度補償信号発生回路105からの高次温度補償電圧Vcompとが加算回路102に入力され、これら電圧の和が出力電圧すなわち基準電圧Vout(=VBE+M×VT+Vcomp)として出力される。
The
The base-emitter voltage VBE of the transistor Q101, the M × VT voltage from the
つまり、前述の従来のバンドギャップリファレンス回路(図11)では、ダイオード接続されたトランジスタQ2のVBE電圧を用いた、温度に対して負の傾きを持つ電圧に、絶対温度に比例するVT(VT=k×T/q)電圧を加えることで、温度ドリフトを軽減していたが、この図1に示すバンドギャップリファレンス回路1では、これに加えて高次の温度係数を持つ温度補償信号発生回路(N次温度補償信号発生回路105)を有し、高次温度補償電圧Vcompをさらに加えることにより、さらに温度ドリフトを低減させるようにしている。 That is, in the above-described conventional band gap reference circuit (FIG. 11), VT (VT = VT = proportional to absolute temperature) using a VBE voltage of diode-connected transistor Q2 and having a negative slope with respect to temperature. k × T / q) voltage is applied to reduce the temperature drift. However, in the band gap reference circuit 1 shown in FIG. 1, in addition to this, a temperature compensation signal generation circuit having a higher-order temperature coefficient ( An Nth-order temperature compensation signal generation circuit 105) is provided, and a temperature drift is further reduced by further adding a higher-order temperature compensation voltage Vcomp.
図2は、図1のバンドギャップリファレンス回路1の具体的な構成を示す回路図である。
図2に示すように、このバンドギャップリファレンス回路1は、図11に示す従来のバンドギャップリファレンス回路と同様に、PNP型トランジスタからなるトランジスタQ1およびQ2と、オペアンプOP1と、電流源として機能するP型MOSトランジスタからなるトランジスタM1およびM2と、を備えるとともに、さらに、抵抗R1、R2A、R2B、R3と、温度補償電流発生回路10とを備えている。抵抗R2AおよびR2Bは抵抗値可変に構成されている。
FIG. 2 is a circuit diagram showing a specific configuration of the bandgap reference circuit 1 of FIG.
As shown in FIG. 2, the bandgap reference circuit 1 is similar to the conventional bandgap reference circuit shown in FIG. 11 in that transistors Q1 and Q2 made of PNP transistors, an operational amplifier OP1, and a P functioning as a current source. In addition to transistors M1 and M2 formed of type MOS transistors, resistors R1, R2A, R2B, and R3 and a temperature compensation
トランジスタQ2のエミッタサイズは、トランジスタQ1のエミッタサイズのN倍(Nは正の整数、N>1)であり、トランジスタM1およびM2のトランジスタサイズは同一である。これらトランジスタQ1およびQ2はそれぞれベース−コレクタ間が短絡するようにダイオード接続される。
そして、トランジスタM1のソースが電源電圧VDDに接続され、ドレインは抵抗R3を介してトランジスタQ1のエミッタに接続され、コレクタは接地される。同様に、トランジスタM2のソースが電源電圧VDDに接続されトランジスタM2のドレインは抵抗R2B、R2A、R1を介してトランジスタQ2のエミッタに接続されトランジスタQ2のコレクタは接地される。
The emitter size of the transistor Q2 is N times the emitter size of the transistor Q1 (N is a positive integer, N> 1), and the transistor sizes of the transistors M1 and M2 are the same. These transistors Q1 and Q2 are diode-connected so that the base and collector are short-circuited.
The source of the transistor M1 is connected to the power supply voltage VDD, the drain is connected to the emitter of the transistor Q1 via the resistor R3, and the collector is grounded. Similarly, the source of the transistor M2 is connected to the power supply voltage VDD, the drain of the transistor M2 is connected to the emitter of the transistor Q2 via resistors R2B, R2A, and R1, and the collector of the transistor Q2 is grounded.
抵抗R3とトランジスタQ1のエミッタとの接続点であるノードN1の電圧VN1がオペアンプOP1の反転入力端子に入力され、抵抗R2AとR1との接合点であるノードN2の電圧VN2がオペアンプOP1の非反転入力端子に入力される。オペアンプOP1は、ノードN1の電圧VN1とノードN2の電圧VN2とを同一にするようにトランジスタM1およびM2のゲート電圧を制御して、トランジスタM2に流れる電流I1′およびトランジスタM1に流れる電流I2′を制御する。
温度補償電流発生回路10は、抵抗R2AおよびR2Bの接合点であるノードN3に接続される。また、トランジスタM2と抵抗R2Bの接続点の電圧が出力電圧Voutとして、出力端子OUTから出力されるようになっている。
The voltage VN1 at the node N1, which is the connection point between the resistor R3 and the emitter of the transistor Q1, is input to the inverting input terminal of the operational amplifier OP1, and the voltage VN2 at the node N2, which is the junction point between the resistors R2A and R1, is non-inverted from the operational amplifier OP1. Input to the input terminal. The operational amplifier OP1 controls the gate voltages of the transistors M1 and M2 so that the voltage VN1 of the node N1 and the voltage VN2 of the node N2 are the same, and generates a current I1 ′ flowing through the transistor M2 and a current I2 ′ flowing through the transistor M1. Control.
The temperature compensated
ここで、ノードN1での電流変化に対する電圧変化は、ノードN2での電流変化に対する電圧変化に対して十分小さい。上述のように、オペアンプOP1は、ノードN1のVN1電圧とノードN2のVN2電圧とが同一となるようにトランジスタM1、M2に流れる電流を制御するため、ノードN3において温度補償電流発生回路10により温度補償電流Icompが引かれた場合、抵抗R1に流れる電流を変化させないようにトランジスタM1およびM2に流れる電流が制御されることになる。そのため、トランジスタM1に流れる電流I2′およびトランジスタM2に流れる電流I1′は、次式(11)で表すことができる。
I1′=I2′=I1+Icomp=I2+Icomp ……(11)
なお、式(11)中のI1、I2は、前記図11に示す温度補償電流発生回路10が接続されていないときに、トランジスタM1、M2を流れる電流である。
Here, the voltage change with respect to the current change at the node N1 is sufficiently small with respect to the voltage change with respect to the current change at the node N2. As described above, the operational amplifier OP1 controls the current flowing through the transistors M1 and M2 so that the VN1 voltage at the node N1 and the VN2 voltage at the node N2 are the same. When the compensation current Icomp is drawn, the current flowing through the transistors M1 and M2 is controlled so as not to change the current flowing through the resistor R1. Therefore, the current I2 ′ flowing through the transistor M1 and the current I1 ′ flowing through the transistor M2 can be expressed by the following equation (11).
I1 ′ = I2 ′ = I1 + Icomp = I2 + Icomp (11)
In the equation (11), I1 and I2 are currents flowing through the transistors M1 and M2 when the temperature compensation
式(11)から、出力端子OUTに発生される出力電圧Voutは、次式(12)で表すことができる。
Vout
=VBE(Q2)+I1×R1+I1×R2A+(I1+Icomp)×R2B
=VBE(Q2)+I1×(R1+R2A+R2B)+Icomp×R2B
……(12)
ここで、R2A+R2B=R2とすると、式(12)における第1項と第2項との和は、前記式(4)と同一であり、すなわち、前記従来の図11に示すバンドギャップリファレンス回路の出力電圧Voutと同一である。
From Expression (11), the output voltage Vout generated at the output terminal OUT can be expressed by the following Expression (12).
Vout
= VBE (Q2) + I1 * R1 + I1 * R2A + (I1 + Icomp) * R2B
= VBE (Q2) + I1 × (R1 + R2A + R2B) + Icomp × R2B
(12)
Here, assuming that R2A + R2B = R2, the sum of the first term and the second term in the equation (12) is the same as that in the equation (4), that is, the conventional bandgap reference circuit shown in FIG. It is the same as the output voltage Vout.
式(12)においてその第3項が、出力電圧Voutにおいて新しく付加された高次温度補償電圧Vcompとなっている。
温度補償電流発生回路10により引かれる温度補償電流Icompと、高次温度補償電圧Vcompとの関係は、2次の温度補償の場合、例えば図3のようになる。すなわち、式(12)の第3項に示したように、Vcomp=Icomp×R2Bとなる。
In the expression (12), the third term is a high-order temperature compensation voltage Vcomp newly added to the output voltage Vout.
The relationship between the temperature compensation current Icomp drawn by the temperature compensation
なお、図3において(a)は絶対温度Tと温度補償電流Icompとの対応を表したものであって、横軸が絶対温度T、縦軸が温度補償電流Icompである。図3において(b)は絶対温度Tと高次温度補償電圧Vcompとの対応を表したものであって、横軸が絶対温度T、縦軸が高次温度補償電圧Vcompである。
図4は、式(12)における第3項に示した温度補償電圧“Icomp×R2B”が、温度に関して3次関数の特性を持つ場合の温度補償後の出力電圧Voutの温度ドリフト量の計算値を表したものである。
3A shows the correspondence between the absolute temperature T and the temperature compensation current Icomp, where the horizontal axis represents the absolute temperature T and the vertical axis represents the temperature compensation current Icomp. 3B shows the correspondence between the absolute temperature T and the higher-order temperature compensation voltage Vcomp, where the horizontal axis represents the absolute temperature T and the vertical axis represents the higher-order temperature compensation voltage Vcomp.
FIG. 4 shows the calculated value of the temperature drift amount of the output voltage Vout after temperature compensation when the temperature compensation voltage “Icomp × R2B” shown in the third term in the equation (12) has the characteristic of a cubic function with respect to the temperature. It represents.
この温度ドリフト量の計算は、以下のように行った。すなわち、前記従来の図11に示すバンドギャップリファレンス回路において説明したように、図11においてトランジスタM2に流れる電流I1は、前記式(3)で示したように、ΔVBE(=VBE(Q1)−VBE(Q2))を抵抗R1で割った値として求められ、式(9)で示したように、ΔVBEは、絶対温度Tに比例するため、トランジスタM2に流れる電流I1は理論上温度に比例し、温度に関する1次関数で近似することができる。また、温度ドリフトの2次以上の成分は、式(12)の第1項に表されたVBE(Q2)に起因するものであるため、式(10)を用いて計算した。 Calculation of this temperature drift amount was performed as follows. That is, as described in the conventional bandgap reference circuit shown in FIG. 11, the current I1 flowing through the transistor M2 in FIG. 11 is ΔVBE (= VBE (Q1) −VBE as shown in the equation (3). (Q2)) divided by the resistance R1, and as shown in the equation (9), ΔVBE is proportional to the absolute temperature T. Therefore, the current I1 flowing through the transistor M2 is theoretically proportional to the temperature, It can be approximated by a linear function related to temperature. Moreover, since the second or higher order component of the temperature drift is caused by VBE (Q2) expressed in the first term of Expression (12), it was calculated using Expression (10).
なお、図4において、(a)は温度補償が無い時のVBE(Q2)がもつ温度ドリフト量を表す。(b)は温度補償後のVBE(Q2)に起因する温度ドリフト量を示したものであり、1次補償後、2次補償後、3次補償後の温度ドリフト量を示す。(c)は図4(b)の2次補償後の温度ドリフト量を拡大表示したもの、(d)は図4(b)の3次補償後の温度ドリフト量を拡大表示したものである。なお、各図4(a)〜(d)において横軸は温度〔℃〕を表す。縦軸は温度ドリフト量を示し、その単位は、図4(a)は電圧〔V〕であり、図4(b)〜(d)は電圧〔μV〕である。 In FIG. 4, (a) represents the temperature drift amount of VBE (Q2) when there is no temperature compensation. (B) shows the temperature drift amount resulting from VBE (Q2) after temperature compensation, and shows the temperature drift amount after primary compensation, after secondary compensation, and after tertiary compensation. FIG. 4C is an enlarged view of the temperature drift amount after the secondary compensation in FIG. 4B, and FIG. 4D is an enlarged view of the temperature drift amount after the third compensation in FIG. 4A to 4D, the horizontal axis represents temperature [° C.]. The vertical axis indicates the amount of temperature drift, and the unit is voltage [V] in FIG. 4A and voltage [μV] in FIGS. 4B to 4D.
図4に示すように、VBE(Q2)電圧は、温度補償されないときには、図4(a)に示すように、−40〔℃〕から90〔℃〕で、300〔mV〕程度の温度ドリフトをもっている。1次の温度補償を実施することにより、図4(b)に示すように、1200〔μV〕程度の温度ドリフトに抑制することができる。2次の温度補償を実施することにより図4(c)に示すように、50〔μV〕以下の温度ドリフトを達成することができる。さらに、3次補償を実施することにより、図4(d)に示すように、10〔μV〕以下の温度ドリフトを達成することができる。したがって、3次補償まで実施すれば、計算上、10ppm以下の温度ドリフト量にすることが可能である。 As shown in FIG. 4, when temperature compensation is not performed, the VBE (Q2) voltage has a temperature drift of about 300 [mV] from −40 ° C. to 90 ° C. as shown in FIG. 4A. Yes. By performing the primary temperature compensation, the temperature drift can be suppressed to about 1200 [μV] as shown in FIG. By performing the second-order temperature compensation, a temperature drift of 50 [μV] or less can be achieved as shown in FIG. Further, by performing the third-order compensation, a temperature drift of 10 [μV] or less can be achieved as shown in FIG. Therefore, if the third-order compensation is performed, a temperature drift amount of 10 ppm or less can be calculated.
ここで、実際の回路では、抵抗値やトランジスタ特性のプロセスばらつきや、素子間のミスマッチなどによって温度特性は変動する。この変動を補正するため、図2中の抵抗R2A、R2Bは、抵抗値可変に構成され、調整後の抵抗値を記憶するようにしている。例えば、バンドギャップリファレンス回路1が実装されたIC内に、記憶手段として不揮発性メモリを実装しておき、調整後の抵抗R2A、R2Bの抵抗値を不揮発性メモリにより保持するようになっている。そして、以後、抵抗R2A、R2Bの抵抗値として、不揮発性メモリに格納された抵抗値を設定することによって、抵抗R2A、R2Bの調整を容易に行うようになっている。 Here, in an actual circuit, the temperature characteristics fluctuate due to process variations in resistance values and transistor characteristics, mismatch between elements, and the like. In order to correct this variation, the resistors R2A and R2B in FIG. 2 are configured to have variable resistance values and store the adjusted resistance values. For example, a non-volatile memory is mounted as storage means in an IC on which the bandgap reference circuit 1 is mounted, and the adjusted resistance values of the resistors R2A and R2B are held by the non-volatile memory. Thereafter, the resistance values stored in the nonvolatile memory are set as the resistance values of the resistors R2A and R2B, so that the resistors R2A and R2B can be easily adjusted.
図4は、以下のように数式上も証明出来る。
前記式(10)に示したVBE(Q2)の温度特性において、高次の温度特性を持つ第3項を変形すると下記のようになる。
−(γ−1)×(k×T/q)×ln(T/TR)
=−(γ−1)×(k×TR/q)×(T/TR)×ln(T/TR)
……(13)
実使用範囲である温度(−40〜100℃程度)では、前記式(13)は次のように展開できる。
FIG. 4 can be proved mathematically as follows.
In the temperature characteristic of VBE (Q2) shown in the equation (10), the third term having a higher-order temperature characteristic is modified as follows.
− (Γ−1) × (k × T / q) × ln (T / TR)
= − (Γ−1) × (k × TR / q) × (T / TR) × ln (T / TR)
(13)
At a temperature (about −40 to 100 ° C.) that is an actual use range, the formula (13) can be developed as follows.
上記のように、高次成分をもつ(T/TR)×ln(T/TR)は、温度Tのべき乗で展開できる。例えば、γ=3、k×TR/q=26mVを用いて計算すると、図5のようになり、高精度リファレンス電圧の生成には、3次以上の温度補正が必要であることが明らかである。なお、図5において、横軸は温度〔℃〕、縦軸は温度ドリフト量〔μV〕を表す。 As described above, (T / TR) × ln (T / TR) having higher-order components can be developed as a power of temperature T. For example, when calculation is performed using γ = 3 and k × TR / q = 26 mV, it is as shown in FIG. 5 and it is clear that third-order or higher temperature correction is necessary to generate a high-precision reference voltage. . In FIG. 5, the horizontal axis represents temperature [° C.], and the vertical axis represents temperature drift [μV].
次に、温度補償電流発生回路10の具体的な回路を説明する。
図6は、温度に対して2次関数の特性を持つ温度補償電流発生回路の一例を示したものであり、10aは温度補償電流Icompを引き抜く場合、10a′は温度補償電流Icompを加える場合の回路である。なお、温度補償電流発生回路10aは、温度補償対象となる二次の温度特性に応じて、温度補償対象の二次の温度補償を行うことができる方の温度補償電流発生回路10a、または10a′を選択する。温度補償対象の二次の温度特性は設計時に認識することができる。
Next, a specific circuit of the temperature compensation
FIG. 6 shows an example of a temperature compensation current generating circuit having a quadratic function characteristic with respect to temperature. 10a is a case where the temperature compensation current Icomp is pulled out, 10a ′ is a case where the temperature compensation current Icomp is added. Circuit. Note that the temperature compensation
この温度補償電流発生回路10aは、NPN型トランジスタからなるトランジスタBIP1〜BIP4と、温度に対して比例する電流Iptatを発生する電流源12と、温度に関係なく一定の電流Icを発生する定電流源13と、オペアンプOP11と、電流源として動作するP型MOSトランジスタからなるトランジスタMP1およびMP2とから構成される。
This temperature compensation
トランジスタBIP1〜BIP4は、同一特性を有し且つベース−コレクタ間が短絡するようにダイオード接続され、トランジスタBIP1のコレクタとトランジスタBIP2のエミッタとが接続され、トランジスタBIP2のコレクタは電流源12を介して電源電圧VDDに接続され、トランジスタBIP1のエミッタは接地される。同様に、トランジスタBIP3のコレクタとトランジスタBIP4のエミッタとが接続され、トランジスタBIP4のコレクタは定電流源13を介して電源電圧VDDに接続され、トランジスタBIP3のエミッタは接地される。
The transistors BIP1 to BIP4 have the same characteristics and are diode-connected so that the base and collector are short-circuited, the collector of the transistor BIP1 and the emitter of the transistor BIP2 are connected, and the collector of the transistor BIP2 is connected via the
また、トランジスタMP1は、電源電圧VDDと、トランジスタBIP3およびトランジスタBIP4の接続点との間に接続され、トランジスタMP2のソースは電源電圧VDDに接続される。トランジスタMP2のドレインは、ミラー回路を構成する一対のトランジスタに接続される。このミラー回路は、N型MOSトランジスタからなるトランジスタMN1とトランジスタMN2とで構成され、トランジスタMN1のドレイン電圧がトランジスタMN1およびMN2のゲートに供給される。そして、トランジスタMP2のドレインとミラー回路を構成するトランジスタMN1のドレインとが接続され、これらトランジスタMN1およびMN2のソースは接地される。そして、トランジスタMN2のドレインが、図2のノードN3に接続される。 The transistor MP1 is connected between the power supply voltage VDD and the connection point of the transistors BIP3 and BIP4, and the source of the transistor MP2 is connected to the power supply voltage VDD. The drain of the transistor MP2 is connected to a pair of transistors constituting a mirror circuit. This mirror circuit is composed of a transistor MN1 and a transistor MN2 made of N-type MOS transistors, and the drain voltage of the transistor MN1 is supplied to the gates of the transistors MN1 and MN2. The drain of the transistor MP2 and the drain of the transistor MN1 constituting the mirror circuit are connected, and the sources of these transistors MN1 and MN2 are grounded. The drain of the transistor MN2 is connected to the node N3 in FIG.
つまり、トランジスタMP1を流れる電流が温度補償電流Icomp11となり、トランジスタMN1およびMN2からなるミラー回路により、トランジスタMP2を流れる温度補償電流Icomp11相当のドレイン電流がIoutとしてトランジスタMN2に流れ、温度補償電流Icomp11相当の電流が引き抜かれるようになっている。
そして、電流源12とトランジスタBIP2との接続点であるコレクタノードNINのノード電圧VninがオペアンプOP11の反転入力端子に入力され、定電流源13とトランジスタBIP4との接続点であるコレクタノードPINのノード電圧Vpinがオペアンプ11の非反転入力端子に入力される。オペアンプ11の出力側は、トランジスタMP1およびMP2のゲートに接続される。
That is, the current flowing through the transistor MP1 becomes the temperature compensation current Icomp11, and the drain current corresponding to the temperature compensation current Icomp11 flowing through the transistor MP2 flows through the transistor MN2 as Iout by the mirror circuit composed of the transistors MN1 and MN2, and the current corresponding to the temperature compensation current Icomp11. The current is drawn.
The node voltage Vnin of the collector node NIN, which is a connection point between the
オペアンプOP11は、トランジスタBIP2のコレクタノードNINのノード電圧VninとトランジスタBIP4のコレクタノードPINのノード電圧Vpinとを同一とするようにトランジスタMP1に流れる電流Icomp11を調整するように動作する。
一方、温度補償電流を重畳するための温度補償電流発生回路10a′は、図6(b)に示すように、図6(a)において、ミラー回路を構成するトランジスタMN1およびMN2を除去した構成を有し、トランジスタMP2を流れる温度補償電流Icomp11相当の電流がIoutとしてノードN3に加えられるようになっている。
The operational amplifier OP11 operates to adjust the current Icomp11 flowing through the transistor MP1 so that the node voltage Vnin of the collector node NIN of the transistor BIP2 and the node voltage Vpin of the collector node PIN of the transistor BIP4 are the same.
On the other hand, the temperature compensation
ここで、コレクタノードNINのノード電圧Vninは次式(15)で表される。
Vnin=2×k×T/q×ln(Iptat/Is)
=k×T/q×ln(Iptat/Is)2 ……(15)
また、コレクタノードPINのノード電圧Vpinは次式(16)で表される。
Vpin=k×T/q×ln(Ic/Is)
+k×T/q×ln((Ic+Icomp11)/Is)
=k×T/q×ln〔Ic×(Ic+Icomp11)/Is2〕
……(16)
なお、式(15)、式(16)中のIsは、NPN型トランジスタからなるトランジスタBIP1〜BIP4の飽和電流である。
Here, the node voltage Vnin of the collector node NIN is expressed by the following equation (15).
Vnin = 2 × k × T / q × ln (Iptat / Is)
= K × T / q × ln (Iptat / Is) 2 (15)
The node voltage Vpin of the collector node PIN is expressed by the following equation (16).
Vpin = k × T / q × ln (Ic / Is)
+ K × T / q × ln ((Ic + Icomp11) / Is)
= K × T / q × ln [Ic × (Ic + Icomp11) / Is 2 ]
...... (16)
In the equations (15) and (16), Is is the saturation current of the transistors BIP1 to BIP4 made of NPN transistors.
これらノード電圧VninおよびVpinは、最終的にはオペアンプOP11によって、Vnin=Vpinとなるような状態に安定する。したがって、式(15)および式(16)から、Icomp11は、次式(17)で示される。
(Iptat/Is)2=Ic×(Ic+Icomp11)/Is2
Icomp11=(Iptat2/Ic)−Ic ……(17)
式(17)からわかるように、Icomp11は、Iptatの2乗に比例する。すなわち、前述のようにIptatは温度に比例する電流であるから、Icomp11は、温度の2乗に比例する電流となる。
つまり、2次関数の特性を持つ温度補償電流Icomp11を発生することができることを意味する。
These node voltages Vnin and Vpin are finally stabilized in a state where Vnin = Vpin by the operational amplifier OP11. Therefore, from the equations (15) and (16), Icomp11 is expressed by the following equation (17).
(Iptat / Is) 2 = Ic × (Ic + Icomp11) / Is 2
Icomp11 = (Iptat 2 / Ic) −Ic (17)
As can be seen from equation (17), Icomp11 is proportional to the square of Iptat. That is, since Iptat is a current proportional to temperature as described above, Icomp11 is a current proportional to the square of temperature.
That is, it means that the temperature compensation current Icomp11 having the characteristics of the quadratic function can be generated.
図7は、温度に対して3次関数の特性をもつ温度補償電流発生回路10bの一例を示したものである。
この温度補償電流発生回路1bは、所定電流を発生する定電流源21〜23と、NPN型トランジスタからなる3組の差動対H1〜H3と、差動対を構成する各NPN型トランジスタに接続される抵抗R11a〜13bと、電流源として動作するP型MOSトランジスタからなるトランジスタPAおよびPBと、これらトランジスタPAおよびPBのそれぞれとカレントミラー回路を構成するP型MOSトランジスタからなるトランジスタMPa、MPbと、カレントミラー回路を構成するN型MOSトランジスタからなるトランジスタ対MN21およびMN22とから構成される。
FIG. 7 shows an example of a temperature compensated
This temperature compensation current generating circuit 1b is connected to constant current sources 21 to 23 for generating a predetermined current, three sets of differential pairs H1 to H3 composed of NPN transistors, and each NPN transistor constituting the differential pair. Resistors R11a to 13b, transistors PA and PB composed of P-type MOS transistors operating as current sources, and transistors MPa and MPb composed of P-type MOS transistors constituting current mirror circuits with the transistors PA and PB, respectively. , And a transistor pair MN21 and MN22 made of an N-type MOS transistor constituting a current mirror circuit.
差動対H1は、NPN型トランジスタからなるトランジスタBIP21aおよびBIP21bで構成され、トランジスタBIP21aのエミッタは抵抗R11aおよび定電流源21を介して接地され、同様に、トランジスタBIP21bのエミッタは抵抗R11bおよび定電流源21を介して接地される。
差動対H2は、NPN型トランジスタからなるトランジスタBIP22aおよびBIP22bで構成され、トランジスタBIP22aのエミッタは抵抗R12aおよび定電流源22を介して接地され、同様に、トランジスタBIP22bのエミッタは抵抗R12bおよび定電流源22を介して接地される。
The differential pair H1 includes transistors BIP21a and BIP21b made of NPN transistors, and the emitter of the transistor BIP21a is grounded via the resistor R11a and the constant current source 21, and similarly, the emitter of the transistor BIP21b is the resistor R11b and the constant current. Grounded via source 21.
The differential pair H2 includes transistors BIP22a and BIP22b made of NPN transistors, and the emitter of the transistor BIP22a is grounded via the resistor R12a and the constant
差動対H3は、NPN型トランジスタからなるトランジスタBIP23aおよびBIP23bで構成され、トランジスタBIP23aのエミッタは抵抗R13aおよび定電流源23を介して接地され、同様に、トランジスタBIP23bのエミッタは抵抗R13bおよび定電流源23を介して接地される。これらトランジスタBIP21a〜BIP23bは同一特性を有する。
The differential pair H3 includes transistors BIP23a and BIP23b made of NPN transistors, and the emitter of the transistor BIP23a is grounded via the resistor R13a and the constant
各差動対H1〜H3を構成する一方のトランジスタBIP21a、BIP22a、BIP23aのコレクタは、共通してトランジスタPAのドレインに接続され、トランジスタPAのソースは電源電圧VDDに接続される。
各差動対H1〜H3を構成する他方のトランジスタBIP21b、BIP22b、BIP23bのコレクタは、共通してトランジスタPBのドレインに接続され、トランジスタPBのソースは電源電圧VDDに接続される。
The collectors of one of the transistors BIP21a, BIP22a, and BIP23a constituting each differential pair H1 to H3 are commonly connected to the drain of the transistor PA, and the source of the transistor PA is connected to the power supply voltage VDD.
The collectors of the other transistors BIP21b, BIP22b, BIP23b constituting each differential pair H1 to H3 are commonly connected to the drain of the transistor PB, and the source of the transistor PB is connected to the power supply voltage VDD.
トランジスタMPaとトランジスタMN22とは直列に接続され、トランジスタMPaのソースは電源電圧VDDに接続され、トランジスタMN22のソースは接地される。
同様に、トランジスタMPbとトランジスタMN21とは直列に接続され、トランジスタMPbのソースは電源電圧VDDに接続され、トランジスタMN21のソースは接地される。
The transistor MPa and the transistor MN22 are connected in series, the source of the transistor MPa is connected to the power supply voltage VDD, and the source of the transistor MN22 is grounded.
Similarly, the transistor MPb and the transistor MN21 are connected in series, the source of the transistor MPb is connected to the power supply voltage VDD, and the source of the transistor MN21 is grounded.
各差動対H1〜H3を構成する一方のトランジスタBIP21b、BIP22a、BIP23bのベースにはそれぞれ個別に一定電圧Vrefが入力され、他方のトランジスタBIP21a、BIP22b、BIP23aのベースには、温度に対して1次の温度特性を有する共通の電圧VTが入力される。
カレントミラー回路を構成するトランジスタPAおよびMPaのゲートには、トランジスタPAのドレイン電圧が入力される。カレントミラー回路を構成するトランジスタPBおよびMPbのゲートには、トランジスタPBのドレイン電圧が入力される。カレントミラー回路を構成するトランジスタMN21およびMN22のゲートには、トランジスタMN21のドレイン電圧が入力される。
A constant voltage Vref is individually input to the bases of one of the transistors BIP21b, BIP22a, and BIP23b constituting each differential pair H1 to H3, and the base of the other transistors BIP21a, BIP22b, and BIP23a is 1 to the temperature. A common voltage VT having the following temperature characteristics is input.
The drain voltage of the transistor PA is input to the gates of the transistors PA and MPa constituting the current mirror circuit. The drain voltage of the transistor PB is input to the gates of the transistors PB and MPb constituting the current mirror circuit. The drain voltage of the transistor MN21 is input to the gates of the transistors MN21 and MN22 constituting the current mirror circuit.
そして、トランジスタMPaおよびトランジスタMN22の接続点を流れる電流が温度補償電流Icomp21として出力または引き抜かれる。つまり、トランジスタPAを流れる電流IAと電流IBとの差の電流が、温度補償電流Icomp21として出力または引き抜かれる。
ここで、電圧VTと一定電圧VrefとがVT=Vrefであるとき、差動対H1〜H3を構成する各トランジスタに流れる電流は等しく、流れる電流は、定電流源21〜23を流れる電流量の半分となる。
Then, the current flowing through the connection point between the transistor MPa and the transistor MN22 is output or extracted as the temperature compensation current Icomp21. That is, the difference current between the current I A and the current I B flowing through the transistor PA is output or extracted as the temperature compensation current Icomp21.
Here, when the voltage VT and the constant voltage Vref are VT = Vref, the currents flowing through the transistors constituting the differential pairs H1 to H3 are equal, and the flowing current is the amount of current flowing through the constant current sources 21 to 23. It becomes half.
一方、一定電圧Vrefよりも電圧VTが十分に大きい場合、定電流源21〜23を流れる電流は全て電圧VTが入力されるトランジスタBIP21a、BIP22b、BIP23aを流れ、一定電圧Vrefが入力されるトランジスタBIP21b、BIP22a、BIP23bには電流は流れない。
逆に、一定電圧Vrefの方が電圧VTよりも十分に大きい場合、定電流源21〜23を流れる電流は全て一定電圧Vrefが入力されるトランジスタBIP21a、BIP22b、BIP23aを流れ、電圧VTが入力されるトランジスタBIP21b、BIP22a、BIP23bには電流は流れない。
On the other hand, when the voltage VT is sufficiently larger than the constant voltage Vref, all the currents flowing through the constant current sources 21 to 23 flow through the transistors BIP21a, BIP22b, and BIP23a to which the voltage VT is input, and the transistor BIP21b to which the constant voltage Vref is input. No current flows through the BIP 22a and the BIP 23b.
Conversely, when the constant voltage Vref is sufficiently larger than the voltage VT, all the currents flowing through the constant current sources 21 to 23 flow through the transistors BIP21a, BIP22b, and BIP23a to which the constant voltage Vref is input, and the voltage VT is input. No current flows through the transistors BIP21b, BIP22a, and BIP23b.
例えば、電圧VTが負の温度特性とし、図7に示すように、差動対H1のトランジスタBIP21bのベースに高温相当の一定電圧VrefHが入力され、差動対H2のトランジスタBIP22aのベースに常温相当の電圧VrefMが入力され、差動対H3のトランジスタBIP23bのベースに低温相当の一定電圧VrefLが入力されたとき、各トランジスタBIP21a〜BIP23bに流れる電流は図8に示すようになる。 For example, the voltage VT has a negative temperature characteristic, and as shown in FIG. 7, a constant voltage VrefH corresponding to a high temperature is input to the base of the transistor BIP21b of the differential pair H1, and the base of the transistor BIP22a of the differential pair H2 is equivalent to room temperature. When a constant voltage VrefL corresponding to a low temperature is input to the base of the transistor BIP23b of the differential pair H3, currents flowing through the transistors BIP21a to BIP23b are as shown in FIG.
図8において、(a)は差動対H1における各トランジスタのベースへの入力電圧VBと差動対H1の各トランジスタを流れる電流I1A、I1Bと、絶対温度Tとの関係を示したものである。同様に、(b)は差動対H2における各トランジスタのベースへの入力電圧VBと差動対H2の各トランジスタを流れる電流I2A、I2Bと、絶対温度Tとの関係を示したものである。同様に、(c)は差動対H3における各トランジスタのベースへの入力電圧VBと差動対H3の各トランジスタを流れる電流I3A、I3Bと、絶対温度Tとの関係を示したものである。 8A shows the relationship between the input voltage V B to the base of each transistor in the differential pair H1, the currents I 1A and I 1B flowing through the transistors in the differential pair H1, and the absolute temperature T. FIG. Is. Similarly, (b) shows the relationship between the input voltage V B to the base of each transistor in the differential pair H2, the currents I 2A and I 2B flowing through the transistors in the differential pair H2, and the absolute temperature T. It is. Similarly, (c) shows the relationship between the input voltage V B to the base of each transistor in the differential pair H3, the currents I 3A and I 3B flowing through each transistor of the differential pair H3, and the absolute temperature T. It is.
ここで、トランジスタPAおよびPBを流れる電流をそれぞれIA、IBとすると、これらIA、IBは次式(18)、式(19)で表すことができる。
IA=I1A+I2A+I3A ……(18)
IB=I1B+I2B+I3B ……(19)
したがって、図8の電流特性と、式(18)、式(19)とから、これらIA、IBは、図9に示す温度特性を有することがわかる。なお、図9(a)において、横軸は絶対温度Tを表し、縦軸はトランジスタPAを流れる電流IAを表す。図9(b)において、横軸は絶対温度Tを表し、縦軸はトランジスタPBを流れる電流IBを表す。
Here, assuming that the currents flowing through the transistors PA and PB are I A and I B , these I A and I B can be expressed by the following equations (18) and (19), respectively.
I A = I 1A + I 2A + I 3A (18)
I B = I 1B + I 2B + I 3B (19)
Therefore, from the current characteristics of FIG. 8 and the equations (18) and (19), it can be seen that these I A and I B have the temperature characteristics shown in FIG. In FIG. 9A, the horizontal axis represents the absolute temperature T, and the vertical axis represents the current I A flowing through the transistor PA. In FIG. 9 (b), the horizontal axis represents the absolute temperature T, and the vertical axis represents the current I B through transistor PB.
すなわち、図9に示すように、トランジスタPAおよびPBを流れる電流IA、IBは温度に対して3次関数の特性を持つ形状を示している。したがって、各差動対H1〜H3に入力される各一定電圧Vrefと抵抗R11a〜R13bの各抵抗値と、定電流源21〜23を流れる各電流量とを調整することによって、図4(b)、(c)に示した2次補償後の温度ドリフト量の温度特性を補償する電流を発生することができることになる。 That is, as shown in FIG. 9, the currents I A and I B flowing through the transistors PA and PB have a shape having a cubic function with respect to the temperature. Therefore, by adjusting each constant voltage Vref input to each differential pair H1 to H3, each resistance value of the resistors R11a to R13b, and each current amount flowing through the constant current sources 21 to 23, FIG. ), A current for compensating the temperature characteristic of the temperature drift amount after the secondary compensation shown in (c) can be generated.
したがって、図2において、温度補償電流発生回路10として、図6の2次関数の特性を持つ温度補償電流発生回路10aを用いれば、1次および2次までの温度ドリフト量の温度特性を補償するバンドギャップリファレンス回路を構成することができる。また、図2において、温度補償電流発生回路10として図6の2次関数の特性を持つ温度補償電流発生回路10aと図7の温度補償電流発生回路10bとを用いることによって、3次までの温度ドリフト量の温度特性を補償するバンドギャップリファレンス回路を構成することができる。
Therefore, in FIG. 2, if the temperature compensation
つまり、前述の図4に示すように、1次の温度補償後の出力電圧Voutの温度ドリフト量は、上に凸となる2次関数で表される特性を有する。また、図6の2次関数の特性を持つ温度補償電流発生回路10a、10a′で発生される温度補償電流Icomp11は、温度に対して2次関数の特性を持つ下に凸となる2次関数で表される特性を有する。このため、温度補償電流発生回路として10a′を用い、ノードN3から温度補償電流Icomp11を引き抜く。これによって、出力電圧Voutの2次の温度ドリフト量が、これとは逆の特性をもつ温度補償電流Icomp11により打ち消されることになって2次の温度補償を行うことができる。
That is, as shown in FIG. 4 described above, the temperature drift amount of the output voltage Vout after the primary temperature compensation has a characteristic represented by a quadratic function that is convex upward. Further, the temperature compensation current Icomp11 generated by the temperature compensation
また、前述の図4に示すように、2次の温度補償後の出力電圧Voutの温度ドリフト量は3次関数の特性を有する。また、図7の3次関数の特性を持つ温度補償電流発生回路10bで発生される温度補償電流Icomp21は、図9に示すような3次関数で表される特性を持つ。このため、温度補償電流Icomp21を図2のノードN3に作用させることによって、出力電圧Voutの温度ドリフト量の3次の温度補償を行うことができる。
Further, as shown in FIG. 4 described above, the temperature drift amount of the output voltage Vout after the second-order temperature compensation has a cubic function characteristic. Further, the temperature compensation current Icomp21 generated by the temperature compensation
したがって、これら温度補償電流発生回路10a、10bを並列に、ノードN3に接続することによって、1次、2次および3次までの温度特性を補償するバンドギャップリファレンス回路を構成することができる。
なお、次数の選択や各次数における温度補償電流のゲイン設定の個別調整は容易に実施することができる。
Therefore, by connecting these temperature compensation
In addition, selection of the order and individual adjustment of the gain setting of the temperature compensation current in each order can be easily performed.
すなわち、前記式(11)に示したように、温度補償電流発生回路10を付加した後にトランジスタM1、M2に流れる電流I1′は、I1′=I1+Icompであって、I1は1次温度補償電流であり、Icompは高次温度補償電流である。1次温度補償電流によってOUT端子に発生される電圧をVout1st、高次温度補償電流IcompによってOUT端子に発生される電圧をVoutcompとすると、これら電圧Vout1st、Voutcompはそれぞれ次式(20)、(21)で表すことができる。
Vout1st=I1×(R1+R2A+R2B) ……(20)
Voutcomp=Icomp×R2B ……(21)
したがって、式(21)から抵抗R2Bの抵抗値を変化させることにより、Voutcompを調整できることがわかる。
That is, as shown in the equation (11), the current I1 ′ flowing through the transistors M1 and M2 after adding the temperature compensation
Vout1st = I1 × (R1 + R2A + R2B) (20)
Voutcomp = Icomp × R2B (21)
Therefore, it can be seen from Equation (21) that Voutcomp can be adjusted by changing the resistance value of the resistor R2B.
このとき、“R2A+R2B”を一定に保つようにR2AおよびR2Bの抵抗値を調整し、Vout1stは変化しないように調整すればVoutcompのみを変化させることができる。
一方、Vout1stは、前記式(20)から、抵抗R2Aの抵抗値を変化させることにより調整できることがわかり、また、Voutcompを変化させることなくVout1stのみをさせることができることがわかる。
At this time, if the resistance values of R2A and R2B are adjusted so as to keep “R2A + R2B” constant, and Vout1st is adjusted so as not to change, only Voutcomp can be changed.
On the other hand, it can be seen from the equation (20) that Vout1st can be adjusted by changing the resistance value of the resistor R2A, and that only Vout1st can be made without changing Voutcomp.
以上のように、本実施の形態におけるバンドギャップリファレンス回路1によれば、図11に示す従来のバンドギャップリファレンス回路に、温度補償電流発生回路10をさらに追加するだけで、温度に対して高精度なリファレンス電圧を発生することの可能なバンドギャップリファレンス回路を実現することができ、さらに、温度補償電流発生回路10は、図6や図7に示す比較的簡易な構成で実現することができ大幅な素子の追加などを伴うことなく、容易に実現することができる。
As described above, according to the band gap reference circuit 1 of the present embodiment, the temperature compensation
また、図2および前記(11)式に示すように、1次の温度補償が行われた電流I1に対して、2次や3次の温度特性を補償する温度補償電流Icomp11やIcomp21を重畳させることで温度補償を行う構成としているため、各次数の温度補償電流発生回路を並列にノードN3に接続するだけで実現することができ、従来のバンドギャップリファレンス回路に対して大幅な変更を伴うことなく容易に実現することができる。 Further, as shown in FIG. 2 and the above equation (11), temperature compensation currents Icomp11 and Icomp21 for compensating the secondary and tertiary temperature characteristics are superimposed on the current I1 subjected to the primary temperature compensation. Therefore, it can be realized by simply connecting the temperature compensated current generation circuit of each order to the node N3 in parallel, which involves a significant change to the conventional band gap reference circuit. And can be realized easily.
なお、上記実施の形態においては、図2に示すように、バンドギャップリファレンス回路1を、PNP型トランジスタからなるトランジスタQ1、Q2を用いて作成する場合について説明したが、これに限るものではなく、図10に示すように、トランジスタQ1、Q2として、NPN型トランジスタを用いることも可能である。 In the above embodiment, as shown in FIG. 2, the case where the bandgap reference circuit 1 is formed using the transistors Q1 and Q2 made of PNP type transistors has been described. However, the present invention is not limited to this. As shown in FIG. 10, NPN transistors can be used as the transistors Q1 and Q2.
また、本発明は、図2に示すバンドギャップリファレンス回路1に限定するものではなく、図1の概念で表すことのできるバンドギャップリファレンス回路であれば、適用することができる。
ここで、上記実施の形態において、定電流源101およびトランジスタQ101が被補償信号発生部に対応し、温度補償電流発生回路10、10a、10a′、10bがn次温度補償部に対応し、VT発生回路103が1次補償部に対応している。
The present invention is not limited to the bandgap reference circuit 1 shown in FIG. 2, but can be applied to any bandgap reference circuit that can be represented by the concept of FIG.
Here, in the above embodiment, the constant
1 バンドギャップリファレンス回路
10 温度補償電流発生回路
10a 2次の温度補償電流発生回路
10b 3次の温度補償電流発生回路
101 定電流源
102 加算回路
103 VT発生
105 N次温度補償信号発生回路
DESCRIPTION OF SYMBOLS 1 Band
Claims (10)
前記被補償信号が持つ前記温度特性のうち1次からn次(nは3以上の整数)までの温度特性を打ち消すように補償するn次温度補償部と、を備え、
前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、
前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成する各次数成分毎に個別の温度補償信号生成部を有し、
前記各温度補償信号生成部が生成した前記n次までの各温度補償信号の総和を前記被補償信号に重畳することを特徴とするバンドギャップリファレンス回路。 A compensated signal generator for generating a compensated signal having temperature characteristics;
Wherein and a n-th temperature compensating section n-th (n is the integer of 3 or more) for compensating so as to cancel the temperature characteristics to the primary of the temperature characteristic which the compensation signal has,
A band gap reference circuit for outputting the compensated signal after the temperature characteristic is compensated by the n-th order temperature compensation unit as a band gap reference signal;
The n-th temperature compensating unit, wherein the compensated signal is included in, for each order component generating each temperature compensation signal having a temperature characteristic for canceling the signal component having a temperature characteristic of the respective orders to the order n have a separate temperature compensation signal generation unit,
A bandgap reference circuit, wherein a sum of each temperature compensation signal up to the nth order generated by each temperature compensation signal generation unit is superimposed on the compensated signal.
前記被補償信号が持つ前記温度特性のうち1次からn次(nは3以上の整数)までの温度特性を補償するn次温度補償部と、を備え、
前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、
前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成し、
前記n次までの各温度補償信号の総和を前記被補償信号に重畳するようになっており、
前記被補償信号は温度特性を持つ被補償電圧信号であって、
前記n次の温度補償信号は、前記被補償電圧信号に含まれる、前記n次の温度特性を持つ電圧信号成分を打ち消す温度特性を持つn次の温度補償電圧信号であることを特徴とするバンドギャップリファレンス回路。 A compensated signal generator for generating a compensated signal having temperature characteristics;
The n-th order from the primary of the temperature characteristics with a compensated signal (n is an integer of 3 or more) with the n-th temperature compensating section to compensate for the temperature characteristics of the up and,
A band gap reference circuit for outputting the compensated signal after the temperature characteristic is compensated by the n-th order temperature compensation unit as a band gap reference signal;
The n-order temperature compensation unit generates each temperature compensation signal having a temperature characteristic for canceling a signal component having a temperature characteristic in each order up to the n-th order included in the compensated signal;
The sum of the temperature compensation signals up to the nth order is superimposed on the compensated signal ,
The compensated signal is a compensated voltage signal having temperature characteristics,
The n-th temperature compensation signal is an n-th temperature compensation voltage signal having a temperature characteristic that cancels a voltage signal component having the n-th temperature characteristic included in the compensated voltage signal. Gap reference circuit.
前記n次の温度補償信号は、前記被補償電流信号に含まれる、前記n次の温度特性を持つ電流信号成分を打ち消す温度特性を持つn次の温度補償電流信号であることを特徴とする請求項1記載のバンドギャップリファレンス回路。 The compensated signal is a compensated current signal having temperature characteristics,
The n-th temperature compensation signal is an n-th temperature compensation current signal having a temperature characteristic that cancels out a current signal component having the n-th temperature characteristic included in the compensated current signal. The band gap reference circuit according to Item 1.
前記被補償信号が持つ前記温度特性のうち1次からn次(nは3以上の整数)までの温度特性を補償するn次温度補償部と、を備え、
前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、
前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成し、
前記n次までの各温度補償信号の総和を前記被補償信号に重畳するようになっており、
前記被補償信号は温度特性を持つ被補償電流信号であって、
前記n次の温度補償信号は、前記被補償電流信号に含まれる、前記n次の温度特性を持つ電流信号成分を打ち消す温度特性を持つn次の温度補償電流信号であり、
前記n次温度補償部は、前記n次の温度補償電流信号を電圧信号に変換する電流−電圧変換部を備えることを特徴とするバンドギャップリファレンス回路。 A compensated signal generator for generating a compensated signal having temperature characteristics;
The n-th order from the primary of the temperature characteristics with a compensated signal (n is an integer of 3 or more) with the n-th temperature compensating section to compensate for the temperature characteristics of the up and,
A band gap reference circuit for outputting the compensated signal after the temperature characteristic is compensated by the n-th order temperature compensation unit as a band gap reference signal;
The n-order temperature compensation unit generates each temperature compensation signal having a temperature characteristic for canceling a signal component having a temperature characteristic in each order up to the n-th order included in the compensated signal;
The sum of the temperature compensation signals up to the nth order is superimposed on the compensated signal ,
The compensated signal is a compensated current signal having temperature characteristics,
The nth order temperature compensation signal is an nth order temperature compensation current signal having a temperature characteristic that cancels out a current signal component having the nth order temperature characteristic included in the compensated current signal,
The bandgap reference circuit, wherein the nth-order temperature compensation unit includes a current-voltage conversion unit that converts the nth-order temperature compensation current signal into a voltage signal .
前記被補償信号が持つ前記温度特性のうち1次からn次(nは3以上の整数)までの温度特性を補償するn次温度補償部と、を備え、
前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、
前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成し、
前記n次までの各温度補償信号の総和を前記被補償信号に重畳するようになっており、
前記n次温度補償部は、前記被補償信号に含まれる1次の温度特性を持つ信号成分を打ち消す温度特性を持つ1次補償信号を生成する1次の温度補償信号生成部を備え、
前記1次の温度補償信号生成部は、電源電圧間に並列に接続された特性の異なる一対のバイポーラトランジスタを備え、
前記一対のバイポーラトランジスタのベース−エミッタ間電圧の差を利用して前記1次補償信号を生成することを特徴とするバンドギャップリファレンス回路。 A compensated signal generator for generating a compensated signal having temperature characteristics;
The n-th order from the primary of the temperature characteristics with a compensated signal (n is an integer of 3 or more) with the n-th temperature compensating section to compensate for the temperature characteristics of the up and,
A band gap reference circuit for outputting the compensated signal after the temperature characteristic is compensated by the n-th order temperature compensation unit as a band gap reference signal;
The n-order temperature compensation unit generates each temperature compensation signal having a temperature characteristic for canceling a signal component having a temperature characteristic in each order up to the n-th order included in the compensated signal;
The sum of the temperature compensation signals up to the nth order is superimposed on the compensated signal ,
The n-order temperature compensation unit includes a primary temperature compensation signal generation unit that generates a primary compensation signal having a temperature characteristic that cancels a signal component having a primary temperature characteristic included in the compensated signal,
The primary temperature compensation signal generator includes a pair of bipolar transistors having different characteristics connected in parallel between power supply voltages,
A band gap reference circuit, wherein the primary compensation signal is generated by utilizing a difference between a base-emitter voltage of the pair of bipolar transistors .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112022A JP5547684B2 (en) | 2011-05-19 | 2011-05-19 | Bandgap reference circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112022A JP5547684B2 (en) | 2011-05-19 | 2011-05-19 | Bandgap reference circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243054A JP2012243054A (en) | 2012-12-10 |
JP5547684B2 true JP5547684B2 (en) | 2014-07-16 |
Family
ID=47464707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011112022A Active JP5547684B2 (en) | 2011-05-19 | 2011-05-19 | Bandgap reference circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5547684B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6685168B2 (en) * | 2016-04-15 | 2020-04-22 | 新日本無線株式会社 | Reference voltage circuit |
JP6873827B2 (en) * | 2017-01-18 | 2021-05-19 | 新日本無線株式会社 | Reference voltage generation circuit |
WO2018135215A1 (en) * | 2017-01-18 | 2018-07-26 | 新日本無線株式会社 | Reference voltage generation circuit |
JP7086562B2 (en) * | 2017-10-31 | 2022-06-20 | シナプティクス インコーポレイテッド | Bandgap reference circuit |
CN109375697B (en) * | 2018-12-24 | 2023-10-20 | 中国电子科技集团公司第五十八研究所 | Temperature drift trimming circuit |
JP7193364B2 (en) * | 2019-01-31 | 2022-12-20 | 日清紡マイクロデバイス株式会社 | Reference voltage source circuit |
CN111769818B (en) * | 2020-05-29 | 2023-09-08 | 中国电子科技集团公司第十四研究所 | Temperature compensation attenuator |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS603012A (en) * | 1983-06-20 | 1985-01-09 | Toshiba Corp | Reference voltage generator |
US5440305A (en) * | 1992-08-31 | 1995-08-08 | Crystal Semiconductor Corporation | Method and apparatus for calibration of a monolithic voltage reference |
US5424628A (en) * | 1993-04-30 | 1995-06-13 | Texas Instruments Incorporated | Bandgap reference with compensation via current squaring |
JP3512895B2 (en) * | 1994-04-08 | 2004-03-31 | 富士通株式会社 | Reference voltage generation circuit |
JPH08116214A (en) * | 1994-10-17 | 1996-05-07 | Fujitsu Ltd | Function generator and oscillation circuit with temperature compensation |
JPH09260597A (en) * | 1996-03-27 | 1997-10-03 | Asahi Kasei Micro Syst Kk | Semiconductor circuit and manufacture of semiconductor circuit |
JP3586073B2 (en) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | Reference voltage generation circuit |
JP4870894B2 (en) * | 2000-08-31 | 2012-02-08 | シチズンホールディングス株式会社 | Temperature compensated oscillator |
JP2004334807A (en) * | 2003-05-12 | 2004-11-25 | Renesas Technology Corp | Third-order function generating circuit and crystal oscillator using same |
JP2006059001A (en) * | 2004-08-18 | 2006-03-02 | Toyota Motor Corp | Reference voltage generation circuit |
US7230473B2 (en) * | 2005-03-21 | 2007-06-12 | Texas Instruments Incorporated | Precise and process-invariant bandgap reference circuit and method |
JP4799167B2 (en) * | 2005-12-20 | 2011-10-26 | 東芝マイクロエレクトロニクス株式会社 | Reference voltage generator |
JP2007200233A (en) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | Reference voltage circuit in which nonlinearity of diode is compensated |
JP5085238B2 (en) * | 2007-08-31 | 2012-11-28 | ラピスセミコンダクタ株式会社 | Reference voltage circuit |
JP5074139B2 (en) * | 2007-09-28 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | Reference voltage generation circuit |
JP2009217809A (en) * | 2008-02-12 | 2009-09-24 | Seiko Epson Corp | Reference voltage generating circuit, integrated circuit device and signal processing apparatus |
CN102473018A (en) * | 2009-08-06 | 2012-05-23 | 松下电器产业株式会社 | Reference voltage generation circuit |
-
2011
- 2011-05-19 JP JP2011112022A patent/JP5547684B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012243054A (en) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5547684B2 (en) | Bandgap reference circuit | |
JP4817825B2 (en) | Reference voltage generator | |
US10289145B2 (en) | Voltage generating circuit | |
US7323857B2 (en) | Current source with adjustable temperature coefficient | |
JP4722502B2 (en) | Band gap circuit | |
JP5842164B2 (en) | Reference voltage generation circuit and reference voltage source | |
US8648648B2 (en) | Bandgap voltage reference circuit, system, and method for reduced output curvature | |
US11650615B2 (en) | System and method for voltage generation | |
US20170248984A1 (en) | Current generation circuit, and bandgap reference circuit and semiconductor device including the same | |
JPH1115546A (en) | Reference voltage generation circuit | |
CN103488234A (en) | Semiconductor device having voltage generation circuit | |
JP5326648B2 (en) | Reference signal generation circuit | |
JP2014086000A (en) | Reference voltage generation circuit | |
KR102544302B1 (en) | Bandgap reference circuitry | |
JP2009251877A (en) | Reference voltage circuit | |
CN108345336B (en) | Energy gap reference circuit | |
JP6864516B2 (en) | Regulator circuit | |
JP2007095031A (en) | Band gap reference voltage generation circuit for low voltage | |
JP2013089038A (en) | Reference voltage circuit | |
JP2018128926A (en) | Reference voltage generating circuit and method | |
TW201809947A (en) | Bandgap reference circuit | |
KR20120116708A (en) | Current reference circuit | |
JP2011039620A (en) | Reference voltage generation circuit | |
CN107728690B (en) | Energy gap reference circuit | |
EP3244281B1 (en) | An on chip temperature independent current generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5547684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |