JP5544997B2 - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus. - Google Patents

Semiconductor device manufacturing method and semiconductor device manufacturing apparatus. Download PDF

Info

Publication number
JP5544997B2
JP5544997B2 JP2010091121A JP2010091121A JP5544997B2 JP 5544997 B2 JP5544997 B2 JP 5544997B2 JP 2010091121 A JP2010091121 A JP 2010091121A JP 2010091121 A JP2010091121 A JP 2010091121A JP 5544997 B2 JP5544997 B2 JP 5544997B2
Authority
JP
Japan
Prior art keywords
etching
monitor
wafer
unit
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010091121A
Other languages
Japanese (ja)
Other versions
JP2011222790A (en
Inventor
里美 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010091121A priority Critical patent/JP5544997B2/en
Publication of JP2011222790A publication Critical patent/JP2011222790A/en
Application granted granted Critical
Publication of JP5544997B2 publication Critical patent/JP5544997B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)

Description

この発明は、溝(トレンチ)を有する半導体装置の製造方法および半導体装置の製造装置に関する。   The present invention relates to a method for manufacturing a semiconductor device having a trench and a semiconductor device manufacturing apparatus.

圧力センサなどの凹状の溝を有する半導体装置や逆阻止IGBT(絶縁ゲート型バイポーラトランジスタ)の端部の分離領域の一部を溝を用いて形成する半導体装置においては、この溝を湿式異方性エッチングを用いてシリコンウェハに形成する場合がある。   In a semiconductor device having a concave groove such as a pressure sensor or a semiconductor device in which a part of an isolation region at the end of a reverse blocking IGBT (insulated gate bipolar transistor) is formed using a groove, the groove is formed by wet anisotropy. In some cases, etching is used to form a silicon wafer.

図8は、アルカリ溶液によるシリコンの湿式異方性エッチングの模式図である。シリコンの湿式異方性エッチング溶液には、KOH(水酸化カリウム)やヒドラジン、エチレンジアミン、アンモニアなどの水溶液が用いられる。これらアルカリ溶液を用いた場合、異方性(シリコンのエッチングレートの面方位依存性)を示す。   FIG. 8 is a schematic diagram of wet anisotropic etching of silicon with an alkaline solution. An aqueous solution of KOH (potassium hydroxide), hydrazine, ethylenediamine, ammonia or the like is used for the wet anisotropic etching solution of silicon. When these alkali solutions are used, anisotropy (plane orientation dependence of the etching rate of silicon) is exhibited.

具体的には、KOH溶液を用いた場合のエッチングレートは(111):(110):(100)〜1:600:400であり、(111)面に等価な結晶面{111}で、エッチングが事実上、ストップする。   Specifically, the etching rate when using the KOH solution is (111) :( 110) :( 100) to 1: 600: 400, and etching is performed on the crystal plane {111} equivalent to the (111) plane. Will stop in effect.

そのため、(100)ウエハ上に予め{110}方位に沿って、エッチングマスクを形成してエッチングを行えば、V字溝やピラミッド型のピット、ピラミッド型の空洞構造を形成することができることが知られている。また、エッチングされる開口部(エッチング開口部)の大きさでエッチング深さが決まってくる。   Therefore, it is known that a V-shaped groove, pyramid-type pit, and pyramid-type cavity structure can be formed if an etching mask is previously formed on the (100) wafer along the {110} direction and etching is performed. It has been. The etching depth is determined by the size of the opening to be etched (etching opening).

このアルカリ溶液によるシリコンの溶解反応(中間反応は省略)は、Si+2OH+2HO→Si(OH)(O+2H↑と表される。この反応式から分かる様に、Siエッチング量(エッチング深さ)と水素ガス(気泡)の発生量は比例関係にあることがわかる。 The dissolution reaction of silicon by this alkaline solution (intermediate reaction is omitted) is expressed as Si + 2OH + 2H 2 O → Si (OH) 2 (O ) 2 + 2H 2 ↑. As can be seen from this reaction equation, it can be seen that the amount of Si etching (etching depth) and the amount of hydrogen gas (bubbles) generated are in a proportional relationship.

(100)ウエハ上に[110]方位とそれと等価な<110>方向に沿ってエッチング開口部を形成する。このエッチング開口部の幅を、シリコンウエハの厚さに√2を乗じたものより大きくしてエッチングした場合、シリコンウエハを貫通する台形型トレンチもしくはV字溝を形成することができる。   (100) An etching opening is formed on the wafer along the [110] direction and the equivalent <110> direction. When etching is performed with the width of the etching opening larger than the thickness of the silicon wafer multiplied by √2, a trapezoidal trench or a V-shaped groove penetrating the silicon wafer can be formed.

この場合、エッチングレートはその水溶液の濃度や、液の温度、添加剤の種類、添加剤の添加量などにより決定されることになる。このエッチングレートを基にして所望のエッチング深さとなるエッチング時間を設定し、タイムエッチングとして処理する方法がある。   In this case, the etching rate is determined by the concentration of the aqueous solution, the temperature of the solution, the type of additive, the amount of additive added, and the like. There is a method in which an etching time for obtaining a desired etching depth is set based on this etching rate, and processing is performed as time etching.

図9は、シリコンウェハにモニタ溝を形成して、このモニタ溝が貫通することでエッチングの終点を検出する方法を示す図である。これは特許文献1に開示されている。
シリコンウェハ65の両面からアルカリ溶液で異方性エッチングを行う。エッチングされた一方の面(裏面)に圧力センサのダイヤフラムを形成するための溝66を形成する。また、他方の面(表面)にこの溝66の深さを検知するためのモニタ溝67を3種類(67a,67b,67c)形成する。モニタ溝67a,67,,67cの開口幅68a,68b,68cをこの順に広くする。図9に示すように、開口部が広いほどエッチングの深さは深くなり、モニタ溝67a,67b,67cの順にエッチング深さは深くなる。モニタ溝67cが裏面から形成された溝66と繋がり貫通するようにする。また、モニタ溝67aを溝66とは繋がらないところでエッチング作業を停止する。モニタ溝67bは監視用の溝である。このようにすることで、溝66の底部の残膜の厚みT(ダイヤフラムとなる領域)のばらつきを溝66の残膜の厚さTとモニタ溝67cの深さT1の差(T−T1)以下にすることができる。
FIG. 9 is a diagram showing a method for detecting an etching end point by forming a monitor groove in a silicon wafer and penetrating the monitor groove. This is disclosed in Patent Document 1.
Anisotropic etching is performed with an alkaline solution from both sides of the silicon wafer 65. A groove 66 for forming a diaphragm of the pressure sensor is formed on one etched surface (back surface). Further, three types (67a, 67b, 67c) of monitor grooves 67 for detecting the depth of the grooves 66 are formed on the other surface (front surface). The opening widths 68a, 68b, 68c of the monitor grooves 67a, 67, 67c are increased in this order. As shown in FIG. 9, the wider the opening, the deeper the etching depth, and the etching depth increases in the order of the monitor grooves 67a, 67b, 67c. The monitor groove 67c is connected to and penetrates the groove 66 formed from the back surface. Further, the etching operation is stopped where the monitor groove 67a is not connected to the groove 66. The monitor groove 67b is a monitoring groove. In this way, the variation in the thickness T (diaphragm region) of the remaining film at the bottom of the groove 66 is determined by the difference between the remaining film thickness T of the groove 66 and the depth T1 of the monitor groove 67c (T−T1). It can be:

また、図10は、モニタチップが貫通することでエッチングの終点を検知する方法を示した図である。これは特許文献2に開示されている方法である。エッチング終了時点を検知するモニタチップ80を用意する。このモニタチップ80の厚さL1はシリコンウェハ71に形成される溝72の深さdと同じにする。シリコンウェハ71とモニタチップ80を同時にエッチングする。モニタチップ80の凹状の溝82が貫通した時点にエッチング作業を終了することで、シリコンウェハ71に所望の深さの溝72を形成する。尚、図中の73と81は溝72,82を形成するためのマスク材である。   FIG. 10 is a diagram showing a method for detecting the end point of etching when the monitor chip penetrates. This is the method disclosed in Patent Document 2. A monitor chip 80 for detecting the end point of etching is prepared. The thickness L1 of the monitor chip 80 is the same as the depth d of the groove 72 formed in the silicon wafer 71. The silicon wafer 71 and the monitor chip 80 are etched simultaneously. By completing the etching operation when the concave groove 82 of the monitor chip 80 passes, a groove 72 having a desired depth is formed in the silicon wafer 71. In the figure, reference numerals 73 and 81 denote mask materials for forming the grooves 72 and 82.

特開昭64−67976号公報(第1E図)Japanese Patent Application Laid-Open No. 64-67976 (FIG. 1E) 特開平3−6824号公報(第1図(b))Japanese Patent Laid-Open No. 3-6824 (FIG. 1 (b))

しかし、図8に示すようなアルカリ溶液による異方性エッチングにおいては、昇温した状態でのエッチングのために、水分の蒸発による水溶液の濃度の変化、添加剤の消費など、エッチングレートは常に一定ではなく変化する。そのため、事前に取得したエッチングレートのデータを基にしたタイムエッチングした場合は溝の深さにばらつきが生じ高精度の溝を形成することができない。   However, in the anisotropic etching with an alkaline solution as shown in FIG. 8, the etching rate is always constant due to the change in the concentration of the aqueous solution due to the evaporation of moisture, the consumption of additives, etc. due to the etching in a heated state. Not change. Therefore, when the time etching based on the etching rate data acquired in advance is performed, the depth of the groove varies and a highly accurate groove cannot be formed.

また、図9(特許文献1)に示す方法では、モニタ溝67aの深さT1と溝66の残膜の厚さTの差分(T−T1)を小さくするとエッチング終点の判断が困難になる。それを避けるためには、差分を大きくするとシリコンウェハ65に形成される溝66の深さに大きなばらつきが生じる。   In the method shown in FIG. 9 (Patent Document 1), if the difference (T−T1) between the depth T1 of the monitor groove 67a and the thickness T of the remaining film in the groove 66 is made small, it becomes difficult to determine the etching end point. In order to avoid this, when the difference is increased, the depth of the groove 66 formed in the silicon wafer 65 varies greatly.

また、図10(特許文献2)には、シリコンウェハ71とエッチング終了検知用チップ80を同時にエッチングし、エッチング終了検知用チップ80の凹状の溝82が貫通さたとき、エッチング作業を停止する方法が示されている。この方法では、貫通した時点を判断してその後エッチング作業を停止するために、貫通時点とエッチング作業停止時点の間にタイムラグが生じ易くなる。そのため、シリコンウェハ71に形成される溝72はオーバーエッチングになり易い。   FIG. 10 (Patent Document 2) shows a method of simultaneously etching the silicon wafer 71 and the etching end detection chip 80 and stopping the etching operation when the concave groove 82 of the etching end detection chip 80 penetrates. It is shown. In this method, since the time of penetration is judged and then the etching operation is stopped, a time lag is likely to occur between the penetration time and the etching operation stop time. Therefore, the groove 72 formed in the silicon wafer 71 is likely to be over-etched.

さらに、特許文献1および特許文献2では、モニタの貫通時点でエッチング作業を停止してシリコンウェハに所望の深さの溝を形成することは記載されている。しかし、本発明のように、モニタの貫通時間からエッチングレートを算出し、このエッチングレートから追加のエッチング時間を算出する。この追加のエッチングを行うことで、溝の深さを高精度に制御する方法については記載されていない。   Further, Patent Document 1 and Patent Document 2 describe that the etching operation is stopped at the time of penetration of the monitor and a groove having a desired depth is formed in the silicon wafer. However, as in the present invention, the etching rate is calculated from the penetration time of the monitor, and the additional etching time is calculated from this etching rate. A method for controlling the depth of the groove with high accuracy by performing this additional etching is not described.

この発明の目的は、前記の課題を解決して、シリコンウェハに形成する溝の深さを高精度に制御できる半導体装置の製造方法および半導体装置の製造装置を提供することにある。   An object of the present invention is to provide a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus capable of controlling the depth of a groove formed in a silicon wafer with high accuracy by solving the above-described problems.

前記の目的を達成するために、特許請求の範囲の請求項1に記載の発明によれば、シリコンウェハとシリコンからなるモニタウェハを同時にエッチング液に浸漬し、前記シリコンウェハの溝を形成する第1の箇所と前記モニタウェハの溝を形成する第2の箇所をエッチングし、第2の箇所を貫通させる工程と、前記第2の箇所の貫通時間からエッチングレートを算出する工程と、該エッチングレートを用いて前記シリコンウェハの前記第1の箇所の深さを所定の深さにするための追加エッチング時間を算出する工程と、該追加エッチング時間で前記シリコンウェハの前記第1の箇所をエッチングし該第1の箇所を所定の深さにする工程と、
を含む半導体装置の製造方法とする。
In order to achieve the above object, according to the first aspect of the present invention, a silicon wafer and a monitor wafer made of silicon are simultaneously immersed in an etching solution to form a groove in the silicon wafer. Etching the first location and the second location forming the groove of the monitor wafer, penetrating the second location, calculating the etching rate from the penetration time of the second location, and the etching rate A step of calculating an additional etching time for setting the depth of the first portion of the silicon wafer to a predetermined depth using the method, and etching the first portion of the silicon wafer with the additional etching time. Making the first location a predetermined depth;
The manufacturing method of the semiconductor device containing this.

また、特許請求の範囲の請求項2記載の発明によれば、請求項1に記載の発明において、前記モニタウェハの厚みが前記シリコンウェハの厚みと同じであり、前記モニタウェハがその両面からエッチングされるよい。   Further, according to the invention of claim 2, the thickness of the monitor wafer is the same as the thickness of the silicon wafer, and the monitor wafer is etched from both sides. Good to be done.

また、特許請求の範囲の請求項3記載の発明によれば、請求項1に記載の発明において、前記モニタウェハの厚みが前記シリコンウェハの半分で、該モニタウェハがその片面からエッチングされるとよい。   According to the invention described in claim 3, the monitor wafer is half the thickness of the silicon wafer, and the monitor wafer is etched from one side. Good.

また、特許請求の範囲の請求項4に記載の発明によれば、請求項1に記載の発明において、前記モニタウェハの代わりにモニタチップを用いてもよい。
また、特許請求の範囲の請求項5に記載の発明によれば、請求項1に記載の発明において、前記モニタウェハを廃止し前記シリコンウェハのチップ活用領域以外の箇所に前記モニタウェハと同様の働きをするモニタ部を設けてもよい。
According to the invention described in claim 4, a monitor chip may be used instead of the monitor wafer in the invention described in claim 1.
According to the invention described in claim 5 of the claims, in the invention described in claim 1, the monitor wafer is abolished and is the same as the monitor wafer in a place other than the chip utilization area of the silicon wafer. A monitor unit that works may be provided.

また、特許請求の範囲の請求項6に記載の発明によれば、シリコンウェハおよびシリコンからなるモニタウェハをエッチングするエッチング液を入れるエッチング処理槽と、前記シリコンウェハおよび前記モニタウェハを支持し上下移動させる支持・可動部と、前記モニタウェハの両面に配置されたファイバーからなるレーザー光の投光部と受光部を有する溝貫通検出部と、前記レーザー光を出射・受光する送受光部と、前記溝貫通検出部の信号を受け前記モニタウェハの溝が貫通する時間を計測するモニタ貫通時間モニタリング部と、前記モニタ貫通時間モニタリング部からの信号を受けモニタウェハの貫通時間からエッチングレートを算出するエッチングレート算出部と、該エッチングレート算出部からの信号を受けて追加エッチング時間を算出するエッチング時間カウント部と、該エッチング時間カウント部からの信号を受けて前記支持・可動部を動作させる機能と一連の動作開始信号を前記支持・可動部へ伝達する機能および前記送受光部へ動作開始信号と動作終了信号を伝達する機能とを有する制御部と、を具備する半導体装置の製造装置とする。
[作用]
シリコンウェハに溝が形成される時間より短い時間で貫通するモニタウェハを準備する。続いて、溝を形成するシリコンウェハと同時にモニタウェハをアルカリ溶液でエッチングする。このモニタウェハの貫通時間とエッチング前の厚みからエッチングレートを求め、それを用いて追加エッチングする。
According to the invention described in claim 6, the etching treatment tank for storing an etching solution for etching the silicon wafer and the monitor wafer made of silicon, and the vertical movement of the silicon wafer and the monitor wafer are supported. A support / movable part, a laser light projecting part composed of fibers disposed on both sides of the monitor wafer, a groove penetration detecting part having a light receiving part, a light transmitting / receiving part for emitting / receiving the laser light, A monitor penetrating time monitoring unit that receives a signal from the groove penetrating detection unit and measures the time that the groove of the monitor wafer penetrates, and an etching that receives a signal from the monitor penetrating time monitoring unit and calculates an etching rate from the penetrating time of the monitor wafer When performing additional etching in response to a signal from the rate calculation unit and the etching rate calculation unit An etching time counting unit for calculating the function, a function for operating the support / movable unit in response to a signal from the etching time counting unit, a function for transmitting a series of operation start signals to the support / movable unit, and the light transmitting / receiving unit And a control unit having a function of transmitting an operation start signal and an operation end signal to the semiconductor device manufacturing apparatus.
[Action]
A monitor wafer that penetrates in a time shorter than the time for forming the groove in the silicon wafer is prepared. Subsequently, the monitor wafer is etched with an alkaline solution simultaneously with the silicon wafer for forming the groove. An etching rate is obtained from the penetration time of the monitor wafer and the thickness before etching, and additional etching is performed using the etching rate.

この発明によれば、シリコンウェハに形成する溝の深さをモニタウェハの貫通時間と追加エッチング時間により制御する。まず、所望の深さの溝をシリコンウェハに形成する時間より短い時間で貫通するモニタウェハを準備し、このモニタウェハをシリコンウェハと同時にエッチングする。続いて、モニタウェハが貫通する時間(貫通時間)からエッチングレートを算出する。続いて、このエッチングレートから追加のエッチング時間を割り出す。さらに、この追加のエッチング時間でシリコンウェハをエッチングすることで、実験によるエッチングレートに関する事前データに頼ることなく、リアルエッチングでシリコンウェハに所望の深さの溝を正確に形成することができる。   According to the present invention, the depth of the groove formed in the silicon wafer is controlled by the penetration time of the monitor wafer and the additional etching time. First, a monitor wafer that penetrates in a time shorter than the time for forming a groove having a desired depth in a silicon wafer is prepared, and this monitor wafer is etched simultaneously with the silicon wafer. Subsequently, the etching rate is calculated from the time (penetration time) through which the monitor wafer penetrates. Subsequently, an additional etching time is determined from this etching rate. Furthermore, by etching the silicon wafer with this additional etching time, it is possible to accurately form a groove having a desired depth in the silicon wafer by real etching without relying on prior data regarding an experimental etching rate.

また、このエッチングはアルカリ液による異方性エッチングのため、シリコンウェハはバッチ処理(多数枚一括処理)することができる。   Further, since this etching is anisotropic etching with an alkaline solution, the silicon wafer can be batch-processed (multiple batch processing).

この発明の第1実施例の半導体装置の製造方法であり、(a)〜(c)は工程順に示した要部工程断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a method of manufacturing a semiconductor device according to a first embodiment of the present invention, and FIGS. モニタウェハの両面には開口部を有するマスキング材が被覆した要部断面図である。It is principal part sectional drawing with which the masking material which has an opening part was coat | covered on both surfaces of the monitor wafer. シリコンウェハとモニタウェハに溝が形成される様子を示す図である。It is a figure which shows a mode that a groove | channel is formed in a silicon wafer and a monitor wafer. この発明の第2実施例の半導体装置の要部工程断面図である。It is principal part process sectional drawing of the semiconductor device of 2nd Example of this invention. シリコンウェハとモニタウェハに溝が形成される様子を示す図である。It is a figure which shows a mode that a groove | channel is formed in a silicon wafer and a monitor wafer. この発明の第3実施例の半導体装置の製造装置の要部構成図である。It is a principal part block diagram of the manufacturing apparatus of the semiconductor device of 3rd Example of this invention. この発明の第3実施例の半導体装置の製造装置のブロック図である。It is a block diagram of the manufacturing apparatus of the semiconductor device of 3rd Example of this invention. アルカリ溶液によるシリコンの湿式異方性エッチングの模式図である。It is a schematic diagram of wet anisotropic etching of silicon with an alkaline solution. シリコンウェハにモニタ溝を形成して、このモニタ溝が貫通することでエッチングの終点を検出する従来の方法を示す図である。It is a figure which shows the conventional method which forms the monitor groove | channel in a silicon wafer and detects the end point of an etching by this monitor groove | channel penetrating. モニタチップが貫通することでエッチングの終点を検知する従来の方法を示した図である。It is the figure which showed the conventional method of detecting the end point of an etching because a monitor chip penetrates.

つぎに、実施の形態について以下の実施例で具体的に説明する。   Next, the embodiment will be specifically described in the following examples.

図1は、この発明の第1実施例の半導体装置の製造方法であり、同図(a)〜同図(c)は工程順に示した要部工程断面図である。これはモニタウェハ22の溝(第2の箇所24)が両面から形成され貫通した場合の例である。このモニタウェハ22はシリコンチップ(シリコン片)であっても構わない。   FIG. 1 shows a method of manufacturing a semiconductor device according to a first embodiment of the present invention. FIGS. 1A to 1C are cross-sectional views of essential parts shown in the order of steps. This is an example where the groove (second portion 24) of the monitor wafer 22 is formed from both sides and penetrates. The monitor wafer 22 may be a silicon chip (silicon piece).

まず、図1(a)において、エッチング処理槽1に溝貫通検出部3と図示しないカセットに収容された複数のシリコンウェハ21およびモニタウェハ22を一緒に支持・可動部2により移動させ、エッチング液11に浸漬させる。エッチング処理槽1にはアルカリ溶液が入っている。またモニタウェハ22は溝貫通検出部3の投光端部と受光端部で挟まれている。   First, in FIG. 1A, a plurality of silicon wafers 21 and a monitor wafer 22 housed in a groove penetration detection unit 3 and a cassette (not shown) are moved together in an etching processing tank 1 by a support / movable unit 2 to produce an etching solution. 11 soak. The etching treatment tank 1 contains an alkaline solution. The monitor wafer 22 is sandwiched between the light projecting end and the light receiving end of the groove penetration detecting unit 3.

また、前記のエッチング処理槽1はポリテトラフルオロエチレンやポリプロピレンなどの耐アルカリ性のエッチング槽である。また、前記の溝貫通検出部3はレーザー光を投光するファイバー9aの投光端部と受光するファイバー9bの受光端部であり、モニタウェハ22を両面から挟むように配置される。さらに、支持・可動部2はウェハ21,22を支持し上下に可動する機能がある。この実施例では溝貫通検出部3も同時に上下させている。   The etching tank 1 is an alkali-resistant etching tank such as polytetrafluoroethylene or polypropylene. The groove penetration detection unit 3 is a light projecting end of the fiber 9a for projecting laser light and a light receiving end of the fiber 9b for receiving light, and is arranged so as to sandwich the monitor wafer 22 from both sides. Further, the support / movable unit 2 has a function of supporting the wafers 21 and 22 and moving up and down. In this embodiment, the groove penetration detection unit 3 is also moved up and down at the same time.

つぎに、図1(b)において、前記シリコンウェハ21の第1の箇所23と前記モニタウェハ22の第2の箇所24をエッチングする。この第1の箇所23と第2の箇所24は溝を形成する箇所である。続いて、制御部8からの指令で送受光部4が動作し、送受光部4から投光側のファイバー9aにレーザー光が入射される。入射したレーザー光はファイバー9aを通って溝貫通検出部3へ送られ、溝貫通検出部3の投光端部からモニタウェハ22の第2の箇所24(溝部)へ投光される。投光されたレーザー光はモニタウェハ22の第2の箇所24を透過し受光側のファイバー9bを通って送受光部4へ送られ、光信号から電気信号に変換されて出力信号として送受光部4に入力される。この送受光部4からの出力信号がモニタ貫通時間モニタリング部5へ入力される。   Next, in FIG. 1B, the first portion 23 of the silicon wafer 21 and the second portion 24 of the monitor wafer 22 are etched. The first place 23 and the second place 24 are places where grooves are formed. Subsequently, the light transmission / reception unit 4 operates in response to a command from the control unit 8, and laser light is incident from the light transmission / reception unit 4 to the light projecting side fiber 9 a. The incident laser light is sent to the groove penetration detection unit 3 through the fiber 9a, and is projected from the projection end of the groove penetration detection unit 3 to the second location 24 (groove) of the monitor wafer 22. The projected laser light passes through the second portion 24 of the monitor wafer 22 and is sent to the light transmission / reception unit 4 through the light receiving side fiber 9b. 4 is input. An output signal from the light transmitting / receiving unit 4 is input to the monitor penetration time monitoring unit 5.

また、前記のモニタウェハ22は両面エッチングにより第2の箇所24が貫通する。この貫通の有無は出力信号強度(受光したレーザー光の強度)が100%となったか否かで判断される。この貫通に要した時間(貫通時間)をモニタ貫通時間モニタリング部5で計測する。計測された貫通時間とモニタウェハ22のエッチング前の半分の厚み(両面からエッチングしているため半分となる)からエッチングレート算出部6でエッチングレートを算出する。続いて、前記のエッチングレート算出部6で算出したエッチングレートを用いて前記シリコンウェハ21の前記第1の箇所23の溝の深さを所定の深さにするための追加エッチング時間をエッチング時間カウント部7で算出する。この追加エッチング時間で前記シリコンウェハ21の前記第1の箇所23をエッチングし所定の深さにする。   The monitor wafer 22 penetrates the second portion 24 by double-sided etching. The presence or absence of this penetration is determined by whether or not the output signal intensity (the intensity of the received laser beam) has reached 100%. The time required for this penetration (penetration time) is measured by the monitor penetration time monitoring unit 5. The etching rate calculation unit 6 calculates the etching rate from the measured penetration time and half the thickness of the monitor wafer 22 before etching (the etching is performed from both sides). Subsequently, an additional etching time for setting the depth of the groove of the first portion 23 of the silicon wafer 21 to a predetermined depth using the etching rate calculated by the etching rate calculation unit 6 is counted as an etching time. Calculated in part 7. In this additional etching time, the first portion 23 of the silicon wafer 21 is etched to a predetermined depth.

つぎに、図1(c)において、追加エッチング時間が終了した時点で制御部8からの信号で支持・可動部2を動作させる。この動作でシリコンウェハ21とモニタウェハ22および溝貫通検出部3をエッチング液11から引き上げてエッチングは終了する。このとき、エッチング液11からシリコンウェハ21の引き上げが完全に完了するまでの時間を含めて追加エッチング時間を算出することで、第1の箇所23がオーバーエッチングされるのを防止できる。尚、図1において、符号10はエッチング時間制御部である。   Next, in FIG. 1C, the support / movable unit 2 is operated by a signal from the control unit 8 when the additional etching time ends. With this operation, the silicon wafer 21, the monitor wafer 22, and the groove penetration detection unit 3 are pulled up from the etching solution 11, and the etching is completed. At this time, it is possible to prevent the first portion 23 from being over-etched by calculating the additional etching time including the time until the silicon wafer 21 is completely lifted from the etching solution 11. In FIG. 1, reference numeral 10 denotes an etching time control unit.

図2は、モニタウェハの両面には開口部を有するマスキング材が被覆した要部断面図である。
ここで用いたモニタウェハ22の厚みはシリコンウェハ21の厚みと同じである。また、モニタウェハ22はマスキング材25(絶縁膜)で両面が被覆され、エッチングは両面から行われる。マスキング材25は第2の箇所24で窓開けされている。また、マスキング材25の材質としては、所望のエッチング深さを得るために必要なエッチング時間に対して耐性があればよく、レジスト、シリコーン、ポリイミド、エポキシなどの有機膜や酸化膜や窒化膜または金属膜などである。
FIG. 2 is a cross-sectional view of a main part in which both sides of the monitor wafer are covered with a masking material having openings.
The thickness of the monitor wafer 22 used here is the same as the thickness of the silicon wafer 21. The monitor wafer 22 is covered on both sides with a masking material 25 (insulating film), and etching is performed from both sides. The masking material 25 is opened at the second location 24. The masking material 25 may be made of any material as long as it has resistance to the etching time required to obtain a desired etching depth, such as an organic film such as a resist, silicone, polyimide, or epoxy, an oxide film, a nitride film, or the like. For example, a metal film.

図3は、シリコンウェハとモニタウェハに溝が形成される様子を示す図である。
左側の図はモニタウェハ22の図、中央はエッチング時間と出力信号強度の関係を示す図、右側はシリコンウェハ21の図である。同図(a)から同図(d)に向ってエッチングが進行する様子を示している。同図(a)でエッチングが開始され、同図(b)でエッチングが進行し、同図(c)でエッチングでモニタウェハが貫通し、同図(d)で追加エッチングにより所望の深さの溝がシリコンウェハ21に形成される。
FIG. 3 is a diagram showing how grooves are formed in the silicon wafer and the monitor wafer.
The diagram on the left is a diagram of the monitor wafer 22, the center is a diagram showing the relationship between etching time and output signal intensity, and the diagram on the right is a diagram of the silicon wafer 21. It shows a state in which etching proceeds from FIG. Etching is started in FIG. 6A, etching proceeds in FIG. 4B, the monitor wafer penetrates through etching in FIG. 4C, and additional etching is performed in FIG. Grooves are formed in the silicon wafer 21.

図3(c)に示すように、エッチングが進むにつれて出力信号強度が高くなり、モニタウェハ22が貫通した時点で出力信号強度が100%になる。この出力信号強度が100%となった時点がシリコンウェハ21のエッチングされた箇所(第1の箇所23)が貫通したことを示す。   As shown in FIG. 3C, the output signal intensity increases as etching progresses, and the output signal intensity reaches 100% when the monitor wafer 22 penetrates. The point in time when the output signal intensity reaches 100% indicates that the etched portion (first portion 23) of the silicon wafer 21 has penetrated.

尚、シリコンウェハ21に溝を形成する第1の箇所23が無拡散領域である場合には、エッチングレートを同じにするためにモニタウェハ22として無拡散ウェハを用いるとよい。   In addition, when the 1st location 23 which forms a groove | channel in the silicon wafer 21 is a non-diffusion area | region, it is good to use a non-diffusion wafer as the monitor wafer 22 in order to make an etching rate the same.

前記したように、エッチングはアルカリ溶液で行われるので、溝側壁のエッチング面の結晶性は良好である。また、湿式エッチングであるため多数のシリコンウェハをカセットに収容して同時にエッチング処理(バッチ処理)することができる。   As described above, since the etching is performed with an alkaline solution, the crystallinity of the etched surface of the groove sidewall is good. Moreover, since it is wet etching, a large number of silicon wafers can be accommodated in a cassette and simultaneously etched (batch processing).

また、モニタウェハ22が貫通するエッチング深さをシリコンウェハ21に形成される溝の深さに近づけることで貫通時間を長くすることができる。貫通時間が長くなることでエッチングレートの算出精度を高めることができる。その結果、正確な深さでシリコンウェハ21の溝を形成することができる。   Further, the penetration time can be extended by bringing the etching depth that the monitor wafer 22 penetrates closer to the depth of the groove formed in the silicon wafer 21. The calculation accuracy of the etching rate can be increased by increasing the penetration time. As a result, the groove of the silicon wafer 21 can be formed with an accurate depth.

また、ここではモニタウェハ22を用いる方法を説明した。しかし、モニタウェハを廃止して、シリコンウェハ21で不要となる箇所にモニタウェハ22と同じ働きをするモニタ部分を形成してもよい。不要となる箇所とは、例えば、スクライブライン領域やウェハの正規のチップが形成されない外周部の領域などである。   Here, the method using the monitor wafer 22 has been described. However, the monitor wafer may be abolished, and a monitor portion having the same function as that of the monitor wafer 22 may be formed at a place where the silicon wafer 21 becomes unnecessary. The unnecessary portions are, for example, a scribe line region and a peripheral region where a regular chip of a wafer is not formed.

図4は、この発明の第2実施例の半導体装置の要部工程断面図である。実施例1と異なるのは、モニタウェハ30の厚さがシリコンウェハ21の厚さの半分で、さらにモニタウェハ30を片面からエッチングして溝を貫通させる点である。   FIG. 4 is a cross-sectional view showing the principal part of the semiconductor device according to the second embodiment of the invention. The difference from the first embodiment is that the thickness of the monitor wafer 30 is half of the thickness of the silicon wafer 21, and the monitor wafer 30 is further etched from one side to penetrate the groove.

シリコンウェハ21の半分の厚さのモニタウェハ30を作成する方法について説明する。ここでは、一例として一般的なバックラップ装置を用いて行った。
バックラップを用いる方式では、研磨を行う面の反対の面に保護テープを貼り付け、その後、ウェハ厚がシリコンウェハ21の厚さの半分の厚さになるようにバックラップ装置にて研磨面を研磨する。
A method for producing the monitor wafer 30 having a thickness half that of the silicon wafer 21 will be described. Here, a general back wrap device was used as an example.
In the method using the back wrap, a protective tape is attached to the surface opposite to the surface to be polished, and then the polishing surface is formed with a back wrap apparatus so that the wafer thickness is half the thickness of the silicon wafer 21. Grind.

研磨後に、研磨面、非研磨面のどちら側でもいいので、フォトエッチング技術を用いて貫通する第2の箇所24のみ選択的にエッチングが行われるように開口部を有するマスキング材25でモニタウェハ30を被覆する。使用するマスキング材25の材質は、実施例1に記載したものと同じである。   After polishing, either the polished surface or the non-polished surface may be used, so that the monitor wafer 30 is covered with a masking material 25 having an opening so that only the second portion 24 penetrating through the photoetching technique is selectively etched. Coating. The material of the masking material 25 used is the same as that described in the first embodiment.

図5は、シリコンウェハとモニタウェハに溝が形成される様子を示す図である。
図5において、左側はモニタウェハ30の図、中央はエッチング時間と出力信号強度の関係を示す図、右側はシリコンウェハ21の図である。同図(a)から同図(d)に向ってエッチングが進行する様子を示している。同図(a)でエッチングが開始され、同図(b)でエッチングが進行し、同図(c)でエッチングでモニタウェハ30が貫通し、同図(d)で追加エッチングにより所望の深さの溝がシリコンウェハ21に形成される。
FIG. 5 is a diagram illustrating a state in which grooves are formed in the silicon wafer and the monitor wafer.
In FIG. 5, the left side is a diagram of the monitor wafer 30, the center is a diagram showing the relationship between the etching time and the output signal intensity, and the right side is a diagram of the silicon wafer 21. It shows a state in which etching proceeds from FIG. Etching is started in FIG. 4A, etching proceeds in FIG. 2B, the monitor wafer 30 penetrates through etching in FIG. 2C, and a desired depth is obtained by additional etching in FIG. Are formed in the silicon wafer 21.

図6および図7は、この発明の第3実施例の半導体装置の製造装置の要部構成図とブロック図である。
この製造装置100は、エッチング液を入れるエッチング処理槽1と、シリコンウェハ21、モニタウェハ22、溝貫通検出部3を支持し上下させる支持・可動部2と、モニタウェハ22を挟むように配置される溝貫通検出部3とからなる。溝貫通検出部3は、投光側のファイバー9aへレーザー光を出射し、受光側のファイバー9bからレーザー光を受光する。
6 and 7 are a block diagram and a main part configuration diagram of a semiconductor device manufacturing apparatus according to a third embodiment of the present invention.
The manufacturing apparatus 100 is disposed so as to sandwich the etching wafer 1 between the etching treatment tank 1 into which an etching solution is put, the silicon wafer 21, the monitor wafer 22, and the groove penetration detection unit 3 to be moved up and down, and the monitor wafer 22. And a groove penetration detecting unit 3. The groove penetration detection unit 3 emits laser light to the light projecting side fiber 9a and receives the laser light from the light receiving side fiber 9b.

また、溝貫通検出部3の投光側のファイバー9aおよび受光側のファイバー9bへレーザー光を出射・受光する送受光部4からなる。
また、送受光部4からの信号を受けモニタウェハ22の第2の箇所24で貫通する時間を計測するモニタ貫通時間モニタリング部5からなる。
Further, it comprises a light transmitting / receiving unit 4 that emits and receives laser light to the light projecting side fiber 9a and the light receiving side fiber 9b of the groove penetration detecting unit 3.
In addition, it includes a monitor penetrating time monitoring unit 5 that receives a signal from the light transmitting / receiving unit 4 and measures a penetrating time at the second location 24 of the monitor wafer 22.

また、このモニタ貫通時間モニタリング部5からの信号を受けモニタウェハ22のエッチング前の厚さ(または半分の厚さ)と第2の箇所24の貫通時間からエッチングレートを算出するエッチングレート算出部6からなる。尚、送受光部4は例えばレーザーダイオードと受光ダイオードで構成される。しかし、レーザーダイオードは発光ダイオード(LED)や可視光ダイオードとしてもよい。   In addition, the etching rate calculation unit 6 that receives the signal from the monitor penetration time monitoring unit 5 and calculates the etching rate from the thickness (or half the thickness) of the monitor wafer 22 before etching and the penetration time of the second portion 24. Consists of. The light transmitting / receiving unit 4 is composed of, for example, a laser diode and a light receiving diode. However, the laser diode may be a light emitting diode (LED) or a visible light diode.

また、このエッチングレート算出部6からの信号を受けて追加エッチング時間を算出するエッチング時間カウント部7と、このエッチング時間カウント部7からの信号を支持・可動部2へ送信する制御部8とからなる。   Also, from the etching time counting unit 7 that receives the signal from the etching rate calculating unit 6 and calculates the additional etching time, and the control unit 8 that transmits the signal from the etching time counting unit 7 to the support / movable unit 2. Become.

エッチング時間制御部10は送受光部4、モニタ貫通時間モニタリング部5、エッチングレート算出部6、エッチング時間カウント部7および制御部8で構成される。
制御部8は、支持・可動部2の上下可動を指示し送受光部4からのレーザー光の出射を指示する。
The etching time control unit 10 includes a light transmission / reception unit 4, a monitor penetration time monitoring unit 5, an etching rate calculation unit 6, an etching time counting unit 7, and a control unit 8.
The control unit 8 instructs the support / movable unit 2 to move up and down, and instructs the emission of the laser light from the light transmitting / receiving unit 4.

図6では溝貫通検出部3はウェハ21,22と同時に上下可動するが、エッチング処理槽1に固定してウェハ21,22のみ上下可動させる場合もある。
図6の溝貫通検出部3はファイバー9a,9bの投光端部と受光端部で構成されるが、投光側のファイバー9aの投光端部の位置に発光素子、受光側のファイバー9bの受光端部に受光素子を配置して送受光部4を兼ねても構わない。
In FIG. 6, the groove penetration detection unit 3 moves up and down simultaneously with the wafers 21 and 22, but there are cases where only the wafers 21 and 22 are moved up and down by being fixed to the etching processing tank 1.
6 includes a light projecting end portion and a light receiving end portion of the fibers 9a and 9b. The light emitting element and the light receiving side fiber 9b are disposed at the light projecting end portion of the light emitting side fiber 9a. A light receiving element may be arranged at the light receiving end of the light transmitting / receiving section 4.

尚、図7において、○内の番号はこの製造装置100が動作するときの信号や動作の順番を示している。   In FIG. 7, the numbers in the circles indicate signals and the order of operations when the manufacturing apparatus 100 operates.

1 エッチング処理槽
2 支持・可動部
3 溝貫通検出部
4 送受光部
5 モニタ貫通時間モニタリング部
6 エッチングレート算出部
7 エッチング時間カウント部
8 制御部
9a 投光側のファイバー
9b 受光側のファイバー
10 エッチング時間制御部
11 エッチング液
21 シリコンウェハ
22,30 モニタウェハ
23 第1の箇所
24 第2の箇所
25 マスキング材
100 製造装置
DESCRIPTION OF SYMBOLS 1 Etching processing tank 2 Supporting / movable part 3 Groove penetration detection part 4 Transmitting / receiving light part 5 Monitor penetration time monitoring part 6 Etching rate calculation part 7 Etching time counting part 8 Control part 9a Light emitting side fiber 9b Light receiving side fiber 10 Etching Time control unit 11 Etching solution 21 Silicon wafer 22, 30 Monitor wafer 23 First location 24 Second location 25 Masking material 100 Manufacturing apparatus

Claims (6)

シリコンウェハとシリコンからなるモニタウェハを同時にエッチング液に浸漬し、前記シリコンウェハの溝を形成する第1の箇所と前記モニタウェハの溝を形成する第2の箇所をエッチングし、第2の箇所を貫通させる工程と、
前記第2の箇所の貫通時間からエッチングレートを算出する工程と、
該エッチングレートを用いて前記シリコンウェハの前記第1の箇所の深さを所定の深さにするための追加エッチング時間を算出する工程と、
該追加エッチング時間で前記シリコンウェハの前記第1の箇所をエッチングし該第1の箇所を所定の深さにする工程と、
を含むことを特徴とする半導体装置の製造方法。
A silicon wafer and a monitor wafer made of silicon are immersed in an etching solution at the same time, and a first portion for forming the groove of the silicon wafer and a second portion for forming the groove of the monitor wafer are etched, and the second portion is etched. A step of penetrating;
Calculating an etching rate from the penetration time of the second location;
Calculating an additional etching time for making the depth of the first portion of the silicon wafer a predetermined depth using the etching rate;
Etching the first portion of the silicon wafer with the additional etching time to bring the first portion to a predetermined depth;
A method for manufacturing a semiconductor device, comprising:
前記モニタウェハの厚みが前記シリコンウェハの厚みと同じであり、前記モニタウェハがその両面からエッチングされることを特徴とする請求項1に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the thickness of the monitor wafer is the same as the thickness of the silicon wafer, and the monitor wafer is etched from both sides. 前記モニタウェハの厚みが前記シリコンウェハの半分で、該モニタウェハがその片面からエッチングされることを特徴とする請求項1に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the thickness of the monitor wafer is half that of the silicon wafer, and the monitor wafer is etched from one side thereof. 前記モニタウェハの代わりにモニタチップを用いることを特徴とする請求項1に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein a monitor chip is used instead of the monitor wafer. 前記モニタウェハを廃止し前記シリコンウェハのチップ活用領域以外の箇所に前記モニタウェハと同様の働きをするモニタ部を設けることを特徴とする請求項1に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the monitor wafer is abolished and a monitor unit that functions in the same manner as the monitor wafer is provided at a place other than the chip utilization area of the silicon wafer. シリコンウェハおよびシリコンからなるモニタウェハをエッチングするエッチング液を入れるエッチング処理槽と、前記シリコンウェハおよび前記モニタウェハを支持し上下移動させる支持・可動部と、前記モニタウェハの両面に配置されたファイバーからなるレーザー光の投光部と受光部を有する溝貫通検出部と、前記レーザー光を出射・受光する送受光部と、前記溝貫通検出部の信号を受け前記モニタウェハの溝が貫通する時間を計測するモニタ貫通時間モニタリング部と、前記モニタ貫通時間モニタリング部からの信号を受けモニタウェハの貫通時間からエッチングレートを算出するエッチングレート算出部と、該エッチングレート算出部からの信号を受けて追加エッチング時間を算出するエッチング時間カウント部と、該エッチング時間カウント部からの信号を受けて前記支持・可動部を動作させる機能と一連の動作開始信号を前記支持・可動部へ伝達する機能および前記送受光部へ動作開始信号と動作終了信号を伝達する機能とを有する制御部と、を具備することを特徴とする半導体装置の製造装置。 An etching tank for containing an etching solution for etching a silicon wafer and silicon monitor wafer, a support / movable part for supporting and moving the silicon wafer and the monitor wafer up and down, and fibers disposed on both sides of the monitor wafer A groove penetrating detection unit having a laser light projecting unit and a light receiving unit, a light transmitting / receiving unit emitting and receiving the laser light, and a time for the groove of the monitor wafer to pass through the signal of the groove penetrating detection unit. Monitor penetrating time monitoring unit for measuring, etching rate calculating unit for calculating an etching rate from the penetrating time of the monitor wafer in response to a signal from the monitor penetrating time monitoring unit, and additional etching in response to a signal from the etching rate calculating unit Etching time counting unit for calculating time and the etching A function for operating the support / movable unit upon receiving a signal from the inter-counter unit, a function for transmitting a series of operation start signals to the support / movable unit, and an operation start signal and an operation end signal for the light transmitting / receiving unit. And a control unit having a function.
JP2010091121A 2010-04-12 2010-04-12 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus. Expired - Fee Related JP5544997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010091121A JP5544997B2 (en) 2010-04-12 2010-04-12 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010091121A JP5544997B2 (en) 2010-04-12 2010-04-12 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus.

Publications (2)

Publication Number Publication Date
JP2011222790A JP2011222790A (en) 2011-11-04
JP5544997B2 true JP5544997B2 (en) 2014-07-09

Family

ID=45039367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010091121A Expired - Fee Related JP5544997B2 (en) 2010-04-12 2010-04-12 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus.

Country Status (1)

Country Link
JP (1) JP5544997B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099546A (en) * 2012-11-15 2014-05-29 Fuji Electric Co Ltd Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531639A (en) * 1978-08-29 1980-03-06 Kunihiko Kanda Forming method for electric wiring
JPS5645031A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Etching method
JPS62283678A (en) * 1986-06-02 1987-12-09 Nissan Motor Co Ltd Manufacture of semiconductor device
JP2831882B2 (en) * 1992-09-11 1998-12-02 リソテック ジャパン 株式会社 How to create an etching pattern
JP2003133294A (en) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp Etching apparatus and etching method

Also Published As

Publication number Publication date
JP2011222790A (en) 2011-11-04

Similar Documents

Publication Publication Date Title
KR20020077118A (en) Method for monitoring thickness of thin film and method for measuring temperature of substrate
US7846792B2 (en) Method for manufacturing semiconductor device and semiconductor device manufacturing system
JP5544997B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus.
CN103439032B (en) Processing method of silicon micro resonator
JP2008527753A (en) Improved method and apparatus for monitoring the etching of microstructures
US20120103087A1 (en) Flow rate detection device
JP2009164445A (en) Etching processing method and method of manufacturing silicon carbide semiconductor device
JP4347517B2 (en) Thickness measuring apparatus, wet etching apparatus using the same, and wet etching method
JP2008177329A (en) Wet etching method
US9006867B2 (en) Monitoring structure and monitoring method for silicon wet etching depth
JP2013096747A (en) Semiconductor pressure sensor and method for manufacturing semiconductor pressure sensor
JP3819626B2 (en) Semiconductor device manufacturing method and etching apparatus
JPS62283678A (en) Manufacture of semiconductor device
CN104332460B (en) Groove pattern monitoring method and groove pattern monitoring structure preparation method
US8748199B2 (en) In-situ measurement of feature dimensions
US7087498B2 (en) Method for controlling trench depth in shallow trench isolation features
JP2014099546A (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
CN109920734A (en) The forming method of semiconductor devices
JP4816022B2 (en) End point detection method in wet anisotropic etching and manufacturing method of semiconductor device
JP2001228026A (en) Method for measuring radiation temperature
JP2008041676A (en) Method of etching silicon semiconductor substrate, and etching apparatus used therefor
JPH08148474A (en) Dry etching end point detecting method and device
KR20110042789A (en) Method and device for improving end point detection with ion implantation process
US5783099A (en) Etch-ending point measuring method for vapor etch process
JP2014027114A (en) Interface evaluation method of semiconductor substrate and insulation film, and interface evaluation device of semiconductor substrate and insulation film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R150 Certificate of patent or registration of utility model

Ref document number: 5544997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees