JP2014099546A - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus - Google Patents

Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Download PDF

Info

Publication number
JP2014099546A
JP2014099546A JP2012251205A JP2012251205A JP2014099546A JP 2014099546 A JP2014099546 A JP 2014099546A JP 2012251205 A JP2012251205 A JP 2012251205A JP 2012251205 A JP2012251205 A JP 2012251205A JP 2014099546 A JP2014099546 A JP 2014099546A
Authority
JP
Japan
Prior art keywords
etching
opening
monitor
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012251205A
Other languages
Japanese (ja)
Inventor
Shunsuke Tanaka
俊介 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012251205A priority Critical patent/JP2014099546A/en
Priority to CN201310573018.6A priority patent/CN103824768A/en
Publication of JP2014099546A publication Critical patent/JP2014099546A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an intended etching amount with high accuracy.SOLUTION: A semiconductor device manufacturing method comprises performing patterning on an etching surface of a silicon wafer 10 along a (110) plane to form an etching mask 11 and opening an etching opening 11a and a monitoring opening 11b, in which a width of the monitoring opening 11b is set at √2 times an etching amount h of the etching opening 11a; and subsequently, impregnating the silicon wafer 10 with a wet anisotropic etching solution and etching the silicon wafer 10 and projecting light of a wavelength reflected by a groove formed in the monitoring opening 11b. When the etching advances, the groove formed in the monitoring opening 11b becomes V-shaped. And when the etching is terminated based on a signal intensity of reflected light at the time of becoming V-shaped, a grove of an intended etching amount can be formed in the etching opening 11a.

Description

この発明は、溝を有する半導体装置の製造方法および半導体装置の製造装置に関する。   The present invention relates to a method for manufacturing a semiconductor device having a groove and a manufacturing apparatus for a semiconductor device.

圧力センサなどの凹状の溝（トレンチ）を有する半導体装置や、逆阻止ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の端部の分離領域の一部を溝を用いて形成する半導体装置においては、この溝を湿式異方性エッチングを用いてシリコンウェハに形成する場合がある。この湿式異方性エッチング溶液には、ＫＯＨ（水酸化カリウム）やヒドラジン、エチレンジアミン、アンモニアなどのアルカリ水溶液が用いられる。これらアルカリ水溶液を用いた場合、異方性、すなわちシリコンのエッチングレートの面方位依存性を有する。   In a semiconductor device having a concave groove (trench) such as a pressure sensor, or a semiconductor device in which a part of an isolation region at the end of a reverse blocking IGBT (insulated gate bipolar transistor) is formed using a groove, the groove is formed. In some cases, wet anisotropic etching is used to form a silicon wafer. An alkaline aqueous solution such as KOH (potassium hydroxide), hydrazine, ethylenediamine, or ammonia is used for this wet anisotropic etching solution. When these alkaline aqueous solutions are used, they have anisotropy, that is, the plane orientation dependency of the etching rate of silicon.

具体的には、ＫＯＨ溶液を用いた場合のエッチングレートは、（１１１）：（１１０）：（１００）〜１：６００：４００であり、（１１１）面に等価な結晶面［１１１］でエッチングがストップする。そのため、（１００）ウェハ上にあらかじめ［１１０］方位に沿って、エッチングマスクを形成してエッチングをおこなえば、Ｖ字溝やピラミッド型のピット、ピラミッド型の空洞構造を形成することが知られている。また、エッチングされる開口部（エッチング開口部）の大きさによってエッチング深さが決まる。   Specifically, the etching rate when using a KOH solution is (111) :( 110) :( 100) to 1: 600: 400, and etching is performed on a crystal plane [111] equivalent to the (111) plane. Stops. Therefore, it is known that if an etching mask is formed on the (100) wafer in advance along the [110] direction and etching is performed, a V-shaped groove, a pyramidal pit, and a pyramidal cavity structure are formed. Yes. The etching depth is determined by the size of the opening to be etched (etching opening).

上記のアルカリ溶液によるシリコンの溶解反応は、
Ｓｉ＋２ＯＨ-＋２Ｈ2Ｏ→Ｓｉ（ＯＨ）2＋（Ｏ-）2＋２Ｈ2↑
と表される。この反応式から分かるように、シリコンエッチング量（エッチング深さ）と水素ガス（気泡）の発生量は、比例関係にあることが分かる。 The dissolution reaction of silicon by the above alkaline solution is
Si + 2OH − + 2H 2 O → Si (OH) 2 + (O − ) 2 + 2H 2 ↑
It is expressed. As can be seen from this reaction equation, it can be seen that the amount of silicon etching (etching depth) and the amount of hydrogen gas (bubbles) generated are in a proportional relationship.

（１００）ウェハ上に［１１０］方位と、それと等価な＜１１０＞方向に沿ってエッチング開口部を形成する。このエッチング開口部の幅を、シリコンウェハの厚さに√２を乗じたものより大きくしてエッチングした場合、シリコンウェハを貫通する台形型トレンチもしくはＶ字溝を形成することができる（たとえば、下記特許文献１，２等参照。）。この場合のエッチングレートは、水溶液の濃度や温度、添加剤の種類、添加剤の添加量などにより決定されることになる。このエッチングレートを基にして所望のエッチング深さとなるエッチング時間を設定し、タイムエッチングとして処理する方法がある。   (100) Etching openings are formed on the wafer along the [110] orientation and the equivalent <110> direction. When etching is performed with the width of the etching opening larger than the thickness of the silicon wafer multiplied by √2, a trapezoidal trench or a V-shaped groove penetrating the silicon wafer can be formed (for example, (See Patent Documents 1 and 2). In this case, the etching rate is determined by the concentration and temperature of the aqueous solution, the type of additive, the amount of additive added, and the like. There is a method in which an etching time for obtaining a desired etching depth is set based on this etching rate, and processing is performed as time etching.

シリコンウェハのエッチングの終点は、シリコンウェハの両面に投光部と受光部を配置し、赤外光の透過割合により検出することができる（たとえば、下記特許文献３，４，５等参照。）。   The end point of the etching of the silicon wafer can be detected by arranging the light projecting part and the light receiving part on both sides of the silicon wafer and transmitting the infrared light (see, for example, Patent Documents 3, 4, and 5 below). .

図５〜図７は、従来のシリコンウェハのエッチングの終点を検出する方法を示す図である。はじめに、図５に示すように、シリコンウェハ（Ｓｉ基板）１０の表裏面にそれぞれエッチングマスク１１，１２を設け、おもて面にはエッチング開口部１１ａを設ける。この際、エッチング面の方位は（１００）でシリコンウェハ１０の（１１０）面に沿ってパターニングをおこなう。   5 to 7 are diagrams showing a conventional method for detecting the end point of etching of a silicon wafer. First, as shown in FIG. 5, etching masks 11 and 12 are provided on the front and back surfaces of a silicon wafer (Si substrate) 10, respectively, and etching openings 11a are provided on the front surface. At this time, the orientation of the etching surface is (100), and patterning is performed along the (110) plane of the silicon wafer 10.

次に、図６に示すように、シリコンウェハ１０に形成するエッチング箇所（溝部）１３部分に表裏から挟むようにして赤外線の投光プローブ６０１と受光プローブ６０２を設置する。６０１ａは投光側センサ、６０２ａは受光側センサである。そして、投光プローブ６０１から赤外光ＩＲをシリコンウェハ１０おもて面側のエッチング箇所１３に投光し、シリコンウェハ１０裏面側の受光プローブ６０２により受光する。受光側センサ６０２ａは、受光した赤外光ＩＲを電気信号に変換し、電圧値としてセンサアンプ６０３に出力する。   Next, as shown in FIG. 6, an infrared light projecting probe 601 and a light receiving probe 602 are installed so as to be sandwiched from the front and back at an etching portion (groove portion) 13 portion formed in the silicon wafer 10. Reference numeral 601a denotes a light emitting side sensor, and reference numeral 602a denotes a light receiving side sensor. Then, infrared light IR is projected from the light projecting probe 601 to the etching portion 13 on the front surface side of the silicon wafer 10 and received by the light receiving probe 602 on the back surface side of the silicon wafer 10. The light receiving side sensor 602a converts the received infrared light IR into an electric signal and outputs it as a voltage value to the sensor amplifier 603.

この後、図７に示すように、エッチング箇所１３は、時間が経つにつれてエッチングが進み、シリコンウェハ１０の厚さが薄くなり、赤外光の透過割合が大きくなる。これにより、受光プローブ６０２（受光側センサ６０２ａ）により検出する信号強度（図８中縦軸）も強くなり、出力する電圧値も大きくなる。   Thereafter, as shown in FIG. 7, the etching portion 13 is etched over time, the thickness of the silicon wafer 10 is reduced, and the infrared light transmission rate is increased. As a result, the signal intensity (vertical axis in FIG. 8) detected by the light receiving probe 602 (light receiving side sensor 602a) also increases and the output voltage value also increases.

図８は、従来の赤外光の透過を利用した透過光とエッチング量の対応を示す図表である。エッチング量は、縦軸の信号強度、および横軸のエッチング時間による所定の特性を有する。所望のシリコン厚さに対応する電圧値をあらかじめ計測して、設定値としてセンサアンプ６０３等に設定しておく。そして、センサアンプ６０３が検出した電圧値が設定値に達したときにエッチングを停止させ、所望のエッチング量ｈ（図７参照）でエッチングを終了させている。   FIG. 8 is a chart showing the correspondence between the transmitted light using the transmission of conventional infrared light and the etching amount. The etching amount has a predetermined characteristic depending on the signal intensity on the vertical axis and the etching time on the horizontal axis. A voltage value corresponding to a desired silicon thickness is measured in advance and set as a set value in the sensor amplifier 603 or the like. Then, the etching is stopped when the voltage value detected by the sensor amplifier 603 reaches the set value, and the etching is terminated with a desired etching amount h (see FIG. 7).

特開２００７−１４２２２８号公報JP 2007-142228 A 特開２０１１−２４３８５７号公報JP 2011-243857 A 特開平７−３０６０１８号公報JP-A-7-306018 特開平１１−２５０９号公報Japanese Patent Laid-Open No. 11-2509 特開２０１１−２２２７９０号公報JP 2011-222790 A

しかしながら、上述した従来の技術では、シリコンウェハ１０の比抵抗が変わると、シリコンウェハ１０内の不純物濃度が変化し、シリコンウェハ１０を透過する赤外光の散乱具合も変化する。このため、シリコンウェハ１０の比抵抗が変わる都度、設定値を設定し直す必要が生じ、煩雑となった。また、シリコンウェハ１０の加工量（エッチング量）を変更する場合にも、この加工量に合わせて設定値を変更する必要が生じた。   However, in the above-described conventional technique, when the specific resistance of the silicon wafer 10 changes, the impurity concentration in the silicon wafer 10 changes, and the degree of scattering of infrared light transmitted through the silicon wafer 10 also changes. For this reason, each time the specific resistance of the silicon wafer 10 changes, it becomes necessary to reset the set value, which is complicated. Further, when the processing amount (etching amount) of the silicon wafer 10 is changed, it is necessary to change the set value in accordance with the processing amount.

さらに、エッチング箇所１３のエッチング時に形成される面の荒れ具合に応じて赤外光の散乱具合が変化し、赤外光の透過割合が変化する。したがって、上記の赤外光を透過させる構成では、エッチング時に形成される面の荒れ具合の程度や、エッチング液の気泡等の影響を受けて、エッチング終了時に所望するエッチング量ｈを精度よく得られないことが生じた。   Furthermore, the degree of scattering of infrared light changes according to the degree of roughness of the surface formed during etching of the etching location 13, and the transmission ratio of infrared light changes. Therefore, in the above configuration that transmits infrared light, the desired etching amount h at the end of etching can be accurately obtained due to the degree of roughness of the surface formed during etching and the influence of bubbles of the etching solution. Not happened.

この発明は、上述した従来技術による問題点を解消するため、所望するエッチング量を精度よく得ることができることを目的とする。   An object of the present invention is to obtain a desired etching amount with high accuracy in order to solve the above-described problems caused by the prior art.

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、エッチング開口部に所望するエッチング量の溝を形成させる半導体ウェハと、前記半導体ウェハの前記所望するエッチング量に対応した幅のモニタ用開口部を有する前記半導体ウェハと同じ半導体からなるモニタウェハと、を同時に湿式異方性エッチング液に浸透させるエッチング工程をおこなう。次に、前記モニタウェハの前記モニタ用開口部に形成される溝により反射する波長の光を投光し、前記半導体ウェハの前記所望するエッチング量に対応する前記モニタ用開口部からの反射光の信号強度に基づいて、エッチングを終了させる検出工程をおこなう。   In order to solve the above-described problems and achieve the object of the present invention, a semiconductor device manufacturing method according to the present invention has the following characteristics. First, a semiconductor wafer in which a groove having a desired etching amount is formed in an etching opening, and a monitor wafer made of the same semiconductor as the semiconductor wafer having a monitoring opening having a width corresponding to the desired etching amount of the semiconductor wafer; Are simultaneously etched into the wet anisotropic etching solution. Next, light having a wavelength reflected by a groove formed in the monitor opening of the monitor wafer is projected, and the reflected light from the monitor opening corresponding to the desired etching amount of the semiconductor wafer is projected. Based on the signal intensity, a detection process for terminating the etching is performed.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体がシリコンからなり、前記半導体ウェハおよび前記モニタウェハのエッチング面に（１１０）面に沿ってパターニングをおこないエッチングマスクを形成するマスク形成工程を含み、前記モニタウェハの前記モニタ用開口部の幅は、前記シリコンウェハの前記エッチング開口部のエッチング量の√２倍としたことを特徴とする。   In the method of manufacturing a semiconductor device according to the present invention, in the above-described invention, the semiconductor is made of silicon, and an etching mask is formed by patterning along the (110) plane on the etching surface of the semiconductor wafer and the monitor wafer. And the width of the monitor opening of the monitor wafer is √2 times the etching amount of the etching opening of the silicon wafer.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記検出工程は、前記モニタウェハの前記モニタ用開口部に形成される溝がＶ字形状に形成されたときに検出された前記反射光の信号強度に基づき、エッチングを終了させることを特徴とする。   In the semiconductor device manufacturing method according to the present invention, in the above-described invention, the detection step is detected when a groove formed in the monitor opening of the monitor wafer is formed in a V shape. Etching is terminated based on the signal intensity of the reflected light.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記検出工程は、前記モニタ用開口部に形成される溝により反射する波長の光として可視光を用いることを特徴とする。   The semiconductor device manufacturing method according to the present invention is characterized in that, in the above-described invention, the detection step uses visible light as light having a wavelength reflected by a groove formed in the monitor opening.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記エッチング工程は、複数枚の前記半導体ウェハと、一枚の前記モニタウェハとを同時にエッチングすることを特徴とする。   In the semiconductor device manufacturing method according to the present invention, in the above-described invention, the etching step simultaneously etches a plurality of the semiconductor wafers and one monitor wafer.

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記マスク形成工程は、一枚の前記半導体ウェハに、複数の前記エッチング開口部と、一つの前記モニタ用開口部とを形成することを特徴とする。   In the method for manufacturing a semiconductor device according to the present invention, in the above-described invention, the mask forming step forms a plurality of the etching openings and one monitoring opening in one semiconductor wafer. It is characterized by doing.

また、この発明にかかる半導体装置の製造装置は、エッチング開口部に所望するエッチング量の溝を形成させる半導体ウェハと、前記半導体ウェハの前記所望するエッチング量に対応した幅のモニタ用開口部を有する前記半導体ウェハと同じ半導体からなるモニタウェハと、を同時に湿式異方性エッチング液に浸透させるエッチング手段と、前記モニタウェハの前記モニタ用開口部に形成される溝により反射する波長の光を投光し、前記半導体ウェハの前記所望するエッチング量に対応する前記モニタ用開口部からの反射光の信号強度に基づいて、エッチングを終了させる検出手段と、を備えたことを特徴とする。   According to another aspect of the present invention, there is provided a semiconductor device manufacturing apparatus including a semiconductor wafer for forming a groove having a desired etching amount in an etching opening, and a monitoring opening having a width corresponding to the desired etching amount of the semiconductor wafer. A monitor wafer made of the same semiconductor as the semiconductor wafer is simultaneously projected into a wet anisotropic etchant, and light having a wavelength reflected by a groove formed in the monitor opening of the monitor wafer is projected. And detecting means for terminating the etching based on the signal intensity of the reflected light from the opening for monitoring corresponding to the desired etching amount of the semiconductor wafer.

また、この発明にかかる半導体装置の製造装置は、上述した発明において、前記半導体ウェハがシリコンからなり、前記半導体ウェハおよび前記モニタウェハのエッチング面に（１１０）面に沿ってパターニングをおこないエッチングマスクを形成するマスク形成手段を備え、前記モニタウェハの前記モニタ用開口部の幅は、前記半導体ウェハの前記エッチング開口部のエッチング量の√２倍としたことを特徴とする。   According to the semiconductor device manufacturing apparatus of the present invention, in the above-described invention, the semiconductor wafer is made of silicon, and an etching mask is formed by patterning along the (110) plane on the etching surface of the semiconductor wafer and the monitor wafer. A mask forming means is provided, and the width of the monitor opening of the monitor wafer is set to √2 times the etching amount of the etching opening of the semiconductor wafer.

また、この発明にかかる半導体装置の製造装置は、上述した発明において、前記検出手段は、前記モニタウェハの前記モニタ用開口部に形成される溝がＶ字形状に形成されたときに検出された前記反射光の信号強度に基づき、エッチングを終了させることを特徴とする。   In the semiconductor device manufacturing apparatus according to the present invention, in the above-described invention, the detection means is detected when a groove formed in the monitor opening of the monitor wafer is formed in a V shape. Etching is terminated based on the signal intensity of the reflected light.

また、この発明にかかる半導体装置の製造装置は、上述した発明において、前記検出手段には、あらかじめ、前記モニタウェハのエッチング開口部に所望するエッチング量の溝が形成されたときの前記モニタ用開口部の反射光の信号強度が設定値として設定され、前記エッチング手段によるエッチング時に、前記モニタ用開口部の反射光の信号強度が設定値に一致したときにエッチングを終了させることを特徴とする。   Also, in the semiconductor device manufacturing apparatus according to the present invention, in the above-described invention, the detection means has the opening for monitoring when a groove having a desired etching amount is formed in advance in the etching opening of the monitor wafer. The signal intensity of the reflected light of the portion is set as a set value, and the etching is terminated when the signal intensity of the reflected light of the monitor opening matches the set value during the etching by the etching means.

上述した発明によれば、エッチング開口部と異なる箇所にエッチングモニタ用開口部を形成しておく。エッチング時にはモニタ部に反射する波長の光を投光し、反射光の受光状態に応じてエッチングする溝部のエッチング量を求める。そして、溝部が所望するエッチング量に到達したときに、モニタ用開口部がＶ字形状に溝形成されるようモニタ用開口部の幅を設定しておく。そして、Ｖ字形状のモニタ用開口部に投光された光が散乱され、半導体ウェハの所望するエッチング量に対応するモニタ用開口部からの反射光の信号強度に基づいてエッチングを終了させる。これにより、エッチング開口部に所望のエッチング量を有した溝を形成できる。   According to the above-described invention, the etching monitor opening is formed at a location different from the etching opening. At the time of etching, light having a wavelength reflected by the monitor is projected, and the etching amount of the groove to be etched is determined according to the light receiving state of the reflected light. Then, the width of the monitor opening is set so that the monitor opening is formed into a V-shape when the groove reaches the desired etching amount. Then, the light projected to the V-shaped monitor opening is scattered, and the etching is terminated based on the signal intensity of the reflected light from the monitor opening corresponding to the desired etching amount of the semiconductor wafer. Thereby, a groove having a desired etching amount can be formed in the etching opening.

本発明にかかる半導体装置の製造方法および半導体装置の製造装置によれば、所望するエッチング量を精度よく得ることができるという効果を奏する。   According to the semiconductor device manufacturing method and the semiconductor device manufacturing apparatus of the present invention, it is possible to obtain a desired etching amount with high accuracy.

実施の形態にかかるエッチングをおこなうシリコンウェハを示す側面図である。It is a side view which shows the silicon wafer which performs the etching concerning embodiment. 実施の形態にかかる半導体装置の製造装置の一例を示す側面図である。It is a side view which shows an example of the manufacturing apparatus of the semiconductor device concerning embodiment. 実施の形態にかかるシリコンウェハのエッチング状態を示す側面図である。It is a side view which shows the etching state of the silicon wafer concerning embodiment. 実施の形態にかかる可視光を利用した反射光とエッチング量の対応を示す図表である。It is a graph which shows a response | compatibility with the reflected light using the visible light concerning embodiment, and etching amount. 従来のシリコンウェハのエッチングの終点を検出する方法を示す図である（その１）。It is a figure which shows the method to detect the end point of the etching of the conventional silicon wafer (the 1). 従来のシリコンウェハのエッチングの終点を検出する方法を示す図である（その２）。It is a figure which shows the method to detect the end point of the etching of the conventional silicon wafer (the 2). 従来のシリコンウェハのエッチングの終点を検出する方法を示す図である（その３）。It is a figure which shows the method to detect the end point of the etching of the conventional silicon wafer (the 3). 従来の赤外光の透過を利用した透過光とエッチング量の対応を示す図表である。It is a graph which shows the response | compatibility of the transmitted light and the etching amount using the transmission of the conventional infrared light.

（実施の形態）
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法および半導体装置の製造装置の好適な実施の形態を詳細に説明する。 (Embodiment)
Exemplary embodiments of a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus according to the present invention will be explained below in detail with reference to the accompanying drawings.

図１は、実施の形態にかかるエッチングをおこなうシリコンウェハを示す側面図である。上記説明同様に、シリコンウェハ１０の表裏面にエッチングマスク１１，１２を形成する。エッチングマスク１１は、シリコンウェハ１０おもて面である（１００）のエッチング面に（１１０）面に沿ってパターニングをおこなう。この際、エッチングマスク１１の所望するエッチング箇所（溝部）１３にエッチング開口部１１ａを形成する。   FIG. 1 is a side view showing a silicon wafer to be etched according to the embodiment. Similarly to the above description, etching masks 11 and 12 are formed on the front and back surfaces of the silicon wafer 10. The etching mask 11 performs patterning along the (110) surface on the (100) etching surface which is the front surface of the silicon wafer 10. At this time, an etching opening 11 a is formed in a desired etching portion (groove portion) 13 of the etching mask 11.

また、エッチングマスク１１には、エッチング開口部１１ａと異なる箇所にモニタ用開口部１１ｂを設ける。モニタ用開口部１１ｂは、エッチング箇所１３のエッチング状態をモニタするためのモニタ溝を形成するために設ける。   The etching mask 11 is provided with a monitor opening 11b at a location different from the etching opening 11a. The monitor opening 11b is provided to form a monitor groove for monitoring the etching state of the etching location 13.

このモニタ用開口部１１ｂの幅Ｗは、エッチング開口部１１ａのシリコン加工量（エッチング量ｈ）の√２倍に設定しておく。エッチングは、湿式異方性エッチング溶液（ＫＯＨ（水酸化カリウム）やヒドラジン、エチレンジアミン、アンモニアなど）のアルカリ水溶液を用いる。これにより、上述した結晶方位の関係性より、エッチング開口部１１ａに対するエッチングをおこなったとき、エッチング量ｈに達したときに、モニタ用開口部１１ｂはＶ字形状にエッチングされることになる。   The width W of the monitoring opening 11b is set to √2 times the silicon processing amount (etching amount h) of the etching opening 11a. The etching uses an alkaline aqueous solution of a wet anisotropic etching solution (KOH (potassium hydroxide), hydrazine, ethylenediamine, ammonia, etc.). Thus, due to the above-described crystal orientation relationship, when the etching opening 11a is etched, the monitoring opening 11b is etched into a V shape when the etching amount h is reached.

図２は、実施の形態にかかる半導体装置の製造装置の一例を示す側面図である。製造装置のうち、エッチング量を検出する検出装置について記載してある。シリコンウェハ１０は、図示しないエッチング処理槽に入れエッチング液に浸透させる。このシリコンウェハ１０は、図示しない支持機構により支持され、エッチング処理槽に投入および取り出される。   FIG. 2 is a side view of an example of the semiconductor device manufacturing apparatus according to the embodiment. Among the manufacturing apparatuses, a detection apparatus for detecting the etching amount is described. The silicon wafer 10 is placed in an etching treatment tank (not shown) and penetrated into the etching solution. The silicon wafer 10 is supported by a support mechanism (not shown), and is put into and taken out from the etching processing tank.

そして、エッチング処理槽に投入されたシリコンウェハ１０のモニタ用開口部１１ｂ部分には、投光プローブ１と受光プローブ２が配置されている。１ａは投光側センサ、２ａは受光側センサである。そして、投光プローブ１からシリコンウェハ１０おもて面側のモニタ用開口部１１ｂに対し、このシリコンウェハ１０に対し反射する波長の光（たとえば可視光）Ｖｉを投光し、反射光Ｖｏを受光プローブ２により受光する。受光側センサ２ａは、受光した反射光Ｖｏを電気信号に変換し、電圧値としてセンサアンプ３に出力する。   A light projecting probe 1 and a light receiving probe 2 are arranged in the monitor opening 11b portion of the silicon wafer 10 put into the etching processing tank. 1a is a light emitting side sensor, and 2a is a light receiving side sensor. Then, light (for example, visible light) Vi having a wavelength reflected from the silicon wafer 10 is projected from the light projecting probe 1 to the monitor opening 11b on the front surface side of the silicon wafer 10, and the reflected light Vo is emitted. Light is received by the light receiving probe 2. The light receiving side sensor 2a converts the received reflected light Vo into an electric signal and outputs it as a voltage value to the sensor amplifier 3.

図３は、実施の形態にかかるシリコンウェハのエッチング状態を示す側面図である。シリコンウェハ１０のシリコン加工面であるエッチング開口部１１ａに対するエッチングをおこなう際、モニタ用開口部１１ｂに対しても同様のエッチングをおこなう。これにより、エッチング開口部１１ａのエッチングが所望するエッチング量ｈに達したとき、モニタ用開口部１１ｂに位置するシリコンウェハ１０がＶ字形状にエッチングされる。   FIG. 3 is a side view showing an etching state of the silicon wafer according to the embodiment. When etching is performed on the etching opening 11a which is the silicon processing surface of the silicon wafer 10, the same etching is performed on the monitoring opening 11b. As a result, when the etching opening 11a reaches the desired etching amount h, the silicon wafer 10 located in the monitoring opening 11b is etched into a V shape.

図４は、実施の形態にかかる可視光を利用した反射光とエッチング量の対応を示す図表である。縦軸は可視光の反射光Ｖｏの信号強度、横軸はエッチング量に対応するエッチング時間である。エッチング開口部１１ａのエッチングをおこなうと、図４に示すように時間経過と共に反射光Ｖｏの信号強度が低下していく。   FIG. 4 is a table showing the correspondence between the reflected light using visible light and the etching amount according to the embodiment. The vertical axis represents the signal intensity of the reflected reflected light Vo, and the horizontal axis represents the etching time corresponding to the etching amount. When the etching opening 11a is etched, the signal intensity of the reflected light Vo decreases with time as shown in FIG.

すなわち、エッチングが進むにつれ、モニタ用開口部１１ｂのシリコンウェハ１０がＶ字形状に近づく如く形成されていく。そして、図３に示すように、モニタ用開口部１１ｂのシリコンウェハ１０は、両側壁（１１１面）１０ｂｂがＶ字形状に形成される。このとき、投光プローブ１から投光した可視光Ｖｉは、両側壁１０ｂｂにより散乱するため、受光プローブ２で受光する反射光Ｖｏがほぼゼロとなる。   That is, as etching progresses, the silicon wafer 10 in the monitor opening 11b is formed so as to approach a V shape. As shown in FIG. 3, the silicon wafer 10 in the monitor opening 11b has both side walls (111 surfaces) 10bb formed in a V shape. At this time, since the visible light Vi projected from the light projecting probe 1 is scattered by the side walls 10bb, the reflected light Vo received by the light receiving probe 2 becomes almost zero.

このため、あらかじめ、モニタ用開口部１１ｂに位置するシリコンウェハ１０がＶ字形状にエッチングされたときに受光側センサ２ａが出力する電圧値を設定値として設定しておく。設定値は、センサアンプ３の図示しないメモリ等に記憶しておけばよい。   For this reason, the voltage value output from the light receiving side sensor 2a when the silicon wafer 10 positioned in the monitor opening 11b is etched into a V shape is set in advance as a set value. The set value may be stored in a memory or the like (not shown) of the sensor amplifier 3.

そして、センサアンプ３は、エッチング開始後に受光側センサ２ａが出力する電圧値を設定値と比較し、受光側センサ２ａが出力する電圧値が設定値となったときにエッチングを終了させる。すなわち、モニタ用開口部１１ｂに形成される溝がＶ字形状に形成されたときに検出された前記反射光の信号強度に基づき、エッチングを終了させればよい。これにより、エッチング開口部１１ａを所望するエッチング量ｈを有してエッチングすることができる。   Then, the sensor amplifier 3 compares the voltage value output from the light receiving side sensor 2a with the set value after the start of etching, and ends the etching when the voltage value output from the light receiving side sensor 2a reaches the set value. That is, etching may be terminated based on the signal intensity of the reflected light detected when the groove formed in the monitor opening 11b is formed in a V shape. Thereby, the etching opening 11a can be etched with a desired etching amount h.

このほか、モニタ用開口部１１ｂの溝がＶ字形状となった後は、このＶ字形状が変化することはないため電圧値は変化しない。これにより、センサアンプ３は、電圧値がゼロに近づいた後、所定時間変化（たとえば１秒以内等）しなくなったときにエッチングを終了させる構成としてもよい。   In addition, after the groove of the monitor opening 11b becomes V-shaped, the voltage value does not change because the V-shape does not change. Thus, the sensor amplifier 3 may be configured to end the etching when the voltage value approaches zero and does not change for a predetermined time (for example, within 1 second).

上記の説明では、一つのシリコンウェハ１０に一つの溝を形成する構成としたが、一つのシリコンウェハ１０に複数のエッチング開口部１１ａを設けることにより、一つのシリコンウェハ１０に複数の溝を形成することができる。この場合、一つのシリコンウェハ１０に一つのモニタ用開口部１１ｂを設けるだけでよく、このモニタ用開口部１１ｂのＶ字溝の形成状態を検出することにより、複数のエッチング開口部１１ａにそれぞれ同じエッチング量の溝を形成できる。   In the above description, one groove is formed in one silicon wafer 10, but a plurality of grooves are formed in one silicon wafer 10 by providing a plurality of etching openings 11 a in one silicon wafer 10. can do. In this case, it is only necessary to provide one monitor opening 11b in one silicon wafer 10. By detecting the formation state of the V-shaped groove in the monitor opening 11b, the same is applied to each of the plurality of etching openings 11a. An etching amount of grooves can be formed.

そして、上記構成を用いて、複数のシリコンウェハ１０をバッチ処理することができる。この場合、複数枚のシリコンウェハ１０にそれぞれ一つのモニタ用開口部１１ｂを設けてもよい。   A plurality of silicon wafers 10 can be batch processed using the above configuration. In this case, each of the plurality of silicon wafers 10 may be provided with one monitor opening 11b.

さらには、溝を形成するエッチング対象のシリコンウェハ１０にはモニタ用開口部１１ｂを設けずに、シリコンウェハと同じ材質のモニタ用のシリコンウェハ（モニタウェハ）を別途用意する。そして、このモニタウェハにモニタ用開口部１１ｂを設ける。これら、エッチング対象の複数枚のシリコンウェハ１０と一枚のモニタウェハを同時にエッチング処理し、モニタウェハにおけるＶ字溝の形成状態を検出することにより、複数のシリコンウェハ１０に対して同時に溝を形成することができる。   Furthermore, a silicon wafer for monitoring (monitor wafer) made of the same material as the silicon wafer is prepared separately without providing the opening 11b for monitoring in the silicon wafer 10 to be etched to form the groove. A monitor opening 11b is provided on the monitor wafer. By simultaneously etching a plurality of silicon wafers 10 to be etched and one monitor wafer, and detecting the formation state of the V-shaped grooves on the monitor wafers, grooves are simultaneously formed on the plurality of silicon wafers 10. can do.

また、シリコンウェハ１０上において、モニタ用開口部１１ｂを形成する位置をウェハの端部等、半導体装置として切り出す領域外とすることにより、一つのシリコンウェハ１０を効率的に利用して多くの半導体装置を切り出すことができるようになる。   In addition, by making the position where the opening 11b for monitoring is formed on the silicon wafer 10 outside the region to be cut out as a semiconductor device, such as the edge of the wafer, a large number of semiconductors can be used efficiently using one silicon wafer 10. The device can be cut out.

以上説明した実施の形態によれば、シリコンウェハに形成するエッチング箇所と異なるモニタ箇所を設け、同時にエッチングをおこなう。そして、このモニタ箇所の開口幅は、エッチング箇所が所望するエッチング量に到達したときに、モニタ箇所の加工形状がＶ字形状になる幅としている。このように、モニタ箇所の開口幅をエッチング量に対応した幅に設定しておくだけで、エッチング箇所を所望のエッチング量を有して簡単に形成できるようになる。   According to the embodiment described above, the monitor location different from the etch location formed on the silicon wafer is provided, and etching is performed simultaneously. And the opening width of this monitor location is made into the width | variety in which the processing shape of a monitor location becomes V shape, when an etching location reaches the etching amount desired. In this way, the etching location can be easily formed with a desired etching amount simply by setting the opening width of the monitoring location to a width corresponding to the etching amount.

また、従来のようなエッチング箇所の赤外光の透過状態に基づきエッチング量を検出するものに対し、シリコンウェハの比抵抗やエッチング面の荒れ具合に影響を受けずに所望のエッチング量とすることができる。つまり、上記実施の形態によれば、所望のエッチング量となったときにモニタ箇所の加工形状がＶ字形状になることに基づき、可視光の散乱
により反射光がほぼゼロとなる（設定値に一致する）。このように、エッチング途中におけるエッチング面の荒れ具合には影響を受けず、正確にエッチング終了点を検出できるようになる。以上の実施の形態では、シリコンウェハについて記載したが、その他の半導体ウェハであっても同様の効果を得ることができる。 In contrast to the conventional method of detecting the etching amount based on the state of transmission of infrared light at the etching location, the etching amount should be a desired amount without being affected by the specific resistance of the silicon wafer and the roughness of the etched surface. Can do. In other words, according to the above-described embodiment, the reflected light becomes almost zero due to the scattering of visible light based on the fact that the processing shape of the monitor portion becomes V-shaped when the desired etching amount is reached (the set value is set). Match). In this way, the etching end point can be accurately detected without being affected by the roughness of the etched surface during etching. Although the silicon wafer has been described in the above embodiment, the same effect can be obtained even with other semiconductor wafers.

以上のように、本発明にかかる半導体装置の製造方法および半導体装置の製造装置は、コンバータやインバータなどの電力変換装置に使用される半導体装置に有用である。   As described above, the method for manufacturing a semiconductor device and the apparatus for manufacturing a semiconductor device according to the present invention are useful for a semiconductor device used in a power converter such as a converter or an inverter.

１０ シリコンウェハ
１０ｂｂ 両側壁
１１，１２ エッチングマスク
１１ａ エッチング開口部
１１ｂ モニタ用開口部 DESCRIPTION OF SYMBOLS 10 Silicon wafer 10bb Both-side wall 11,12 Etching mask 11a Etching opening 11b Monitor opening

Claims (10)

エッチング開口部に所望するエッチング量の溝を形成させる半導体ウェハと、前記半導体ウェハの前記所望するエッチング量に対応した幅のモニタ用開口部を有する前記半導体ウェハと同じ半導体からなるモニタウェハと、を同時に湿式異方性エッチング液に浸透させるエッチング工程と、
前記モニタウェハの前記モニタ用開口部に形成される溝により反射する波長の光を投光し、前記半導体ウェハの前記所望するエッチング量に対応する前記モニタ用開口部からの反射光の信号強度に基づいて、エッチングを終了させる検出工程と、
を含むことを特徴とする半導体装置の製造方法。 A semiconductor wafer for forming a groove having a desired etching amount in the etching opening, and a monitor wafer made of the same semiconductor as the semiconductor wafer having a monitoring opening having a width corresponding to the desired etching amount of the semiconductor wafer. Etching process to simultaneously penetrate wet anisotropic etching solution,
The light of the wavelength reflected by the groove formed in the monitor opening of the monitor wafer is projected, and the signal intensity of the reflected light from the monitor opening corresponding to the desired etching amount of the semiconductor wafer is projected. Based on the detection step of terminating the etching,
A method for manufacturing a semiconductor device, comprising: 前記半導体がシリコンからなり、
前記半導体ウェハおよび前記モニタウェハのエッチング面に（１１０）面に沿ってパターニングをおこないエッチングマスクを形成するマスク形成工程を含み、
前記モニタウェハの前記モニタ用開口部の幅は、前記半導体ウェハの前記エッチング開口部のエッチング量の√２倍としたことを特徴とする請求項１に記載の半導体装置の製造方法。 The semiconductor is made of silicon;
A mask forming step of patterning the etched surface of the semiconductor wafer and the monitor wafer along the (110) plane to form an etching mask;
2. The method of manufacturing a semiconductor device according to claim 1, wherein a width of the monitor opening of the monitor wafer is set to √2 times an etching amount of the etching opening of the semiconductor wafer. 前記検出工程は、
前記モニタウェハの前記モニタ用開口部に形成される溝がＶ字形状に形成されたときに検出された前記反射光の信号強度に基づき、エッチングを終了させることを特徴とする請求項１または２に記載の半導体装置の製造方法。 The detection step includes
3. The etching is terminated based on a signal intensity of the reflected light detected when a groove formed in the monitor opening of the monitor wafer is formed in a V shape. The manufacturing method of the semiconductor device as described in 2. above. 前記検出工程は、
前記モニタ用開口部に形成される溝により反射する波長の光として可視光を用いることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。 The detection step includes
4. The method of manufacturing a semiconductor device according to claim 1, wherein visible light is used as light having a wavelength reflected by a groove formed in the monitor opening. 前記エッチング工程は、
複数枚の前記半導体ウェハと、一枚の前記モニタウェハとを同時にエッチングすることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。 The etching step includes
5. The method of manufacturing a semiconductor device according to claim 1, wherein a plurality of the semiconductor wafers and one monitor wafer are simultaneously etched. 前記マスク形成工程は、
一枚の前記半導体ウェハに、複数の前記エッチング開口部と、一つの前記モニタ用開口部とを形成することを特徴とする請求項２〜５のいずれか一つに記載の半導体装置の製造方法。 The mask forming step includes
6. The method for manufacturing a semiconductor device according to claim 2, wherein a plurality of the etching openings and one monitoring opening are formed in one semiconductor wafer. . エッチング開口部に所望するエッチング量の溝を形成させる半導体ウェハと、前記半導体ウェハの前記所望するエッチング量に対応した幅のモニタ用開口部を有する前記半導体ウェハと同じ半導体からなるモニタウェハと、を同時に湿式異方性エッチング液に浸透させるエッチング手段と、
前記モニタウェハの前記モニタ用開口部に形成される溝により反射する波長の光を投光し、前記半導体ウェハの前記所望するエッチング量に対応する前記モニタ用開口部からの反射光の信号強度に基づいて、エッチングを終了させる検出手段と、
を備えたことを特徴とする半導体装置の製造装置。 A semiconductor wafer for forming a groove having a desired etching amount in the etching opening, and a monitor wafer made of the same semiconductor as the semiconductor wafer having a monitoring opening having a width corresponding to the desired etching amount of the semiconductor wafer. Etching means for simultaneously penetrating the wet anisotropic etching solution;
The light of the wavelength reflected by the groove formed in the monitor opening of the monitor wafer is projected, and the signal intensity of the reflected light from the monitor opening corresponding to the desired etching amount of the semiconductor wafer is projected. Detection means for terminating the etching, and
An apparatus for manufacturing a semiconductor device, comprising: 前記半導体がシリコンからなり、
前記半導体ウェハおよび前記モニタウェハのエッチング面に（１１０）面に沿ってパターニングをおこないエッチングマスクを形成するマスク形成手段を備え、
前記モニタウェハの前記モニタ用開口部の幅は、前記半導体ウェハの前記エッチング開口部のエッチング量の√２倍としたことを特徴とする請求項７に記載の半導体装置の製造装置。 The semiconductor is made of silicon;
A mask forming means for patterning the etched surface of the semiconductor wafer and the monitor wafer along the (110) plane to form an etching mask;
8. The apparatus for manufacturing a semiconductor device according to claim 7, wherein the width of the monitor opening of the monitor wafer is √2 times the etching amount of the etching opening of the semiconductor wafer. 前記検出手段は、
前記モニタウェハの前記モニタ用開口部に形成される溝がＶ字形状に形成されたときに検出された前記反射光の信号強度に基づき、エッチングを終了させることを特徴とする請求項７または８に記載の半導体装置の製造装置。 The detection means includes
9. The etching is terminated based on a signal intensity of the reflected light detected when a groove formed in the monitor opening of the monitor wafer is formed in a V shape. The manufacturing apparatus of the semiconductor device as described in 2. above. 前記検出手段には、
あらかじめ、前記モニタウェハのエッチング開口部に所望するエッチング量の溝が形成されたときの前記モニタ用開口部の反射光の信号強度が設定値として設定され、
前記エッチング手段によるエッチング時に、前記モニタ用開口部の反射光の信号強度が設定値に一致したときにエッチングを終了させることを特徴とする請求項９に記載の半導体装置の製造装置。 The detection means includes
In advance, the signal intensity of the reflected light of the monitor opening when a groove having a desired etching amount is formed in the etching opening of the monitor wafer is set as a set value,
10. The apparatus for manufacturing a semiconductor device according to claim 9, wherein during the etching by the etching means, the etching is terminated when the signal intensity of the reflected light from the monitor opening coincides with a set value.
JP2012251205A 2012-11-15 2012-11-15 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Pending JP2014099546A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012251205A JP2014099546A (en) 2012-11-15 2012-11-15 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
CN201310573018.6A CN103824768A (en) 2012-11-15 2013-11-15 Manufacturing method of semiconductor apparatus, and manufacturing device of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012251205A JP2014099546A (en) 2012-11-15 2012-11-15 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Publications (1)

Publication Number Publication Date
JP2014099546A true JP2014099546A (en) 2014-05-29

Family

ID=50759764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251205A Pending JP2014099546A (en) 2012-11-15 2012-11-15 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Country Status (2)

Country Link
JP (1) JP2014099546A (en)
CN (1) CN103824768A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283678A (en) * 1986-06-02 1987-12-09 Nissan Motor Co Ltd Manufacture of semiconductor device
JPH02177328A (en) * 1988-12-27 1990-07-10 Mitsubishi Electric Corp Via hole etching device
JPH10144954A (en) * 1996-11-12 1998-05-29 Yokogawa Electric Corp Method for manufacturing semiconductor device
JPH1131840A (en) * 1997-02-24 1999-02-02 Lucent Technol Inc Method for forming electronic component on semiconductor substrate
JP2000077382A (en) * 1998-06-18 2000-03-14 Toshiba Corp Functional element, fabrication thereof and optical disc drive employing it
JP2011222790A (en) * 2010-04-12 2011-11-04 Fuji Electric Co Ltd Method and apparatus for manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283678A (en) * 1986-06-02 1987-12-09 Nissan Motor Co Ltd Manufacture of semiconductor device
JPH02177328A (en) * 1988-12-27 1990-07-10 Mitsubishi Electric Corp Via hole etching device
JPH10144954A (en) * 1996-11-12 1998-05-29 Yokogawa Electric Corp Method for manufacturing semiconductor device
JPH1131840A (en) * 1997-02-24 1999-02-02 Lucent Technol Inc Method for forming electronic component on semiconductor substrate
JP2000077382A (en) * 1998-06-18 2000-03-14 Toshiba Corp Functional element, fabrication thereof and optical disc drive employing it
JP2011222790A (en) * 2010-04-12 2011-11-04 Fuji Electric Co Ltd Method and apparatus for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN103824768A (en) 2014-05-28

Similar Documents

Publication Publication Date Title
JP5524453B2 (en) Silicon wafer etching method and etching apparatus
DE60336150D1 (en) METHOD FOR MONITORING DEEP DEEP
JP4744535B2 (en) Etching method and method for manufacturing silicon carbide semiconductor device
JP2014232030A5 (en)
US20130313718A1 (en) Substrates Comprising Integrated Circuitry, Methods Of Processing A Substrate Comprising Integrated Circuitry, And Methods Of Back-Side Thinning A Substrate Comprising Integrated Circuitry
TW201318061A (en) Method for dynamically detecting etched end point
CN101572219B (en) System and method for monitoring cavity state and semiconductor treatment equipment
US9006867B2 (en) Monitoring structure and monitoring method for silicon wet etching depth
US10761057B2 (en) Membrane device and method for manufacturing same
JP2014099546A (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US9899278B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JPH11317398A (en) Method for manufacturing semiconductor device and etching system thereof
JP2009016375A (en) Semiconductor device manufacturing method and equipment
JP3890254B2 (en) Manufacturing method of semiconductor device
JP5544997B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus.
JP2995762B2 (en) Method for manufacturing semiconductor device
US20200203234A1 (en) Method of forming high aspect ratio features in semiconductor substrate
JP2008041676A (en) Method of etching silicon semiconductor substrate, and etching apparatus used therefor
CN103531458A (en) Method for carrying out wet etching on GaAs-based material by utilizing two-step method
JP2010129884A (en) Etching end point detection device and its method
CN106840820B (en) CVD film and etching treatment method thereof
US8748199B2 (en) In-situ measurement of feature dimensions
KR100289073B1 (en) Method for measuring trench depth
KR100877267B1 (en) Method for trench depth measure in semiconductor device
US10192748B2 (en) Controlling of etch depth in deep via etching processes and resultant structures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220