KR100877267B1 - Method for trench depth measure in semiconductor device - Google Patents
Method for trench depth measure in semiconductor device Download PDFInfo
- Publication number
- KR100877267B1 KR100877267B1 KR1020060131462A KR20060131462A KR100877267B1 KR 100877267 B1 KR100877267 B1 KR 100877267B1 KR 1020060131462 A KR1020060131462 A KR 1020060131462A KR 20060131462 A KR20060131462 A KR 20060131462A KR 100877267 B1 KR100877267 B1 KR 100877267B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- depth
- measuring
- stage
- value
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
본 발명은 트렌치의 깊이 측정시간을 줄임과 동시에 비용을 줄이도록 한 반도체 소자의 트렌치 깊이 측정방법에 관한 것으로서, 트렌치의 깊이를 측정하는 방법에 있어서, 상기 트렌치의 상부에 임의의 각을 이루는 제 1, 제 2 검출단을 배치하는 단계와, 상기 제 1 검출단을 통해 트렌치의 일 지점에 대한 트렌치의 기울기를 1차로 측정하는 단계와, 상기 제 2 검출단을 통해 상기 트렌치의 다른 일 지점에 대한 트렌치의 기울기를 2차로 측정하는 단계와, 상기 제 1, 제 2 검출단을 통해 측정된 빛의 세기 차에 따른 1차, 2차의 문턱 값을 연산하여 상기 트렌치의 깊이를 산출하는 단계를 포함하여 이루어짐을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for measuring the depth of a trench in a semiconductor device to reduce the time for measuring the depth of the trench and to reduce the cost. The method for measuring the depth of the trench includes: And arranging a second detection stage, measuring a slope of the trench with respect to one point of the trench through the first detection stage, and using the second detection stage with respect to another point of the trench. Measuring the slope of the trench in the second order and calculating the depth of the trench by calculating threshold values of the first and second values according to the difference in the intensity of light measured by the first and second detection stages. Characterized in that made.
트렌치, 검출단, 측정, 깊이, 스테이지 Trench, Detector, Measurement, Depth, Stage
Description
도 1은 본 발명에 의한 반도체 소자의 트렌치 깊이 측정방법을 설명하기 위한 개략적인 도면1 is a schematic view for explaining a trench depth measuring method of a semiconductor device according to the present invention
도 2는 본 발명의 제 1 실시예에 따른 반도체 소자의 트렌치 깊이 측정방법을 나타낸 도면2 illustrates a trench depth measuring method of a semiconductor device in accordance with a first embodiment of the present invention.
도 3은 본 발명의 제 2 실시예에 따른 반도체 소자의 트렌치 깊이 측정방법을 나타낸 도면3 is a view illustrating a trench depth measuring method of a semiconductor device according to a second exemplary embodiment of the present invention.
도 4a 및 도 4b는 본 발명에 실시예에 따라 트렌치 내부에서 빛의 세기를 측정한 결과는 나타낸 도면4a and 4b is a view showing the results of measuring the light intensity inside the trench in accordance with an embodiment of the present invention
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
100 : 트렌치 110 : 제 1 검출단100: trench 110: first detection stage
120 : 제 2 검출단 130 : 스테이지120: second detection stage 130: stage
200 : 절연 물질200: insulation material
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 측정 시간 및 비용을 줄이도록 한 반도체 소자의 트렌치 깊이 측정방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for measuring trench depth of a semiconductor device to reduce measurement time and cost.
최근 반도체 디바이스가 초고집적화되어 갈수록 디자인룰(design rule)이 극미세화되고, 토폴로지(topology) 단차는 더욱 높아만 가고 있는 실정이다. In recent years, as semiconductor devices have become highly integrated, design rules have become very fine, and the topology step has only increased.
이에 따라 반도체 디바이스의 구조를 스택(stack) 구조에서 토폴로지 단차를 줄일 수 있는 트렌치 구조로 시도되고 있으나, 트렌치 제조 공정의 복잡성과, 안정된 공정 관리의 어려움으로 인하여 스택 구조로 주로 생산하고 있다. Accordingly, the structure of the semiconductor device has been attempted as a trench structure to reduce the topology step in the stack structure, but mainly due to the complexity of the trench manufacturing process and the difficulty of stable process management, the semiconductor device is mainly produced.
그럼에도 불구하고, 초고집적화율을 높이기 위해 최근 트렌치 구조 디바이스 기술에 대한 활발한 연구가 진행되고 있다.Nevertheless, in order to increase the ultra-high integration rate, active research on the trench structure device technology has recently been conducted.
통상, 트렌치 에칭(trench etching) 및 리세스(recess) 공정, 즉 실리콘 서브(Si sub) 밑부분속으로 깊이를 에칭하는 것은, 깊이에 따른 에치(etch) 속도를 시간으로 정하여 수행하는, 시간 에치 기법을 적용하고 있다. Typically, a trench etch and recess process, i.e., etching depth into the bottom of a Si sub, is performed by time-etching the etch rate with time. The technique is applied.
예를 들어, 에칭 깊이가 10㎛이고, 에칭 속도가 분당 0.8㎛일 경우, 에칭 시간을 12분 30초로 정해놓고 에칭을 수행하는 것이다. For example, when the etching depth is 10 mu m and the etching rate is 0.8 mu m per minute, etching is performed with the etching time set at 12 minutes 30 seconds.
그러나, 상술한 시간 에치 기법을 이용한 트렌치 형성 방법은 비교적 오랜 시간동안, 또는 정해진 시간동안 에칭을 하기 때문에 에칭 시스템의 파라미터, 예를 들어, 압력, 가스(gas), 전력(power), 온도 등이 불안정하게 진행될 수 있어 공정 특성의 변화를 초래할 수 있으며, 각 파라미터의 변화에 따른 트렌치 프로파일 깊이들이 일정하지 않음으로 인하여 공정의 재현성 문제가 존재한다.However, since the trench formation method using the time etch technique described above is etched for a relatively long time or for a predetermined time, the parameters of the etching system, for example, pressure, gas, power, temperature, etc. The process may be unstable, resulting in a change in process characteristics, and there is a problem of reproducibility of the process due to the inconsistency of the trench profile depths according to the change of each parameter.
트렌치의 프로파일 깊이는 커패시터의 용량을 결정하는 것으로, 디바이스에 치명적인 영향을 줄 수 있으며, 불균일한 공정 결과는 후속 공정에도 영향을 주어 불량을 유발하기 때문에 공정 결과를 확인하는 작업이 필요하다. The profile depth of the trench determines the capacitor's capacity, which can have a devastating effect on the device, and the process results need to be checked because uneven process results can affect subsequent processes and cause defects.
따라서 종래에는 셀 지역내에 트렌치 커패시터(capacity)를 형성한 후, AFM(Automic Force Microscopy), 장비를 이용하여, 프로파일 깊이를 측정하는 방식을 적용하였다. Therefore, conventionally, after forming a trench capacitor (capacity) in the cell region, the method of measuring the profile depth using AFM (Automatic Force Microscopy), equipment was applied.
그러나 이러한 측정 장비는 비교적 측정 시간이 짧게 소요됨에도 불구하고, 트렌치 커패시터의 깊이 대 폭 관계에 따른 측정 범위의 한계를 갖고 있으며, 디바이스가 초고집적화 될수록 트렌치 내부의 작고 깊은 홀은 더욱 측정하기 힘들게 되었다.However, despite the relatively short measurement time, these instruments have limitations in the measurement range due to the depth-to-width relationship of trench capacitors, and as devices become more highly integrated, smaller and deeper holes in the trenches become more difficult to measure.
따라서 종래의 개선된 기술로, 브로큰(broken) SEM 프로파일로 트렌치의 프로파일 깊이를 측정하는 기술이 이용되고 있다. Therefore, as a conventional improved technique, a technique for measuring the profile depth of the trench with a broken SEM profile is used.
그러나 브로큰 SEM 프로파일로 트렌치의 프로파일 깊이를 측정하는 기술을 이용할 경우, 인-라인-팹(inline fab) 내에서는 측정이 어려워 인-라인-팹 밖으로 웨이퍼를 가져나가야 하는 번거로움과, 공정 관리의 불안정에 따른 품질 저하가 우려되고, 웨이퍼를 파괴(broken)하여 수직 SEM 프로파일로 측정하기 때문에 시간 및 비용이 비교적 많이 소요되어 생산성이 떨어지는 문제점이 있다.However, with the technique of measuring the profile depth of the trench with a broken SEM profile, it is difficult to measure inside the inline fab, and the hassle of taking the wafer out of the in-line-fab and process control instability Due to the deterioration of the quality, the wafer is broken (measured with a vertical SEM profile), so the time and cost are relatively high, there is a problem that the productivity is lowered.
일반적으로, 메모리 소자 및 이미지 센서 등의 반도체 소자는 복수개의 단위 소자들이 반도체 기판에 고집적되어 만들어진다. In general, a semiconductor device such as a memory device and an image sensor is made by integrating a plurality of unit devices on a semiconductor substrate.
따라서 종래에는 트렌치의 깊이 측정을 주로 단면 SEM 촬영을 하거나 또는 AFM 장비를 이용하여 측정하고 있다.Therefore, conventionally, the depth measurement of the trench is mainly performed by cross-sectional SEM imaging or by using AFM equipment.
그러나 전자의 경우 웨이퍼 손실 및 실제 제품에서의 측정이 불가능하며, 또한 시간 소요가 많고, 후자의 경우 역시 측정 시간이 길고 고가의 프로브(probe)를 이용하여 제조비용이 비싸진다는 문제가 있다.However, in the former case, there is a problem in that the loss of the wafer and the measurement in the actual product are not possible, and the time is too long. In the latter case, the measurement time is long and the manufacturing cost is expensive by using an expensive probe.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 트렌치의 깊이 측정시간을 줄임과 동시에 비용을 줄이도록 한 반도체 소자의 트렌치 깊이 측정방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for measuring trench depth of a semiconductor device to reduce the depth measurement time of the trench and to reduce the cost.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 트렌치 깊이 측정방법은 트렌치의 깊이를 측정하는 방법에 있어서, 상기 트렌치의 상부에 임의의 각을 이루는 제 1, 제 2 검출단을 배치하는 단계와, 상기 제 1 검출단을 통해 트렌치의 일 지점에 대한 트렌치의 기울기를 1차로 측정하는 단계와, 상기 제 2 검출단을 통해 상기 트렌치의 다른 일 지점에 대한 트렌치의 기울기를 2차로 측정하는 단계와, 상기 제 1, 제 2 검출단을 통해 측정된 빛의 세기 차에 따른 1차, 2차 의 문턱값을 연산하여 상기 트렌치의 깊이를 산출하는 단계를 포함하여 이루어짐을 특징으로 한다.In the trench depth measuring method of the semiconductor device according to the present invention for achieving the above object, in the method for measuring the depth of the trench, arranging the first and second detection stages having an arbitrary angle on the upper portion of the trench And measuring, firstly, the slope of the trench with respect to one point of the trench through the first detection stage, and secondly measuring the slope of the trench with respect to another point of the trench through the second detection stage. And calculating a depth of the trench by calculating a threshold value of the first and second values according to the difference in the intensity of light measured by the first and second detection stages.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 트렌치 깊이 측정방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a method for measuring trench depth of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 의한 반도체 소자의 트렌치 깊이 측정방법을 설명하기 위한 개략적인 도면이다.1 is a schematic diagram for explaining a method of measuring a trench depth of a semiconductor device according to the present invention.
도 1에 도시된 바와 같이, 트렌치(100)가 형성된 절연 물질(200)에서 트렌 치(100)의 깊이를 측정하기 위해 두 개의 검출기를 통해 두 지점(W1,W2)을 측정하거나 절연 물질(200)을 기울여 두 지점(W1,W2)을 측정한다.As shown in FIG. 1, in order to measure the depth of the
수학식 1을 수학식 2식에 대입하면, sin a*cos15+cos a*sin15 = w2* sin a/w1, 양변을 sin a로 나누면, cos15+ sin15/tan a =w2/w1, tan a= sin15/(w2/w1-cos15) = w1/t, 따라서, t = w1*(w2/w1-cos15)/sin15Substituting Equation 1 into Equation 2, sin a * cos15 + cos a * sin15 = w2 * sin a / w1 and dividing both sides by sin a, cos15 + sin15 / tan a = w2 / w1, tan a = sin15 / (w2 / w1-cos15) = w1 / t, thus t = w1 * (w2 / w1-cos15) / sin15
위와 같이 w1과 w2 값의 측정을 위해, 다음과 같은 두 가지 방법을 사용할 수 있다.As above, two methods can be used to measure w1 and w2 values.
즉, 도 2는 본 발명의 제 1 실시예에 따른 반도체 소자의 트렌치 깊이 측정방법을 나타낸 도면이고, 도 3은 본 발명의 제 2 실시예에 따른 반도체 소자의 트렌치 깊이 측정방법을 나타낸 도면이다.2 is a view illustrating a trench depth measurement method of a semiconductor device according to a first embodiment of the present invention, and FIG. 3 is a view illustrating a trench depth measurement method of a semiconductor device according to a second embodiment of the present invention.
먼저, 도 2에 도시된 바와 같이, 트렌치의 깊이를 측정하는 방법에 있어서, 상기 트렌치의 상부에 임의의 일정한 각을 두고 제 1, 제 2 검출단(110,120)을 구성하고, 상기 제 1 검출단(110)을 통해 트렌치 한 지점의 기울기를 1차로 측정하며, 상기 제 2 건출단(120)을 통해 상기 제 1 검출단(110)을 통해 측정한 트렌치의 기울기를 다시 2차로 측정한다.First, as shown in FIG. 2, in the method of measuring the depth of a trench, first and
그리고 상기 제 1, 제 2 검출단(110,120)을 통해 측정된 1차, 2차 값(w1,w2) 을 수학식 1에 대입하여 트렌치의 깊이를 측정한다. The depth of the trench is measured by substituting the first and second values w1 and w2 measured through the first and
여기서, 상기 제 1, 제 2 검출단(110,120)이 이루는 각은 10 ~ 20°이다.Here, the angle formed by the first and
이어, 도 3에 도시된 바와 같이, 트렌치가 형성된 웨이퍼가 탑재되는 스테이지(130)의 기울기를 조절하고, 검출단(150)을 통해 트렌치의 기울기를 측정하여 수학식 1에 대입하여 트렌치 깊이를 측정할 수도 있다.Next, as shown in FIG. 3, the inclination of the
즉, 제 2 실시예는 트렌치의 깊이를 측정하기 위해 10 ~ 20°의 각으로 기울기를 조절할 수 있는 스테이지를 설치함으로써 트렌치의 깊이를 용이하게 측정할 수 있다.That is, the second embodiment can easily measure the depth of the trench by providing a stage that can adjust the inclination at an angle of 10 to 20 ° to measure the depth of the trench.
도 4a 및 도 4b는 본 발명에 실시예에 따라 트렌치 내부에서 빛의 세기를 측정한 결과는 나타낸 도면이다.4A and 4B are diagrams showing the results of measuring the light intensity inside the trench according to the embodiment of the present invention.
도 4a 및 도 4b에 나타낸 바와 같이 빛의 세기 차가 나타나며, 이 세기의 문턱(threshold) 값을 통해 두 지점(w1,w2)에 대한 깊이를 측정한다.As shown in FIGS. 4A and 4B, the difference in the intensity of light appears, and the depths of the two points w1 and w2 are measured through the threshold value of the intensity.
도 4a에서 w1의 측정치는 점선의 문턱 값을 통해 측정된 라인(line) 값(세기의 외부를 기준으로 측정된 값)에서 스페이스(space) 값(세기의 내부를 기준으로 측정한 값)을 뺀 값을 2로 나눈 값을 선택하며, 도 4b에서 w2는 라인 측정값을 이용한다. In FIG. 4A, the measurement of w1 is obtained by subtracting a space value (measured based on the inside of the intensity) from a line value (measured based on the outside of the intensity) measured through a threshold value of a dotted line. The value divided by 2 is selected and w2 in FIG. 4b uses the line measurement.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자의 트렌치 깊이 측정방법은 다음과 같은 효과가 있다.The trench depth measuring method of the semiconductor device according to the present invention as described above has the following effects.
즉, 두 개의 검출단 또는 스테이지의 기울기를 조절하면서 기울기를 측정함으로써 간단한 방법으로 트렌치 깊이를 측정할 수 있고, 제품을 이용한 모니터링이 가능하며 측정에 소요되는 시간을 줄일 수 있다.In other words, by measuring the inclination while adjusting the inclination of the two detection stages or stage, the trench depth can be measured by a simple method, the product can be monitored and the time required for the measurement can be reduced.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060131462A KR100877267B1 (en) | 2006-12-21 | 2006-12-21 | Method for trench depth measure in semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060131462A KR100877267B1 (en) | 2006-12-21 | 2006-12-21 | Method for trench depth measure in semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080057777A KR20080057777A (en) | 2008-06-25 |
KR100877267B1 true KR100877267B1 (en) | 2009-01-08 |
Family
ID=39803519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060131462A KR100877267B1 (en) | 2006-12-21 | 2006-12-21 | Method for trench depth measure in semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100877267B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040107137A (en) * | 2003-06-12 | 2004-12-20 | 주식회사 하이닉스반도체 | A Method for measuring trench depth formed on semiconductor substrate |
-
2006
- 2006-12-21 KR KR1020060131462A patent/KR100877267B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040107137A (en) * | 2003-06-12 | 2004-12-20 | 주식회사 하이닉스반도체 | A Method for measuring trench depth formed on semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
KR20080057777A (en) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6815345B2 (en) | Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing | |
KR100545033B1 (en) | Method for deciding end point of eching and apparatus thereof | |
JP2016219673A (en) | Plasma processing apparatus and plasma processing method | |
KR100725938B1 (en) | Apparatus for manufacturing semiconductor device capable of reliable gap-fill processing and method for gap-fill processing using the same | |
US7474001B2 (en) | Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing | |
KR20200038440A (en) | wafer for measuring plasma condition | |
US8697455B2 (en) | Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same | |
KR20200035897A (en) | Methods for stability monitoring and improvements to plasma sources for plasma processing | |
KR100877267B1 (en) | Method for trench depth measure in semiconductor device | |
US7588948B2 (en) | Test structure for electrically verifying the depths of trench-etching in an SOI wafer, and associated working methods | |
JP2007273794A (en) | Method of manufacturing semiconductor device | |
US20140167045A1 (en) | Test pattern for trench poly over-etched step and formation method thereof | |
JP4284130B2 (en) | End point detection method, processing method, film quality evaluation method, and electronic device manufacturing method | |
JP6292929B2 (en) | Semiconductor device, method of manufacturing the semiconductor device, and inspection method | |
US6376262B1 (en) | Method of forming a semiconductor device using double endpoint detection | |
US20070196965A1 (en) | Manufacturing method of semiconductor device | |
US8419892B2 (en) | Plasma process detecting sensor | |
KR20220030439A (en) | Monitoring method of semiconductor device and manufacturing method of semiconductor device including the same | |
US7498226B2 (en) | Method for fabricating semiconductor device with step gated asymmetric recess | |
KR100308639B1 (en) | Method for measuring trench profile depth | |
KR20190130858A (en) | wafer for measuring plasma condition | |
KR20190130864A (en) | wafer for measuring plasma condition | |
US7452734B2 (en) | Method of making a monitoring pattern to measure a depth and a profile of a shallow trench isolation | |
KR100562317B1 (en) | The monitoring method for forming the gate of semiconductor device | |
US20230335566A1 (en) | Light sensor manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |