JP4700922B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4700922B2 JP4700922B2 JP2004119085A JP2004119085A JP4700922B2 JP 4700922 B2 JP4700922 B2 JP 4700922B2 JP 2004119085 A JP2004119085 A JP 2004119085A JP 2004119085 A JP2004119085 A JP 2004119085A JP 4700922 B2 JP4700922 B2 JP 4700922B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- trench
- emission spectrum
- etching
- spectrum intensity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は半導体装置の製造方法に関し、特にトレンチ構造を有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a trench structure.
従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のデバイスには、そのウエハにエッチングによってトレンチを形成したものが広く用いられている。近年では、トレンチ形成後に素子分離を形成するもののほかにも、例えばパワーデバイス用の高耐圧ＭＯＳＦＥＴのように、形成されたトレンチ内にゲート構造を形成するもの等、トレンチを利用したデバイスも多様化してきている。特にトレンチゲート構造を有するようなデバイスでは、そのトレンチ形成精度がデバイス特性に大きく影響してくるため、このようなデバイスの製造においては、トレンチのエッチング処理がキープロセスになりつつある。 2. Description of the Related Art Conventionally, devices such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) that have trenches formed by etching are widely used. In recent years, in addition to devices that form element isolation after trench formation, devices that use trenches have also diversified, such as those that form a gate structure within the formed trench, such as high-voltage MOSFETs for power devices. Have been doing. In particular, in a device having a trench gate structure, the trench formation accuracy greatly affects the device characteristics. Therefore, in the manufacture of such a device, the trench etching process is becoming a key process.
トレンチ形成の際、特に精度が要求されるのは、そのトレンチの深さである。これまでトレンチ深さは、月ごと等、定期的に製造ラインからウエハを１枚抜き取り、それを割断してその断面をＳＥＭ（Scanning Electron Microscope）観察することによって測定する方法が一般的である。そして、その測定によってエッチングレートの変動が見つかった場合には、それまでのエッチング処理条件（レシピ）を変更し、以降一定期間は変更後のレシピで製造を行う、といった運用がなされている。 When forming a trench, it is the depth of the trench that requires high accuracy. Until now, the trench depth is generally measured by taking a wafer from a production line periodically, such as every month, cutting it, and observing the cross section with SEM (Scanning Electron Microscope). And when the fluctuation | variation of an etching rate is found by the measurement, the operation of changing the etching process conditions (recipe) until then and manufacturing with the recipe after a change for a fixed period is made | formed.
ところが、このような方法によるトレンチ深さの管理には、いくつかの問題点がある。第１に、ウエハを破壊検査しなければならないため、その分余計なコストがかかってしまうとともに、抜出し、ＳＥＭ観察、レシピ変更等に伴う製造効率の低下を招き、場合によっては製造ラインの停止等も必要になる場合がある。第２に、ウエハが一定期間は同一レシピでエッチング処理されるため、短期的なエッチングレート変動に対応できず、ロット間あるいはロット内のトレンチ深さにバラツキが生じてしまう場合がある。これらの問題は、いずれも、製品歩留まりの低下を招く大きな要因となる。 However, there are some problems in managing the trench depth by this method. First, since the wafer must be destructively inspected, an extra cost is required, and the production efficiency is reduced due to extraction, SEM observation, recipe change, etc., and in some cases, the production line is stopped. May also be required. Second, since the wafer is etched with the same recipe for a certain period, it may not be able to cope with short-term fluctuations in the etching rate, and the trench depth may vary between lots or within lots. These problems are all major factors that cause a decrease in product yield.
このような問題に対し、近年では、ウエハのトレンチ深さをエッチング処理中にその場測定（ｉｎ−ｓｉｔｕ測定）する方法が提案されている（例えば特許文献１，２参照）。これらの提案では、エッチングチャンバ上部に窓を設け、そこからエッチング処理中のウエハに対して光を照射し、窓を介してその反射光を検出し所定の算出処理を行って、トレンチ深さを求める試みがなされている。
しかし、上記のように照射光のウエハからの反射光によってトレンチ深さを測定する場合、エッチングチャンバ上部に窓や光学機器を配置する必要があり、その結果、エッチングチャンバ上部のプラズマ状態が不均一になってウエハのエッチング処理に悪影響を及ぼすことがある。 However, when the trench depth is measured by the reflected light of the irradiation light from the wafer as described above, it is necessary to arrange a window or an optical device in the upper part of the etching chamber. As a result, the plasma state in the upper part of the etching chamber is not uniform. May adversely affect the etching process of the wafer.
また、トレンチ深さの測定に反射光を用いた場合、エッチングが進んでトレンチが深くなりアスペクト比が大きくなると、検出までに反射光が減衰してしまい、測定誤差が大きくなる。測定誤差を補正する計算式を導入する等の工夫もなされているが、それによって得られる値はあくまでも理論値であって、実際のトレンチ深さとの間にずれが生じてしまうのはやむを得ない。 In addition, when reflected light is used for measuring the trench depth, if etching progresses and the trench becomes deeper and the aspect ratio becomes larger, the reflected light is attenuated before detection, resulting in a larger measurement error. Although a device such as a calculation formula for correcting a measurement error has been devised, the value obtained thereby is a theoretical value, and it is inevitable that a deviation from the actual trench depth will occur.
現在、例えばパワーデバイス用のＭＯＳＦＥＴは、いっそうの高耐圧化が推し進められており、そのような高耐圧化に伴い、深さ１０μｍ以上、アスペクト比１０以上といったような更に深いトレンチの形成も必要になってきている。このように、パワーデバイス用をはじめとする各種半導体装置の製造においては、その深さに依らず設計寸法に近いトレンチを処理ウエハごと高精度に形成する方法が強く要望されている。 At present, for example, MOSFETs for power devices are being further increased in withstand voltage. With such increase in withstand voltage, it is necessary to form deeper trenches having a depth of 10 μm or more and an aspect ratio of 10 or more. It has become to. As described above, in the manufacture of various semiconductor devices including those for power devices, there is a strong demand for a method of forming a trench close to the design dimension with high accuracy regardless of the depth of the processed wafer.
本発明はこのような点に鑑みてなされたものであり、半導体装置の製造プロセスにおいて、ウエハのエッチング処理中のトレンチ深さをその深さに依らず精度良くｉｎ−ｓｉｔｕ測定し、処理ウエハごとにトレンチ深さを制御することによって所望の寸法のトレンチを形成することのできる半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and in the manufacturing process of a semiconductor device, the trench depth during the etching process of the wafer is accurately measured in-situ regardless of the depth, and each processed wafer is measured. Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming a trench having a desired dimension by controlling the trench depth.
本発明では上記問題を解決するために、ウエハにトレンチを形成する工程を有する半導体装置の製造方法において、前記トレンチを形成する際には、酸化膜でトレンチマスクを形成した前記ウエハの前記トレンチを形成するエッチング処理中のプラズマの発光スペクトル強度を測定し、測定した前記発光スペクトル強度と、あらかじめ全面に酸化膜を形成した全面酸化膜形成ウエハに同じエッチング処理を行って取得した全面酸化膜形成ウエハ発光スペクトル強度との差を、エッチング時間で積分し、積分した値を用いて前記トレンチの深さを求め、求められた前記トレンチの深さが目的の値になったときに前記ウエハのエッチング処理を停止する、ことを特徴とする半導体装置の製造方法が提供される。 In the present invention, in order to solve the above problem, in the method of manufacturing a semiconductor device including a step of forming a trench in a wafer, when the trench is formed, the trench of the wafer having a trench mask formed of an oxide film is formed. Measure the emission spectrum intensity of the plasma during the etching process to be formed, and measure the emission spectrum intensity and the entire oxide film-formed wafer obtained by performing the same etching process on the entire oxide film-formed wafer on which the oxide film was previously formed on the entire surface The difference from the emission spectrum intensity is integrated by the etching time, and the depth of the trench is obtained by using the integrated value. When the obtained depth of the trench reaches a target value, the wafer is etched. A method for manufacturing a semiconductor device is provided.
このような半導体装置の製造方法によれば、酸化膜でトレンチマスクが形成された、シリコン（Ｓｉ）等のウエハにエッチングでトレンチを形成する際に、エッチングに用いるエッチングガスのプラズマの発光スペクトル強度、例えばプラズマ中のフッ素（Ｆ）の発光スペクトル強度を測定し、測定した当該発光スペクトル強度と、あらかじめ全面に酸化膜を形成した全面酸化膜形成ウエハに同じエッチング処理を行って取得した全面酸化膜形成ウエハ発光スペクトル強度との差を、エッチング時間で積分し、積分した値を用いてトレンチの深さを求め、求められたトレンチの深さが目的の値になったときにウエハのエッチング処理を停止する。この場合、トレンチ形成段階でＦがＳｉエッチングに消費されると、その分Ｆの発光スペクトル強度はＦがＳｉエッチングに消費されなかった場合に比べて小さくなる。このような関係を利用して、エッチング処理中に測定される発光スペクトル強度からそのときのトレンチ深さを求め、それによってウエハに形成されるトレンチの深さを制御する。
According to such a method of manufacturing a semiconductor device, the emission spectral intensity of plasma of an etching gas used for etching when a trench is formed by etching on a wafer such as silicon (Si) in which a trench mask is formed by an oxide film. For example, the emission spectrum intensity of fluorine (F) in plasma is measured, and the measured emission spectrum intensity and the entire oxide film obtained by performing the same etching process on the entire oxide film-formed wafer in which the oxide film is formed on the entire surface in advance. The difference from the formed wafer emission spectrum intensity is integrated by the etching time, and the integrated value is used to determine the trench depth. When the obtained trench depth reaches the target value, the wafer is etched. Stop . In this case, if F is consumed by Si etching in the trench formation stage, the emission spectrum intensity of F correspondingly becomes smaller than when F is not consumed by Si etching. By using such a relationship, the trench depth at that time is obtained from the emission spectrum intensity measured during the etching process, and thereby the depth of the trench formed in the wafer is controlled.
本発明の半導体装置の製造方法は、ウエハにトレンチを形成する際に、エッチング処理中のプラズマの発光スペクトル強度をｉｎ−ｓｉｔｕ測定して、その強度に応じてトレンチ深さを制御するため、ウエハごとに所望の寸法のトレンチを形成することができる。これにより、ロット内やロット間のバラツキの発生を抑えることができ、高歩留まりで高品質の半導体装置が製造可能になる。 In the method of manufacturing a semiconductor device according to the present invention, when a trench is formed in a wafer, the emission spectrum intensity of plasma during the etching process is measured in-situ, and the trench depth is controlled according to the intensity. A trench having a desired dimension can be formed for each. As a result, it is possible to suppress the occurrence of variations within lots or between lots, and it becomes possible to manufacture high-quality semiconductor devices with a high yield.
また、トレンチ形成時のエッチング量と対応関係のあるプラズマの発光スペクトル強度を用いてトレンチ深さの制御を行うので、光を用いた場合のような測定誤差が生じず、さらに、トレンチが深い場合やアスペクト比が大きい場合でも高精度にトレンチを形成することができる。 In addition, since the trench depth is controlled using the emission spectrum intensity of the plasma that has a corresponding relationship with the etching amount at the time of forming the trench, no measurement error occurs when light is used, and the trench is deep. Even when the aspect ratio is large, the trench can be formed with high accuracy.
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１はエッチング処理装置の要部断面模式図である。
図１に示すエッチング処理装置１は、誘導結合型プラズマ（Inductively Coupled Plasma，ＩＣＰ）方式の放電環境で反応性イオンエッチング（Reactive Ion Etching，ＲＩＥ）を行う装置である。そのエッチングチャンバ２の外部には、プラズマを生成するためのＲＦパワーが印加される誘導コイル３が設けられている。また、エッチングチャンバ２には、内部に被処理体であるＳｉウエハ１０が載置されるホルダ４が設けられており、このホルダ４にはバイアスＲＦパワーが印加されるようになっている。さらに、このエッチングチャンバ２には、その側壁部分に石英ガラス等を用いて窓５が形成されており、この窓５の外側に、発光スペクトル測定装置（図示せず。）の発光スペクトル検出部６が設けられている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic cross-sectional view of an essential part of an etching processing apparatus.
An etching processing apparatus 1 shown in FIG. 1 is an apparatus that performs reactive ion etching (RIE) in an inductively coupled plasma (ICP) discharge environment. An induction coil 3 to which RF power for generating plasma is applied is provided outside the etching chamber 2. Further, the etching chamber 2 is provided with a holder 4 on which a Si wafer 10 as an object to be processed is placed, and a bias RF power is applied to the holder 4. Further, a window 5 is formed in the etching chamber 2 using quartz glass or the like on a side wall portion thereof, and an
そのほか、ここでは図示しないが、エッチング処理装置１には、そのエッチングチャンバ２にエッチングガスを導入するためのガス導入管や、エッチングチャンバ２内のガスを排出するための真空ポンプ等に接続されたガス排出管、ホルダ４上のＳｉウエハ１０の温度を制御するための温度制御機構部等が備えられている。 In addition, although not shown here, the etching processing apparatus 1 is connected to a gas introduction tube for introducing an etching gas into the etching chamber 2, a vacuum pump for discharging the gas in the etching chamber 2, and the like. A gas discharge pipe, a temperature control mechanism for controlling the temperature of the Si wafer 10 on the holder 4 and the like are provided.
このような構成のエッチング処理装置１を用いてＳｉウエハ１０をエッチング処理する場合には、まず、トレンチ形成用のエッチングマスクとしての酸化膜を必要に応じて形成したＳｉウエハ１０をホルダ４上に載置し、所定流量および所定チャンバ内圧力でエッチングガスをエッチングチャンバ２内に導入する。そして、誘導コイル３にＲＦパワーを印加することによって、導入されたエッチングガスをプラズマ化し、これとＳｉウエハ１０との反応によりエッチングを行う。 When etching the Si wafer 10 using the etching apparatus 1 having such a configuration, first, the Si wafer 10 on which an oxide film as an etching mask for forming a trench is formed on the holder 4 is formed on the holder 4. Then, the etching gas is introduced into the etching chamber 2 at a predetermined flow rate and a predetermined pressure in the chamber. Then, by applying RF power to the induction coil 3, the introduced etching gas is turned into plasma, and etching is performed by a reaction between the etching gas and the Si wafer 10.
例えば、エッチングガスに臭化水素（ＨＢｒ）４０ｍＬ／ｍｉｎ（０℃，１０１．３ｋＰａ）（以下、この条件下でのこの流量単位を「ｓｃｃｍ」と記す。）、六フッ化硫黄（ＳＦ6）４０ｓｃｃｍ、酸素（Ｏ2）６０ｓｃｃｍを用い、チャンバ内圧力を３．３Ｐａ（２５ｍＴｏｒｒ）、プラズマ生成ＲＦパワーＷｓおよびバイアスＲＦパワーＷｂをそれぞれ４００Ｗおよび６０Ｗとしたレシピでエッチング処理を行う。 For example, hydrogen bromide (HBr) 40 mL / min (0 ° C., 101.3 kPa) (hereinafter referred to as “sccm” under this condition) as an etching gas, sulfur hexafluoride (SF 6 ) Etching is performed using a recipe of 40 sccm, oxygen (O 2 ) 60 sccm, a chamber pressure of 3.3 Pa (25 mTorr), a plasma generation RF power Ws and a bias RF power Wb of 400 W and 60 W, respectively.
そして、エッチングチャンバ２の側壁に設けられた窓５を通して発光スペクトル検出部６により、エッチング処理中のプラズマの発光スペクトルを検出する。その際、ここでは、エッチング処理中に検出される発光スペクトルのうち、主要エッチャントであるＳＦ6プラズマ中のＦの発光スペクトル（波長７０３ｎｍ）の強度（「Ｆ発光スペクトル強度」という。）をモニタリングする。
Then, the emission spectrum of the plasma being etched is detected by the
図２はエッチング処理中のＦ発光スペクトル強度の経時変化の一例である。
この図２において、横軸はエッチング時間（秒）、縦軸はＦ発光スペクトル強度（Ａ．Ｕ．）をそれぞれ表している。また、図２には、Ｓｉウエハ１０として、（ａ）ベアＳｉウエハ、（ｂ）酸化膜でトレンチマスクが形成されたパターン付Ｓｉウエハ（Ｓｉ露出率２５％）、（ｃ）全面に酸化膜を形成したＳｉウエハ（「全面酸化膜形成Ｓｉウエハ」という。）、の３種類のＳｉウエハを用いて、それぞれをエッチング処理したときのＦ発光スペクトル強度の経時変化を例示している。
FIG. 2 is an example of the change over time of the F emission spectrum intensity during the etching process.
In FIG. 2, the horizontal axis represents the etching time (second), and the vertical axis represents the F emission spectrum intensity (AU). 2 shows, as the Si wafer 10, (a) a bare Si wafer, (b) a patterned Si wafer in which a trench mask is formed of an oxide film (Si exposure rate of 25%), and (c) an oxide film on the entire surface. 3 shows an example of the time-dependent change in F emission spectrum intensity when three types of Si wafers (Si wafers having a full-surface oxide film formation) formed on each of them are etched.
図２より、ベアＳｉウエハ、パターン付Ｓｉウエハおよび全面酸化膜形成Ｓｉウエハの各Ｓｉウエハについてはいずれも、エッチング処理開始から約３秒の時点でプラズマが発生し、その後、２秒〜３秒ほどでプラズマが安定して、Ｆ発光スペクトル強度が安定しているのがわかる。 As shown in FIG. 2, plasma is generated at about 3 seconds from the start of the etching process for each of the bare Si wafer, the patterned Si wafer, and the whole surface oxide film-formed Si wafer, and then 2 seconds to 3 seconds. It can be seen that the plasma is stable and the F emission spectrum intensity is stable.
そして、この図２に示したように、ベアＳｉウエハ、パターン付Ｓｉウエハおよび全面酸化膜形成Ｓｉウエハでは、エッチング処理中、エッチング時間の経過に伴い、互いに異なる強度でＦの発光スペクトルが検出されている。これは、エッチング処理中はプラズマ中のＦがＳｉウエハのＳｉエッチングに消費されるため、同じレシピの場合には、ＳｉウエハのＳｉ露出率が高いほどＦの消費量が多く、その分検出されるＦの発光スペクトル強度が弱くなるためである。 As shown in FIG. 2, in the bare Si wafer, the patterned Si wafer, and the entire surface oxide film-formed Si wafer, the emission spectra of F with different intensities are detected during the etching process as the etching time elapses. ing. This is because, during the etching process, F in the plasma is consumed for Si etching of the Si wafer. In the case of the same recipe, the higher the Si exposure rate of the Si wafer, the more F is consumed. This is because the emission spectrum intensity of F becomes weak.
図３はＳＦ6流量とＦ発光スペクトル強度の関係である。
図３には、パターン付Ｓｉウエハおよび全面酸化膜形成Ｓｉウエハについて、ＳＦ6流量を１０ｓｃｃｍ〜６０ｓｃｃｍの間で変化させてエッチング処理を行ったときの各ＳＦ6流量条件下でのＦ発光スペクトル強度の測定結果を示している。この図３において、横軸はＳＦ6流量（ｓｃｃｍ）、縦軸はＦ発光スペクトル強度（Ａ．Ｕ．）をそれぞれ表している。ただし、図３のＦ発光スペクトル強度は、各ＳＦ6流量について、エッチング開始から１５０秒経過してプラズマが安定している時点での値である。
FIG. 3 shows the relationship between the SF 6 flow rate and the F emission spectrum intensity.
In FIG. 3, the Si wafer and the entire surface of the oxide film formed Si wafer with patterns, F emission spectrum intensity at each SF 6 flow rate conditions at the time of etching treatment with a SF 6 flow rate was varied between 10sccm~60sccm The measurement results are shown. In FIG. 3, the horizontal axis represents the SF 6 flow rate (sccm), and the vertical axis represents the F emission spectrum intensity (AU). However, the F emission spectrum intensity in FIG. 3 is a value at the time when plasma is stabilized after 150 seconds from the start of etching for each SF 6 flow rate.
図３より、全面酸化膜形成Ｓｉウエハの場合、ＳＦ6流量を増加させると、それに伴いＦ発光スペクトル強度も増加する。これは、ＳＦ6流量を増加させても、全面に酸化膜が形成されているため、ＦがＳｉエッチングにほとんど消費されないためである。それに対し、酸化膜でＳｉ露出率２５％のパターンを形成したパターン付Ｓｉウエハの場合には、ＳＦ6流量を３０ｓｃｃｍより増加させると、Ｆ発光スペクトル強度が飽和するようになる。このように、ＳＦ6流量が一定値を超える範囲では、エッチング処理中のＳｉ露出の多い方がＳＦ6流量増加に伴ってＦの消費量が多くなり、その結果、検出されるＦ発光スペクトル強度は弱くなる。 As shown in FIG. 3, in the case of the Si wafer with the entire surface oxide film, when the SF 6 flow rate is increased, the F emission spectrum intensity is increased accordingly. This is because even if the SF 6 flow rate is increased, an oxide film is formed on the entire surface, so that F is hardly consumed for Si etching. On the other hand, in the case of a patterned Si wafer in which a pattern with an Si exposure rate of 25% is formed of an oxide film, the F emission spectrum intensity becomes saturated when the SF 6 flow rate is increased from 30 sccm. Thus, in the range where the SF 6 flow rate exceeds a certain value, the amount of F consumed increases as the SF 6 flow rate increases as the Si exposure increases during the etching process, and as a result, the detected F emission spectrum intensity. Becomes weaker.
図４はＳＦ6流量とＦ発光スペクトル強度差の関係である。また、図５はＳＦ6流量とトレンチ深さの関係である。
図４には、図３で得られた全面酸化膜形成Ｓｉウエハおよびパターン付Ｓｉウエハについての各ＳＦ6流量でのＦ発光スペクトル強度の差を示している。この図４において、横軸はＳＦ6流量（ｓｃｃｍ）、縦軸は全面酸化膜形成Ｓｉウエハとパターン付Ｓｉウエハとの間のＦ発光スペクトル強度差（Ａ．Ｕ．）をそれぞれ表している。また、図５には、パターン付Ｓｉウエハについて、ＳＦ6流量を変化させてエッチング処理時間を１５０秒に固定したときの各ＳＦ6流量でのトレンチ深さを示している。この図５において、横軸はＳＦ6流量（ｓｃｃｍ）、縦軸はパターン付Ｓｉウエハのトレンチ深さ（μｍ）をそれぞれ表している。
FIG. 4 shows the relationship between the SF 6 flow rate and the F emission spectrum intensity difference. FIG. 5 shows the relationship between the SF 6 flow rate and the trench depth.
FIG. 4 shows the difference in F emission spectrum intensity at each SF 6 flow rate for the whole surface oxide film-formed Si wafer and the patterned Si wafer obtained in FIG. In FIG. 4, the horizontal axis represents the SF 6 flow rate (sccm), and the vertical axis represents the F emission spectrum intensity difference (AU) between the entire surface oxide film-formed Si wafer and the patterned Si wafer. Further, in FIG. 5, the Si wafer with pattern shows the trench depth at the SF 6 flow rate when fixing the etching time to 150 seconds by changing the SF 6 flow rate. In FIG. 5, the horizontal axis represents the SF 6 flow rate (sccm), and the vertical axis represents the trench depth (μm) of the patterned Si wafer.
図４および図５より、全面酸化膜形成Ｓｉウエハとパターン付Ｓｉウエハの間のＦ発光スペクトル強度差、およびパターン付Ｓｉウエハのトレンチ深さは、同様のＳＦ6流量依存性を有している。 4 and 5, the F emission spectral intensity difference between the entire surface oxide film-formed Si wafer and the patterned Si wafer, and the trench depth of the patterned Si wafer have the same SF 6 flow rate dependency. .
すなわち、図４に示したように、ＳＦ6流量が多くエッチングレートが速いレシピになるほど、トレンチエッチング中にＦがＳｉとの反応により多く消費され、パターン付Ｓｉウエハを処理したときのＦ発光スペクトル強度は弱くなり、全面酸化膜形成Ｓｉウエハを処理したときのＦ発光スペクトル強度との差が大きくなる。また、図５に示したように、ＳＦ6流量が増加すると、それに伴って増加するＳｉエッチング量に応じた深さのトレンチが形成されるようになる。そして、この図４および図５より、全面酸化膜形成Ｓｉウエハとパターン付Ｓｉウエハとの間のＦ発光スペクトル強度差は、パターン付Ｓｉウエハのトレンチ深さに比例して大きくなるということができる。 That is, as shown in FIG. 4, as the recipe has a higher SF 6 flow rate and a higher etching rate, F is consumed more by reaction with Si during trench etching, and the F emission spectrum obtained when a patterned Si wafer is processed. The intensity becomes weak, and the difference from the F emission spectrum intensity when the whole surface oxide film-formed Si wafer is processed becomes large. Further, as shown in FIG. 5, when the SF 6 flow rate is increased, a trench having a depth corresponding to the Si etching amount that increases with the SF 6 flow rate is formed. 4 and 5, it can be said that the difference in F emission spectrum intensity between the whole surface oxide film-formed Si wafer and the patterned Si wafer increases in proportion to the trench depth of the patterned Si wafer. .
このようなエッチング処理中のＦ発光スペクトル強度差とＳｉエッチング量の関係、換言すればエッチング処理中のＦの消費量とトレンチ深さの関係を利用することで、パターン付Ｓｉウエハに形成されるトレンチの深さをｉｎ−ｓｉｔｕ測定することが可能になる。すなわち、パターン付Ｓｉウエハのエッチング処理中のトレンチ深さ（Ｄｅｐｔｈ）は、次式（１）で求めることができる。 By using the relationship between the F emission spectrum intensity difference during the etching process and the Si etching amount, in other words, the relationship between the F consumption amount and the trench depth during the etching process, it is formed on the patterned Si wafer. It becomes possible to measure the depth of the trench in-situ. That is, the trench depth (Depth) during the etching process of the patterned Si wafer can be obtained by the following equation (1).
この式（１）により、トレンチ深さＤｅｐｔｈは、全面酸化膜形成Ｓｉウエハについて取得されるＦ発光スペクトル強度Ｉ0（ｔ）とパターン付Ｓｉウエハについて取得されるＦ発光スペクトル強度ＩP（ｔ）との差分をエッチング時間（０〜ｔ1）で積分して（図２，図６参照）、さらにこれに適当な変換係数Ａを乗じて求めることができる。なお、図６はトレンチ深さの測定原理の概念図である。 According to this equation (1), the trench depth Depth is determined by the F emission spectrum intensity I 0 (t) acquired for the whole surface oxide film-formed Si wafer and the F emission spectrum intensity I P (t) acquired for the patterned Si wafer. Is integrated by the etching time (0 to t 1 ) (see FIGS. 2 and 6), and is further multiplied by an appropriate conversion coefficient A. FIG. 6 is a conceptual diagram of the principle of measuring the trench depth.
ここで、エッチング処理中のトレンチ深さの測定方法について詳細に説明する。
図７はトレンチ深さの測定フローの一例である。
トレンチ形成部分以外を酸化膜でマスクしたパターン付Ｓｉウエハについてエッチング処理中のトレンチ深さを測定するため、まず、実際にこのパターン付Ｓｉウエハに対して行うエッチング処理と同じレシピで、全面酸化膜形成Ｓｉウエハを処理し、図６に示したように、そのＦ発光スペクトル強度Ｉ0（ｔ）の経時変化を測定する（ステップＳ１）。なお、このような全面酸化膜形成ウエハの処理を行って取得される発光スペクトル強度を特に「全面酸化膜形成ウエハ発光スペクトル強度」と呼ぶ場合があるものとする。
Here, a method for measuring the trench depth during the etching process will be described in detail.
FIG. 7 shows an example of a trench depth measurement flow.
In order to measure the trench depth during the etching process for the patterned Si wafer masked with an oxide film except for the trench formation portion, first, the whole surface oxide film with the same recipe as the etching process actually performed on this patterned Si wafer The formed Si wafer is processed, and as shown in FIG. 6, the change with time of the F emission spectrum intensity I 0 (t) is measured (step S1). It should be noted that the emission spectrum intensity obtained by processing such an entire oxide film-formed wafer may be particularly referred to as “entire oxide film-formed wafer emission spectrum intensity”.
また、同様に、実際にパターン付Ｓｉウエハに対して行うエッチング処理と同じレシピで、特定のパターンを有していてエッチングレートが既知のＳｉウエハ（「特定パターン付Ｓｉウエハ」という。）の処理を行い、そのＦ発光スペクトル強度の経時変化を測定する（ステップＳ２）。これにより、各エッチング時間における特定パターンのＦ発光スペクトル強度とトレンチ深さの関係を求め、パターン付ＳｉウエハについてＦ発光スペクトル強度を測定して式（１）からトレンチ深さＤｅｐｔｈを算出するための変換係数Ａを求める（ステップＳ３）。 Similarly, a Si wafer having a specific pattern and a known etching rate (referred to as a “Si wafer with a specific pattern”) has the same recipe as the etching process actually performed on the patterned Si wafer. And the change with time of the F emission spectrum intensity is measured (step S2). Thereby, the relationship between the F emission spectrum intensity of the specific pattern and the trench depth at each etching time is obtained, the F emission spectrum intensity is measured for the patterned Si wafer, and the trench depth Depth is calculated from the equation (1). A conversion coefficient A is obtained (step S3).
例えば、Ｓｉ露出率２５％で酸化膜のトレンチマスクが形成されたトレンチ幅１μｍの特定パターン付Ｓｉウエハの場合、先に例示したレシピでのエッチングレートは２μｍ／ｍｉｎであることがわかっている。すなわち、トレンチ深さは、６０秒間のエッチング処理で２μｍとなる。そこで、この特定パターン付Ｓｉウエハのエッチング処理で得られるＦ発光スペクトル強度をＩP（ｔ）とし、各エッチング時間でのトレンチ深さ、およびステップＳ１で求めたＦ発光スペクトル強度Ｉ0（ｔ）を用いて、式（１）から変換係数Ａを求める。ここでは、変換係数Ａ＝４．７６×１０-5（μｍ）が得られた。なお、この特定パターン付Ｓｉウエハのように特定パターンでトレンチマスクが形成されてエッチングレートが既知のウエハを特に「参照ウエハ」と呼ぶ場合があるものとし、参照ウエハのエッチング処理を行って取得される発光スペクトル強度を特に「参照ウエハ発光スペクトル強度」と呼ぶ場合があるものとする。 For example, in the case of a Si wafer with a specific pattern having a trench width of 1 μm in which an oxide film trench mask is formed with an Si exposure rate of 25%, it is known that the etching rate in the recipe exemplified above is 2 μm / min. That is, the trench depth becomes 2 μm after the etching process for 60 seconds. Therefore, the F emission spectrum intensity obtained by the etching process of the Si wafer with the specific pattern is I P (t), the trench depth at each etching time, and the F emission spectrum intensity I 0 (t) obtained in step S1. Is used to obtain the conversion coefficient A from the equation (1). Here, a conversion coefficient A = 4.76 × 10 −5 (μm) was obtained. Note that a wafer having a specific pattern and a known etching rate, such as a Si wafer with a specific pattern, and having a known etching rate may be particularly referred to as a “reference wafer”, and is obtained by performing an etching process on the reference wafer. In particular, the emission spectrum intensity may be referred to as “reference wafer emission spectrum intensity”.
このようにして変換係数Ａを求めた後、図６に示したようにＦ発光スペクトル強度を測定しながら、パターン付Ｓｉウエハのエッチング処理を行う（ステップＳ４）。その際取得されるＦ発光スペクトル強度を式（１）のＩP（ｔ）とし、既に全面酸化膜形成Ｓｉウエハについて取得されているＦ発光スペクトル強度を式（１）のＩ0（ｔ）とし、また、ステップＳ３で得られた変換係数Ａを用いて、エッチング時間ｔ1におけるトレンチ深さＤｅｐｔｈを求めていく（ステップＳ５）。 After obtaining the conversion coefficient A in this way, the patterned Si wafer is etched while measuring the F emission spectrum intensity as shown in FIG. 6 (step S4). The F emission spectrum intensity acquired at that time is defined as I P (t) in the expression (1), and the F emission spectrum intensity already acquired for the entire surface oxide film-formed Si wafer is defined as I 0 (t) in the expression (1). Further, the trench depth Depth at the etching time t 1 is obtained using the conversion coefficient A obtained in step S3 (step S5).
そして、このステップＳ５で求められたトレンチ深さＤｅｐｔｈが設計寸法等の目標の値になったか、すなわち、トレンチのエッチングが所定の深さまで進んだか否かが判定される（ステップＳ６）。求められたトレンチ深さＤｅｐｔｈが所定の値に満たないときには、ステップＳ４に戻り、そのままエッチング処理を続行する。また、求められたトレンチ深さＤｅｐｔｈが所定の値になったときには、その時点でエッチング処理を停止する（ステップＳ７）。 Then, it is determined whether or not the trench depth Depth obtained in step S5 has reached a target value such as a design dimension, that is, whether or not the trench etching has progressed to a predetermined depth (step S6). When the obtained trench depth Depth is less than the predetermined value, the process returns to step S4, and the etching process is continued as it is. Further, when the obtained trench depth Depth reaches a predetermined value, the etching process is stopped at that time (step S7).
以後、一定期間が経過するまでは、ステップＳ４〜Ｓ７に従い、ステップＳ１で求めたＦ発光スペクトル強度Ｉ0（ｔ）を用いて次の新しいパターン付Ｓｉウエハのエッチング処理を行い、パターン付Ｓｉウエハに所定深さのトレンチを次々形成していく（ステップＳ８，Ｓ９）。 Thereafter, until a predetermined period of time elapses, according to steps S4 to S7, the next new patterned Si wafer is etched using the F emission spectrum intensity I 0 (t) obtained in step S1, and the patterned Si wafer is obtained. Next, trenches having a predetermined depth are successively formed (steps S8 and S9).
そして、一定期間経過後は、ステップＳ１と同様にして、再び全面酸化膜形成ＳｉウエハについてＦ発光スペクトル強度Ｉ0（ｔ）を測定する（ステップＳ１０）。これは、エッチングチャンバ２の状態によって、検出される発光スペクトル強度に変化が生じる場合があるため、式（１）で用いるＩ0（ｔ）の経時的変化を補正する目的で行うものである。ただし、その場合でも、ＩP（ｔ）を測定してトレンチ深さＤｅｐｔｈを求めるための変換係数Ａは変化しないものとして扱うことができるので、変換係数Ａについてはその再計算は不要である。 Then, after the elapse of a certain period, the F emission spectrum intensity I 0 (t) is measured again for the entire surface oxide film-formed Si wafer as in step S1 (step S10). This is performed for the purpose of correcting the change over time of I 0 (t) used in Equation (1) because the detected emission spectrum intensity may change depending on the state of the etching chamber 2. However, even in that case, the conversion coefficient A for measuring the I P (t) to obtain the trench depth Depth can be treated as not changing, and therefore, the conversion coefficient A need not be recalculated.
そして、ステップＳ１０で再び測定されたこのＩ0（ｔ）を式（１）に用いるようにして、一定期間、ステップＳ４〜Ｓ９に従ってエッチング処理を行い、パターン付Ｓｉウエハに所定深さのトレンチを形成していく。 Then, using this I 0 (t) measured again in step S10 in the equation (1), etching is performed according to steps S4 to S9 for a certain period, and a trench having a predetermined depth is formed on the patterned Si wafer. To form.
なお、ここでは一定期間経過ごとに全面酸化膜形成ＳｉウエハについてＦ発光スペクトル強度Ｉ0（ｔ）を再測定するようにしたが、一定枚数のパターン付Ｓｉウエハを処理するごとに全面酸化膜形成ＳｉウエハについてＦ発光スペクトル強度Ｉ0（ｔ）を再測定するようにしても構わない。 Here, the F emission spectrum intensity I 0 (t) is remeasured for the entire surface oxide film-formed Si wafer every time a certain period elapses. However, the entire surface oxide film is formed every time a certain number of patterned Si wafers are processed. The F emission spectrum intensity I 0 (t) may be measured again for the Si wafer.
以上説明したように、エッチング処理中のＦ発光スペクトル強度からトレンチ深さをｉｎ−ｓｉｔｕ測定してその結果を処理にフィードバックし、トレンチが所定深さになった時点でエッチング処理を停止するようにすることで、所望の深さで精度良くトレンチを形成することができる。そして、この方法によれば、処理するＳｉウエハごとにトレンチ深さを管理することができ、ロット内およびロット間のバラツキの発生を抑えることができる。さらに、Ｓｉエッチング量と直接的に関連付けられるＦ発光スペクトル強度の測定値からトレンチ深さを求めるので、トレンチが深い場合やアスペクト比が大きい場合でも、測定精度が変動せず、高精度にトレンチを形成することができる。 As described above, the trench depth is measured in-situ from the F emission spectrum intensity during the etching process, and the result is fed back to the process, and the etching process is stopped when the trench reaches a predetermined depth. As a result, the trench can be accurately formed at a desired depth. According to this method, the trench depth can be managed for each Si wafer to be processed, and variations in lots and lots can be suppressed. Further, since the trench depth is obtained from the measured value of the F emission spectrum intensity directly related to the Si etching amount, even when the trench is deep or the aspect ratio is large, the measurement accuracy does not vary, and the trench is accurately formed. Can be formed.
なお、変換係数Ａは、処理するＳｉウエハのＳｉ露出率に依存するが、それに応じてあらかじめ算出しておけば、同じＳｉ露出率の他のパターンにも適用可能である。また、Ｓｉウエハに形成すべきトレンチの幅が複数存在する場合には、それぞれの幅によってトレンチ深さが異なってくるが、変換係数Ａは少なくともいずれか１つの場合について求めればよい。 The conversion coefficient A depends on the Si exposure rate of the Si wafer to be processed, but can be applied to other patterns having the same Si exposure rate if calculated in advance accordingly. Further, when there are a plurality of trench widths to be formed on the Si wafer, the trench depth differs depending on the width, but the conversion coefficient A may be obtained for at least one of the cases.
また、上記のようなトレンチ深さの測定に係る処理機能はコンピュータを用いて実現可能であり、その場合、必要な処理機能を記述したプログラムが提供される。例えば、コンピュータは、それが通常有するＲＯＭやハードディスク等の記憶装置にプログラムを格納し、これを中央演算処理装置（ＣＰＵ）が実行することによって、所定の処理機能を実現する。また、プログラムは、フレキシブルディスクやＣＤ−ＲＯＭ等の各種記録媒体に記録し、あるいはＬＡＮやインターネット等の電気通信回線を通じて流通させることもできる。 Further, the processing function related to the measurement of the trench depth as described above can be realized by using a computer, and in that case, a program describing a necessary processing function is provided. For example, a computer stores a program in a storage device such as a ROM or a hard disk that it normally has, and a central processing unit (CPU) executes it to realize a predetermined processing function. The program can also be recorded on various recording media such as a flexible disk and a CD-ROM, or can be distributed through an electric communication line such as a LAN or the Internet.
また、以上の説明では、ＩＣＰ方式のエッチング処理装置１を用いる場合を例にして述べたが、本発明はこれに限定されるものではなく、他のプラズマ方式を採用するＲＩＥ装置を用いてエッチング処理を行う場合にも適用可能である。さらに、以上の説明ではＳｉウエハにトレンチを形成する場合について述べたが、本発明は、その他のウエハ、例えばＳｉＣウエハやＧａＡｓウエハ等のエッチングにも、発光スペクトル強度を測定する元素を適当に選択して、適用可能である。 In the above description, the case where the ICP etching apparatus 1 is used has been described as an example. However, the present invention is not limited to this, and etching is performed using an RIE apparatus employing another plasma system. The present invention can also be applied when processing. Furthermore, in the above description, the case where a trench is formed in a Si wafer has been described. However, the present invention appropriately selects an element for measuring the emission spectrum intensity for etching other wafers such as a SiC wafer and a GaAs wafer. And is applicable.
１ エッチング処理装置
２ エッチングチャンバ
３ 誘導コイル
４ ホルダ
５ 窓
６ 発光スペクトル検出部
１０ Ｓｉウエハ
DESCRIPTION OF SYMBOLS 1 Etching processing apparatus 2 Etching chamber 3 Inductive coil 4 Holder 5
Claims (4)
前記トレンチを形成する際には、
酸化膜でトレンチマスクを形成した前記ウエハの前記トレンチを形成するエッチング処理中のプラズマの発光スペクトル強度を測定し、
測定した前記発光スペクトル強度と、あらかじめ全面に酸化膜を形成した全面酸化膜形成ウエハに同じエッチング処理を行って取得した全面酸化膜形成ウエハ発光スペクトル強度との差を、エッチング時間で積分し、
積分した値を用いて前記トレンチの深さを求め、
求められた前記トレンチの深さが目的の値になったときに前記ウエハのエッチング処理を停止する、
ことを特徴とする半導体装置の製造方法。 In a manufacturing method of a semiconductor device having a step of forming a trench in a wafer,
When forming the trench,
Measure the emission spectrum intensity of the plasma during the etching process to form the trench of the wafer having a trench mask formed of an oxide film ,
The difference between the measured emission spectrum intensity and the entire oxide film-formed wafer emission spectrum intensity obtained by performing the same etching process on the entire oxide film-formed wafer having an oxide film formed on the entire surface in advance is integrated by the etching time,
Using the integrated value to determine the depth of the trench,
Stopping the etching process of the wafer when the determined depth of the trench reaches a target value;
A method for manufacturing a semiconductor device.
酸化膜でトレンチマスクが形成されてエッチングレートが既知の参照ウエハに前記同じエッチング処理を行って参照ウエハ発光スペクトル強度を測定し、 The reference wafer having a trench mask formed of an oxide film and having a known etching rate is subjected to the same etching process to measure the reference wafer emission spectrum intensity,
測定された前記参照ウエハ発光スペクトル強度と前記全面酸化膜形成ウエハ発光スペクトル強度との差をエッチング時間で積分し、 The difference between the measured reference wafer emission spectrum intensity and the whole surface oxide film formation wafer emission spectrum intensity is integrated by the etching time,
積分した値と前記エッチングレートから求まるトレンチ深さとによって求めることを特徴とする請求項３記載の半導体装置の製造方法。 4. The method of manufacturing a semiconductor device according to claim 3, wherein the semiconductor device is obtained from an integrated value and a trench depth obtained from the etching rate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004119085A JP4700922B2 (en) | 2004-04-14 | 2004-04-14 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004119085A JP4700922B2 (en) | 2004-04-14 | 2004-04-14 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005303130A JP2005303130A (en) | 2005-10-27 |
| JP4700922B2 true JP4700922B2 (en) | 2011-06-15 |
Family
ID=35334245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004119085A Expired - Fee Related JP4700922B2 (en) | 2004-04-14 | 2004-04-14 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4700922B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4101280B2 (en) | 2006-07-28 | 2008-06-18 | 住友精密工業株式会社 | Plasma etching method and plasma etching apparatus capable of detecting end point |
| JP5234591B2 (en) * | 2006-07-28 | 2013-07-10 | Ｓｐｐテクノロジーズ株式会社 | Plasma etching method and plasma etching apparatus capable of detecting end point |
| JP5792613B2 (en) * | 2011-12-28 | 2015-10-14 | 株式会社日立ハイテクノロジーズ | Plasma etching method |
-
2004
- 2004-04-14 JP JP2004119085A patent/JP4700922B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005303130A (en) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9601396B2 (en) | 3D NAND staircase CD control by using interferometric endpoint detection | |
| US6939811B2 (en) | Apparatus and method for controlling etch depth | |
| JP3639268B2 (en) | Etching method | |
| US20220262606A1 (en) | Plasma processing method | |
| US20060040415A1 (en) | Method and apparatus for nitride spacer etch process implementing in situ interferometry endpoint detection and non-interferometry endpoint monitoring | |
| JP6200849B2 (en) | Plasma processing apparatus and dry etching method | |
| JP5377993B2 (en) | Plasma processing method | |
| JP2008205436A (en) | Method of manufacturing fine structure | |
| KR100801253B1 (en) | Insulating film dry etching method | |
| JP2004119753A (en) | Etching processing apparatus and etching processing method | |
| WO2010095196A1 (en) | Plasma treatment method and plasma treatment device | |
| JP4700922B2 (en) | Manufacturing method of semiconductor device | |
| JPH11260799A (en) | Fine working method of thin film | |
| JP3873943B2 (en) | Plasma monitoring method, plasma processing method, semiconductor device manufacturing method, and plasma processing apparatus | |
| JP4686268B2 (en) | Process control system, process control method, and electronic device manufacturing method | |
| JP4324545B2 (en) | Etching processing apparatus and processing method | |
| US20200203234A1 (en) | Method of forming high aspect ratio features in semiconductor substrate | |
| JP3644013B2 (en) | Manufacturing method of semiconductor device | |
| KR100519675B1 (en) | Etching method capable of obtaining high photoresist selectivity with using inductively coupled plasma apparatus. | |
| JP5675195B2 (en) | Plasma processing apparatus and plasma processing method | |
| JP5698948B2 (en) | Plasma processing equipment | |
| KR100731124B1 (en) | A method for cleaning deposition chamber | |
| JP2005079289A (en) | Method for detecting end point and method for evaluating film quality | |
| JP2013115355A (en) | Simulation method, simulation program, semiconductor manufacturing apparatus | |
| Nawaz et al. | Multi-cycle Chamber Conditioning for Plasma Etching of SiO2: From Optimization to Stability in Lot Processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080204 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090721 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110307 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4700922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |