JP2008205436A - Method of manufacturing fine structure - Google Patents
Method of manufacturing fine structure Download PDFInfo
- Publication number
- JP2008205436A JP2008205436A JP2007340634A JP2007340634A JP2008205436A JP 2008205436 A JP2008205436 A JP 2008205436A JP 2007340634 A JP2007340634 A JP 2007340634A JP 2007340634 A JP2007340634 A JP 2007340634A JP 2008205436 A JP2008205436 A JP 2008205436A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- etching
- chamber
- protective film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、微細構造体の製造方法に関し、特に、保護膜の形成とエッチングとを繰り返して基板を加工する微細構造体の製造方法に関する。 The present invention relates to a method for manufacturing a fine structure, and more particularly to a method for manufacturing a fine structure in which a substrate is processed by repeatedly forming a protective film and etching.
従来より、半導体装置及びＭＥＭＳ（Micro Electro Mechanical System：微小電子機械システム）などの微細構造体を形成する際に、シリコン基板に深いトレンチを形成する方法として、Ｂｏｓｃｈプロセスが知られている。Ｂｏｓｃｈプロセスとは、例えば、Ｃ４Ｆ８プラズマによる保護膜の形成とＳＦ６プラズマによるエッチングとを繰り返すことにより、シリコン基板に深いトレンチを形成する方法である（例えば、特許文献１参照。）。 Conventionally, the Bosch process is known as a method for forming a deep trench in a silicon substrate when forming a microstructure such as a semiconductor device and a micro electro mechanical system (MEMS). The Bosch process is, for example, a method of forming a deep trench in a silicon substrate by repeating formation of a protective film with C 4 F 8 plasma and etching with SF 6 plasma (see, for example, Patent Document 1).
具体的には、シリコン基板の表面上にパターニングされたエッチングマスク材を形成し、これをチャンバー内に装着する。そして、このチャンバー内にＳＦ６ガスを導入し、これをプラズマ化することにより、シリコン基板をエッチングして凹部を形成する。その後、チャンバー内をＣ４Ｆ８ガスに入れ替え、これをプラズマ化することにより、この凹部の内面上に保護膜を形成する。その後、再びチャンバー内をＳＦ６ガスに入れ替え、ＳＦ６プラズマによるエッチングを施すことにより、凹部の側面上には保護膜を残したまま、凹部の底面上の保護膜のみを除去し、凹部の下方を更にエッチングする。以後、同様にして、チャンバー内にＣ４Ｆ８ガスとＳＦ６ガスとを交互に導入し、それぞれをプラズマ化することにより、保護膜の形成とエッチングとを繰り返す。これにより、シリコン基板の深掘加工を行う。 Specifically, a patterned etching mask material is formed on the surface of the silicon substrate, and this is mounted in the chamber. Then, SF 6 gas is introduced into the chamber and is converted into plasma, whereby the silicon substrate is etched to form a recess. Thereafter, the inside of the chamber is replaced with C 4 F 8 gas, and this is turned into plasma, thereby forming a protective film on the inner surface of the recess. Thereafter, the inside of the chamber is again replaced with SF 6 gas, and etching with SF 6 plasma is performed to remove only the protective film on the bottom surface of the concave portion while leaving the protective film on the side surface of the concave portion. Is further etched. Thereafter, similarly, formation of a protective film and etching are repeated by alternately introducing C 4 F 8 gas and SF 6 gas into the chamber and turning them into plasma. Thus, deep processing of the silicon substrate is performed.
しかしながら、上述の従来の技術には以下に示すような問題点がある。すなわち、Ｃ４Ｆ８ガスとＳＦ６ガスとの切替えに際して、ガスが混合してしまうことがある。そして、ＳＦ６プラズマによりシリコン基板をエッチングする際に、雰囲気中にＣ４Ｆ８プラズマが存在していると、保護膜の強度が低下してしまう。この結果、シリコン基板にダメージが与えられ、トレンチの側壁にささくれ等のダメージが発生してしまい、深堀加工の精度が低下し、デバイス特性に悪影響を与える。このようなガスの混合を避けるためには、ガスの切替時間を十分に長くとればよいが、そうすると、加工効率が低下し、微細構造体の生産性が低下してしまう。
更に、エッチング速度を上げて加工効率を向上させるためには、エッチング時の圧力を上げ、エッチャントであるフッ素ラジカルを増加させる必要があるが、その場合、上記凹部の側面上に形成される保護膜を厚くし、側壁方向へのエッチングを抑制する必要が生ずる。ところがこの場合には凹部の底面上の保護膜も厚く形成されてしまうため、エッチング時において高バイアス電力により、高エネルギーイオンを入射させることによって底面上の保護膜を除去する必要が生じる。しかし、この方法によると、高エネルギーイオンによって、トレンチの側壁にささくれ等のダメージが発生してしまい、深堀加工の精度が低下し、デバイス特性に悪影響を与える。このような高エネルギーイオンによるダメージ発生を抑制するには、低バイアス電力により、低エネルギーイオンを用いればよいが、それでは保護膜除去に時間がかかり、加工効率が低下し、微細構造対の生産性が低下してしまう。
Furthermore, in order to increase the etching rate and improve the processing efficiency, it is necessary to increase the pressure during etching and increase the fluorine radical as an etchant. In that case, a protective film formed on the side surface of the recess Therefore, it is necessary to suppress the etching in the side wall direction. However, in this case, since the protective film on the bottom surface of the concave portion is also formed thick, it is necessary to remove the protective film on the bottom surface by making high energy ions enter with high bias power during etching. However, according to this method, the high energy ions cause damage such as scalding on the sidewalls of the trench, the accuracy of deep digging is lowered, and the device characteristics are adversely affected. In order to suppress the occurrence of damage due to such high energy ions, low energy ions may be used with low bias power. However, it takes time to remove the protective film, the processing efficiency decreases, and the productivity of fine structure pairs. Will fall.
本発明の目的は、生産性が高く、加工精度が高い微細構造体の製造方法を提供することである。 An object of the present invention is to provide a method for manufacturing a microstructure having high productivity and high processing accuracy.
本発明の一態様によれば、基板を収納したチャンバー内に第１のプロセスガスを導入し、前記第１のプロセスガスから第１のプラズマを形成し、前記基板の表面に形成された凹部の内面上に前記第１のプラズマにより保護膜を形成する工程と、前記チャンバー内に第２のプロセスガスを導入し、前記第２のプロセスガスから第２のプラズマを形成し、前記第２のプラズマにより前記保護膜のうち前記凹部の底面上の部分を除去して前記基板をエッチングする工程と、を備え、前記エッチングする工程は、前記チャンバー内における前記第１のプラズマの密度を測定しながら前記第１のプラズマの密度が基準値以下になるまで前記第１のプロセスガスを排出する工程と、前記第１のプラズマの密度が前記基準値以下となった後、前記第２のプラズマによって前記保護膜及び前記基板をエッチングする工程と、を有することを特徴とする微細構造体の製造方法が提供される。 According to one aspect of the present invention, a first process gas is introduced into a chamber containing a substrate, a first plasma is formed from the first process gas, and a recess formed on the surface of the substrate is formed. Forming a protective film on the inner surface with the first plasma; introducing a second process gas into the chamber; forming a second plasma from the second process gas; and Removing the portion of the protective film on the bottom surface of the recess to etch the substrate, and the etching step comprises measuring the density of the first plasma in the chamber while measuring the density of the first plasma. Exhausting the first process gas until the density of the first plasma is below a reference value; and after the density of the first plasma is below the reference value, Method for manufacturing a microstructure, characterized in that and a step of etching the protective film and the substrate is provided by Ma.
本発明の別の一態様によれば、基板を収納したチャンバー内に第１のプロセスガスを導入し、前記第１のプロセスガスから第１のプラズマを形成し、前記基板の表面に形成された凹部の内面上に前記第１のプラズマにより保護膜を形成する工程と、前記チャンバー内に第２のプロセスガスを導入し、前記第２のプロセスガスから第２のプラズマを形成し、前記第２のプラズマにより前記保護膜のうち前記凹部の底面上の部分を除去して前記基板をエッチングする工程と、を備え、前記エッチングする工程は、第１のバイアス電力を用いる第１のエッチング工程と、前記第１のバイアス電力より低い第２のバイアス電力を用いる第２のエッチング工程と、を含むことを特徴とする微細構造体の製造方法が提供される。 According to another aspect of the present invention, a first process gas is introduced into a chamber containing a substrate, a first plasma is formed from the first process gas, and is formed on the surface of the substrate. Forming a protective film with the first plasma on the inner surface of the recess; introducing a second process gas into the chamber; forming a second plasma from the second process gas; Removing the portion of the protective film on the bottom surface of the recess by etching the plasma, and etching the substrate, wherein the etching step includes a first etching step using a first bias power, And a second etching step using a second bias power lower than the first bias power. A method for manufacturing a microstructure is provided.
本発明によれば、生産性が高く、加工精度が高い微細構造体の製造方法を実現することができる。 According to the present invention, it is possible to realize a method for manufacturing a fine structure with high productivity and high processing accuracy.
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、以下の各図については、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
先ず、本発明の第１の実施形態について説明する。
図１は、本実施形態において使用するプラズマエッチング装置を例示する模式的断面図であり、
図２（ａ）乃至（ｄ）は、本実施形態において加工されるシリコン基板の状態を例示する工程断面図であり、（ａ）は加工開始前の状態を示し、（ｂ）は凹部の内面上に保護膜を形成した状態を示し、（ｃ）は凹部の底面上の保護膜を除去した状態を示し、（ｄ）は更にエッチングを行って新たな凹部を形成した状態を示す。
図３は、横軸に時間をとり、縦軸に図１に示すプラズマエッチング装置の状態を表す各パラメータをとって、本実施形態に係るシリコン基板の加工方法を例示するタイミングチャートである。
図３の縦軸には、バイアス電力、チャンバー内に流入するＳＦ６ガスの流量（ＳＦ６流量）、チャンバー内に流入するＣ４Ｆ８ガスの流量（Ｃ４Ｆ８流量）、チャンバー内のＣ４Ｆ８プラズマの密度（Ｃ４Ｆ８密度）、排気バルブの開閉状態及びチャンバー内の圧力をとっている。実線は各パラメータの設定値を表し、破線は実際の値の推定値を表す。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the following drawings, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof will be omitted as appropriate.
(First embodiment)
First, a first embodiment of the present invention will be described.
FIG. 1 is a schematic cross-sectional view illustrating a plasma etching apparatus used in this embodiment.
2A to 2D are process cross-sectional views illustrating the state of the silicon substrate processed in this embodiment, where FIG. 2A illustrates a state before the start of processing, and FIG. 2B illustrates the inner surface of the recess. A state where a protective film is formed is shown, (c) shows a state where the protective film on the bottom surface of the concave portion is removed, and (d) shows a state where a new concave portion is formed by further etching.
FIG. 3 is a timing chart illustrating the silicon substrate processing method according to this embodiment, with time on the horizontal axis and parameters representing the state of the plasma etching apparatus shown in FIG. 1 on the vertical axis.
The vertical axis in FIG. 3 shows the bias power, the flow rate of SF 6 gas flowing into the chamber (SF 6 flow rate), the flow rate of C 4 F 8 gas flowing into the chamber (C 4 F 8 flow rate), The density of C 4 F 8 plasma (C 4 F 8 density), the open / close state of the exhaust valve, and the pressure in the chamber are taken. A solid line represents a set value of each parameter, and a broken line represents an estimated value of the actual value.
図１に示すように、本実施形態において使用するプラズマエッチング装置１は、プラズマの発生と引き込みとを独立に制御する誘導結合型プラズマ装置である。プラズマエッチング装置１においては、チャンバー２が設けられている。チャンバー２は、チャンバー２の例えば上部を構成し、プラズマを発生させるプラズマ発生室３と、チャンバー２の例えば下部を構成し、プラズマ発生室３において発生したプラズマによってエッチング及び保護膜の形成を行う反応室４とに分かれており、プラズマ発生室３と反応室４とは相互に連通されている。そして、プラズマ発生室３においては、ガス導入口６が設けられている。ガス導入口６からは、チャンバー２の内部に、ＳＦ６ガス、Ｏ２ガス及びＣ４Ｆ８ガスが相互に独立に導入されるようになっている。一方、反応室４には排気口７が設けられており、排気ポンプ８に連通されている。排気口７と排気ポンプ８とを連通する排気管９の途中には、排気バルブ１０が設けられている。 As shown in FIG. 1, a plasma etching apparatus 1 used in the present embodiment is an inductively coupled plasma apparatus that independently controls generation and drawing of plasma. In the plasma etching apparatus 1, a chamber 2 is provided. The chamber 2 constitutes, for example, the upper part of the chamber 2 and constitutes a plasma generation chamber 3 for generating plasma, and constitutes, for example, the lower part of the chamber 2. The plasma generation chamber 3 and the reaction chamber 4 are in communication with each other. In the plasma generation chamber 3, a gas inlet 6 is provided. From the gas inlet 6, SF 6 gas, O 2 gas and C 4 F 8 gas are introduced into the chamber 2 independently of each other. On the other hand, the reaction chamber 4 is provided with an exhaust port 7 and communicated with an exhaust pump 8. An exhaust valve 10 is provided in the middle of the exhaust pipe 9 that connects the exhaust port 7 and the exhaust pump 8.
また、プラズマ発生室３の外部には、プラズマ発生室３の外面に沿ってコイル１１が巻回されており、このコイル１１はＲＦ（Radio Frequency）電源１２に接続されている。一方、反応室４の内部には、バイアス電極１３が設けられており、このバイアス電極１３はチャンバー２の外部に設けられたＲＦ電源１４に接続されている。バイアス電極１３は、加工対象となる試料２０を保持する。以下、ＲＦ電源１２がコイル１１に印加する高周波電力を「ソース電力」ともいい、ＲＦ電源１４がバイアス電極１３に印加する高周波電力を「バイアス電力」ともいう。 A coil 11 is wound outside the plasma generation chamber 3 along the outer surface of the plasma generation chamber 3, and the coil 11 is connected to an RF (Radio Frequency) power source 12. On the other hand, a bias electrode 13 is provided inside the reaction chamber 4, and this bias electrode 13 is connected to an RF power source 14 provided outside the chamber 2. The bias electrode 13 holds a sample 20 to be processed. Hereinafter, the high frequency power that the RF power source 12 applies to the coil 11 is also referred to as “source power”, and the high frequency power that the RF power source 14 applies to the bias electrode 13 is also referred to as “bias power”.
更に、反応室４の内部におけるバイアス電極１３の近傍及びプラズマ発生室３の内部には、プラズマ発光強度測定器１５が設けられている。プラズマ発光強度測定器１５は、チャンバー２内のプラズマによる発光をモニターし、発光の強度及び波長を測定する。プラズマ発光強度測定器１５はバイアス電極１３とマッチングされている。更にまた、プラズマエッチング装置１には、圧力計などの通常の付属機器も設けられている。 Further, a plasma emission intensity measuring device 15 is provided in the vicinity of the bias electrode 13 in the reaction chamber 4 and in the plasma generation chamber 3. The plasma emission intensity measuring device 15 monitors light emission by plasma in the chamber 2 and measures the intensity and wavelength of light emission. The plasma emission intensity measuring device 15 is matched with the bias electrode 13. Furthermore, the plasma etching apparatus 1 is also provided with a normal accessory such as a pressure gauge.
次に、プラズマエッチング装置１を使用してシリコン基板に対して深堀加工を施す方法、すなわち、本実施形態に係る微細構造体の製造方法について説明する。
先ず、図２（ａ）に示すように、深堀加工の対象となる試料２０を準備する。試料２０においては、シリコン基板２１の表面上にエッチングマスク２２が形成されている。エッチングマスク２２は所定の形状にパターニングされており、シリコン基板２１における深掘加工を施す予定の領域に開口部２２ａが形成されている。この試料２０を、プラズマエッチング装置１の反応室４内に装入し、バイアス電極１３に取り付ける。
Next, a method for performing deep drilling on a silicon substrate using the plasma etching apparatus 1, that is, a method for manufacturing a microstructure according to the present embodiment will be described.
First, as shown in FIG. 2A, a sample 20 to be deep drilled is prepared. In the sample 20, an etching mask 22 is formed on the surface of the silicon substrate 21. The etching mask 22 is patterned into a predetermined shape, and an opening 22a is formed in a region of the silicon substrate 21 where deep processing is to be performed. This sample 20 is loaded into the reaction chamber 4 of the plasma etching apparatus 1 and attached to the bias electrode 13.
次に、プラズマエッチング装置１のチャンバー２内を排気した後、ガス導入口６を介してチャンバー２内にＳＦ６ガス及びＯ２ガスを導入すると共に、ＲＦ電源１２を作動させて、コイル１１に高周波電力（ソース電力）を供給する。このとき、ソース電力の大きさは例えば２５００Ｗ（ワット）とする。これにより、プラズマ発生室３においてＳＦ６ガスの一部がプラズマ化する。以下、このようにＳＦ６ガスから形成されたプラズマを、「ＳＦ６プラズマ」という。この状態でＲＦ電源１４を作動させて、バイアス電極１３に高周波電力（バイアス電力）を印加する。この結果、試料２０にバイアス電圧が印加され、ＳＦ６プラズマにより試料２０がエッチングされる。これにより、図２（ｂ）に示すように、シリコン基板２１の表面におけるエッチングマスク２２の開口部２２ａにおいて露出した領域に、凹部２３ａが形成される。 Next, after evacuating the chamber 2 of the plasma etching apparatus 1, SF 6 gas and O 2 gas are introduced into the chamber 2 through the gas introduction port 6, and the RF power source 12 is operated to connect the coil 11. Supply high-frequency power (source power). At this time, the magnitude of the source power is, for example, 2500 W (watts). Thereby, a part of the SF 6 gas is turned into plasma in the plasma generation chamber 3. Hereinafter, the plasma thus formed from the SF 6 gas is referred to as “SF 6 plasma”. In this state, the RF power source 14 is operated to apply high frequency power (bias power) to the bias electrode 13. As a result, a bias voltage is applied to the sample 20 and the sample 20 is etched by SF 6 plasma. As a result, as shown in FIG. 2B, a recess 23 a is formed in a region exposed at the opening 22 a of the etching mask 22 on the surface of the silicon substrate 21.
次に、図３のパッシベーション工程（保護膜形成工程）Ｐに示すように、試料２０の表面に保護膜２４を形成する工程を実行する。なお、以後の工程において、ソース電力の大きさは一定とし、例えば２５００Ｗとする。 Next, as shown in a passivation step (protective film forming step) P of FIG. 3, a step of forming the protective film 24 on the surface of the sample 20 is executed. In the subsequent processes, the magnitude of the source power is constant, for example, 2500 W.
先ず、ステップＰ１に示すように、チャンバー２内にガス導入口６を介して、第１のプロセスガスとしてＣ４Ｆ８ガスを導入する。このときの流量は例えば５００ｓｃｃｍとする。一方、ＳＦ６ガス及びＯ２ガスの導入は停止する。また、排気バルブ１０の開度を調整して、チャンバー２内の圧力を例えば９Ｐａ（パスカル）とする。更に、バイアス電極１３には電力を印加しない。これにより、上述の如くコイル１１には２５００Ｗの高周波電力が印加されているため、Ｃ４Ｆ８ガスの一部がプラズマ化する。以下、このようにＣ４Ｆ８ガスから形成されたプラズマを、「Ｃ４Ｆ８プラズマ」という。このＣ４Ｆ８プラズマにより、試料２０の全面に有機材料からなる保護膜２４が形成される。保護膜２４は略等方的に形成されるため、凹部２３ａの内面にも形成される。このステップＰ１を例えば１．２秒間継続する。 First, as shown in Step P 1 , C 4 F 8 gas is introduced into the chamber 2 through the gas inlet 6 as the first process gas. The flow rate at this time is, for example, 500 sccm. On the other hand, the introduction of SF 6 gas and O 2 gas is stopped. Further, the opening of the exhaust valve 10 is adjusted so that the pressure in the chamber 2 is, for example, 9 Pa (Pascal). Further, no power is applied to the bias electrode 13. As a result, since 2500 W of high-frequency power is applied to the coil 11 as described above, a part of the C 4 F 8 gas is turned into plasma. Hereinafter, the plasma thus formed from the C 4 F 8 gas is referred to as “C 4 F 8 plasma”. The protective film 24 made of an organic material is formed on the entire surface of the sample 20 by the C 4 F 8 plasma. Since the protective film 24 is formed substantially isotropically, it is also formed on the inner surface of the recess 23a. This step P 1 continues for example, 1.2 seconds.
次に、ステップＰ２に示すように、Ｃ４Ｆ８ガスの供給を停止すると共に排気バルブ１０を例えば全開とする。これにより、チャンバー２内からＣ４Ｆ８ガスが排出され始め、これに伴って、Ｃ４Ｆ８プラズマが消失し始める。一方、次のエッチング工程Ｅのために、第２のプロセスガスとして、ＳＦ６ガスの流量を７５０ｓｃｃｍに設定し、Ｏ２ガスの流量を７５ｓｃｃｍに設定するが、ガスの流量をある値に設定してから実際に流量がその値に達するまでには時間がかかるため、ステップＰ２においては、ＳＦ６ガス及びＯ２ガスはチャンバー２内に導入されていないか、導入されていてもその流量は設定値未満である。このステップＰ２を、例えば０．１乃至０．５秒間継続する。このとき、チャンバー２内の圧力は例えば５Ｐａ以下、例えば５Ｐａとなる。 Next, as shown in step P 2, and the exhaust valve 10, for example fully opened to stop the supply of the C 4 F 8 gas. Thereby, C 4 F 8 gas begins to be discharged from the chamber 2, and accordingly, the C 4 F 8 plasma starts to disappear. On the other hand, for the next etching step E, as the second process gas, the flow rate of SF 6 gas is set to 750 sccm and the flow rate of O 2 gas is set to 75 sccm, but the gas flow rate is set to a certain value. Indeed since the flow rate is time to reach that value applied from, at step P 2, or SF 6 gas and O 2 gas is not introduced into the chamber 2, be introduced that flow It is less than the set value. This step P 2, continues for example 0.1 to 0.5 seconds. At this time, the pressure in the chamber 2 is, for example, 5 Pa or less, for example, 5 Pa.
次に、図３に示すエッチング工程Ｅを実行する。
先ず、ステップＥ１に示すように、排気バルブ１０を所定の開度まで絞る。但し、このとき、排気バルブ１０は全閉にはしない。また、ＳＦ６ガス及びＯ２ガスの流量の設定値は変更しない。これにより、第１のプロセスガスであるＣ４Ｆ８ガスはステップＰ２に引き続いて排出され続け、第１のプラズマであるＣ４Ｆ８プラズマは消失し続ける。一方、第２のプロセスガスであるＳＦ６ガス及びＯ２ガスはチャンバー２内に導入され始め、その流量は設定値に向けて増加し続ける。これにより、第２のプラズマであるＳＦ６プラズマが生成し始める。この結果、チャンバー２の内部において、Ｃ４Ｆ８プラズマがＳＦ６プラズマに置換されていく。なお、このとき、チャンバー２内の圧力は例えば５Ｐａに保持する。
Next, the etching process E shown in FIG. 3 is performed.
First, as shown in step E 1, throttling the exhaust valve 10 to a predetermined opening. However, at this time, the exhaust valve 10 is not fully closed. Further, the set values of the flow rates of SF 6 gas and O 2 gas are not changed. As a result, the C 4 F 8 gas that is the first process gas continues to be discharged following the step P 2 , and the C 4 F 8 plasma that is the first plasma continues to disappear. On the other hand, the SF 6 gas and the O 2 gas, which are the second process gases, begin to be introduced into the chamber 2, and the flow rates thereof continue to increase toward the set value. Thereby, SF 6 plasma which is the second plasma starts to be generated. As a result, C 4 F 8 plasma is replaced with SF 6 plasma inside the chamber 2. At this time, the pressure in the chamber 2 is maintained at 5 Pa, for example.
そして、このとき、プラズマ発光強度測定器１５により、プラズマの発光の状態を検出する。例えば、プラズマの発光の強度及び波長を測定する。これにより、Ｃ４Ｆ８プラズマからＳＦ６プラズマへの置換の進行を、プラズマ発光強度測定器１５によってモニターする。具体的には、チャンバー２内のプラズマの発光について、紫外、可視及び近赤外の領域、例えば、波長が２００乃至１５００ｎｍ（ナノメートル）の領域で発光スペクトルを検出する。これにより、Ｃ４Ｆ８プラズマの密度及びＳＦ６プラズマの密度を測定し、この測定結果に基づいて、置換の状態を把握する。例えば、Ｃ４Ｆ８プラズマの密度が基準値以下となったときに、置換が完了したと判断し、ステップＥ１を終了する。なお、この基準値は、後述するステップＥ２及びＥ３において、ＳＦ６プラズマによってシリコン基板２１をエッチングする際に、Ｃ４Ｆ８プラズマが実用上問題となる程度の影響を与えないような値とする。例えば、プラズマ発光強度測定器１５の検出下限値としてもよい。 At this time, the plasma emission intensity measuring device 15 detects the state of plasma emission. For example, the intensity and wavelength of plasma emission are measured. Thereby, the progress of the substitution from the C 4 F 8 plasma to the SF 6 plasma is monitored by the plasma emission intensity measuring device 15. Specifically, the emission spectrum of the plasma emission in the chamber 2 is detected in the ultraviolet, visible, and near infrared regions, for example, in the region having a wavelength of 200 to 1500 nm (nanometers). As a result, the density of the C 4 F 8 plasma and the density of the SF 6 plasma are measured, and the state of substitution is grasped based on the measurement result. For example, when the density of the C 4 F 8 plasma becomes equal to or lower than the reference value, it is determined that the replacement is completed, and Step E 1 is terminated. Note that this reference value is a value that does not affect C 4 F 8 plasma to a practical level when etching the silicon substrate 21 with SF 6 plasma in steps E 2 and E 3 described later. And For example, the detection lower limit value of the plasma emission intensity measuring device 15 may be used.
そして、Ｃ４Ｆ８プラズマの密度が基準値以下となった時点で、ステップＥ１からステップＥ２に移行し、バイアス電力を印加する。すなわち、ＲＦ電源１４によってバイアス電極１３に高周波電力を印加する。このときのバイアス電力の大きさは、例えば８０Ｗとする。また、チャンバー２内の圧力は、例えば１３Ｐａとする。これにより、チャンバー２内に、Ｃ４Ｆ８プラズマが実質的に混入していない略純粋なＳＦ６プラズマが形成され、このＳＦ６プラズマに高いバイアス電力をかけることにより、試料２０が異方的にエッチングされる。このステップＥ２を、例えば０．１乃至１秒間継続する。これにより、図２（ｃ）に示すように、試料２０に形成された保護膜２４のうち、凹部２３ａの底面上の部分のみが選択的に除去される。 Then, when the density of the C 4 F 8 plasma becomes equal to or less than the reference value, the process proceeds from step E 1 to step E 2 and bias power is applied. That is, high frequency power is applied to the bias electrode 13 by the RF power source 14. The magnitude of the bias power at this time is 80 W, for example. The pressure in the chamber 2 is set to 13 Pa, for example. As a result, a substantially pure SF 6 plasma in which C 4 F 8 plasma is not substantially mixed is formed in the chamber 2, and the sample 20 is anisotropic by applying a high bias power to the SF 6 plasma. Is etched. This step E 2, continues for example 0.1 to 1 second. Thereby, as shown in FIG.2 (c), only the part on the bottom face of the recessed part 23a is selectively removed among the protective films 24 formed in the sample 20. FIG.
次に、ステップＥ３に示すように、バイアス電力を８０Ｗから６５Ｗに変更すると共に、ＳＦ６ガスの流量の設定値を７５０ｓｃｃｍから７００ｓｃｃｍに変更し、Ｏ２ガスの流量の設定値を７５ｓｃｃｍから６５ｓｃｃｍに変更する。なお、圧力は１３Ｐａを維持する。このステップＥ３を、例えば０．５乃至３秒間持続する。これにより、試料２０に対してＳＦ６プラズマによるエッチングを施す。このとき、シリコン基板２１の表面における凹部２３ａ以外の領域はエッチングマスク２２によって保護されており、凹部２３ａの側面は保護膜２４によって保護されているため、凹部２３ａの底面のみが選択的にエッチングされる。この結果、図２（ｄ）に示すように、凹部２３ａの下方に凹部２３ｂが形成される。 Next, as shown in step E 3 , the bias power is changed from 80 W to 65 W, the SF 6 gas flow rate setting value is changed from 750 sccm to 700 sccm, and the O 2 gas flow rate setting value is changed from 75 sccm to 65 sccm. Change to The pressure is maintained at 13 Pa. This step E 3, lasting for example 0.5-3 seconds. As a result, the sample 20 is etched by SF 6 plasma. At this time, since the region other than the recess 23a on the surface of the silicon substrate 21 is protected by the etching mask 22 and the side surface of the recess 23a is protected by the protective film 24, only the bottom surface of the recess 23a is selectively etched. The As a result, as shown in FIG. 2D, a recess 23b is formed below the recess 23a.
次に、ステップＥ４に示すように、バイアス電力を０Ｗとし、ＳＦ６ガス及びＯ２ガスの供給を停止すると共に、排気バルブ１０を全開とする。これにより、エッチングの進行が停止され、チャンバー２内からＳＦ６ガス及びＯ２ガスが排出され始める。これにより、ＳＦ６プラズマが消失し始める。一方、次のパッシベーション工程Ｐのために、Ｃ４Ｆ８ガスの流量を５００ｓｃｃｍに設定するが、上述の如く、ガスの流量を設定してから実際に設定値に達するまでには時間がかかるため、ステップＥ４においてはＣ４Ｆ８ガスはチャンバー２内に導入されていないか、導入されていてもその流量は設定値未満である。このステップＥ４を、例えば０．１乃至０．５秒間継続する。このとき、チャンバー２内の圧力は例えば５Ｐａ以下、例えば５Ｐａとなる。 Next, as shown in step E 4, the bias power and 0 W, stops the supply of the SF 6 gas and O 2 gas, the exhaust valve 10 is fully opened. As a result, the progress of etching is stopped, and SF 6 gas and O 2 gas begin to be discharged from the chamber 2. Thereby, the SF 6 plasma starts to disappear. On the other hand, the flow rate of C 4 F 8 gas is set to 500 sccm for the next passivation step P, but it takes time to reach the set value after setting the gas flow rate as described above. , C 4 F 8 gas in step E 4 is either not introduced into the chamber 2, the flow rate be introduced is less than the set value. This step E 4, continues for example 0.1 to 0.5 seconds. At this time, the pressure in the chamber 2 is, for example, 5 Pa or less, for example, 5 Pa.
以後、上述のパッシベーション工程Ｐとエッチング工程Ｅとを交互に繰り返す。これにより、保護膜の形成とエッチングとを交互に繰り返し、シリコン基板２１に対するエッチングを凹部２３ｂの直下に向けて段階的に進行させ、シリコン基板２１に深堀加工を施すことができる。この結果、シリコン基板２１に深いトレンチが形成された微細構造体を形成することができる。微細構造体は例えば半導体装置であってもよく、ＭＥＭＳであってもよい。 Thereafter, the above-described passivation process P and etching process E are alternately repeated. Thereby, the formation and etching of the protective film are alternately repeated, and the etching of the silicon substrate 21 is advanced stepwise directly below the recess 23b, so that the silicon substrate 21 can be deeply drilled. As a result, a fine structure in which a deep trench is formed in the silicon substrate 21 can be formed. The fine structure may be, for example, a semiconductor device or a MEMS.
次に、本実施形態の効果について説明する。
本実施形態においては、図３に示すように、エッチング工程ＥにおいてステップＥ１を設けている。ステップＥ１においては、チャンバー２内のプラズマの状態を監視しながら排気を行い、Ｃ４Ｆ８プラズマからＳＦ６プラズマへの置換の終点を判断している。すなわち、チャンバー２内におけるＣ４Ｆ８プラズマの密度を測定しながら、Ｃ４Ｆ８プラズマの密度が基準値以下になるまでＣ４Ｆ８ガスを排出し、この密度が基準値以下になってから、ステップＥ２に移行し、バイアス電力の印加を開始している。
Next, the effect of this embodiment will be described.
In the present embodiment, as shown in FIG. 3, Step E 1 is provided in the etching step E. In step E 1, it was evacuated while monitoring the plasma condition inside the chamber 2, and to determine the end point of the replacement of the SF 6 plasma from C 4 F 8 plasma. That is, while measuring the density of the C 4 F 8 plasma in the chamber 2, to discharge the C 4 F 8 gas to a density of C 4 F 8 plasma is below the reference value, the density becomes less than the reference value from the process proceeds to step E 2, it has started the application of bias power.
これにより、ステップＥ２に示すＳＦ６プラズマを用いたエッチングにおいて、環境中にＣ４Ｆ８プラズマが混入することを防止でき、略純粋なＳＦ６プラズマを使用することができる。このため、保護膜２４が軟弱化することがなく、シリコン基板２１に与えるダメージを抑制することができ、形成したトレンチの側面にささくれ等が発生することを防止できる。また、Ｃ４Ｆ８プラズマの排気ステップであるステップＰ２を過剰に長く設定する必要がなくなるため、加工効率を向上させることができる。このように、本実施形態によれば、加工効率が高く、加工精度が高いエッチング方法を実現することができ、生産性が高く、加工精度が高い微細構造体の製造方法を実現することができる。 Thus, in etching using SF 6 plasma shown in step E 2, it is possible to prevent the C 4 F 8 plasma is mixed into the environment, it is possible to use a substantially pure SF 6 plasma. For this reason, the protective film 24 is not weakened, damage to the silicon substrate 21 can be suppressed, and it is possible to prevent the side surface of the formed trench from being raised. Moreover, C 4 F 8 plasma for Step P 2 needs to be set excessively long eliminated an exhaust step, it is possible to improve the processing efficiency. Thus, according to the present embodiment, an etching method with high processing efficiency and high processing accuracy can be realized, and a manufacturing method of a fine structure with high productivity and high processing accuracy can be realized. .
また、本実施形態においては、ステップＰ２において、チャンバー２に対するＳＦ６ガス及びＯ２ガスの導入を開始し、ステップＥ１においても引き続きＳＦ６ガス及びＯ２ガスを導入している。上述の如く、チャンバー内へのガスの導入は、流量を設定してから実際にその流量に達するまでにある程度の時間がかかるため、ステップＰ１において保護膜を形成した後、ステップＰ２においてＣ４Ｆ８ガスを排出しつつＳＦ６ガス及びＯ２ガスの導入を開始することにより、ステップＥ２においては、ＳＦ６ガス及びＯ２ガスの流量を安定させた状態で、エッチングを開始することができる。これにより、ステップＥ２におけるエッチングが開始当初から安定する。 In the present embodiment, in step P 2, to start the introduction of the SF 6 gas and O 2 gas to the chamber 2, subsequently introduces a SF 6 gas and O 2 gases in step E 1. As described above, since the introduction of the gas into the chamber takes a certain amount of time from setting the flow rate to actually reaching the flow rate, after forming the protective film in Step P 1 , C in Step P 2 By starting the introduction of SF 6 gas and O 2 gas while discharging 4 F 8 gas, in step E 2 , the etching is started with the flow rates of SF 6 gas and O 2 gas stabilized. Can do. Accordingly, etching in the step E 2 is stable from the beginning.
なお、ステップＰ２においてはＳＦ６ガス及びＯ２ガスの導入を開始せずに、ステップＥ１において開始してもよい。これにより、ステップＥ２の開始時点ではＳＦ６ガス及びＯ２ガスの流量が安定しなくなる可能性はあるものの、ステップＰ２においてＣ４Ｆ８ガスを効率よく排出することができる。 Incidentally, without starting the introduction of the SF 6 gas and O 2 gas in step P 2, it may begin in step E 1. Thereby, although there is a possibility that the flow rates of the SF 6 gas and the O 2 gas are not stable at the start of Step E 2 , the C 4 F 8 gas can be efficiently discharged in Step P 2 .
（第２の実施の形態）
次に、本発明の第２の実施形態について説明する。
図４は、横軸に時間をとり、縦軸に図１に示すプラズマエッチング装置の状態を表す各パラメータをとって、本実施形態に係るシリコン基板の加工方法を例示するタイミングチャートである。図４の表記方法は、図３と同様である。
図４に示すように、本実施形態は、前述の第１の実施形態と比較して、パッシベーション工程Ｐにおいて、保護膜の形成工程であるステップＰ１の前にステップＰ０が設けられている点、及び、ステップＰ１においてバイアス電力を印加している点が異なっている。
(Second Embodiment)
Next, a second embodiment of the present invention will be described.
FIG. 4 is a timing chart illustrating the silicon substrate processing method according to this embodiment, with time on the horizontal axis and parameters representing the state of the plasma etching apparatus shown in FIG. 1 on the vertical axis. The notation method of FIG. 4 is the same as that of FIG.
As shown in FIG. 4, in the present embodiment, compared to the first embodiment described above, in the passivation process P, step P 0 is provided before step P 1 which is a protective film forming process. point, and the point the application of the bias power is different in step P 1.
ステップＰ０においては、エッチング工程ＥのステップＥ１と同様に、プラズマの状態を監視しながら、それより前の工程で使用したプロセスガスを排出する。具体的には、チャンバー２内におけるプラズマ発光の強度及び波長を検出することにより、エッチング工程Ｅにおいて使用したＳＦ６プラズマの密度を測定し、この密度が基準値以下となるまで、ＳＦ６ガス及びＯ２ガスを排出する。そして、ＳＦ６プラズマの密度が基準値以下となった時点で、ステップＰ０からステップＰ１に移行し、バイアス電力の印加を開始する。なお、この基準値は、ステップＥ１において使用したＣ４Ｆ８プラズマの下限値とは独立に設定し、Ｃ４Ｆ８プラズマによって保護膜２４を形成する際に、ＳＦ６プラズマが実用上問題となる程度の影響を与えないような値とする。例えば、プラズマ発光強度測定器１５の検出下限値としてもよい。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。すなわち、本実施形態においても、図１に示すプラズマエッチング装置１を使用して、図２に示す試料２０に対して深堀加工を施す。 In Step P 0 , as in Step E 1 of the etching process E, the process gas used in the previous process is discharged while monitoring the plasma state. Specifically, the density of the SF 6 plasma used in the etching process E is measured by detecting the intensity and wavelength of the plasma emission in the chamber 2, and the SF 6 gas and O 2 gas is discharged. Then, when the density of the SF 6 plasma becomes equal to or lower than the reference value, the process proceeds from step P 0 to step P 1 and application of bias power is started. This reference value is set independently of the lower limit value of the C 4 F 8 plasma used in Step E 1 , and when the protective film 24 is formed by the C 4 F 8 plasma, the SF 6 plasma is a practical problem. The value is set so as not to affect the degree to which For example, the detection lower limit value of the plasma emission intensity measuring device 15 may be used. Other configurations in the present embodiment are the same as those in the first embodiment. That is, also in this embodiment, the deep etching is performed on the sample 20 shown in FIG. 2 using the plasma etching apparatus 1 shown in FIG.
本実施形態においては、パッシベーション工程Ｐにおいてバイアス電力を印加する場合に、雰囲気中からＳＦ６プラズマが実際上問題が生じない程度まで除去されたことを確認した後で、バイアス電力の印加を開始することができる。これにより、略純粋なＣ４Ｆ８プラズマにより保護膜２４（図２（ｂ）参照）を形成することができるため、保護膜２４の膜質を安定させることができる。また、ＳＦ６プラズマの排気ステップであるステップＥ４を必要以上に長く設定する必要がなく、加工効率を向上させることができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。 In the present embodiment, when applying bias power in the passivation process P, it is confirmed that SF 6 plasma has been removed from the atmosphere to such an extent that no practical problem occurs, and then application of bias power is started. be able to. As a result, the protective film 24 (see FIG. 2B) can be formed with substantially pure C 4 F 8 plasma, so that the film quality of the protective film 24 can be stabilized. Further, SF 6 long it is not necessary to set the step E 4 more than necessary is a plasma discharge step, it is possible to improve the processing efficiency. The effects of the present embodiment other than those described above are the same as those of the first embodiment described above.
なお、前述の第１及び第２の実施形態においては、プラズマ監視ステップであるステップＥ１及びＰ０においても、コイル１１に対して他のステップと同じソース電力、例えば、２５００Ｗのソース電力を印加しているが、ステップＥ１及びＰ０においてはソース電力を弱くしてもよい。すなわち、ステップＥ１及びＰ０では、プラズマの発光がモニター可能な範囲で可及的に弱いソース電力を印加しておき、プラズマの置換が完了したことを確認した後、ステップＥ２及びＰ１において、所定のエッチング又はパッシベーションが可能となるように、ソース電力を増加させてもよい。 In the first and second embodiments described above, also in steps E 1 and P 0 that are plasma monitoring steps, the same source power as that in other steps, for example, a source power of 2500 W, is applied to the coil 11. However, the source power may be weakened in steps E 1 and P 0 . That is, in steps E 1 and P 0 , source power as weak as possible is applied in a range where plasma emission can be monitored, and after confirming that the plasma replacement is completed, steps E 2 and P 1 are performed. The source power may be increased so that a predetermined etching or passivation is possible.
また、ステップＥ１及びＰ０においては、前工程で使用したプラズマの残存量を測定するだけでなく、次工程で使用するプラズマの導入量も併せて測定してもよい。例えば、ステップＥ１において、Ｃ４Ｆ８プラズマの密度と共にＳＦ６プラズマの密度を測定し、Ｃ４Ｆ８プラズマの密度が基準値以下となると共にＳＦ６プラズマの密度が他の基準値以上となったときに、プラズマの置換が終了したと判定してもよい。これにより、プラズマの状態をより正確に把握することができる。 In steps E 1 and P 0 , not only the residual amount of plasma used in the previous process but also the introduction amount of plasma used in the next process may be measured. For example, in step E 1, C 4 F 8 plasma density with the measured density of SF 6 plasma, C 4 F 8 along with the plasma density is equal to or less than a reference value SF 6 plasma density of other reference values than the When it becomes, it may be determined that the plasma replacement is completed. Thereby, the state of plasma can be grasped more accurately.
更に、前述の第１及び第２の実施形態においては、チャンバー２の内部にプラズマ発光強度測定器１５を配置する例を示したが、本発明はこれに限定されず、プラズマ発光強度測定器のうち、チャンバー２の内部には測定端子のみが配置され、本体はチャンバー２の外部に配置されていてもよく、又は、全体がチャンバー２の外部に設けられており、チャンバー２に設けられた窓を介してプラズマの発光をモニターしてもよい。 Furthermore, in the first and second embodiments described above, the example in which the plasma emission intensity measuring device 15 is disposed inside the chamber 2 has been shown, but the present invention is not limited to this, and the plasma emission intensity measuring device is not limited to this. Of these, only the measurement terminal may be arranged inside the chamber 2, and the main body may be arranged outside the chamber 2, or the whole is provided outside the chamber 2, and the window provided in the chamber 2 Plasma emission may be monitored via
（第３の実施の形態）
次に、本発明の第３の実施形態について説明する。
図５は、横軸に時間をとり、縦軸に図１に示すプラズマエッチング装置の状態を表す各パラメータをとって、本実施形態に係るシリコン基板の加工方法を例示するタイミングチャートである。図５の表記方法は、図３と同様である。
本実施形態は、前述の第２の実施形態と比較して、プラズマエッチング装置にプラズマ発光強度測定器１５（図１参照）が設けられておらず、チャンバー２内の圧力によってプラズマの状態を監視する点が異なっている。このため、図５に示すように、本実施形態においては、ステップＥ４及びＰ０においてＣ４Ｆ８ガスを導入せず、ステップＰ２及びＥ１においてＳＦ６ガス及びＯ２ガスを導入しない。
(Third embodiment)
Next, a third embodiment of the present invention will be described.
FIG. 5 is a timing chart illustrating the silicon substrate processing method according to this embodiment, with time on the horizontal axis and parameters representing the state of the plasma etching apparatus shown in FIG. 1 on the vertical axis. The notation in FIG. 5 is the same as that in FIG.
Compared with the second embodiment described above, the present embodiment is not provided with the plasma emission intensity measuring device 15 (see FIG. 1) in the plasma etching apparatus, and the plasma state is monitored by the pressure in the chamber 2. Is different. Therefore, as shown in FIG. 5, in the present embodiment, without introducing C 4 F 8 gas in step E 4 and P 0, not introducing SF 6 gas and O 2 gas in step P 2 and E 1 .
本実施形態においては、ステップＥ１においてＣ４Ｆ８プラズマが所定のレベルまで消失したことを確認した後、ステップＥ２に移行し、ＳＦ６ガス及びＯ２ガスを導入する。また、ステップＰ０においてＳＦ６プラズマが所定のレベルまで消失したことを確認した後、ステップＰ１に移行し、Ｃ４Ｆ８ガスを導入する。 In this embodiment, after confirming that the C 4 F 8 plasma has disappeared to a predetermined level in step E 1 , the process proceeds to step E 2 , and SF 6 gas and O 2 gas are introduced. Further, after confirming that the SF 6 plasma has disappeared to a predetermined level in Step P 0 , the process proceeds to Step P 1 , and C 4 F 8 gas is introduced.
本実施形態によれば、プラズマエッチング装置にプラズマ発光強度測定器を設ける必要がないため、既存のプラズマエッチング装置をそのまま使用することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。なお、本実施形態においては、前述の第１の実施形態と同様に、Ｃ４Ｆ８プラズマの排出状態のみを監視してもよい。 According to this embodiment, since it is not necessary to provide a plasma emission intensity measuring device in the plasma etching apparatus, the existing plasma etching apparatus can be used as it is. Configurations, operations, and effects other than those described above in the present embodiment are the same as those in the second embodiment described above. In the present embodiment, only the discharge state of the C 4 F 8 plasma may be monitored as in the first embodiment described above.
（第４の実施の形態）
次に、本発明の第４の実施形態について説明する。
図６は、本実施形態において使用するプラズマエッチング装置を例示する模式的断面図である。
図６に示すように、本実施形態においては、プラズマエッチング装置１６として、質量分析器１７を設けた装置を使用する。質量分析器１７はチャンバー２内に連通されている。本実施形態においては、図３に示すステップＥ１において、チャンバー２内に存在するプラズマを電気的・磁気的な作用などにより質量電荷比に応じて分離し、その後検出することにより、プラズマに含まれる炭素を定量分析して、Ｃ４Ｆ８プラズマの密度を測定する。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。なお、本実施形態においても、前述の第２の実施形態と同様に、パッシベーション工程ＰにステップＰ０を設け、ＳＦ６プラズマの密度を測定してもよい。この場合、質量分析器１７により、例えば硫黄を定量分析する。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described.
FIG. 6 is a schematic cross-sectional view illustrating a plasma etching apparatus used in this embodiment.
As shown in FIG. 6, in the present embodiment, an apparatus provided with a mass analyzer 17 is used as the plasma etching apparatus 16. The mass analyzer 17 is in communication with the chamber 2. In the present embodiment, in step E 1 shown in FIG. 3, and separated according to mass-to-charge ratio due to electrical and magnetic action of the plasma present in the chamber 2, by subsequently detecting, contained in the plasma The carbon content is quantitatively analyzed to determine the density of the C 4 F 8 plasma. Other configurations, operations, and effects of the present embodiment are the same as those of the first embodiment. Also in this embodiment, similarly to the second embodiment described above, step P 0 may be provided in the passivation process P, and the density of SF 6 plasma may be measured. In this case, for example, sulfur is quantitatively analyzed by the mass analyzer 17.
なお、本実施形態において、質量分析器１７の配設態様は図６に示す例には限定されない。一般に、プラズマの密度は、同一のチャンバー内においても中央部と側壁部とでは異なっているため、最適な位置からプラズマを採取して分析することが好ましい。
例えば、質量分析器１７からチューブをチャンバー２の中央部まで引き出し、このチューブを介して、チャンバー２の中央部又は試料の近傍から分析用のプラズマを採取してもよい。このとき、チューブはチャンバー２と同じ材料、例えば、アルミニウムにより形成する。これにより、チャンバー２の中央部のプラズマ密度を測定することができる。
また、質量分析器１７からチャンバー２の内部に向けて複数本のプローブを引き出してもよい。これらのプローブの内部を中空とし、表面に多数の微細孔を形成しておけば、チャンバー２の多数の位置からプラズマを採取して、分析することができる。
更に、このように、チャンバー２内の複数の位置に検出ポイントを設置しておき、複数の位置のプラズマ密度が全て基準値以下となったときに、初めてステップＥ１からステップＥ２に進むようにしてもよい。これにより、エッチング工程及び保護膜形成工程において、プラズマの均一性を向上させることができる。そして、プラズマの均一性を向上させることにより、加工の均一性を向上させることができる。例えば、半導体装置を作製する場合には、ウェーハの面内均一性を向上させることができる。
In the present embodiment, the arrangement of the mass analyzer 17 is not limited to the example shown in FIG. In general, since the density of the plasma is different between the central portion and the side wall portion even in the same chamber, it is preferable to collect and analyze the plasma from an optimal position.
For example, a tube may be drawn from the mass analyzer 17 to the center of the chamber 2 and the plasma for analysis may be collected from the center of the chamber 2 or the vicinity of the sample via this tube. At this time, the tube is formed of the same material as the chamber 2, for example, aluminum. Thereby, the plasma density of the center part of the chamber 2 can be measured.
Further, a plurality of probes may be drawn from the mass analyzer 17 toward the inside of the chamber 2. If the inside of these probes is hollow and a large number of micropores are formed on the surface, plasma can be collected from a large number of positions in the chamber 2 and analyzed.
Furthermore, detection points may be set at a plurality of positions in the chamber 2 as described above, and when the plasma density at the plurality of positions is all below the reference value, the process may proceed from step E1 to step E2 for the first time. . Thereby, the uniformity of plasma can be improved in an etching process and a protective film formation process. And the uniformity of a process can be improved by improving the uniformity of plasma. For example, when a semiconductor device is manufactured, in-plane uniformity of the wafer can be improved.
（第５の実施の形態）
次に、第５の実施の形態について説明する。
図７は、本発明の第５の実施形態に係る微細構造体の製造方法を例示するフローチャート図である。
図７に表したように、本発明の第５の実施形態に係る微細構造体の製造方法では、例えば、図１に例示したプラズマエッチング装置１のバイアス電極１３の上部に所定のエッチングマスク２２を有する基板２１を設置した後、最初のエッチングを行う（ステップＳ１１０）。すなわち、図３〜図５の左側の「Ｅ」で示された工程を行う。これにより、図２（ｂ）に例示した凹部２３ａが形成される。
次に、保護膜を形成する（ステップＳ１２０）。すなわち、図３〜図５の左側の「Ｐ」で示された工程を行う。これにより、図２（ｂ）に例示した保護膜２４が、凹部２３ａの内部及び基板全面に形成される。
(Fifth embodiment)
Next, a fifth embodiment will be described.
FIG. 7 is a flowchart illustrating the method for manufacturing a microstructure according to the fifth embodiment of the invention.
As shown in FIG. 7, in the method for manufacturing a microstructure according to the fifth embodiment of the present invention, for example, a predetermined etching mask 22 is formed on the bias electrode 13 of the plasma etching apparatus 1 illustrated in FIG. After installing the substrate 21 having the first etching, the first etching is performed (step S110). That is, the process indicated by “E” on the left side of FIGS. Thereby, the recess 23a illustrated in FIG. 2B is formed.
Next, a protective film is formed (step S120). That is, the process indicated by “P” on the left side of FIGS. Thereby, the protective film 24 illustrated in FIG. 2B is formed in the recess 23a and on the entire surface of the substrate.
次に、第１のエッチングを行う（ステップＳ１３０）。すなわち、図３〜図４の右側の「Ｅ」で示された工程中のＥ２の工程を行う。すなわち、高バイアス電力を用いてエッチングを行う。例えば、バイアス電力として８０Ｗが用いられる。これにより、図２（ｃ）に例示したように、試料２０に形成された保護膜２４のうち、凹部２３ａの底面上の部分のみが選択的に除去される。 Next, first etching is performed (step S130). That is, the process E 2 in the process indicated by “E” on the right side of FIGS. That is, etching is performed using high bias power. For example, 80 W is used as the bias power. Thereby, as illustrated in FIG. 2C, only the portion on the bottom surface of the recess 23 a is selectively removed from the protective film 24 formed on the sample 20.
次に、第２のエッチングを行う（ステップＳ１４０）。すなわち、図３〜図４の右側の「Ｅ」で示された工程中のＥ３の工程を行う。すなわち、低バイアス電力を用いてエッチングを行う。例えば、バイアス電力として６５Ｗが用いられる。この時、凹部２３ａの側面は保護膜２４によって保護されており、凹部２３ａの底面のみが選択的にエッチングされ、図２（ｄ）に表したように、凹部２３ａの下方に凹部２３ｂが形成される。 Next, second etching is performed (step S140). That is, a step of E 3 in the process indicated by "E" in the right side of FIGS. 3-4. That is, etching is performed using low bias power. For example, 65 W is used as the bias power. At this time, the side surface of the recess 23a is protected by the protective film 24, and only the bottom surface of the recess 23a is selectively etched to form a recess 23b below the recess 23a as shown in FIG. The
そして、上記のステップＳ１２０〜ステップＳ１４０を繰り返す。すなわち、保護膜の形成とエッチングとを交互に繰り返し、シリコン基板２１に対するエッチングを凹部２３ｂの直下に向けて段階的に進行させ、シリコン基板２１に深堀加工を施すことができる。
これにより、凹部の側壁にダメージを実質的に与えること無く、基板２１に深いトレンチを形成することができる
なお、上記のステップＳ１１０〜Ｓ１４０における装置条件やプロセス条件は、図３〜図５について説明した条件を用いることができる。また、本実施形態において、図３〜図５に例示した、Ｐ０、Ｐ１、Ｐ２、Ｅ１、Ｅ４の工程を実施しても良い。
And said step S120-step S140 are repeated. That is, the formation of the protective film and the etching are alternately repeated, and the etching of the silicon substrate 21 is advanced stepwise directly below the recess 23b, so that the silicon substrate 21 can be deeply drilled.
Thereby, a deep trench can be formed in the substrate 21 without substantially damaging the side wall of the recess.
In addition, the apparatus conditions and process conditions in said step S110-S140 can use the conditions demonstrated about FIGS. Further, in this embodiment, illustrated in FIGS. 3 to 5, P 0, P 1, P 2, E 1, it may be performed E 4 steps.
図８は、本発明の第５の実施形態に係る微細構造体の製造方法と比較例の製造方法による加工特性を例示する模式図及び写真図である。
図８（ａ）、（ｃ）は、それぞれ、本実施形態と比較例を用いて形成されたトレンチの加工状態を例示する模式図である。また、図８（ｂ）、（ｄ）は、それぞれ、図８（ａ）、（ｃ）のＡ−Ａ線、Ｂ−Ｂ線方向を紙面に垂直とした方向から観察した走査型電子顕微鏡写真図である。
本実施形態のエッチング工程では、最初に高バイアス電力として８０Ｗを用い（ステップＳ１３０）、その後、低バイアス電力として６５Ｗを用いた（ステップＳ１４０）。そして、比較例のエッチング工程では、低バイアス電力の状態が無く、常時、高バイアス電力の８０Ｗが用いられ、それ以外の条件は、本実施形態と同様である。
FIG. 8 is a schematic view and a photograph illustrating the processing characteristics of the microstructure manufacturing method according to the fifth embodiment of the present invention and the comparative manufacturing method.
FIGS. 8A and 8C are schematic views illustrating the processing states of the trenches formed using this embodiment and the comparative example, respectively. FIGS. 8B and 8D are scanning electron micrographs observed from the direction in which the directions of lines AA and BB in FIGS. 8A and 8C are perpendicular to the paper surface, respectively. FIG.
In the etching process of this embodiment, 80 W was first used as the high bias power (step S130), and then 65 W was used as the low bias power (step S140). In the etching process of the comparative example, there is no state of low bias power, 80 W of high bias power is always used, and other conditions are the same as in this embodiment.
図８（ａ）、（ｃ）に表したように、エッチングマスク２２が設けられた基板２１にエッチング加工を施し、トレンチ５０が形成されている。
図８（ｃ）、（ｄ）に表したように、比較例の場合、トレンチ５０の側壁部５１に深さ方向に略平行な線状の傷が多数生じている。
これに対し、図８（ａ）、（ｂ）に表したように、本実施形態の方法により加工されたトレンチ５０には、傷は無く、エッチングによる側壁部５１のダメージは無い。
As shown in FIGS. 8A and 8C, the substrate 21 provided with the etching mask 22 is etched to form a trench 50.
As shown in FIGS. 8C and 8D, in the case of the comparative example, a large number of linear scratches substantially parallel to the depth direction are generated on the side wall portion 51 of the trench 50.
On the other hand, as shown in FIGS. 8A and 8B, the trench 50 processed by the method of the present embodiment is not damaged and the side wall 51 is not damaged by etching.
すなわち、本実施形態においては、高バイアス電力を用い凹部２３ａの底面上の部分の保護膜２４を選択的に除去している（ステップＳ１３０）。この時、高バイアス電力による高イオンエネルギーのイオン粒子は、基板２１の上部から比較的直進性良く凹部２３ａに入射する。また、この高バイアス電力のエッチングは、凹部２３ａの底面の保護膜２４を除去するだけの短い時間で行うことができる。従って、エッチング作用を持つイオン粒子は凹部２３ａの底面のみに作用し、凹部２３ａの側壁部５１には実質的に影響を与えない。そして、その後、低バイアス電力を用いて、保護膜２４から露出した凹部２３ａの底面の基板２１をエッチングする。その時、バイアス電力が低いので、イオン粒子は側壁部５１の保護膜２４によって遮断され、側壁部５１には実質的に影響を与えない。これに対し、比較例の場合は、凹部２３ａの底面が露出した後も高バイアス電力のままなので、側壁部５１の保護膜２４による遮蔽が不完全となり、このため、側壁部５１に深さ方向に略平行な線状の傷が発生したと考えられる。 That is, in this embodiment, the protective film 24 on the bottom surface of the recess 23a is selectively removed using high bias power (step S130). At this time, ion particles with high ion energy by high bias power are incident on the recess 23a from the upper part of the substrate 21 with relatively straightness. Further, the etching with the high bias power can be performed in a short time that only the protective film 24 on the bottom surface of the recess 23a is removed. Accordingly, the ion particles having an etching action act only on the bottom surface of the recess 23a and do not substantially affect the side wall 51 of the recess 23a. Then, the substrate 21 on the bottom surface of the recess 23a exposed from the protective film 24 is etched using low bias power. At this time, since the bias power is low, the ion particles are blocked by the protective film 24 on the side wall 51 and do not substantially affect the side wall 51. On the other hand, in the case of the comparative example, since the high bias power remains after the bottom surface of the recess 23a is exposed, the side wall 51 is not completely shielded by the protective film 24. It is thought that a linear scratch substantially parallel to
このように、本実施形態においては、高バイアス電力による第１のエッチング工程とその後の低バイアス電力による第２のエッチング工程を組み合わせることで、側壁部５１に実質的にダメージを与えないで、基板２１に深いトレンチが形成された微細構造体を形成することができる。 As described above, in the present embodiment, the first etching process with high bias power and the subsequent second etching process with low bias power are combined, so that the side wall 51 is not substantially damaged and the substrate is not damaged. A fine structure in which a deep trench is formed in 21 can be formed.
（実施例）
以下、本実施形態の実施例について説明する。
本実施例の微細構造の製造方法では、図１に例示したプラズマエッチング装置１が用いられる。
(Example)
Hereinafter, examples of the present embodiment will be described.
In the fine structure manufacturing method of this embodiment, the plasma etching apparatus 1 illustrated in FIG. 1 is used.
所定のエッチングマスク２２を有する基板２１をバイアス電極１３の上部に設置し、以下の保護膜形成とエッチング条件により、保護膜形成（ステップＳ１２０）とエッチング（ステップＳ１３０〜ステップＳ１４０）を繰り返してトレンチを形成した。
この時、保護膜形成工程では、ソース電力（コイル１１への供給高周波電力）を２５００Ｗ、Ｃ４Ｆ８ガスの圧力を５０ｍｔｏｒｒ、バイアス電極１３への印加電力を０Ｗに設定し、時間は２秒とした。
そして、エッチング工程では、ソース電力を２５００Ｗ、ＳＦ６ガス流量を７５０ｓｃｃｍ、ＳＦ６ガス圧力を９０ｍＴｏｒｒに設定した。そして、高バイアス電力の第１のエッチング工程（ステップＳ１３０）と低バイアス電力の第２の工程（ステップＳ１４０）の合計の時間を一定（３秒）とし、それぞれの時間を変えてエッチングを行った。すなわち、バイアス電極１３に印加する電力を、ｔ秒間、１００Ｗに設定し（ステップＳ１３０）、その後、（３−ｔ）秒間、５０Ｗに設定して（ステップＳ１４０）、エッチングを行った。
上記の条件により、基板２１のエッチングを行い、トレンチ５０を形成し、トレンチの側壁部５１に発生した側壁荒れの量を評価した。この際、形成されたトレンチの側壁部５１の表面の凹凸を原子力間顕微鏡（ＡＦＭ： Atomic Force Microscope）により測定し、この結果から算術平均粗さＲａを求め、これを側壁荒れ量の指標とした。
A substrate 21 having a predetermined etching mask 22 is placed on top of the bias electrode 13, and the protective film formation (step S120) and etching (steps S130 to S140) are repeated under the following protective film formation and etching conditions to form trenches. Formed.
At this time, in the protective film forming step, the source power (high-frequency power supplied to the coil 11) is set to 2500 W, the pressure of the C 4 F 8 gas is set to 50 mtorr, the applied power to the bias electrode 13 is set to 0 W, and the time is 2 seconds. It was.
Then, in the etching process, and set the source power 2500W, the SF 6 gas flow rate 750 sccm, the SF 6 gas pressure to 90 mTorr. Then, the total time of the first etching step with high bias power (step S130) and the second step with low bias power (step S140) was made constant (3 seconds), and etching was performed by changing each time. . That is, the power applied to the bias electrode 13 was set to 100 W for t seconds (step S130), and then set to 50 W for (3-t) seconds (step S140), and etching was performed.
Under the above-mentioned conditions, the substrate 21 was etched to form the trench 50, and the amount of side wall roughness generated in the side wall portion 51 of the trench was evaluated. At this time, the unevenness of the surface of the side wall 51 of the formed trench was measured with an atomic force microscope (AFM), and the arithmetic average roughness Ra was obtained from this result, which was used as an index of the side wall roughness. .
図９は、本発明の第５の実施形態に係る微細構造体の製造方法の加工特性を例示するグラフ図である。
図９において、横軸は、高バイアス電力（１００Ｗ）時の時間ｔ、縦軸は、側壁荒れ量Ｒａを示している。図９に表したように、高バイアス電力（１００Ｗ）の時間ｔが０．５秒以下の場合は、側壁荒れ量Ｒａは、１０ｎｍ以下の値を示しているが、ｔが１秒以上の場合は、側壁荒れ量Ｒａが５０ｎｍ以上の大きな値を示している。
FIG. 9 is a graph illustrating the processing characteristics of the microstructure manufacturing method according to the fifth embodiment of the invention.
In FIG. 9, the horizontal axis represents time t at high bias power (100 W), and the vertical axis represents the side wall roughness Ra. As shown in FIG. 9, when the time t of the high bias power (100 W) is 0.5 seconds or less, the side wall roughness Ra is 10 nm or less, but when t is 1 second or more. Indicates a large value of the side wall roughness Ra of 50 nm or more.
図１０は、本発明の第５の実施形態に係る微細構造体の製造方法の加工特性を例示するグラフ図である。
図１０において、横軸は、高バイアス電力（１００Ｗ）時の時間ｔ、縦軸は、エッチング速度を表している。図１０に表したように、高バイアス電力（１００Ｗ）の時間ｔが、０．３秒以下の場合はエッチング速度は小さい値を示すが、０．４秒以上では５μｍ／ｍｉｎ以上の大きい値を示す。
FIG. 10 is a graph illustrating the processing characteristics of the microstructure manufacturing method according to the fifth embodiment of the invention.
In FIG. 10, the horizontal axis represents time t at high bias power (100 W), and the vertical axis represents the etching rate. As shown in FIG. 10, when the time t of the high bias power (100 W) is 0.3 seconds or less, the etching rate shows a small value, but when the time t is 0.4 seconds or more, a large value of 5 μm / min or more is shown. Show.
図９及び図１０を基に、高バイアス電力（１００Ｗ）の時間ｔを０．５秒とし、それ以降を低バイアス電力（５０Ｗ）に設定した。これにより、エッチング速度を５μｍ／ｍｉｎ以上の高速に保ちつつ、側壁荒れ量Ｒａの少ないシリコンエッチングを実現することができた。
すなわち、エッチング工程（ステップＳ１３０〜ステップＳ１４０）の初期に１００Ｗの高バイアス電力に設定することで、凹部２３ａの底部の保護膜２４を除去でき、その後、５０Ｗの低バイアス電力にすることで、イオンエネルギーを低くすることができ、側壁部５１の荒れを減少させることが可能となり、かつシリコンエッチングはラジカルが主体となって反応が進むため、エッチング速度はあまり低下させることなく、高速でシリコンエッチングが実現できた、と考えられる。
なお、高バイアス電力（１００Ｗ）の時間ｔが０．３秒以下の場合は、この間に凹部２３ａの底部の保護膜２４が十分除去されていないため、その後の低バイアス電力（５０Ｗ）の電力によって底部の堆積膜を除去することとなり、図１０に表したように、エッチング速度が低下してしまう。
Based on FIGS. 9 and 10, the time t of the high bias power (100 W) was set to 0.5 seconds, and the subsequent time was set to the low bias power (50 W). As a result, it was possible to realize silicon etching with a small amount of side wall roughness Ra while maintaining the etching rate at a high speed of 5 μm / min or more.
That is, by setting the high bias power of 100 W at the initial stage of the etching process (steps S130 to S140), the protective film 24 at the bottom of the concave portion 23a can be removed, and then the low bias power of 50 W is used. The energy can be lowered, the roughness of the side wall 51 can be reduced, and since the reaction proceeds mainly with radicals in silicon etching, the etching rate does not decrease so much, and the silicon etching can be performed at high speed. It is thought that it was realized.
When the time t of the high bias power (100 W) is 0.3 seconds or less, the protective film 24 at the bottom of the recess 23a is not sufficiently removed during this time, and therefore the power of the subsequent low bias power (50 W) The deposited film at the bottom is removed, and the etching rate decreases as shown in FIG.
（第６の実施の形態）
次に、第６の実施の形態について説明する。
第６の実施形態に係る微細構造体の製造方法は、図７に例示した製造方法に加え、凹部２３ａの底面の保護膜の除去をモニターする工程を更に備えている。
図１１は、本発明の第６の実施形態に係る微細構造体の製造方法を例示するフローチャート図である。
図１１に表したように、本発明の第６の実施形態に係る微細構造体の製造方法においては、最初のエッチング（ステップＳ１１０）、保護膜の形成（ステップＳ１２０）の後、高バイアス電力の第１のエッチングを行う（ステップＳ１３０）。
そして、第１のエッチング（ステップＳ１３０）の最中に、保護膜２４のうち凹部２３ａの底面上の部分の除去を検出する（ステップＳ１３５）。なお、図１１では、ステップＳ１３０の後にステップＳ１３５が描かれているが、ステップＳ１３５は、ステップＳ１３０の最中に行うことができる。
そして、その検出結果に基づいて、低バイアス電力の第２のエッチングを行う（ステップＳ１４０）。
このように、本実施形態の微細構造体の製造方法では、凹部２３ａの底面上の保護膜の除去状態を検出するので、各種の条件の変動により、保護膜２４の膜厚が変化したり、保護膜２４の除去速度が変化した場合でも、高バイアス電力から低バイアス電力への切替時間を正しく設定することが可能となる。
(Sixth embodiment)
Next, a sixth embodiment will be described.
The microstructure manufacturing method according to the sixth embodiment further includes a step of monitoring the removal of the protective film on the bottom surface of the recess 23a in addition to the manufacturing method illustrated in FIG.
FIG. 11 is a flowchart illustrating the method for manufacturing a microstructure according to the sixth embodiment of the invention.
As shown in FIG. 11, in the manufacturing method of the microstructure according to the sixth embodiment of the present invention, after the first etching (step S110) and the formation of the protective film (step S120), high bias power is applied. First etching is performed (step S130).
Then, during the first etching (step S130), the removal of the portion of the protective film 24 on the bottom surface of the recess 23a is detected (step S135). In FIG. 11, step S135 is depicted after step S130, but step S135 can be performed during step S130.
Then, based on the detection result, the second etching with low bias power is performed (step S140).
Thus, in the manufacturing method of the fine structure according to the present embodiment, since the removal state of the protective film on the bottom surface of the recess 23a is detected, the film thickness of the protective film 24 changes due to variations in various conditions, Even when the removal speed of the protective film 24 changes, it is possible to correctly set the switching time from the high bias power to the low bias power.
ステップＳ１３５における凹部２３ａの底面上の保護膜の除去の検出は、例えば、エッチング中に発生するシリコンの発光強度を測定することで行うことができる。 Detection of the removal of the protective film on the bottom surface of the recess 23a in step S135 can be performed, for example, by measuring the emission intensity of silicon generated during etching.
図１２は、本発明の第６の実施形態に係る微細構造体の製造方法において使用するプラズマエッチング装置を例示する模式的断面図である。
図１２に表したように、本実施形態に係る微細構造体の製造方法において使用するプラズマエッチング装置６１では、図１に例示したプラズマエッチング装置１に対して、発光分析器６２が更に設けられている。発光分析器６２は、チャンバー２に設置され、エッチング工程（ステップＳ１３０〜ステップＳ１４０）におけるシリコンの発光強度を測定する。すなわち、基板２１のシリコンが保護膜２４によって被覆されている時と、凹部２３ａの底面上の部分において、保護膜２４が除去され、シリコンが露出した時に発生するシリコンに起因する発光強度の差をモニターする。
FIG. 12 is a schematic cross-sectional view illustrating a plasma etching apparatus used in the method for manufacturing a microstructure according to the sixth embodiment of the invention.
As shown in FIG. 12, in the plasma etching apparatus 61 used in the method for manufacturing a microstructure according to the present embodiment, an emission analyzer 62 is further provided with respect to the plasma etching apparatus 1 illustrated in FIG. Yes. The emission analyzer 62 is installed in the chamber 2 and measures the emission intensity of silicon in the etching process (steps S130 to S140). That is, the difference in emission intensity due to silicon generated when the silicon of the substrate 21 is covered with the protective film 24 and when the protective film 24 is removed and the silicon is exposed in the portion on the bottom surface of the recess 23a. Monitor.
図１３は、本発明の第６の実施形態に係る微細構造体の製造方法における特性を例示するグラフ図である。
本図は、第５の実施形態の実施例で説明した条件、すなわち、第１のエッチング工程のバイアス電力を１００Ｗに設定し、第２のエッチング工程のバイアス電力を５０Ｗに設定し、第１のエッチング工程の時間をｔ秒、第２のエッチング工程の時間を（３−ｔ）秒とし、図１１に例示した方法で試料２０にエッチング加工を行い、その時のシリコン発光強度を求めた結果を表している。図１３において、横軸は、高バイアス電力（１００Ｗ）時の時間ｔ、縦軸は、シリコン発光強度を示している。
図１３に表したように、高バイアス電力（１００Ｗ）の時間ｔが０．５秒を超えると、
シリコンの発光強度が高くなっている。これは、０．５秒付近の時間において凹部２３ａの底面上の保護膜２４が除去され、その下のシリコンが露出し、シリコンがエッチングされ始めたことよると考えられる。
FIG. 13 is a graph illustrating characteristics in the method for manufacturing a fine structure according to the sixth embodiment of the invention.
In this figure, the conditions described in the example of the fifth embodiment, that is, the bias power of the first etching process is set to 100 W, the bias power of the second etching process is set to 50 W, and the first The time of the etching process is t seconds, the time of the second etching process is (3-t) seconds, the sample 20 is etched by the method illustrated in FIG. 11, and the silicon emission intensity at that time is obtained. ing. In FIG. 13, the horizontal axis represents time t at high bias power (100 W), and the vertical axis represents silicon emission intensity.
As shown in FIG. 13, when the time t of the high bias power (100 W) exceeds 0.5 seconds,
The emission intensity of silicon is high. This is considered to be because the protective film 24 on the bottom surface of the recess 23a was removed in a time of about 0.5 seconds, the silicon below it was exposed, and the silicon began to be etched.
このように、本実施形態の微細構造体の製造方法では、凹部２３ａの底面上の保護膜２４の除去状態をシリコンの発光強度により検出し、これを、高バイアス電力の第１のエッチング工程（ステップＳ１３０）から低バイアス電力の第２のエッチング工程（ステップＳ１４０）への切替えのタイミングへフィードバックをかけることができ、その結果、各種の条件の変動により、保護膜２４の膜厚が変化したり、保護膜２４の除去速度が変化した場合でも、切替時間を正しく設定することが可能となる。これにより、より正確に、トレンチ側壁のダメージを低減し、生産性が高く、加工精度が高い微細構造体の製造方法を実現することができる。 As described above, in the manufacturing method of the microstructure of the present embodiment, the removal state of the protective film 24 on the bottom surface of the recess 23a is detected by the light emission intensity of silicon, and this is detected in the first etching step ( Feedback can be applied to the timing of switching from the step S130) to the second etching step (step S140) with a low bias power. As a result, the film thickness of the protective film 24 changes due to variations in various conditions. Even when the removal rate of the protective film 24 changes, the switching time can be set correctly. As a result, it is possible to more accurately achieve a method for manufacturing a fine structure that reduces the damage on the trench side wall, has high productivity, and high processing accuracy.
なお、先に説明した、第１〜第４の実施の形態に係る微細構造体の製造方法と、第５〜第６の実施の形態に係る微細構造体の製造方法とは、同時に実施することができる。
例えば、第２〜第４の実施の形態で説明した、チャンバー内のプラズマの発光状態、チャンバー内の圧力、チャンバー内のプラズマ質量分析等によって、プラズマの密度の測定を行い、それに基づきガスの排気及び各種の処理の制御を行い、それと同時に、図７に例示した高バイアス電力の第１のエッチングと、低バイアス電力の第２のエッチングとを実施することができる。また、更に、これらと、図１１に例示した凹部２３ａの底面上の保護膜２４の除去のモニターと、を同時に行っても良い。
In addition, the manufacturing method of the microstructure according to the first to fourth embodiments described above and the manufacturing method of the microstructure according to the fifth to sixth embodiments should be performed simultaneously. Can do.
For example, the plasma density is measured by the plasma emission state in the chamber, the pressure in the chamber, the plasma mass spectrometry in the chamber, etc. described in the second to fourth embodiments, and the gas is exhausted based thereon. At the same time, the first etching with a high bias power and the second etching with a low bias power illustrated in FIG. 7 can be performed. Furthermore, these and the monitoring of the removal of the protective film 24 on the bottom surface of the recess 23a illustrated in FIG. 11 may be performed simultaneously.
（第７の実施の形態）
本発明の第７の実施形態では、第４の実施の形態で説明した、チャンバー内のプラズマの質量分析によってプラズマの密度の測定を行い、それと同時に、シリコン発光強度によって凹部の底面上の保護膜の除去のモニターを同時に行う例である。
図１４は、本発明の第７の実施形態に係る微細構造体の製造方法において使用するプラズマエッチング装置を例示する模式的断面図である。
図１４に表したように、本実施形態に係る微細構造体の製造方法において使用するプラズマエッチング装置７１では、図６に例示したプラズマエッチング装置１６に対して、発光分析器６２が更に設けられている。これにより、プラズマの密度の測定を、チャンバー内のプラズマの質量分析によって行うことができ、それと同時に、凹部の底面上の保護膜の除去をシリコン発光強度によってモニターすることができる。
これにより、より正確に、トレンチ側壁のダメージを軽減し、生産性が高く、加工精度が高い微細構造体の製造方法を実現することができる。
(Seventh embodiment)
In the seventh embodiment of the present invention, the density of the plasma is measured by the mass spectrometry of the plasma in the chamber described in the fourth embodiment, and at the same time, the protective film on the bottom surface of the recess is measured by the silicon emission intensity. This is an example of simultaneously monitoring the removal of water.
FIG. 14 is a schematic cross-sectional view illustrating a plasma etching apparatus used in the microstructure manufacturing method according to the seventh embodiment of the invention.
As shown in FIG. 14, the plasma etching apparatus 71 used in the method for manufacturing a microstructure according to the present embodiment further includes an emission analyzer 62 compared to the plasma etching apparatus 16 illustrated in FIG. 6. Yes. Thereby, the density of the plasma can be measured by mass spectrometry of the plasma in the chamber, and at the same time, the removal of the protective film on the bottom surface of the recess can be monitored by the silicon emission intensity.
As a result, it is possible to more accurately reduce the damage on the sidewalls of the trench, realize a method for manufacturing a fine structure with high productivity and high processing accuracy.
また、上記では、トレンチの形成について説明したが、これに限らず、アスペクト比の高いコンタクトホール等など、断面のサイズに対して深さの深い各種の凹部の形成に応用できる。なお、本実施形態の微細構造体の製造方法は、例えば、シリコンパワーデバイス等の半導体装置、ＭＥＭＳ、磁気記録装置等の製造方法に応用することができる。 In the above description, the formation of the trench has been described. However, the present invention is not limited to this, and the present invention can be applied to the formation of various recesses having a depth greater than the cross-sectional size, such as a contact hole having a high aspect ratio. In addition, the manufacturing method of the fine structure according to the present embodiment can be applied to a manufacturing method of a semiconductor device such as a silicon power device, a MEMS, and a magnetic recording device, for example.
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、工程の追加、削除、変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、前述の各実施形態においては、プラズマを監視する方法として、プラズマ発光の強度及び波長を測定する方法、チャンバー内の圧力を測定する方法、及び質量分析を行う方法を例示したが、本発明はこれに限定されず、これらの方法を組み合わせてもよく、他の方法を使用してもよい。 While the present invention has been described with reference to the embodiments, the present invention is not limited to these embodiments. For example, those in which those skilled in the art appropriately added, deleted, and changed processes in the above-described embodiments are also included in the scope of the present invention as long as they include the gist of the present invention. For example, in each of the above-described embodiments, as a method for monitoring plasma, a method for measuring the intensity and wavelength of plasma emission, a method for measuring the pressure in the chamber, and a method for performing mass spectrometry are exemplified. Is not limited to this, these methods may be combined, and other methods may be used.
また、凹部２３ａの底面上の保護膜２４の除去状態の検出方法として、シリコンの発光強度により検出する方法を例示したが、凹部２３ａの底面上の保護膜２４の除去状態をモニターできる方法であればこれには限定されず、他の手法を用いてもよい。そして、各種の手法によって得られた保護膜２４の除去状態を、第１のエッチング工程と第２のエッチング工程の切替えのタイミングにフィードバックすれば良い。 Further, as a method for detecting the removal state of the protective film 24 on the bottom surface of the recess 23a, a method of detecting based on the light emission intensity of silicon is exemplified, but any method that can monitor the removal state of the protection film 24 on the bottom surface of the recess 23a. However, the present invention is not limited to this, and other methods may be used. Then, the removal state of the protective film 24 obtained by various methods may be fed back to the timing of switching between the first etching process and the second etching process.
また、前述の各実施形態においては、加工対象となる基板をシリコン基板とし、保護膜を形成するためのプラズマとしてＣ４Ｆ８プラズマを使用し、エッチングのためのプラズマとしてＳＦ６プラズマを使用する例を示したが、本発明はこれに限定されない。例えば、シリコン基板の替わりに、シリコンゲルマニウム基板又はシリコンカーバイド基板などを使用してもよい。また、Ｃ４Ｆ８ガスの替わりに、Ｃ５Ｆ８ガス、又はＣ４Ｆ６ガスなどを使用してもよい。更に、ＳＦ６ガスの替わりに、ＮＦ３ガス、ＳｉＦ４ガス、又はＣＦ４ガスなどを使用してもよい。また、Ｏ２ガスを適量添加しても良い。 In each of the above-described embodiments, the substrate to be processed is a silicon substrate, C 4 F 8 plasma is used as plasma for forming a protective film, and SF 6 plasma is used as plasma for etching. Although an example is shown, the present invention is not limited to this. For example, a silicon germanium substrate or a silicon carbide substrate may be used instead of the silicon substrate. Further, C 5 F 8 gas, C 4 F 6 gas, or the like may be used instead of C 4 F 8 gas. Further, NF 3 gas, SiF 4 gas, CF 4 gas, or the like may be used instead of SF 6 gas. Further, an appropriate amount of O 2 gas may be added.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、微細構造体の製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した微細構造体の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての微細構造体の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to these specific examples. For example, as to the specific configuration of each element constituting the method for manufacturing a fine structure, the present invention is similarly implemented by appropriately selecting from a known range, and a similar effect can be obtained. Are included within the scope of the present invention.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.
In addition, all the fine structure manufacturing methods that can be implemented by those skilled in the art based on the fine structure manufacturing method described above as an embodiment of the present invention include the gist of the present invention. As long as it belongs to the scope of the present invention.
In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .
１ プラズマエッチング装置、２ チャンバー、３ プラズマ発生室、４ 反応室、６ ガス導入口、７ 排気口、８ 排気ポンプ、９ 排気管、１０ 排気バルブ、１１ コイル、１２ ＲＦ電源、１３ バイアス電極、１４ ＲＦ電源、１５ プラズマ発光強度測定器、１６ プラズマエッチング装置、１７ 質量分析器、２０ 試料、２１ シリコン基板、２２ エッチングマスク、２２ａ 開口部、２３ａ、２３ｂ 凹部、２４ 保護膜、５０ トレンチ、５１ 側壁部、６１ プラズマエッチング装置、６２ 発光分析器、７１ プラズマエッチング装置、 Ｅ エッチング工程、Ｐ パッシベーション工程 DESCRIPTION OF SYMBOLS 1 Plasma etching apparatus, 2 chamber, 3 plasma generation chamber, 4 reaction chamber, 6 gas introduction port, 7 exhaust port, 8 exhaust pump, 9 exhaust pipe, 10 exhaust valve, 11 coil, 12 RF power supply, 13 bias electrode, 14 RF power source, 15 plasma emission intensity measuring device, 16 plasma etching apparatus, 17 mass analyzer, 20 sample, 21 silicon substrate, 22 etching mask, 22a opening, 23a, 23b recess, 24 protective film, 50 trench, 51 side wall 61 plasma etching equipment, 62 emission analyzer, 71 plasma etching equipment, E etching process, P passivation process
Claims (7)
前記チャンバー内に第２のプロセスガスを導入し、前記第２のプロセスガスから第２のプラズマを形成し、前記第２のプラズマにより前記保護膜のうち前記凹部の底面上の部分を除去して前記基板をエッチングする工程と、
を備え、
前記エッチングする工程は、
前記チャンバー内における前記第１のプラズマの密度を測定しながら前記第１のプラズマの密度が基準値以下になるまで前記第１のプロセスガスを排出する工程と、
前記第１のプラズマの密度が前記基準値以下となった後、前記第２のプラズマによって前記保護膜及び前記基板をエッチングする工程と、
を有することを特徴とする微細構造体の製造方法。 A first process gas is introduced into a chamber containing a substrate, a first plasma is formed from the first process gas, and the first plasma is formed on the inner surface of a recess formed on the surface of the substrate. Forming a protective film;
A second process gas is introduced into the chamber, a second plasma is formed from the second process gas, and a portion of the protective film on the bottom surface of the recess is removed by the second plasma. Etching the substrate;
With
The etching step includes
Exhausting the first process gas until the density of the first plasma is below a reference value while measuring the density of the first plasma in the chamber;
Etching the protective film and the substrate with the second plasma after the density of the first plasma is less than or equal to the reference value;
A method for producing a fine structure characterized by comprising:
前記チャンバー内における前記第２のプラズマの密度を測定しながら前記第２のプラズマの密度が他の基準値以下になるまで前記第２のプロセスガスを排出する工程と、
前記第２のプラズマの密度が前記他の基準値以下となった後、前記第１のプラズマによって前記保護膜を形成する工程と、
を有することを特徴とする請求項１記載の微細構造体の製造方法。 The step of forming the protective film includes:
Exhausting the second process gas until the density of the second plasma is equal to or lower than another reference value while measuring the density of the second plasma in the chamber;
Forming the protective film with the first plasma after the density of the second plasma is less than or equal to the other reference value;
The method for producing a fine structure according to claim 1, wherein:
前記チャンバー内に第２のプロセスガスを導入し、前記第２のプロセスガスから第２のプラズマを形成し、前記第２のプラズマにより前記保護膜のうち前記凹部の底面上の部分を除去して前記基板をエッチングする工程と、
を備え、
前記エッチングする工程は、
第１のバイアス電力を用いる第１のエッチング工程と、前記第１のバイアス電力より低い第２のバイアス電力を用いる第２のエッチング工程と、を含むことを特徴とする微細構造体の製造方法。 A first process gas is introduced into a chamber containing a substrate, a first plasma is formed from the first process gas, and the first plasma is formed on the inner surface of a recess formed on the surface of the substrate. Forming a protective film;
A second process gas is introduced into the chamber, a second plasma is formed from the second process gas, and a portion of the protective film on the bottom surface of the recess is removed by the second plasma. Etching the substrate;
With
The etching step includes
A method for manufacturing a fine structure, comprising: a first etching step using a first bias power; and a second etching step using a second bias power lower than the first bias power.
前記チャンバー内における前記第１のプラズマの密度を測定しながら前記第１のプラズマの密度が基準値以下になるまで前記第１のプロセスガスを排出する工程を更に有し、
前記第１のプラズマの密度が前記基準値以下となった後、前記第１のエッチング工程及び第２のエッチング工程を実施することを特徴とする請求項４または５記載の微細構造体の製造方法。 The etching step includes
Exhausting the first process gas until the density of the first plasma is below a reference value while measuring the density of the first plasma in the chamber;
6. The method of manufacturing a microstructure according to claim 4, wherein the first etching step and the second etching step are performed after the density of the first plasma becomes equal to or less than the reference value. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007340634A JP2008205436A (en) | 2007-01-26 | 2007-12-28 | Method of manufacturing fine structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007016931 | 2007-01-26 | ||
| JP2007340634A JP2008205436A (en) | 2007-01-26 | 2007-12-28 | Method of manufacturing fine structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205436A true JP2008205436A (en) | 2008-09-04 |
Family
ID=39782564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007340634A Pending JP2008205436A (en) | 2007-01-26 | 2007-12-28 | Method of manufacturing fine structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008205436A (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010225948A (en) * | 2009-03-25 | 2010-10-07 | Sumitomo Precision Prod Co Ltd | Etching method |
| JP2011515855A (en) * | 2008-03-21 | 2011-05-19 | アプライド マテリアルズ インコーポレイテッド | Substrate etching system and process method and apparatus |
| JP2011211016A (en) * | 2010-03-30 | 2011-10-20 | Denso Corp | Method of manufacturing semiconductor device |
| WO2012023537A1 (en) * | 2010-08-19 | 2012-02-23 | 株式会社 アルバック | Dry etching method and method of manufacturing semiconductor device |
| KR20130021342A (en) * | 2011-08-22 | 2013-03-05 | 램 리써치 코포레이션 | System, method and apparatus for real time control of rapid alternating processes (rap) |
| JP2013069848A (en) * | 2011-09-22 | 2013-04-18 | Spp Technologies Co Ltd | Plasma etching method |
| JP2013535074A (en) * | 2010-06-11 | 2013-09-09 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | Substrate plasma processing technology |
| JP2014045138A (en) * | 2012-08-28 | 2014-03-13 | Toshiba Corp | Trench formation method and semiconductor device manufacturing method |
| JP2014072269A (en) * | 2012-09-28 | 2014-04-21 | Samco Inc | Method of detecting endpoint of plasma etching |
| JP2014237229A (en) * | 2013-06-06 | 2014-12-18 | キヤノン株式会社 | Method of manufacturing substrate for liquid discharge head |
| JP2015065215A (en) * | 2013-09-24 | 2015-04-09 | 東京エレクトロン株式会社 | Method for processing workpiece by plasma |
| JP2015162630A (en) * | 2014-02-28 | 2015-09-07 | Ｓｐｐテクノロジーズ株式会社 | Silicon carbide semiconductor element manufacturing method |
| JP2015177111A (en) * | 2014-03-17 | 2015-10-05 | 株式会社東芝 | Plasma dicing method and plasma dicing device |
| US9299576B2 (en) | 2012-05-07 | 2016-03-29 | Denso Corporation | Method of plasma etching a trench in a semiconductor substrate |
| JP2016051846A (en) * | 2014-09-01 | 2016-04-11 | 株式会社日立ハイテクノロジーズ | Plasma processing method |
| JP2017130528A (en) * | 2016-01-19 | 2017-07-27 | 東京エレクトロン株式会社 | Plasma processing method |
| JP2017139372A (en) * | 2016-02-04 | 2017-08-10 | パナソニックＩｐマネジメント株式会社 | Element chip manufacturing method and element chip |
| JP2018133449A (en) * | 2017-02-15 | 2018-08-23 | Ｓｐｐテクノロジーズ株式会社 | Method for etching silicon germanium layer |
| JP2019054282A (en) * | 2018-12-07 | 2019-04-04 | Ｓｐｐテクノロジーズ株式会社 | Method for etching silicon germanium layer |
| CN110783187A (en) * | 2018-07-25 | 2020-02-11 | 东京毅力科创株式会社 | Plasma processing method and plasma processing apparatus |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267226A (en) * | 1992-03-24 | 1993-10-15 | Hitachi Ltd | Dryetching system and dryetching method |
| JPH06177091A (en) * | 1992-12-04 | 1994-06-24 | Sony Corp | Manufacture of semiconductor device |
| JPH10135192A (en) * | 1996-08-01 | 1998-05-22 | Surface Technol Syst Ltd | Surface treatment method of semiconductor substrate |
| JPH10144654A (en) * | 1996-08-01 | 1998-05-29 | Surface Technol Syst Ltd | Semiconductor substrate surface treating method |
| JP2000269182A (en) * | 1999-03-16 | 2000-09-29 | Hitachi Ltd | Method and apparatus for manufacturing semiconductor device |
| JP2003068705A (en) * | 2001-08-23 | 2003-03-07 | Hitachi Ltd | Manufacturing method of semiconductor element |
| JP2003101152A (en) * | 2001-09-27 | 2003-04-04 | Ricoh Co Ltd | Manufacturing method for semiconductor light emitting element, semiconductor laser manufactured thereby, and optical communication system |
| JP2005294747A (en) * | 2004-04-05 | 2005-10-20 | Mitsubishi Electric Corp | Method and device for manufacturing semiconductor device |
| JP2006049817A (en) * | 2004-07-07 | 2006-02-16 | Showa Denko Kk | Plasma treatment method and plasma etching method |
| JP2008502146A (en) * | 2004-06-03 | 2008-01-24 | ラム リサーチ コーポレーション | Plasma stripping method using periodic modulation of gas chemistry and hydrocarbon addition |
| JP2008521241A (en) * | 2004-11-18 | 2008-06-19 | セミシスコ・カンパニー・リミテッド | Dry etching apparatus used in Bosch process, dry etching end point detection apparatus, and method of forming electrical element thereof |
-
2007
- 2007-12-28 JP JP2007340634A patent/JP2008205436A/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267226A (en) * | 1992-03-24 | 1993-10-15 | Hitachi Ltd | Dryetching system and dryetching method |
| JPH06177091A (en) * | 1992-12-04 | 1994-06-24 | Sony Corp | Manufacture of semiconductor device |
| JPH10135192A (en) * | 1996-08-01 | 1998-05-22 | Surface Technol Syst Ltd | Surface treatment method of semiconductor substrate |
| JPH10144654A (en) * | 1996-08-01 | 1998-05-29 | Surface Technol Syst Ltd | Semiconductor substrate surface treating method |
| JP2000269182A (en) * | 1999-03-16 | 2000-09-29 | Hitachi Ltd | Method and apparatus for manufacturing semiconductor device |
| JP2003068705A (en) * | 2001-08-23 | 2003-03-07 | Hitachi Ltd | Manufacturing method of semiconductor element |
| JP2003101152A (en) * | 2001-09-27 | 2003-04-04 | Ricoh Co Ltd | Manufacturing method for semiconductor light emitting element, semiconductor laser manufactured thereby, and optical communication system |
| JP2005294747A (en) * | 2004-04-05 | 2005-10-20 | Mitsubishi Electric Corp | Method and device for manufacturing semiconductor device |
| JP2008502146A (en) * | 2004-06-03 | 2008-01-24 | ラム リサーチ コーポレーション | Plasma stripping method using periodic modulation of gas chemistry and hydrocarbon addition |
| JP2006049817A (en) * | 2004-07-07 | 2006-02-16 | Showa Denko Kk | Plasma treatment method and plasma etching method |
| JP2008521241A (en) * | 2004-11-18 | 2008-06-19 | セミシスコ・カンパニー・リミテッド | Dry etching apparatus used in Bosch process, dry etching end point detection apparatus, and method of forming electrical element thereof |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123509B2 (en) | 2007-06-29 | 2015-09-01 | Varian Semiconductor Equipment Associates, Inc. | Techniques for plasma processing a substrate |
| JP2011515855A (en) * | 2008-03-21 | 2011-05-19 | アプライド マテリアルズ インコーポレイテッド | Substrate etching system and process method and apparatus |
| JP2010225948A (en) * | 2009-03-25 | 2010-10-07 | Sumitomo Precision Prod Co Ltd | Etching method |
| JP2011211016A (en) * | 2010-03-30 | 2011-10-20 | Denso Corp | Method of manufacturing semiconductor device |
| JP2013535074A (en) * | 2010-06-11 | 2013-09-09 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | Substrate plasma processing technology |
| WO2012023537A1 (en) * | 2010-08-19 | 2012-02-23 | 株式会社 アルバック | Dry etching method and method of manufacturing semiconductor device |
| JP5416280B2 (en) * | 2010-08-19 | 2014-02-12 | 株式会社アルバック | Dry etching method and semiconductor device manufacturing method |
| KR20130021342A (en) * | 2011-08-22 | 2013-03-05 | 램 리써치 코포레이션 | System, method and apparatus for real time control of rapid alternating processes (rap) |
| JP2013058749A (en) * | 2011-08-22 | 2013-03-28 | Lam Research Corporation | System, method, and apparatus for real time control of rapid alternating processes (rap) |
| KR102091285B1 (en) * | 2011-08-22 | 2020-03-19 | 램 리써치 코포레이션 | System, method and apparatus for real time control of rapid alternating processes (rap) |
| JP2013069848A (en) * | 2011-09-22 | 2013-04-18 | Spp Technologies Co Ltd | Plasma etching method |
| US9299576B2 (en) | 2012-05-07 | 2016-03-29 | Denso Corporation | Method of plasma etching a trench in a semiconductor substrate |
| JP2014045138A (en) * | 2012-08-28 | 2014-03-13 | Toshiba Corp | Trench formation method and semiconductor device manufacturing method |
| JP2014072269A (en) * | 2012-09-28 | 2014-04-21 | Samco Inc | Method of detecting endpoint of plasma etching |
| JP2014237229A (en) * | 2013-06-06 | 2014-12-18 | キヤノン株式会社 | Method of manufacturing substrate for liquid discharge head |
| JP2015065215A (en) * | 2013-09-24 | 2015-04-09 | 東京エレクトロン株式会社 | Method for processing workpiece by plasma |
| JP2015162630A (en) * | 2014-02-28 | 2015-09-07 | Ｓｐｐテクノロジーズ株式会社 | Silicon carbide semiconductor element manufacturing method |
| JP2015177111A (en) * | 2014-03-17 | 2015-10-05 | 株式会社東芝 | Plasma dicing method and plasma dicing device |
| JP2016051846A (en) * | 2014-09-01 | 2016-04-11 | 株式会社日立ハイテクノロジーズ | Plasma processing method |
| JP2017130528A (en) * | 2016-01-19 | 2017-07-27 | 東京エレクトロン株式会社 | Plasma processing method |
| KR20170087045A (en) * | 2016-01-19 | 2017-07-27 | 도쿄엘렉트론가부시키가이샤 | Plasma processing method |
| KR102107480B1 (en) | 2016-01-19 | 2020-05-07 | 도쿄엘렉트론가부시키가이샤 | Plasma processing method and plasma processing apparatus |
| TWI695403B (en) * | 2016-01-19 | 2020-06-01 | 日商東京威力科創股份有限公司 | Plasma processing method and plasma processing apparatus |
| JP2017139372A (en) * | 2016-02-04 | 2017-08-10 | パナソニックＩｐマネジメント株式会社 | Element chip manufacturing method and element chip |
| JP2018133449A (en) * | 2017-02-15 | 2018-08-23 | Ｓｐｐテクノロジーズ株式会社 | Method for etching silicon germanium layer |
| CN110783187A (en) * | 2018-07-25 | 2020-02-11 | 东京毅力科创株式会社 | Plasma processing method and plasma processing apparatus |
| CN110783187B (en) * | 2018-07-25 | 2024-04-19 | 东京毅力科创株式会社 | Plasma processing method and plasma processing apparatus |
| JP2019054282A (en) * | 2018-12-07 | 2019-04-04 | Ｓｐｐテクノロジーズ株式会社 | Method for etching silicon germanium layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008205436A (en) | Method of manufacturing fine structure | |
| US10319600B1 (en) | Thermal silicon etch | |
| Blauw et al. | Advanced time-multiplexed plasma etching of high aspect ratio silicon structures | |
| US7344993B2 (en) | Low-pressure removal of photoresist and etch residue | |
| US8557709B2 (en) | Plasma processing apparatus and plasma processing method | |
| KR20160044545A (en) | Method for laterally trimming a hardmask | |
| JP2006066408A (en) | Dry etching method | |
| JP3165047B2 (en) | Dry etching method for polycide film | |
| JP2018157048A (en) | Etching method and plasma processing apparatus | |
| US9805945B2 (en) | Etching method | |
| TW201735094A (en) | Etching device and etching method | |
| US11335565B2 (en) | Systems and methods to form airgaps | |
| Nguyen et al. | Ultrahigh aspect ratio etching of silicon in SF6-O2 plasma: The clear-oxidize-remove-etch (CORE) sequence and chromium mask | |
| JPH11354499A (en) | Formation of contact hole | |
| JP2009182059A (en) | Dry etching method | |
| JP2006066536A (en) | Plasma processing device and its processing method | |
| JP6512797B2 (en) | Method of producing a structured surface | |
| JP4673457B2 (en) | Plasma processing method | |
| JP4865361B2 (en) | Dry etching method | |
| US7387743B2 (en) | Etching method and apparatus, computer program and computer readable storage medium | |
| JP2008041744A (en) | Dry etching method or the like | |
| CN108133888B (en) | Deep silicon etching method | |
| JP4700922B2 (en) | Manufacturing method of semiconductor device | |
| US6521138B2 (en) | Method for measuring width of bottom under cut during etching process | |
| US20240136195A1 (en) | Polymer Removal via Multiple Flash Steps during Plasma Etch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121226 |