JP2009164445A - Etching processing method and method of manufacturing silicon carbide semiconductor device - Google Patents
Etching processing method and method of manufacturing silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP2009164445A JP2009164445A JP2008001911A JP2008001911A JP2009164445A JP 2009164445 A JP2009164445 A JP 2009164445A JP 2008001911 A JP2008001911 A JP 2008001911A JP 2008001911 A JP2008001911 A JP 2008001911A JP 2009164445 A JP2009164445 A JP 2009164445A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon carbide
- sic substrate
- carbide substrate
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 138
- 238000003672 processing method Methods 0.000 title claims abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 121
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 120
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000005498 polishing Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 abstract description 10
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 53
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 43
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 239000010453 quartz Substances 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 13
- 230000031700 light absorption Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000007795 chemical reaction product Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
Description
本発明は、エッチング処理方法および炭化珪素(SiC)半導体装置の製造方法に関し、特に、SiC基板を用いた高耐圧・大電力用の絶縁ゲート型電界効果トランジスタ(MOSFET)のエッチング処理方法およびその製造方法に関するものである。 The present invention relates to an etching processing method and a method for manufacturing a silicon carbide (SiC) semiconductor device, and more particularly to an etching processing method and manufacturing of an insulated gate field effect transistor (MOSFET) for high breakdown voltage and high power using a SiC substrate. It is about the method.
パワーデバイスとしてシリコン(Si)を用いたMOSFETが広く用いられているが、更なるデバイスの高耐圧化や大電流化は、Siの物性限界により困難になってきた。そこで、Siに替わる新しい基板材料として、ワイドバンドギャップ半導体の1つであるSiCが注目されるようになってきた。SiCは、絶縁破壊強度がSiに比べ一桁大きく、耐圧に優れているだけでなく、オン抵抗も小さく、低損失なパワーデバイスが実現できる。熱伝導率もSiに比べ約3倍大きく、大電力用のパワーデバイスの基板材料に適している。 MOSFETs using silicon (Si) are widely used as power devices, but it has become difficult to further increase the breakdown voltage and increase the current of the devices due to the physical properties of Si. Therefore, SiC, which is one of wide band gap semiconductors, has attracted attention as a new substrate material that can replace Si. SiC not only has a dielectric breakdown strength that is an order of magnitude higher than that of Si and has an excellent breakdown voltage, but also has a low on-resistance and a low-loss power device. Thermal conductivity is about 3 times larger than Si, and it is suitable as a substrate material for high-power power devices.
特許文献1には、SiC基板を用いたMOSFETの構造およびその製造プロセスが示されている。この特許文献1には、反応性プラズマによるエッチング処理が記載されている。特許文献2に記載されたエッチング処理方法は、SiC基板の被エッチング膜のエッチレートを予め求め、エッチングすべき膜厚とそのエッチレートからエッチングする時間を算出する。つまり、算出した時間で処理する時間決めでエッチング処理を行っている。
しかしながら、プラズマエッチングでは、無数の内部パラメータ(プラズマ中の電子やイオン種の密度・エネルギー、中性活性種の密度、不純物(マスク材料や反応容器壁から放出される不純物)種の密度)が複雑に絡み合いながらエッチング反応が進行する。特に、反応容器壁に堆積している反応生成物は、エッチング時にプラズマに再び放出され、これがSiC基板表面に再入射されることによりエッチング反応に大きく影響を及ぼす。反応容器壁に堆積している反応生成物の量は、SiC基板の処理に伴い増加するため、エッチレートは不変ではなく、SiC基板を処理するごとに変動する。 However, in plasma etching, numerous internal parameters (density and energy of electrons and ions in plasma, density of neutral active species, and density of impurities (impurities released from the mask material and reaction vessel wall)) are complicated. The etching reaction proceeds while being entangled with each other. In particular, the reaction product deposited on the reaction vessel wall is re-emitted to the plasma during etching, and this is re-incident on the SiC substrate surface, thereby greatly affecting the etching reaction. Since the amount of reaction product deposited on the reaction vessel wall increases with the processing of the SiC substrate, the etch rate is not unchanged and varies with each processing of the SiC substrate.
このようなプラズマエッチングを用いて被エッチング膜を完全に除去する場合、エッチレートが、想定していたエッチレートよりも小さい場合には、エッチング量が少なくなり、被エッチング膜が完全に除去されていないことがある。その一方で、エッチレートが、想定していたエッチレートよりも大きい場合には、エッチング量が多くなり、被エッチング膜の下地膜を深くエッチングすることがあり、その結果、デバイスの製造歩留まりが低くなる。これを防ぐため、以下のように、終点検出方法や、エッチング量をモニタリングする方法が提案されている。 When the etching target film is completely removed using such plasma etching, if the etching rate is smaller than the assumed etching rate, the etching amount is reduced and the etching target film is completely removed. There may not be. On the other hand, if the etch rate is higher than the expected etch rate, the etching amount increases and the underlying film of the film to be etched may be etched deeply, resulting in a low device manufacturing yield. Become. In order to prevent this, an end point detection method and an etching amount monitoring method have been proposed as follows.
前者の終点検出方法としては、被エッチング膜に含まれる原子の発光強度をモニターし、被エッチング膜が完全に除去される際の発光強度変化からエッチングの終点を検出する方法がよく用いられている。しかしながら、被エッチング膜と、その下地膜とがほとんど同じ材質である場合には、ほとんど発光強度に変化がないため、エッチングの終点検出を行うことは困難である。特に、それら膜の差異が、SiC膜に不純物ドープされている原子種(Al,N)やドープ量の差異しかなく、これら原子種の密度がSiやC原子と比較して高々10-3程度しか存在しない場合には、エッチングの終点検出を行うことは著しく困難である。 As the former end point detection method, a method of monitoring the emission intensity of atoms contained in the etching target film and detecting the etching end point from the change in the emission intensity when the etching target film is completely removed is often used. . However, when the film to be etched and the underlying film are almost the same material, it is difficult to detect the end point of etching because the emission intensity hardly changes. In particular, the difference between these films is only the atomic species (Al, N) doped in the SiC film and the doping amount, and the density of these atomic species is at most about 10 −3 compared to Si and C atoms. In the case where only this exists, it is extremely difficult to detect the end point of etching.
後者のエッチング量をモニタリングする方法としては、レーザ光の光干渉を利用する方法が知られている。基板の表面にレーザ光を入射させ、反射光を光検出器で検出し、その光強度を測定する。具体的には、被エッチング膜の屈折率と、その下地膜の屈折率が大きく異なる場合には、いわゆる光学的界面が存在し、膜の内部に入射した光の一部は光学的界面で反射し、エッチングされている膜表面からの反射光と、光学的界面からの反射光とが干渉を起こす。干渉波形における光強度の強弱の繰り返しに基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、エッチング処理を停止する。 As a method for monitoring the latter etching amount, a method using optical interference of laser light is known. Laser light is incident on the surface of the substrate, the reflected light is detected by a photodetector, and the light intensity is measured. Specifically, when the refractive index of the film to be etched and the refractive index of the underlying film are significantly different, a so-called optical interface exists, and a part of the light incident on the inside of the film is reflected by the optical interface. Then, the reflected light from the etched film surface interferes with the reflected light from the optical interface. The etching amount is calculated based on repetition of the intensity of light in the interference waveform, and the etching process is stopped when the etching amount reaches a desired etching amount.
しかしながら、レーザ光の光干渉を利用する方法においても、発光強度の変化を検出する方法と同様、被エッチング膜とその下地膜との差異が、SiC膜に不純物ドープされている原子種やドープ量の差異しかない場合には、これらの膜同士の屈折率には差がない。そのため、炭化珪素基板の裏面においてレーザ光を反射させる光学的界面は存在せず、結果として、炭化珪素基板の表面からの反射光が検出されるだけで、干渉波形は観測できないという問題があった。 However, in the method using the optical interference of the laser light, the difference between the film to be etched and the base film is different from the atomic species and the doping amount in the SiC film as in the method for detecting the change in emission intensity. When there is only a difference, there is no difference in the refractive index between these films. Therefore, there is no optical interface that reflects the laser beam on the back surface of the silicon carbide substrate, and as a result, only the reflected light from the surface of the silicon carbide substrate is detected, and the interference waveform cannot be observed. .
本発明は、上記のような問題点を解決するためになされたものであり、被エッチング膜のエッチング処理を行いながら、そのエッチング量をモニタリングすることにより、所望のエッチング量で再現性よくエッチングを行うことを目的とする。 The present invention has been made in order to solve the above-described problems, and by performing etching processing of a film to be etched while monitoring the etching amount, etching can be performed with a desired etching amount with high reproducibility. The purpose is to do.
本発明の係るエッチング処理方法は、(a)表裏両面を鏡面研磨された炭化珪素基板の表面を反応性プラズマによりエッチング処理するとともに、前記炭化珪素基板の表面または裏面にレーザ光を入射する工程を備える。そして、(b)前記炭化珪素基板の前記表裏両面それぞれから反射した前記レーザ光の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、前記工程(a)のエッチング処理を停止する工程を備える。 The etching processing method according to the present invention includes the step of (a) etching the surface of a silicon carbide substrate whose both surfaces are mirror-polished with a reactive plasma, and injecting laser light on the surface or the back surface of the silicon carbide substrate. Prepare. And (b) detecting the light intensity of the laser beam reflected from each of the front and back surfaces of the silicon carbide substrate, calculating the etching amount based on the interference waveform indicated by the detected light intensity, and the etching amount is desired A step of stopping the etching process in the step (a) when the amount of etching reaches the predetermined amount.
本発明のエッチング処理方法によれば、レーザ光の反射光の光強度を観測することができるため、炭化珪素基板、例えば、チャネルエピ層のエッチング処理を行いながら、そのエッチング量をモニタリングすることができる。これにより、所望のエッチング量で再現性よくエッチングを行うことができる。 According to the etching processing method of the present invention, the light intensity of the reflected light of the laser beam can be observed. Therefore, the etching amount can be monitored while etching the silicon carbide substrate, for example, the channel epilayer. it can. Thereby, it is possible to perform etching with a desired etching amount with high reproducibility.
<実施の形態1>
本実施の形態では、本発明に係る炭化珪素半導体装置の製造方法を用いて、図1に示すMOSFET50を形成する。このMOSFET50は、n−型エピ(エピタキシャル)層52と、p型ベース領域53と、n+型ソース領域54と、n−型チャネルエピ層55と、ゲート絶縁膜56と、ゲート電極57と、層間絶縁膜58と、ソース電極59と、ドレイン電極60とを備える。
<
In the present embodiment,
このMOSFET50は、n−型チャネルエピ層55を表面に配置するタイプのMOSFETである。まず、炭化珪素基板であるn+型SiC基板51を準備する。このn+型SiC基板51の不純物密度は、例えば、5×1018cm-3であるものとする。それから、n+型SiC基板51上にトランジスタであるMOSFET50を形成する。このMOSFET50を形成するため、n+型SiC基板51の表面全面に、n−型エピ層52を堆積する。このn−型エピ層52の不純物密度は、例えば、1×1016cm-3であるものとする。
This
n−型エピ層52の表層部に、マスクパターンを形成し、例えば、アルミニウム(Al)によるイオン注入により、p型ベース領域53を形成する。それから、p型ベース領域53の表層部にマスクパターンを形成し、例えば、窒素(N)によるイオン注入により、n+型ソース領域54をさらに形成する。ここで、p型ベース領域53の深さ、n+型ソース領域54の深さは、例えば、800nm程度、300nm程度であるものとする。
A mask pattern is formed on the surface layer portion of the n − -
次に、n−型エピ層52、p型ベース領域53、およびn+型ソース領域54の表面全面に、n−型チャネルエピ層55を成長させる。こうして、n+型SiC基板51上全面にMOSFET50のチャネルエピ層であるn−型チャネルエピ層55を形成する。ここで、n−型チャネルエピ層55の膜厚は、例えば、500nm程度であり、不純物密度は、例えば、2×1016cm-3であるものとする。
Next, an n − type
本実施の形態では、n+型SiC基板51、n−型エピ層52、n−型チャネルエピ層55は、全て炭化珪素からなる。そこで、以下、本実施の形態では、これらからなる炭化珪素基板を、SiC基板2と記述する。また、後に反応性プラズマでエッチング処理されるn−型チャネルエピ層55の表面をSiC基板2の表面と記述することもあり、それと反対側のn+型SiC基板51の表面をSiC基板2の裏面と記述することもある。また、n−型チャネルエピ層55をエッチング処理することを、SiC基板2をエッチング処理すると記述することもある。
In the present embodiment, n +
次に、n−型チャネルエピ層55が形成された炭化珪素基板であるSiC基板2の表裏両面を鏡面研磨する。つまり、n−型チャネルエピ層55の表面と、それと反対側のn+型SiC基板51の表面とを鏡面研磨する。その後、フォトレジストあるいはシリコン酸化膜からなるエッチングマスクを形成し、マスクパターン形成後、後述する反応性プラズマによるエッチング処理方法により、不要なn−型チャネルエピ層55の一部をエッチング処理する。この処理により、p型ベース領域53およびn+型ソース領域54の一部を露出させるように、不要なn−型チャネルエピ層55の一部を完全に除去する。
Next, both front and back surfaces of
その後、絶縁膜と、多結晶シリコン膜を堆積し、マスクパターンを用いて、ゲート絶縁膜56と、多結晶シリコン(poly−Si)からなるゲート電極57とを形成する。引き続き、層間絶縁膜58を堆積してゲート絶縁膜56とゲート電極57とを覆い、マスクパターンを用いて層間絶縁膜58およびゲート絶縁膜56の一部を開孔させ、p型ベース領域53およびn+型ソース領域54の一部を露出させる。最後に、露出させたp型ベース領域53およびn+型ソース領域54の表面と、SiC基板2の裏面それぞれに金属膜を堆積させて、ソース電極59およびドレイン電極60を形成する。
Thereafter, an insulating film and a polycrystalline silicon film are deposited, and a
上述の工程のうち、反応性プラズマによるエッチング処理により、n−型チャネルエピ層55を完全に除去する場合には、膜厚以上のエッチング量(オーバーエッチ量)が必要となる。例えば、n−型チャネルエピ層55の膜厚が、500nmの場合、エッチング量を500nm以上、550nm以内の範囲にする必要がある。
Of the above-described steps, when the n − -type
しかしながら、エッチレートは、SiC基板2の処理に伴い変動する。そのため、エッチレートが、想定していたエッチレートよりも小さい場合には、n−型チャネルエピ層55が完全に除去されていないことがある。その一方で、エッチレートが、想定していたエッチレートよりも大きい場合には、p型ベース領域53やn+型ソース領域54が薄くなり、その結果、オン抵抗が上昇することがあり、デバイスの製造歩留まりが低くなる。特に、n+型ソース領域54が、表面から300nm程度の深さしかない場合には、エッチング量を極力抑える必要がある。このように、n−型チャネルエピ層55のエッチングにおいては、そのエッチング量を精密に制御することが重要である。本実施の形態に係るエッチング処理方法は、n−型チャネルエピ層55のエッチング処理を行いながら、そのエッチング量をモニタリングすることを可能にすることを目的とする。
However, the etch rate varies with processing of the
図2は、本実施の形態に係るエッチング処理方法に用いられる装置の構成を示す図である。図2に示すように、本エッチング処理に用いる装置は、真空容器1と、RF(Radio Frequency)電源4と、レーザ光発生装置8と、光検出器11とを主に備える。真空容器1は、石英窓6を有しており、この石英窓6の付近に配置されたコイル5はRF電源4と電気的に接続されている。この図では一のコイルの断面図が示されている。
FIG. 2 is a diagram showing a configuration of an apparatus used in the etching method according to the present embodiment. As shown in FIG. 2, the apparatus used for this etching process mainly includes a
真空容器1内において、SiC基板2の裏面と、基板ステージ3の表面とを接してSiC基板2を配置する。ここでいうSiC基板2の裏面は、本実施の形態では、n−型チャネルエピ層55と反対側のn+型SiC基板51の表面である。そして、表裏両面を鏡面研磨されたSiC基板2の表面を反応性のプラズマ7によりエッチング処理するとともに、SiC基板2の表面にレーザ光14を入射する。ここでいうSiC基板2の表面は、本実施の形態では、n−型チャネルエピ層55の表面である。
In the
真空容器1内を、真空にしながら、フッ素系のガス、例えば、CF4+O2,SF6,NF3を供給する。この状態で、例えば、周波数13.56MHzの高周波電流がRF電源4からコイル5に供給されると、コイル5から放射される高周波電磁界により真空容器1内に上述のガスのプラズマ7が発生する。こうして発生したプラズマ7の粒子である中性活性種やイオンが、エッチングマスクに覆われていないSiC基板2の表面、つまり、n−型チャネルエピ層55の表面に入射する。これら粒子と、n−型チャネルエピ層55表面のSi原子やC原子とが反応し、その反応により生じた気体が真空容器1から排気されることにより、n−型チャネルエピ層55がエッチングされる。
While the
真空容器1の外部には、レーザ光発生装置8が設置される。本実施の形態では、このレーザ光発生装置8が発生するレーザ光14は、He−Ne、波長633nm、パワー1mWであるものとする。レーザ光発生装置8で発生したレーザ光14は、光チョッパー9により、ある一定の周波数でオン・オフ変調を受けた後、ミラー10と石英窓6を通じて真空容器1内に導入される。そして、SiC基板2の表面にほぼ垂直にレーザ光14を入射する。
A
図3は、SiC基板2の表面にレーザ光14を入射したときの様子を示す図である。この図を用いて、本実施の形態に係るエッチング処理方法におけるモニタリングの原理を説明する。図3に示すように、基板ステージ3表面には、光吸収部である光吸収層15が形成されており、SiC基板2は、光吸収層15の上に設置されている。レーザ光14は、エッチングマスクが形成されていないn−型チャネルエピ層55に照射される。本実施の形態では、レーザ光14が照射されるn−型チャネルエピ層55下には、p型ベース領域53、n+型ソース領域54が形成されていないものとする。
FIG. 3 is a diagram showing a state when the
n−型チャネルエピ層55の表面付近はほぼ真空である。n−型チャネルエピ層55の屈折率と、真空の屈折率は大きく異なるため、光学的界面が存在する。また、n−型チャネルエピ層55の表面は、鏡面研磨されている。そのため、図3に示すように、レーザ光14の一部は、n−型チャネルエピ層55の表面で反射され、残りはn−型チャネルエピ層55を透過する。
The vicinity of the surface of the n − type
n−型チャネルエピ層55を透過したレーザ光14は、下地のn−型エピ層52に到達する。ここで、n−型チャネルエピ層55とn−型エピ層52との間では、屈折率はほとんど変わらないので、レーザ光14は反射することなくn−型エピ層52を透過し、最終的には、SiC基板2の裏面、つまり、n+型SiC基板51の表面にまで到達する。
The
n+型SiC基板51と光吸収層15との間には、わずかな隙間があり、その隙間はほぼ真空である。n+型SiC基板51の屈折率と、真空の屈折率は大きく異なるため、光学的界面が存在する。SiC基板2の裏面、つまり、n+型SiC基板51の表面は鏡面研磨されている。そのため、図3に示すように、SiC基板2の表面のみならず、裏面においてもレーザ光14が鏡面反射される。この反射したレーザ光14は、SiC基板2の表面に向かって透過し、SiC基板2の表面から出射される。SiC基板2の裏面(n+型SiC基板51の表面)から出射するレーザ光14は、基板ステージ3の表面で反射されることなく、光吸収層15に吸収される。
There is a slight gap between the n + -
図2に示すように、SiC基板2の表裏両面それぞれから反射したレーザ光14は、石英窓6を通じて、真空容器1の外部に設置された光検出器11に入射される。光検出器11は、SiC基板2の表面側に設置されている。SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度をSiC基板2の表面側において検出する。こうして、本実施の形態では、SiC基板2の表面にレーザ光14を入射し、SiC基板2の表面側から反射光の光強度を検出する。この光検出器11には、例えば、シリコンフォトダイオードを用いる。
As shown in FIG. 2, the
光検出器11の出力は、光チョッパー9のオン・オフ周波数を参照信号としているロックインアンプ12により増幅され、ロックインアンプ12内部の低周波数フィルタによりノイズ成分を除去される。ロックインアンプ12の出力、つまり、SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度を、処理時間とともに表示部13に表示する。
The output of the
表示部13に表示される反射光の強度は、SiC基板2の表面で反射されたレーザ光14と、SiC基板2の裏面で反射されたレーザ光14との位相差に応じて干渉し、いわゆる干渉波形となる。位相差は、n−型チャネルエピ層55のエッチング量に応じて変化する。そのため、表示部13に表示される干渉波形の光強度は、エッチング処理の時間とともに変化する。
The intensity of the reflected light displayed on the
レーザ光14の入射がSiC基板2表面に対して垂直である場合には、干渉波形の1周期の間に、n−型チャネルエピ層55はλ/(2n)だけエッチングされていることになる。ここで、λはレーザ光14の波長、nはn−型チャネルエピ層55の屈折率である。こうして、光検出器11で検出した干渉波形の周期に基づいてエッチング量を算出することにより、n−型チャネルエピ層55のエッチング量をモニタリングすることができる。この算出したエッチング量が所望のエッチング量となった場合に、エッチング処理を停止する。本実施の形態では、所望のエッチング量は、目標とするエッチング量に、オーバーエッチング量を加えているものとする。
When the incidence of the
このように、本実施の形態に係るエッチング処理方法では、SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、上述のエッチング処理を停止する。
As described above, in the etching processing method according to the present embodiment, the light intensity of the
以上からなる本実施の形態に係るエッチング処理方法によれば、SiC基板2の表裏両面を鏡面研磨しているため、SiC基板2の表裏両面においてレーザ光14を反射させることができる。その結果、SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度を検出することができるため、n−型チャネルエピ層55のエッチング処理を行いながら、そのエッチング量をモニタリングすることができる。エッチング量が所望のエッチング量となった場合に、エッチング処理を停止するため、所望のエッチング量で再現性よくエッチングを行うことができる。
According to the etching method according to the present embodiment as described above, both the front and back surfaces of
実際に、時間決めによる従来のエッチング処理方法と、本実施の形態に係るエッチング処理方法とを比較するため、それぞれの方法によりn−型チャネルエピ層55(膜厚:500nm)を形成したSiC基板2を連続で8枚エッチング処理を行った。処理後には段差測定を行った。その結果、従来のエッチング処理方法では、n−型チャネルエピ層55のSiCエッチング量は、452nmから578nmの範囲でばらついた。一方、本実施の形態のエッチング処理方法で、n−型チャネルエピ層55のエッチング量をモニタリングしながらエッチングを行った場合には、エッチング量は510nmから523nmの範囲となった。このように、本実施の形態に係るエッチング処理方法によれば、所望のエッチング量で再現性よくエッチングを行うことができた。
Actually, in order to compare the conventional etching processing method based on time determination and the etching processing method according to the present embodiment, an SiC substrate on which an n − type channel epi layer 55 (film thickness: 500 nm) is formed by each method. Eight pieces of 2 were continuously etched. A level difference measurement was performed after the treatment. As a result, in the conventional etching method, the SiC etching amount of the n − type
本実施の形態では、基板ステージ3表面に形成した光吸収層15により、SiC基板2の裏面から出射するレーザ光14を吸収した。これにより、エッチング量の測定に必要なレーザ光14のみを反射することができるため、正確にエッチング量を測定することができる。なお、本実施の形態では、基板ステージ3の表面に光吸収層15を形成したが、これに限ったものではない。例えば、基板ステージ3の表面に微細な凹凸を無数に形成し、入射したレーザ光14を乱反射させるものであってもよい。あるいは、基板ステージ3の内部にレーザ光14が通過する穴を設け、レーザ光14が基板ステージ3からSiC基板2の表面側に戻らないようにするものであってもよい。
In the present embodiment,
また、本実施の形態では、レーザ光14の波長は、633nmであるものとした。これにより、レーザ光14は、SiC基板2を透過することができる。なお、レーザ光14の波長は、633nmに限ったものではなく、SiC基板2を透過可能な370nm以上440nm以下、もしくは480nm以上であれば、上述と同様の効果を得ることができる。また、本実施の形態では、レーザ光発生装置8からのレーザ光14として、一般的なHe−Neレーザを用いたが、その他のレーザ光源、例えば、Arイオンレーザやダイオードレーザであってもよい。
In the present embodiment, the wavelength of the
<実施の形態2>
実施の形態1では、図2に示したように、真空容器1に設けられた石英窓6を通じて真空容器1の内部にレーザ光14を入射させ、n−型チャネルエピ層55が形成されているSiC基板2の表面にレーザ光14を照射させた。SiC基板2の表裏両面それぞれから反射したレーザ光14は、再び石英窓6を通じて真空容器1の外部に設置された光検出器11に入射する。こうして、SiC基板2の表面にレーザ光14を入射し、SiC基板2の表面側から反射したレーザ光14の光強度を検出した。
<
In the first embodiment, as shown in FIG. 2, the
このようなエッチング処理方法では、石英窓6は、SiC基板2の表面をエッチングする反応性プラズマ7(フッ素原子やイオンを含む)に絶えず曝されている。そのため、エッチング処理を重ねていくと、石英窓6の真空容器1内側の面が反応性プラズマ7により徐々にエッチングされ、表面ラフネスの増大により、石英窓6に入射したレーザ光14が散乱される。また、SiC基板2がエッチングされて生じた反応生成物が石英窓6の真空容器1内側の面に付着する。これらが原因で、エッチング処理を重ねると、反射したレーザ光14が光検出器11に入射されなくなり、光検出器11で検出するレーザ光14の光強度が大きく低下するため、エッチング量をモニタリングすることが困難になる。
In such an etching method, the quartz window 6 is constantly exposed to reactive plasma 7 (including fluorine atoms and ions) that etches the surface of the
本実施の形態では、この問題点を解決することを目的とする。本実施の形態に係る半導体装置の製造方法のうちのエッチング処理方法を、図4,5を用いて説明する。なお、本実施の形態に係るエッチング処理方法において、実施の形態1と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態1と同じであるものとする。 An object of the present embodiment is to solve this problem. An etching method of the semiconductor device manufacturing method according to the present embodiment will be described with reference to FIGS. In the etching method according to the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the components not newly described are the same as those in the first embodiment. To do.
図4は、本実施の形態に係るエッチング処理方法に用いられる装置の構成を示す図である。図4に示すように、真空シールのため、および、レーザ光14の導入のため、SiC基板2を設置する基板ステージ3の裏側に、小型の石英窓16を設けている。また、ミラー10から石英窓16に入射したレーザ光14が、遮られることなくSiC基板2の裏面にまで到達できるように、基板ステージ3の内部にはレーザ光14が行き来する小さな空間を設けている。本実施の形態に係るエッチング処理方法では、表裏両面を鏡面研磨されたSiC基板2の表面を反応性プラズマ7によりエッチング処理するとともに、SiC基板2の裏面にレーザ光14を入射する。
FIG. 4 is a diagram showing a configuration of an apparatus used in the etching method according to the present embodiment. As shown in FIG. 4, a
図5は、SiC基板2の裏面にレーザ光14を入射したときの様子を示す図である。この図を用いて、本実施の形態に係るエッチング処理方法におけるモニタリングの原理を説明する。本実施の形態では、実施の形態1と同様、SiC基板2の表面と裏面には光学的界面が存在し、SiC基板2の内部には光学的界面は存在しない。SiC基板2の表裏両面は、鏡面研磨されている。なお、本実施の形態では、n−型チャネルエピ層55表面のラフネスは、エッチング処理中維持される。この場合、図5に示すように、レーザ光14の一部は、SiC基板2の裏面、つまり、n+型SiC基板51の表面において反射され、残りはn+型SiC基板51を透過する。透過した残りのレーザ光14は、SiC基板2の表面、つまり、n−型チャネルエピ層55の表面においても反射される。
FIG. 5 is a diagram showing a state when the
図5に示すように、SiC基板2の表裏両面それぞれから反射したレーザ光14は、石英窓6を通じて、真空容器1の外部に設置された光検出器11に入射される。光検出器11は、SiC基板2の裏面側に設置されている。そのため、本実施の形態では、SiC基板2の表裏両面それぞれから反射したレーザ光14の光強度を、SiC基板2の裏面側において検出する。このように、実施の形態1とは異なり、本実施の形態に係るエッチング処理方法では、SiC基板2の裏面にレーザ光14を入射し、SiC基板2の裏面側から反射したレーザ光14の光強度を検出する。
As shown in FIG. 5, the
本実施の形態に係るエッチング処理方法では、光強度の検出後は実施の形態1と同様の工程を行う。つまり、SiC基板2の表裏両面それぞれから反射したレーザ光14光の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、上述のエッチング処理を停止する。
In the etching processing method according to the present embodiment, the same process as in the first embodiment is performed after the light intensity is detected. That is, the light intensity of the
以上からなる本実施の形態に係る半導体装置の製造方法によれば、レーザ光14を導入する石英窓16を、エッチング処理されるSiC基板2表面と反対側の裏面に配置することにより、プラズマ7に直接触れないようにした。石英窓16の表面がエッチングされたり、反応生成物が石英窓16の表面に付着したりすることがなくなったため、エッチング処理を重ねても、レーザ光14の光強度は、低下することなく、長期間にわたってエッチングのモニタリングをすることができた。
According to the manufacturing method of the semiconductor device according to the present embodiment as described above, the
1 真空容器、2 SiC基板、3 基板ステージ、4 RF電源、5 コイル、6,16 石英窓、7 プラズマ、8 レーザ光発生装置、9 光チョッパー、10 ミラー、11 光検出器、12 ロックインアンプ、13 表示部、14 レーザ光、15 光吸収層、51 n+型SiC基板、52 n−型エピ層、53 p型ベース領域、54 n+型ソース領域、55 n−型チャネルエピ層、56 ゲート絶縁膜、57 ゲート電極、58 層間絶縁膜、59 ソース電極、60 ドレイン電極。
DESCRIPTION OF
Claims (5)
(b)前記炭化珪素基板の前記表裏両面それぞれから反射した前記レーザ光の光強度を検出し、当該検出した光強度が示す干渉波形に基づいてエッチング量を算出し、当該エッチング量が所望のエッチング量となった場合に、前記工程(a)のエッチング処理を停止する工程とを備える、
エッチング処理方法。 (A) a step of etching the surface of the silicon carbide substrate whose front and back surfaces are mirror-polished with reactive plasma, and injecting laser light on the surface or the back surface of the silicon carbide substrate;
(B) The light intensity of the laser beam reflected from each of the front and back surfaces of the silicon carbide substrate is detected, the etching amount is calculated based on the interference waveform indicated by the detected light intensity, and the etching amount is a desired etching amount. A step of stopping the etching process of the step (a) when the amount is reached,
Etching method.
前記基板ステージ表面には光吸収部が形成された、
請求項1に記載のエッチング処理方法。 (C) before the step (a), further comprising the step of placing the silicon carbide substrate in contact with the back surface of the silicon carbide substrate and the surface of the substrate stage;
A light absorbing portion is formed on the surface of the substrate stage.
The etching method according to claim 1.
前記工程(a)において、前記炭化珪素基板の表面にレーザ光を入射した場合には前記炭化珪素基板の表面側から、前記炭化珪素基板の裏面にレーザ光を入射した場合には前記炭化珪素基板の裏面側から、前記反射したレーザ光の光強度を検出する工程を含む、
請求項1に記載のエッチング処理方法。 The step (b)
In the step (a), when the laser beam is incident on the surface of the silicon carbide substrate, the silicon carbide substrate is incident when the laser beam is incident on the back surface of the silicon carbide substrate from the surface side of the silicon carbide substrate. A step of detecting the light intensity of the reflected laser light from the back side of
The etching method according to claim 1.
請求項1乃至請求項3のいずれかに記載のエッチング処理方法。 The wavelength of the laser light is 370 nm or more and 440 nm or less, or 480 nm or more.
The etching processing method according to claim 1.
(B)前記炭化珪素基板上にトランジスタを形成する工程とを備え、
前記工程(B)は、
(B−1)前記トランジスタのチャネルエピ層を形成する工程と、
(B−2)前記チャネルエピ層が形成された前記炭化珪素基板の表裏両面を鏡面研磨する工程と、
(B−3)前記工程(B−2)の後、請求項1乃至請求項4のいずれかに記載のエッチング処理方法により、前記チャネルエピ層をエッチング処理する工程とを備える、
炭化珪素半導体装置の製造方法。 (A) preparing a silicon carbide substrate;
(B) forming a transistor on the silicon carbide substrate,
The step (B)
(B-1) forming a channel epilayer of the transistor;
(B-2) a step of mirror polishing both front and back surfaces of the silicon carbide substrate on which the channel epi layer is formed;
(B-3) After the step (B-2), the step of etching the channel epilayer by the etching method according to any one of claims 1 to 4 is provided.
A method for manufacturing a silicon carbide semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008001911A JP4744535B2 (en) | 2008-01-09 | 2008-01-09 | Etching method and method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008001911A JP4744535B2 (en) | 2008-01-09 | 2008-01-09 | Etching method and method for manufacturing silicon carbide semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009164445A true JP2009164445A (en) | 2009-07-23 |
JP4744535B2 JP4744535B2 (en) | 2011-08-10 |
Family
ID=40966691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008001911A Active JP4744535B2 (en) | 2008-01-09 | 2008-01-09 | Etching method and method for manufacturing silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4744535B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044431A (en) * | 2009-10-20 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | Etching method and system |
JP2012253142A (en) * | 2011-06-01 | 2012-12-20 | Shibaura Mechatronics Corp | Device and method for manufacturing substrate |
JP2013051291A (en) * | 2011-08-30 | 2013-03-14 | Sumco Corp | Evaluation method of processing amount of silicon wafer, and silicon wafer for evaluation |
JP2013101009A (en) * | 2011-11-08 | 2013-05-23 | Fuji Electric Co Ltd | Failure location analysis method for semiconductor device and apparatus therefor |
US9001337B2 (en) | 2012-05-18 | 2015-04-07 | Shimadzu Corporation | Etching monitor device |
US20180286643A1 (en) * | 2017-03-29 | 2018-10-04 | Tokyo Electron Limited | Advanced optical sensor, system, and methodologies for etch processing monitoring |
CN112071740A (en) * | 2019-06-11 | 2020-12-11 | 重庆伟特森电子科技有限公司 | Method for preparing silicon carbide structure by picosecond laser irradiation |
US10978278B2 (en) | 2018-07-31 | 2021-04-13 | Tokyo Electron Limited | Normal-incident in-situ process monitor sensor |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213686A (en) * | 1996-02-05 | 1997-08-15 | Speedfam Co Ltd | Plasma etching system |
JPH09246250A (en) * | 1996-03-01 | 1997-09-19 | Speedfam Co Ltd | Method and device for plasma etching |
JP2001210619A (en) * | 2000-01-27 | 2001-08-03 | Nec Corp | Etching end point detecting device and method by use thereof |
JP2005064392A (en) * | 2003-08-19 | 2005-03-10 | Neomax Co Ltd | METHOD OF MANUFACTURING SiC SINGLE-CRYSTAL SUBSTRATE |
JP2006013005A (en) * | 2004-06-23 | 2006-01-12 | Denso Corp | Silicon carbide semiconductor substrate and manufacturing method therefor |
JP2006261563A (en) * | 2005-03-18 | 2006-09-28 | Nippon Steel Corp | METHOD FOR MANUFACTURING SiC SINGLE CRYSTAL SUBSTRATE |
JP2007251029A (en) * | 2006-03-17 | 2007-09-27 | Mitsubishi Electric Corp | Method of manufacturing silicon carbide semiconductor device |
-
2008
- 2008-01-09 JP JP2008001911A patent/JP4744535B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213686A (en) * | 1996-02-05 | 1997-08-15 | Speedfam Co Ltd | Plasma etching system |
JPH09246250A (en) * | 1996-03-01 | 1997-09-19 | Speedfam Co Ltd | Method and device for plasma etching |
JP2001210619A (en) * | 2000-01-27 | 2001-08-03 | Nec Corp | Etching end point detecting device and method by use thereof |
JP2005064392A (en) * | 2003-08-19 | 2005-03-10 | Neomax Co Ltd | METHOD OF MANUFACTURING SiC SINGLE-CRYSTAL SUBSTRATE |
JP2006013005A (en) * | 2004-06-23 | 2006-01-12 | Denso Corp | Silicon carbide semiconductor substrate and manufacturing method therefor |
JP2006261563A (en) * | 2005-03-18 | 2006-09-28 | Nippon Steel Corp | METHOD FOR MANUFACTURING SiC SINGLE CRYSTAL SUBSTRATE |
JP2007251029A (en) * | 2006-03-17 | 2007-09-27 | Mitsubishi Electric Corp | Method of manufacturing silicon carbide semiconductor device |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044431A (en) * | 2009-10-20 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | Etching method and system |
JP2012253142A (en) * | 2011-06-01 | 2012-12-20 | Shibaura Mechatronics Corp | Device and method for manufacturing substrate |
JP2013051291A (en) * | 2011-08-30 | 2013-03-14 | Sumco Corp | Evaluation method of processing amount of silicon wafer, and silicon wafer for evaluation |
JP2013101009A (en) * | 2011-11-08 | 2013-05-23 | Fuji Electric Co Ltd | Failure location analysis method for semiconductor device and apparatus therefor |
US9001337B2 (en) | 2012-05-18 | 2015-04-07 | Shimadzu Corporation | Etching monitor device |
CN110546749A (en) * | 2017-03-29 | 2019-12-06 | 东京毅力科创株式会社 | advanced optical sensor, system and method for etch process monitoring |
US20180286643A1 (en) * | 2017-03-29 | 2018-10-04 | Tokyo Electron Limited | Advanced optical sensor, system, and methodologies for etch processing monitoring |
JP2020517093A (en) * | 2017-03-29 | 2020-06-11 | 東京エレクトロン株式会社 | Advanced advanced optical sensor, system and method for etching process monitoring |
TWI783980B (en) * | 2017-03-29 | 2022-11-21 | 日商東京威力科創股份有限公司 | Advanced optical sensor, system, and methodologies for etch processing monitoring |
US10978278B2 (en) | 2018-07-31 | 2021-04-13 | Tokyo Electron Limited | Normal-incident in-situ process monitor sensor |
JP2021533558A (en) * | 2018-07-31 | 2021-12-02 | 東京エレクトロン株式会社 | Vertical incident field process monitoring sensor |
JP7395099B2 (en) | 2018-07-31 | 2023-12-11 | 東京エレクトロン株式会社 | Vertical incidence in-situ process monitoring sensor |
US11961721B2 (en) | 2018-07-31 | 2024-04-16 | Tokyo Electron Limited | Normal-incidence in-situ process monitor sensor |
CN112071740A (en) * | 2019-06-11 | 2020-12-11 | 重庆伟特森电子科技有限公司 | Method for preparing silicon carbide structure by picosecond laser irradiation |
CN112071740B (en) * | 2019-06-11 | 2023-12-15 | 重庆伟特森电子科技有限公司 | Method for preparing silicon carbide structure by picosecond laser irradiation |
Also Published As
Publication number | Publication date |
---|---|
JP4744535B2 (en) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744535B2 (en) | Etching method and method for manufacturing silicon carbide semiconductor device | |
US9230799B2 (en) | Method for fabricating semiconductor device and the semiconductor device | |
KR101056199B1 (en) | Plasma oxidation treatment method | |
Kitajima et al. | Two-dimensional CT images of two-frequency capacitively coupled plasma | |
US8841170B2 (en) | Methods for scribing of semiconductor devices with improved sidewall passivation | |
JPS636845A (en) | System and method of reactive ion etching | |
TW200926909A (en) | Plasma processing apparatus, plasma processing method and final point detection method | |
JP6200849B2 (en) | Plasma processing apparatus and dry etching method | |
US20100009469A1 (en) | Plasma doping method and apparatus | |
JPH11260799A (en) | Fine working method of thin film | |
US9029249B2 (en) | Plasma doping apparatus and plasma doping method | |
JP2018082079A (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2000150493A (en) | Manufacturing apparatus of semiconductor device | |
Ray et al. | Optimization of a plasma immersion ion implantation process for shallow junctions in silicon | |
US20200203234A1 (en) | Method of forming high aspect ratio features in semiconductor substrate | |
Yamashita et al. | Minimizing damage and contamination in RIE processes by extracted-plasma-parameter analysis | |
JP5179511B2 (en) | Manufacturing method of semiconductor device | |
JP2006108555A (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
Jian et al. | Visualization of Plasma Etching Damage of Si Using Room Temperature Spectroscopic Photoluminescence | |
Hu et al. | Low energy inductively coupled plasma etching of HgCdTe | |
JP2005303130A (en) | Manufacturing method of semiconductor device | |
Nam et al. | Thermal anneal activation of near-surface deep level defects in electron cyclotron resonance hydrogen plasma-exposed silicon | |
Du | Control of Photo-Assisted Etching of Si in Chlorine Containing Plasmas | |
Jian et al. | Photoluminescence and Raman characterization of excessive plasma etch damage of silicon | |
Glembocki et al. | Electronic properties of GaAs surfaces etched in an electron cyclotron resonance source and chemically passivated using P 2 S 5 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4744535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |