JP5544839B2 - Resistance value adjustment method for resistors - Google Patents
Resistance value adjustment method for resistors Download PDFInfo
- Publication number
- JP5544839B2 JP5544839B2 JP2009266823A JP2009266823A JP5544839B2 JP 5544839 B2 JP5544839 B2 JP 5544839B2 JP 2009266823 A JP2009266823 A JP 2009266823A JP 2009266823 A JP2009266823 A JP 2009266823A JP 5544839 B2 JP5544839 B2 JP 5544839B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance value
- punching
- punched
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 55
- 238000004080 punching Methods 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000005096 rolling process Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 8
- 238000009966 trimming Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910001316 Ag alloy Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000923 precious metal alloy Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910017566 Cu-Mn Inorganic materials 0.000 description 1
- 229910017871 Cu—Mn Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は、抵抗器の抵抗値調整方法、特に、金属板を抵抗体として用いる抵抗器の抵抗値調整方法に関するものである。 The present invention relates to a resistance value adjusting method for a resistor, and more particularly to a resistance value adjusting method for a resistor using a metal plate as a resistor.
大電流の検出用として、ミリオーム程度の極めて抵抗値が小さい抵抗器(シャント抵抗器)を用いることが知られている。シャント抵抗器を用いた大電流の検出では、既知の低抵抗値を有するシャント抵抗器に、電流を流した時のシャント抵抗器の両端における電圧降下を測定して電流値を算出することができる。 It is known to use a resistor (shunt resistor) having a very small resistance value of about milliohm for detecting a large current. In detection of a large current using a shunt resistor, a current value can be calculated by measuring a voltage drop at both ends of the shunt resistor when a current is passed through a shunt resistor having a known low resistance value. .
図8は、特許文献1に記載された抵抗器の概略を説明するためのもので、図8(A)は斜視図、図8(B)は断面図であり、シャント抵抗器として用いられるものである。図中、20は抵抗器、21が抵抗体、22は電極、23はハンダ膜である。シャント抵抗器は、1つの直方体形状を有する抵抗体21に2つの直方体形状の電極22を図に示すように接合した構造である。抵抗体21の厚さは、約100〜1000μmである。また、各電極22の厚さは、約10〜300μmである。また、各電極22の表面には、約2〜10μmのハンダ膜23が形成されている。抵抗体21の材料としては、例えば、銅・ニッケル合金、ニッケル・クロム合金、鉄・クロム合金、マンガン・銅・ニッケル合金、白金・パラジウム・銀合金、金・銀合金、金・白金・銀合金など、各種金属合金および各種貴金属合金が用いられ、仕様に応じて決定される比抵抗、温度係数(TCR:Temperature Coefficient of Resistance )、抵抗値変化などの各種特性に適合する金属合金や貴金属合金などが適宜選択されて使用される。電極22は熱伝導の良い銅の厚板を用い、クラッド接合により接合されている。ハンダ膜23には、溶融ハンダ材または鉛フリーハンダ材が用いられている。
8A and 8B are diagrams for explaining the outline of the resistor described in
図9は、図8の抵抗器20の製造工程の説明図である。抵抗材24の合金と電極材25の銅合金が用意され、所定の寸法に加工される(a工程)。次に、接合工程(b工程)において、抵抗材24と電極材25とがクラッド接合される。この接合体26における抵抗材24と電極材25の界面は、拡散層により強固に結合されている。次に、接合体26は、電極加工工程(c工程)において、電極材24の一部が除去される。例えば、切削装置を用いて、電極材25の中央部分27が抵抗材24が露出するまで除去され、電極材は2つに分割され、電極22となる。次に、溶融ハンダ加工工程(d工程)において、両側の電極22の表面に、ハンダ膜23が形成されて、複数個取りの基板としての長尺体28が製造できる。次に、長尺体28は、切断加工工程(e工程)にて、レーザ加工機、プレス加工機、ワイヤー放電加工機、円盤切削機などを用いて、所定の長さに切断された後、抵抗値調整工程において、所定の抵抗値を有するように調整され、所定の抵抗値を有する抵抗器20が得られる。この抵抗値調整工程では、抵抗値を測定しながら、サンドブラスト法など、またはレーザー加工機などの各種切断機を用いて、抵抗体21の側面部や表面部の一部を除去することによって行われる。
FIG. 9 is an explanatory diagram of the manufacturing process of the
図10は、特許文献2に記載された抵抗器の概略を説明するためのもので、図10(A)は斜視図、図10(B)は断面図であり、図7で説明した抵抗器と同様にシャント抵抗器として用いられるものである。図中、30は抵抗器、31は抵抗体、32はオーバコート層、33は絶縁層、34は電極、35はハンダ層である。この抵抗器30は、抵抗値調整のためのトリミングを行なうことなく、電極間抵抗値の誤差を無くし、あるいは非常に小さくすることができ、抵抗器の品質を非常に高いものにすることができる。
10A and 10B are diagrams for explaining the outline of the resistor described in
抵抗体31は、各部の厚みが一定の矩形状であり、金属製であり、Cu−Mn系合金、Ni−Cu系合金、Ni−Cr系合金などが挙げられるが、抵抗器30のサイズと目標抵抗値に見合った抵抗率をもつものが適宜選択される。オーバコート層32は、抵抗体31の表面の全体を覆うように設けられており、電気絶縁性を有している。このオーバコート層2は、厚膜印刷により形成されたものであり、たとえばエポキシ樹脂系の樹脂膜である。絶縁層33は、抵抗体31の裏面のうち、抵抗体31の幅方向(図の左右の幅方向)の中間部に設けられている。この絶縁層33は、オーバコート層32と同一の材質であり、またオーバコート層2と同様に厚膜印刷により形成された樹脂製の膜である。一対の電極34は、抵抗体31の裏面に設けられており、絶縁層33を挟んで離間している。これら一対の電極3は、たとえば抵抗体31に銅メッキを施すことにより形成されたものである。各電極34は、絶縁層33の幅方向の端面との間に隙間が生じないように端面に接している。このことにより、一対の電極34の間隔は、絶縁層33によって規定されており、絶縁層33の幅s1と同一の寸法となっている。各電極34の下面には、ハンダ付け性を良好にするためのハンダ層35が積層して形成されている。
The
各部の厚みは、一例では、オーバコート層32および絶縁層33がそれぞれ20μm程度、各電極34が30μm程度、各ハンダ層35が5μm程度である。抵抗体31については、その厚みが0.1mm〜1mm程度、縦および横の寸法はそれぞれ2mm〜7mm程度であるが、抵抗体31のサイズについては、目標抵抗値の大きさに応じて種々に変更される。また、この抵抗器30は、0.5mΩ〜50mΩ程度の低抵抗のものとして構成されている。抵抗器30の電極間抵抗は、抵抗体31の抵抗率、電極34間の距離、および抵抗体31の厚みにより決定される。
For example, the thickness of each part is about 20 μm for the
図11は、図10の抵抗器30の製造方法の説明図である。まず、(a)に示すように、抵抗体31の材料となる金属製のプレート31aを準備する。このプレート31aは、抵抗体31を複数個取り可能な縦横のサイズを有するものであり、全体にわたって厚みの均一化が図られたものである。(b)に示すように、このプレート31aの上向きの片面の全体に、オーバコート層32aを形成する。このオーバコート層32aは、このオーバコート層32aの材料となる樹脂をベタ塗り状に厚膜印刷することによって形成する。次いで、(c)に示すように、プレート31aを表裏を反転させてから、プレート31aの上向きとなった面に、複数の絶縁層33aがストライプ状に並ぶように形成する。これら複数の絶縁層33aの形成は、オーバコート層2の形成に用いたのと同一の樹脂および装置を用いて厚膜印刷により行なう。厚膜印刷の手法によれば、各絶縁層33aの幅などを所定の寸法に正確に仕上げることができる。形成された複数の絶縁層33a同士の間の領域には、(d)に示すように、導電層34aおよびハンダ層35aを順次形成する。導電層34aの形成は、たとえば銅をメッキすることにより行なう。このメッキ処理によれば、導電層34aと絶縁層33aとの間に隙間を生じさせないようにして、隣り合う絶縁層33a間の領域に導電層34aを均一に形成することが可能である。ハンダ層35aの形成もメッキ処理によって行なわれる。その後は、(e)に示すように、プレート31aに打ち抜き加工(ブランキング)を繰り返して施し、プレート31aを基板として、複数の抵抗体30に分割していく。このような打ち抜き作業を繰り返して行なう場合、1つの打ち抜き用型(図示略)を繰り返して使用する。
FIG. 11 is an explanatory diagram of a method for manufacturing the
上記打ち抜き作業においては、図12に示すように、互いに隣り合う2つの帯状の導電層34aおよびハンダ層35aのそれぞれの一部分と、これらの間に挟まれた1つの絶縁層33aの一部分とが、打ち抜かれた抵抗体の片面上に残存するように、それらをプレート31aとともに打ち抜く(図12のクロスハッチングが入れられた部分は、絶縁層33aである。)。上記打ち抜きにより、2つの導電層34aのそれぞれの一部分は、図10に示した抵抗器30の一対の電極34となり、絶縁層33aの一部分は、絶縁層33となる。このようなことにより、プレート31aから複数の抵抗器30を適切に複数個取りすることができる。プレート31aの打ち抜きは、図12に破線で示すように、複数の打ち抜き領域が微小な間隔を隔ててマトリクス状に並んでいくように進められる。したがって、プレート31aを複数の抵抗体31に分割する手段として打ち抜き手段を採用すれば、抵抗体31の縦横の寸法を殆ど誤差の無い正確な寸法に仕上げることができるのである。
In the punching operation, as shown in FIG. 12, each of two adjacent strip-like
この抵抗器30においては、抵抗体31の縦横の寸法は、打ち抜き加工によって所望の寸法に高い精度に仕上げることが可能である。抵抗体1の厚みについては、プレート31aの段階から正確に仕上げることができる。また、一対の電極34間の寸法s1(図10)は、絶縁層33の幅と一致しており、この絶縁層33は厚膜印刷によってかなり高い寸法精度で形成することが可能であるから、上記寸法s1も高い精度で所望の寸法に仕上げることができる。このように、抵抗体31のサイズおよび一対の電極34間の寸法s1が高い精度に仕上げられていれば、この抵抗器30の電極間抵抗値の誤差が無くなり、あるいは誤差があったとしても非常に小さくなる。したがって、この抵抗器30においては、従来技術とは異なり、その後抵抗値調整を行なうためのトリミングを行なう必要がなく、その作業を省略することができる分だけ抵抗器30のコストを下げることができるものである。
In this
上述した従来技術において、特許文献1に記載された抵抗器の製造方法では、複数個取りの基板から切断加工工程で所定の長さに切断して、個々の抵抗器に分割された後に、抵抗値調整工程によって、抵抗値のトリミングを行っている。導電性ペーストを用いて抵抗体部分が作製される抵抗器の場合には、複数個取りの基板を形成する際に、抵抗体部分と電極部分を抵抗器領域ごとに独立したパターンとすることによって、個々の抵抗器に分割する前の複数個取りの基板の状態でトリミングを行うことができるので、トリミング作業がし易いが、金属板を抵抗体として用いる抵抗器の場合では、電極部分を個々の抵抗器領域ごとに独立したパターンとしても、抵抗体部分を独立させることができないから、複数個取りの基板の状態でトリミングを行うことは不可能であり、個々の抵抗器に切り出した後にトリミングを行うことになり、抵抗器のコストを上昇させる要因となっている。特許文献2に記載された抵抗器の製造方法は、絶縁層を高い寸法精度で形成することによって抵抗体領域の幅を高精度にすることによって、抵抗値調整のためのトリミングを行なうことなく、抵抗値調整工程を必要とせず、抵抗器のコストを下げることができるものである。しかしながら、多数個取りの抵抗体の厚みに不均一があると、その厚みの変動は、そのまま抵抗値の誤差となるため、全体にわたって高精度で厚みの均一化を図らなければならない、という問題がある。
In the above-described conventional technology, in the resistor manufacturing method described in
本発明は、複数個取りの基板から、個々の抵抗器を打ち抜く際に抵抗値調整を行うことができ、抵抗値調整を行うコストを低減させることができるとともに、抵抗体の厚みの不均一さに対しても抵抗値の誤差を小さくできる抵抗値調整方法を提供することを目的とするものである。 The present invention can adjust the resistance value when punching individual resistors from a plurality of substrates, and can reduce the cost of adjusting the resistance value, and the thickness of the resistor is not uniform. It is an object of the present invention to provide a resistance value adjusting method capable of reducing the error of the resistance value.
本発明は、金属板を抵抗体として用いた複数個取りの基板から個々の抵抗器を打ち抜きによって切り出す際に抵抗値を調整する抵抗値調整方法であって、前記複数個取りの基板は、抵抗体領域が一方向の列状となるように延在し、前記抵抗体領域の前記一方向と直交する方向の両側に抵抗体と電極が重合した抵抗体・電極重合領域が前記一方向と同じ方向に列状に延在された基板であり、前記抵抗体領域に、抵抗値調整孔として小孔を形成する抵抗値調整孔形成工程と、前記抵抗体領域と、その両側に前記抵抗体・電極重合領域とが前記一方向と直交する方向に並ぶように1つの抵抗器を打ち抜く打ち抜き工程を有し、前記打ち抜き工程における打ち抜き位置の調整が、当該抵抗器を打ち抜きの前に打ち抜かれた抵抗器の抵抗値の測定によって得られた抵抗値に基づいて、打ち抜き領域に入り込む抵抗値調整孔の入り込みの位置を調整することによって行われることを特徴とするものである。 The present invention is a resistance value adjusting method for adjusting a resistance value when an individual resistor is cut out by punching out a plurality of substrates using a metal plate as a resistor. The body region extends in a line in one direction, and a resistor / electrode overlapping region in which a resistor and an electrode are superposed on both sides of the resistor region in a direction orthogonal to the one direction is the same as the one direction. A resistance value adjusting hole forming step of forming a small hole as a resistance value adjusting hole in the resistor region, the resistor region, and the resistor on both sides thereof. A punching process in which one resistor is punched so that the electrode overlapping region is aligned in a direction orthogonal to the one direction, and the adjustment of the punching position in the punching process is performed by punching the resistor before punching By measuring the resistance of the Based on the obtained resistance value, it is characterized in that performed by adjusting the position of entry of the resistance value adjustment holes entering the punching area.
本発明によれば、複数個取りの基板から1つの抵抗器を打ち抜く際に、打ち抜く位置を調整することで抵抗値の調整ができるので、打ち抜いた後に抵抗値の調整のためのトリミングを行う必要がなく、コストの低減を図ることができる。また、打ち抜く位置の調整は、1つ前に打ち抜いた抵抗器の抵抗値に基づいて行われる。すなわち、それぞれの抵抗器を打ち抜く位置の決定が隣接した切り出し領域の抵抗値によって行われるので、抵抗体の厚みの差があったとしても小さく、隣接する切り出し領域との厚みの差は小さく、抵抗値の誤差は小さい。しかも、1つ前に打ち抜いた抵抗器の抵抗値は、電極抵抗にも依存するので、抵抗体と電極間の抵抗値のバラツキに対しても考慮されることとなり、より誤差の小さい抵抗器を得ることができる。 According to the present invention, when one resistor is punched from a plurality of substrates, the resistance value can be adjusted by adjusting the punching position. Therefore, it is necessary to perform trimming for adjusting the resistance value after punching. The cost can be reduced. The punching position is adjusted based on the resistance value of the resistor punched one time before. That is, since the position of punching each resistor is determined by the resistance value of the adjacent cutout region, even if there is a difference in the thickness of the resistor, the difference in thickness from the adjacent cutout region is small, and the resistance The value error is small. In addition, since the resistance value of the resistor punched one time before depends on the electrode resistance, the resistance value between the resistor and the electrode is also taken into consideration. Can be obtained.
図1〜図5により本発明の抵抗値調整方法の一実施例を説明する。図1は本発明の抵抗値調整方法を用いて製造された抵抗器の一実施例の説明図、図2は多数個取りの基板を作製するまでの工程を説明するための説明図、図3は抵抗値調整方法の一実施例の説明図、図4は調整孔の形成方法の説明図、図5は抵抗器を打ち抜く工程の説明図である。図中、1は抵抗器、2は抵抗体、3は電極、3aはCu層、3bはNi層、3cはSn層、4は抵抗値調整孔、5,6は絶縁層、7は切り出し領域、8はパンチ、9はガイド、10はダイ、11はパンチ、12はガイド、13はダイ、14は打ち抜き孔、15はガイド、16は抵抗器打ち抜き用パンチ,17は抵抗値調整孔打ち抜き用パンチである。 An embodiment of the resistance value adjusting method of the present invention will be described with reference to FIGS. FIG. 1 is an explanatory view of an embodiment of a resistor manufactured by using the resistance value adjusting method of the present invention, FIG. 2 is an explanatory view for explaining steps until a multi-chip substrate is manufactured, and FIG. FIG. 4 is an explanatory diagram of an embodiment of a resistance value adjusting method, FIG. 4 is an explanatory diagram of a method of forming an adjustment hole, and FIG. 5 is an explanatory diagram of a process of punching out a resistor. In the figure, 1 is a resistor, 2 is a resistor, 3 is an electrode, 3a is a Cu layer, 3b is a Ni layer, 3c is a Sn layer, 4 is a resistance adjustment hole, 5 and 6 are insulating layers, and 7 is a cutout region. 8 is a punch, 9 is a guide, 10 is a die, 11 is a punch, 12 is a guide, 13 is a die, 14 is a punch hole, 15 is a guide, 16 is a resistor punch, 17 is a resistance adjustment hole punch It is a punch.
図1において、図1(A)は斜視図、図1(B)は断面図である。抵抗器1は、抵抗体2の一方の面(図では上面)に絶縁層5が設けられ、他方の面(図では下面)に所定の間隔をもって離間して設けられた一対の電極2が設けられ、抵抗体2の他方の面の電極2,2間に絶縁層6が設けられている。抵抗器1の基本的な構成要素としては、抵抗体2と、電極3と、抵抗値調整孔4が不可欠である。
1A is a perspective view, and FIG. 1B is a cross-sectional view. The
抵抗体2の材料は、図8〜図11で説明した抵抗器に用いられている材料と同様であり、製造される抵抗器のサイズと目標抵抗値に見合った抵抗率をもつものが適宜選択される。電極2の材料も図8〜図11で説明した抵抗器に用いられている材料と同様でよいが、この実施例では、Cu層3a,Ni層3b,Sn層3cの3層を、この順にメッキによって形成した。絶縁層5,6は、例えば、厚膜印刷により形成された樹脂製の膜であり、例えばエポキシ樹脂系の樹脂膜である。
The material of the
図2(A)〜(E)においては、各図は上段に平面図、下段に断面図を示している。図2(A)は、抵抗体2を示す。図2(B)は絶縁層の形成工程である。抵抗体1の一方の面(図では上面)には、抵抗器の形成位置に対応して絶縁層6がパターニングされ、他方の面(図では下面)には全面に絶縁層5が形成される。絶縁層2のパターンは、一方向に列状に断続した形状であり、この島状の絶縁層の1つが1つの抵抗器に対応している。すなわち、1つの抵抗器領域ごとに1つの島状の絶縁層6が設けられている。抵抗体1において島状の絶縁層6が列状に設けらた部分が抵抗器の抵抗体部分を形成する抵抗体領域である。図2(C)〜(E)はメッキ工程である。図2(C)では、Cuが電解メッキで施される。Cuメッキは、前記一方の面において、島状の絶縁層6が設けられて部分を除く全面に形成される。図2(D)はNi層のメッキ工程、図2(E)はSn層のメッキ工程であり、これらの電極の形成工程によって複数個取りの基板が作製される。抵抗体部分の両側から抵抗体領域を挟むように形成された抵抗体に電極が重合した部分が抵抗体・電極重合領域である。抵抗体領域と、その両側の抵抗体・電極重合領域とによって抵抗器領域が形成される。
2A to 2E, each figure shows a plan view at the top and a cross-sectional view at the bottom. FIG. 2A shows the
図3に示す抵抗値調整方法の一実施例では、まず、抵抗値調整孔が形成される。抵抗値調整孔4は、図3(A)に示すように、複数個取りの基板の抵抗体領域である絶縁層6の部分であって、切り出し領域の周縁に交差する範囲内の位置となるよう、一方向に等間隔に形成される。抵抗値調整孔4は、絶縁層6,抵抗体2,絶縁層5を貫通するように穿孔される。穿孔は、パンチによって行ったが、他の方法で行われてもよい。また、抵抗値調整孔4の平面形状は、この実施例では円形であるが、楕円形、長方形、あるいは、角が丸められた長方形など、適宜の形状でよく、要は、前記一方向(島状の絶縁層6の列状の方向)に抵抗体に切り込みを与える形状であればよい。
In one embodiment of the resistance value adjusting method shown in FIG. 3, first, a resistance value adjusting hole is formed. As shown in FIG. 3A, the
図3(B)は、抵抗値調整孔4と切り出し領域7との関連を説明するための説明図である。切り出し領域7は、抵抗体領域の一部とその両側の抵抗体・電極重合領域の一部とよりなっている。この説明図では、切り出し領域7は、その周縁が円形の抵抗値調整孔4の中心を通る位置に図示した。切り出し領域7が、図示の位置より上方の位置、すなわち、切り出し領域7に入り込む抵抗値調整孔4の入り込みの長さが小さくなる位置であれば、切り出された抵抗器の抵抗値は小さくなる。これと反対に、切り出し領域7が、図示の位置より下方の位置、すなわち、切り出し領域7に入り込む抵抗値調整孔4の入り込みの長さが大きくなる位置であれば、切り出された抵抗器の抵抗値は大きくなる。したがって、切り出し位置の調整によって、切り出される抵抗器の抵抗値を調整することができる。このようにして行われる調整方法が本発明の特徴である。
FIG. 3B is an explanatory diagram for explaining the relationship between the resistance
図3(C)は、抵抗値調整方法の一実施例を説明するためのフローチャート図、図3(D)は、その説明図である。図3(A)に示す複数個取りの基板から抵抗器領域をパンチングで切り出す。パンチャーの位置を固定し、複数個取りの基板を移動させ、設定位置で打ち抜いて抵抗器を切り出す。最初の打ち抜き位置の算出にあたっては、この複数個取りの基板の固有抵抗に基づいて行う。固有抵抗値は、仕様のデータを用いるか、あるいは、基板の一部を切り出して測定をした測定値としてもよい。この実施例では、測定を行うようにした(S1)。測定した固有抵抗値に基づいて、切り出し領域における電極間の抵抗値を算出して記憶し、製造しようとする抵抗値(所定の抵抗値)となるように打ち抜き位置を算出する。上述したように、抵抗値は、切り出し領域に入り込む抵抗値調整孔が入り込む長さに対応するから、打ち抜き位置が算出できる。算出値に応じて算出した打ち抜き位置に複数個取りの基板を移動させて打ち抜き位置を調整し(S2)、打ち抜きを行う(S3)。打ち抜いて抵抗器1aの抵抗値を測定して記憶する。測定される抵抗値は、電極間の抵抗値である。測定結果を用いて、測定値が所定の誤差範囲内に納まっているかを判別して、不良選別を行う(S4)。ついで、測定した抵抗値に基づいて、次に打ち抜く抵抗器の打ち抜き位置を算出する。打ち抜き位置は、切り出し領域7b(図3(D))に入り込む抵抗値調整孔4bが入り込む長さに対応するから、打ち抜き位置が算出できる。算出値に応じて算出した打ち抜き位置に複数個取りの基板を移動させて打ち抜き位置を調整し(S5)、打ち抜きを行う(S3)。ついで、S4に移行し、打ち抜いた抵抗器の抵抗値を測定して記憶し、不良選別を行い、S5に移行して、次の打ち抜き位置の調整を行う。以後は、S3〜S5をループして、同様にして、打ち抜きと抵抗値調整を行って、1つの列からの抵抗器の切り出しが行われる。複数個取りの基板の移動による切り出し位置の調整は、エンコーダによって移動距離を検出する方法や、画像解析による方法など、適宜の方法を用いることができる。
FIG. 3C is a flowchart for explaining an embodiment of the resistance value adjusting method, and FIG. 3D is an explanatory diagram thereof. A resistor region is cut out by punching from a plurality of substrates shown in FIG. The position of the puncher is fixed, the plurality of substrates are moved, and the resistor is cut out by punching out at the set position. The initial punching position is calculated based on the specific resistance of the multiple substrates. The specific resistance value may be a measured value using specification data or by cutting out a part of the substrate. In this example, measurement was performed (S1). Based on the measured specific resistance value, the resistance value between the electrodes in the cutout region is calculated and stored, and the punching position is calculated so as to be the resistance value (predetermined resistance value) to be manufactured. As described above, since the resistance value corresponds to the length that the resistance value adjustment hole that enters the cut-out region enters, the punching position can be calculated. The punching position is adjusted by moving a plurality of substrates to the punching position calculated according to the calculated value (S2), and punching is performed (S3). The resistance value of the resistor 1a is measured by punching and stored. The measured resistance value is the resistance value between the electrodes. Using the measurement result, it is determined whether or not the measurement value is within a predetermined error range, and defect selection is performed (S4). Next, the punching position of the resistor to be punched next is calculated based on the measured resistance value. Since the punching position corresponds to the length of the resistance value adjusting hole 4b entering the
図3(A)に示すように、複数個取りの基板において、複数の列が形成されている場合には、次の列について、図3(C)で説明したフローで、抵抗器の抵抗値の調整とともに、切り出しが行われる。なお、複数個取りの基板において、絶縁層6は、島状に形成したが、島状とせずに、連続させてもよい。絶縁層6を連続させた列状に形成した場合は、連続した列状の領域が抵抗体領域となる。電極も連続した列状に形成され、電極が形成された領域が抵抗体・電極重合領域となる。なお、電極を島状としてもよいが、この場合は、島状の電極を形成した領域が抵抗体・電極重合領域である。
As shown in FIG. 3A, in the case where a plurality of rows are formed on a plurality of substrates, the resistance value of the resistor is processed for the next row in the flow described with reference to FIG. The cutout is performed with the adjustment. Although the insulating
図4は、抵抗値調整孔をパンチによって打ち抜く場合の説明図である。図4(A)は、打ち抜き前の状態である。位置合わせをされた複数個取りの基板がガイド9とダイ10で挟まれる。複数個取りの基板の表裏の向きはどちらでもよいが、電極3側がパンチ側になるように置かれるのがよい。理由は後述する。図4(B)は、打ち抜き状態である。パンチ8の押し下げによって小孔が打ち抜かれる。図4(C)は、パンチを開放した状態である。打ち抜きによって図4(D)に示すように、抵抗値調整孔4が形成される。なお、抵抗値調整孔の打ち抜きは、金型次第で、複数個を同時に打ち抜くようにすることも可能であるが、金型が高価になる。
FIG. 4 is an explanatory diagram in the case of punching out the resistance value adjusting hole with a punch. FIG. 4A shows a state before punching. A plurality of aligned substrates are sandwiched between the
図5は、抵抗器を打ち抜くパンチの説明図である。図5(A)は、切り出し領域7の、図5(B)の下方側からみた1つの絶縁層6近傍の平面形状を示す。図5(B)は、打ち抜き前の状態であり、図5(A)のB−B線断面図である。位置合わせをされた複数個取りの基板がガイド12とダイ13で挟まれる。複数個取りの基板の表裏の向きは、どちらでもよいが、抵抗値調整孔を打ち抜く場合と、表裏を反対にするのがよい。抵抗値調整孔と抵抗器を、両方とも同じ方向から打ち抜くと、打ち抜かれた抵抗器の形状が撓む可能性がある。また、抵抗値調整孔を打ち抜く場合に対して、抵抗器を打ち抜く方向を電極3側から打ち抜くと、電極の縁にバリが生じることがあるので、電極の表面の平滑性が損なわれ、実装の際に基板への搭載性が低下する。したがって、図5(B)に示すように、絶縁層5側がパンチ側になるように置かれるのがよく、そのようにするために、抵抗値調整孔の打ち抜きは、図4(A)に示すように、電極3側がパンチ側になるように置いたのである。図5(C)は、打ち抜き状態である。パンチ11の押し下げによって抵抗器が打ち抜かれる。図5(D)は、打ち抜かれたあとの打ち抜き孔14の近傍の平面図であり、図5(E)は、打ち抜きによって切り出された抵抗器1の斜視図であり、打ち抜き位置の調整によって、抵抗値が調整されている。
FIG. 5 is an explanatory diagram of a punch for punching a resistor. FIG. 5A shows a planar shape in the vicinity of one insulating
図6は、抵抗値調整孔の形成工程と抵抗器の切り出し工程の他の実施例を説明するためのもので、図6(A)はパンチの説明図、図6(B),(C)は、図6(A)のパンチを用いた打ち抜く工程の説明図である。上述した実施例では、複数個取りの基板に対して、切り出し領域の少なくとも複数、ないしは、すべての切り出し領域について抵抗値調整孔を形成した後に、明けられた抵抗値調整孔に対して、打ち抜き位置の調整を行って抵抗器を打ち抜いた。これに対して、この実施例では、1つの抵抗器を打ち抜く際に、次の抵抗器の打ち抜きのための抵抗値調整孔を打ち抜くようにした。 FIG. 6 is a view for explaining another embodiment of the resistance value adjusting hole forming step and the resistor cutting out step. FIG. 6 (A) is an explanatory view of a punch, and FIGS. 6 (B) and (C). These are explanatory drawings of the punching process using the punch of FIG. 6 (A). In the embodiment described above, the punching position is formed with respect to the opened resistance value adjusting holes after forming the resistance value adjusting holes for at least a plurality of the cutting regions or all the cutting regions for the plurality of cut substrates. The resistor was punched out after adjusting. In contrast, in this embodiment, when one resistor is punched, the resistance value adjusting hole for punching the next resistor is punched.
図6(A)に示すパンチとガイドについては、ガイド15には、抵抗器打ち抜き用パンチ16と抵抗値調整孔打ち抜き用パンチ17のための孔が明けられており、この孔に抵抗器打ち抜き用パンチ16と抵抗値調整孔打ち抜き用パンチ17が挿入されている。打ち抜きのときには、抵抗器打ち抜き用パンチ16と抵抗値調整孔打ち抜き用パンチ17は同時に作動させる。この「同時」とは、完全な同時であることを意味するものではなく、時間的なズレがあってもよく、ガイド15と複数個取りの基板との位置決めがなされて、両者の位置関係が固定されている状態において、抵抗器打ち抜き用パンチ16と抵抗値調整孔打ち抜き用パンチ17の両方が作動されればよいものである。
With respect to the punch and guide shown in FIG. 6A, the
図6(B)は、1つの列に対する最初の打ち抜き工程である。この打ち抜きと同時に次の打ち抜きのための抵抗値調整孔4aも打ち抜く。打ち抜かれた抵抗器1aには、抵抗値調整孔が存在しないが、この抵抗値を測定して記憶し、製造しようとする抵抗値(所定の抵抗値)となるように次の打ち抜きのための打ち抜き位置を算出する。図6(C)は、算出された打ち抜き位置7b(破線で示す。)によって、抵抗器1bを打ち抜き、同時に、次の打ち抜きのための抵抗値調整孔4bを打ち抜く。1つの抵抗器の打ち抜きと同時に次の打ち抜きのための抵抗値調整孔が形成されるので、製造工程が簡略化される。その次の抵抗器の打ち抜き位置は、直前に打ち抜いた抵抗器1bの抵抗値の測定結果に基づいて算出される。以後も同様である。
FIG. 6B shows the first punching process for one row. Simultaneously with this punching, the
上述したこれらの実施例では、打ち抜こうとする抵抗器の直前に打ち抜いた抵抗器の抵抗値に基づいて打ち抜き位置が調整されている。しかしながら、すでに打ち抜かれた抵抗器の抵抗値を測定して打ち抜き位置のデータとともに記憶しておけば、記憶された抵抗値に基づいて打ち抜き位置を調整することによって抵抗値調整を行うことができるから、「すでに打ち抜かれた抵抗器」は、直前に打ち抜かれた抵抗器に限られるものではない。打ち抜こうとする抵抗器の打ち抜き位置の近傍において、すでに打ち抜かれた抵抗器であってもよい。固有抵抗値の分布や電極抵抗の変化が小さい複数個取りの基板であれば、10個程度離れた位置でもよく、この場合は、10個ごとに抵抗値を測定して記憶すればよく、生産効率が向上する。より高精度を望む場合は、「すでに打ち抜かれた抵抗器」については、打ち抜こうとする位置に隣接する位置において打ち抜かれた抵抗器とするのがよい。 In these embodiments described above, the punching position is adjusted based on the resistance value of the resistor punched immediately before the resistor to be punched. However, if the resistance value of the already punched resistor is measured and stored together with the punching position data, the resistance value can be adjusted by adjusting the punching position based on the stored resistance value. The “resistor already punched” is not limited to the resistor punched immediately before. A resistor that has already been punched in the vicinity of the punching position of the resistor to be punched may be used. If the substrate is a multi-piece substrate with a small distribution of specific resistance values and small changes in electrode resistance, it may be located at a distance of about 10 pieces. In this case, the resistance value may be measured and stored every 10 pieces. Efficiency is improved. When higher accuracy is desired, the “already punched resistor” is preferably a resistor punched at a position adjacent to the position to be punched.
図7は、抵抗板の固有抵抗値の分布を測定した結果の一例である。150mm幅のロールから、150mmの長さで切り取った抵抗板を、10mm×10mmに区画して、その中心部分を打ち抜いたチップの固有抵抗値を測定した。図では、全測定値の平均値に対する偏差の割合を算出し、その値を10mm×10mmの区画として図示した。図の横方向が圧延方向である。この測定結果からは、圧延方向と直交する方向の方が、圧延方向に比べて抵抗値のバラツキの範囲が小さいことが分かる。したがって、上記一方向(島状の絶縁層6の列状の方向)、すなわち、列状の抵抗体領域の方向は、抵抗板の圧延方向と直交する方向とするのが、固有抵抗値の変動が小さいことが分かる。 FIG. 7 is an example of the result of measuring the distribution of the specific resistance value of the resistance plate. A resistance plate cut to a length of 150 mm from a roll having a width of 150 mm was partitioned into 10 mm × 10 mm, and the specific resistance value of a chip punched from the central portion was measured. In the figure, the ratio of the deviation with respect to the average value of all the measured values is calculated, and the value is shown as a 10 mm × 10 mm section. The horizontal direction in the figure is the rolling direction. From this measurement result, it can be seen that the range of resistance variation is smaller in the direction orthogonal to the rolling direction than in the rolling direction. Therefore, the above-mentioned one direction (the row direction of the island-like insulating layers 6), that is, the direction of the row resistor region is the direction perpendicular to the rolling direction of the resistance plate. Is small.
本発明は、上述したように、複数個取りの基板から、個々の抵抗器をパンチによって打ち抜いて切り出す際に、その抵抗器の打ち抜きの前段階において、その抵抗器の抵抗値を調整するための抵抗値調整孔を形成するものである。前段階としては、1列の切り出し領域に対して、全部、あるいは、一部の複数の抵抗値調整孔を形成し、その後、順次に、個々の抵抗器を切り出す方法がある。この方法では、抵抗値調整孔の形成と抵抗器の切り出しが別個に行われる。また、図6で説明したように、1つの抵抗器のパンチによる切り出しの際に、同時に、次の抵抗器の切り出しのための抵抗値調整孔をパンチする方法を用いてもよい。したがって、本発明における複数個取りの基板は、金属板を用いた抵抗体に対して、抵抗体領域が一方向の列状となるように延在し、前記抵抗体領域の前記一方向と直交する方向の両側に抵抗体と電極が重合した抵抗体・電極重合領域が前記一方向と同じ方向に列状に延在された基板であれば足りるものである。 As described above, the present invention is a method for adjusting the resistance value of a resistor in a stage before punching of the resistor when punching out each resistor from a plurality of substrates by punching. A resistance value adjusting hole is formed. As a previous step, there is a method of forming all or a part of a plurality of resistance value adjustment holes in one row of cutout regions, and then cutting out individual resistors sequentially. In this method, the formation of the resistance adjustment hole and the cutting of the resistor are performed separately. In addition, as described with reference to FIG. 6, a method of punching a resistance adjustment hole for cutting out the next resistor may be used at the same time when cutting out one resistor by punching. Therefore, the multiple substrate according to the present invention extends so that the resistor regions are arranged in one direction, and is orthogonal to the one direction of the resistor regions. It is sufficient that the resistor / electrode overlapping region in which the resistor and the electrode are superimposed on both sides in the direction to be extended is arranged in a row in the same direction as the one direction.
したがって、本発明における複数個取りの基板は、図1〜図3で説明した複数個取りの基板に限られるものではない。図8,図9で説明した基板は、抵抗体領域が帯状の絶縁物によって形成され、その両側に導線層により抵抗体・電極重合領域が形成された複数個取りの基板である。また、図10〜図12で説明した基板では、クラッド接合され抵抗材と電極材とよりなる接合体に対して、電極材の一部が除去されて抵抗体領域が形成され、その両側の接合体部分が抵抗体・電極重合領域を形成した複数個取りの基板である。したがって、図8,図9で説明した複数個取りの基板や、図10〜図12で説明した複数個取りの基板にも本発明が適用できることは明らかである。 Therefore, the multiple substrate according to the present invention is not limited to the multiple substrate described with reference to FIGS. The substrate described in FIG. 8 and FIG. 9 is a multiple substrate in which a resistor region is formed of a strip-like insulator and a resistor / electrode overlapping region is formed on both sides by a conductor layer. Further, in the substrate described with reference to FIGS. 10 to 12, a resistor region is formed by removing a part of the electrode material from the clad bonded assembly made of the resistor material and the electrode material. A body part is a plurality of substrates in which a resistor / electrode polymerization region is formed. Therefore, it is obvious that the present invention can be applied to the multiple substrate described with reference to FIGS. 8 and 9 and the multiple substrate described with reference to FIGS.
また、上述した実施例では、抵抗体領域が複数列形成されている複数個取りの基板から個々の抵抗器を打ち抜く順序を列方向としたが、列方向と直交する方向に順次打ち抜くようにしてもよい。 In the embodiment described above, the order of punching the individual resistors from the plurality of substrates in which the resistor regions are formed in a plurality of rows is the row direction. However, the resistors are sequentially punched in the direction perpendicular to the row direction. Also good.
1…抵抗器、2…抵抗体、3…電極、3a…Cu層、3b…Ni層、3c…Sn層、4…抵抗値調整孔、5,6…絶縁層、7…切り出し領域、8…パンチ、9…ガイド、10…ダイ、11…パンチ、12…ガイド、13…ダイ、14…打ち抜き孔、15…ガイド、16…抵抗器打ち抜き用パンチ,17…抵抗値調整孔打ち抜き用パンチ。
DESCRIPTION OF
Claims (8)
前記複数個取りの基板は、抵抗体領域が一方向の列状となるように延在し、前記抵抗体領域の前記一方向と直交する方向の両側に抵抗体と電極が重合した抵抗体・電極重合領域が前記一方向と同じ方向に列状に延在された基板であり、
前記抵抗体領域に、抵抗値調整孔として小孔を形成する抵抗値調整孔形成工程と、
前記抵抗体領域と、その両側に前記抵抗体・電極重合領域とが前記一方向と直交する方向に並ぶように1つの抵抗器を打ち抜く打ち抜き工程を有し、
前記打ち抜き工程における打ち抜き位置の調整が、当該抵抗器の打ち抜きの前に打ち抜かれた抵抗器の抵抗値の測定によって得られた抵抗値に基づいて、打ち抜き領域に入り込む抵抗値調整孔の入り込みの位置を調整することによって行われることを特徴とする抵抗器の抵抗値調整方法。 A resistance value adjusting method for adjusting a resistance value when punching out individual resistors from a plurality of substrates using a metal plate as a resistor,
The plurality of substrates are formed such that the resistor regions extend in a row in one direction, and resistors and electrodes are superposed on both sides of the resistor region in a direction perpendicular to the one direction. The electrode overlapping region is a substrate extended in a row in the same direction as the one direction,
A resistance value adjusting hole forming step for forming a small hole as a resistance value adjusting hole in the resistor region;
A punching step of punching out one resistor so that the resistor region and the resistor / electrode overlap region on both sides thereof are aligned in a direction perpendicular to the one direction;
The punching position adjustment in the punching step is based on the resistance value obtained by measuring the resistance value of the resistor punched before the punching of the resistor, and the entry position of the resistance adjustment hole that enters the punching region A method for adjusting the resistance value of a resistor, wherein the resistance value is adjusted by adjusting the resistance.
該抵抗値調整孔形成工程の後に、前記打ち抜き工程が行われることを特徴とする請求項1に記載の抵抗器の抵抗値調整方法。 The resistance value adjusting hole forming step is a resistance value adjusting hole forming step of forming a plurality at a predetermined interval in the resistor region of the plurality of substrates.
The resistance value adjusting method for a resistor according to claim 1, wherein the punching step is performed after the resistance value adjusting hole forming step.
前記基板に対する表裏の打ち抜き方向が、該抵抗値調整孔形成工程における打ち抜きと、前記打ち抜き工程とにおける打ち抜きとによって異なる方向であることを特徴とする請求項2に記載の抵抗器の抵抗値調整方法。 The resistance value adjusting hole forming step is a resistance value adjusting hole forming step performed by punching,
The resistance value adjusting method for a resistor according to claim 2, wherein the front and back punching directions with respect to the substrate are different depending on the punching in the resistance value adjusting hole forming step and the punching in the punching step. .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266823A JP5544839B2 (en) | 2009-11-24 | 2009-11-24 | Resistance value adjustment method for resistors |
CN201010557512.XA CN102074326B (en) | 2009-11-24 | 2010-11-24 | Resistance value regulating method of resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266823A JP5544839B2 (en) | 2009-11-24 | 2009-11-24 | Resistance value adjustment method for resistors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114038A JP2011114038A (en) | 2011-06-09 |
JP5544839B2 true JP5544839B2 (en) | 2014-07-09 |
Family
ID=44032834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266823A Expired - Fee Related JP5544839B2 (en) | 2009-11-24 | 2009-11-24 | Resistance value adjustment method for resistors |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5544839B2 (en) |
CN (1) | CN102074326B (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165254A (en) * | 2011-12-16 | 2013-06-19 | 深圳市业展电子有限公司 | Manufacturing method of precision alloy sampling resistor |
JP6294073B2 (en) * | 2013-12-27 | 2018-03-14 | Koa株式会社 | Resistor manufacturing method |
JP6258116B2 (en) | 2014-04-25 | 2018-01-10 | Koa株式会社 | Resistor manufacturing method |
JP6695122B2 (en) | 2015-10-15 | 2020-05-20 | サンコール株式会社 | Manufacturing method of shunt resistor |
CN109494037A (en) * | 2018-11-19 | 2019-03-19 | 深圳市业展电子有限公司 | A kind of efficient resistance trimming technique of high-precision low resistance alloy Chip-R |
CN110120289A (en) * | 2019-06-04 | 2019-08-13 | 蚌埠市沃特翰电子科技有限公司 | The resistive element of current divider, the copper sleeve of current divider and current divider |
CN110676008A (en) * | 2019-09-10 | 2020-01-10 | 苏州鸣动智能设备有限公司 | Repair and hinder and cut all-in-one |
CN114694905B (en) * | 2022-03-10 | 2024-09-27 | 福建毫米电子有限公司 | Resistance value control method and device for high-power sheet thick film fixed resistor |
JP2023156132A (en) * | 2022-04-12 | 2023-10-24 | Koa株式会社 | Shunt resistor and shunt resistance device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216013A (en) * | 1999-01-26 | 2000-08-04 | Murata Mfg Co Ltd | Resistor for high pressure and resistance value adjusting method thereof |
JP3508600B2 (en) * | 1999-02-12 | 2004-03-22 | 松下電器産業株式会社 | Manufacturing method of resistor |
JP4047760B2 (en) * | 2003-04-28 | 2008-02-13 | ローム株式会社 | Chip resistor and manufacturing method thereof |
JP4542967B2 (en) * | 2005-08-12 | 2010-09-15 | ローム株式会社 | Manufacturing method of chip resistor |
JP5122917B2 (en) * | 2007-11-01 | 2013-01-16 | 釜屋電機株式会社 | Metal plate low resistance chip resistor and manufacturing method thereof |
-
2009
- 2009-11-24 JP JP2009266823A patent/JP5544839B2/en not_active Expired - Fee Related
-
2010
- 2010-11-24 CN CN201010557512.XA patent/CN102074326B/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011114038A (en) | 2011-06-09 |
CN102074326A (en) | 2011-05-25 |
CN102074326B (en) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5544839B2 (en) | Resistance value adjustment method for resistors | |
KR100857961B1 (en) | Chip resistor and manufacturing method thereof | |
US8044765B2 (en) | Chip resistor and method of making the same | |
US7378937B2 (en) | Chip resistor and method of making the same | |
US7755468B2 (en) | Chip resistor and manufacturing method therefor | |
US10932367B2 (en) | Chip resistor, method of producing chip resistor and chip resistor packaging structure | |
KR100730850B1 (en) | Chip resistor and method for manufacturing same | |
JP4460564B2 (en) | Chip resistor | |
JP5812248B2 (en) | Resistor manufacturing method | |
JP2013157596A (en) | Chip resistor, and method for manufacturing chip resistor | |
WO2004040592A1 (en) | Chip resistor, process for producing the same, and frame for use therein | |
JP3930390B2 (en) | Manufacturing method of chip resistor | |
JP2020074456A (en) | Resistor | |
JP5037288B2 (en) | Chip resistor and manufacturing method thereof | |
JP3848245B2 (en) | Chip resistor | |
JP5242614B2 (en) | Chip resistor and manufacturing method thereof | |
JP6694038B2 (en) | Method for manufacturing shunt resistance element | |
JP2004153160A (en) | Chip resistor and method for manufacturing the same | |
JP5490861B2 (en) | Chip resistor and manufacturing method thereof | |
JP2006228980A (en) | Chip resistor made of metal plate and its production process | |
JP2006019669A (en) | Resistor of low resistance using cladding material, and manufacturing method | |
JP5845392B2 (en) | Chip resistor and manufacturing method thereof | |
CN117716452A (en) | Chip resistor for built-in substrate, resistor built-in module, method for manufacturing the same, and trimming method | |
JP2006157064A (en) | Chip resistor and method of manufacturing the same | |
JP2009016472A (en) | Method of manufacturing chip type resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5544839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |