JP5544525B2 - 遊技機 - Google Patents

Description

本発明は、弾球遊技機（パチンコ機）などの遊技機に関し、特に遊技機を不正に初期設定する行為を防止する技術に関する。

遊技機設置営業店（ホール）などに設置されている弾球遊技機（いわゆるパチンコ機）は、遊技球（遊技媒体とも呼ぶ）を用いて遊技を行うものである。借り受けた遊技球を弾球遊技機の遊技盤に設けられている盤面へ打ち出し、当該遊技球が予め定められた入賞口に入るごとに所定数の遊技球を払い出すようになっている。払い出される遊技球は賞球と呼ばれる。

弾球遊技機の盤面に設けられている入賞口には次のようなものがある。
（１）普通入賞装置
（２）スタートチャッカー（始動入賞装置）
（３）アタッカー（大入賞装置）
（４）スルーチャッカー（入賞チャッカー）

スタートチャッカー（始動入賞装置）は特定入賞装置とも呼ばれる。遊球球がスタートチャッカー（始動入賞装置）に受け入れられて入賞状態になったとき、賞球を払い出すとともに電子的な抽選を行い、当選の場合に通常状態から遊技者にとって有利な遊技状態となるよう、アタッカー（大入賞装置）を開放状態にするものである。
アタッカー（大入賞装置）は特別入賞装置とも呼ばれる。

スルーチャッカー（入賞チャッカー）は直接賞球を払い出すものではないが、本明細書において入賞口に含める。遊技球がスルーチャッカー（入賞チャッカー）を通過したことが検知されたとき、電子的な抽選を行い、当選したときは遊技者にとって有利な遊技状態となるよう、スタートチャッカー（始動入賞装置）を所定時間開放し、遊技球がスタートチャッカー（始動入賞装置）に入りやすくする。スルーチャッカー（入賞チャッカー）に受け入れられた遊技球はそのまま盤面を移動し、他の入賞口又は排出口（アウト口）に受け入れられる。

近年、パチンコ機においては、遊技盤の中央に設けられる可変表示装置（センター役物）の表示画面によって遊技者に特別な利益を発生させるものが知られている。例えば、可変表示装置（センター役物）に表示される図柄が変動し停止した時の図柄の組合せによって「当り」と称される動作が開始し、遊技盤面の下方に設けられる大入賞装置が連続して開放され、その間に多数の入賞が得られることから遊技者に大量の賞球が払出されるものがある。このようなパチンコ機は、当り判定用の乱数発生手段を具備し、始動入賞装置に遊技球が入賞したときに、乱数発生手段の乱数を抽出するとともに可変表示装置（センター役物）の図柄変動を開始させ、当該抽出した乱数の値が予め定めた条件に合致するときに可変表示装置（センター役物）の表示変動を当り図柄で停止させ、当り動作を開始する。乱数発生手段として、カウンタやレジスタ等のハードウエアで構成されるもの又はソフトウエアで実行されるカウンタで実現されるものがある。

図８（ａ）を参照して、従来の遊技機の内部構造について説明を加える。
４０は、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部（「メイン基板」とも呼ばれる）である。
４０ｂは、前記制御部４０にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御部（「サブ基板」とも呼ばれる）である。
４２は、賞球の払い出し制御を行う払出制御部である。

ＰＳは、制御部４０、副制御部４０ｂ、払出制御部４２及びその他のユニットに＋５Ｖなどの直流電圧を供給する電源部である。電源部ＰＳは、前記直流電源を発生する図示しない電源装置とともに、メモリクリアスイッチＭＣＬＲ、リセット信号を発生するリセット回路Ｃ１及び電源電圧の低下を検出する電断監視回路Ｃ２を含んでいる。

電源部ＰＳからは複数のワイヤハーネス（配線）が出ており、それらは制御部４０、副制御部４０ｂ、払出制御部４２及びその他のユニットに接続されている。当該ワイヤハーネスを通じて、電源・メモリクリア信号（ＲＡＭクリア信号）・リセット信号・電断信号などが送られている。

図８において、制御部４０と副制御部４０ｂが遊技盤（交換部材）として点線内に描かれているが、これは、物理的な配置の点で制御部４０と副制御部４０ｂがひとつのユニットとしてまとめられ、電源部ＰＳと払出制御部４２と切り離すことができることを意味する。他方、電源部ＰＳと払出制御部４２はいずれも遊技機の背面下部に位置し、両者は比較的近接して配置されている。

特開２００７−２４４７９９号公報 特開２００４−８９７０１号公報 特開２００３−２３０７２７号公報

前述の乱数発生手段は、具体的には、一定周期で動作するカウンタである。すなわち、生成される乱数は、初期値（００００）から最大値（例えばＦＦＦＦ）までの値を一定の周期で繰り返すものである。ところで、遊技機は、電源断時にメモリに電力を供給するバックアップ電源を内蔵しており、電源断によってメモリの内容が消えることがなく、乱数も電源断直前の値を保持している。電源投入時にメモリを初期状態にするためには（言い換えれば、メモリクリアするためには）、メモリクリアスイッチＭＣＬＲをオンにしつつ、遊技機の電源をオンにしなければならない。メモリクリアスイッチＭＣＬＲがオンであると、電源部ＰＳからメモリクリア信号が出力される。メモリクリアは、電源投入ごとに毎回行われるわけでない。

電源がオンになると、制御部４０ａのＣＰＵはそのときのメモリクリアスイッチＭＣＬＲの状態を調べる。それがオンつまりメモリクリア信号が有効であると、ＣＰＵは起動処理を行った後に、メモリの全領域をクリア（初期状態）する。しかる後に、通常処理を行うための所定の処理を実行して通常処理に移行させて遊技の受け付けが可能になる。通常処理において、乱数が発生される。具体的には、メモリの所定の領域（番地）のデータを乱数値（例えば、０〜６５５３５の範囲の数値）と定義しておき、当該データを所定の間隔で＋１するというカウント動作（例えば、０から６５５３５とするまでカウントアップする動作）を繰り返す。

以上の説明からわかるように、遊技機の乱数は、初期化などの特定の処理が行われない限り、一定周期で規則的にカウント動作が繰り返される更新値である。そして、メモリクリアスイッチＭＣＬＲをオンにして電源をオンにした場合は、その初期値は毎回同じである。従って、電源オンから通常処理を開始するまでの時間と乱数の更新に係る繰り返し周期を知れば、任意の時点で更新される乱数値を予測することができ、所望の乱数値を取得して意図的に大当りを獲得することも可能である。

そのため、図８（ｂ）に示すようにワイヤハーネスの途中に不正な基板Ｘを設け、当該基板Ｘからメモリクリア信号やリセット信号を不正に出力させメモリをクリアさせることで、乱数値を予測するという不正行為が存在する。

実際の乱数発生周期は非常に短いので、人間技で所望の更新された乱数値を取得するように打球タイミングを調整することは難しい。しかし、打球タイミングを知らせるために一定のテンポを直接的に体に感知させる体感器という装置を使い、所望の更新された乱数値を取得するという不正行為が行われている。予め起動処理時間と乱数発生周期を記憶させた体感器を身体に装着して遊技を行い、電源オンの時点で体感器の動作を開始させることで、当りを発生させる確率が高くなる打球タイミングを知らせているようである。このような体感器の使用は許されるものではないが、その摘発は困難である。そのため、体感器の対策として、遊技機の発生する乱数を予測困難にすることが求められている。

本発明は、上記課題を解決するためになされたもので、不正なメモリクリアの実行を防止することができる遊技機を提供することを目的とする。

この発明に係る遊技機は、処理部及びメモリを含み遊技に係る予め定められた第１制御処理を実行する第１制御部と、処理部を含み遊技に係る予め定められた第２制御処理を実行する第２制御部と、少なくとも前記第１制御部及び前記第２制御部に電源を供給する電源部と、前記第１制御部の前記メモリの内容を初期化するためのメモリクリアスイッチとを備え、
前記電源部は、前記メモリクリアスイッチが操作されたときに予め定められた第１メモリクリア信号を生成するとともに、前記第１メモリクリア信号を前記第２制御部へ送るものであり、
前記第２制御部は、さらに、前記電源部からの電源電圧を監視する第２回路とを含み、
前記第２制御部は、
前記第１メモリクリア信号を監視し、
前記第１メモリクリア信号の受信タイミングが電源立ち上げ時である場合は、予め定められた第２メモリクリア信号を前記第１制御部へ送信し、
前記第１メモリクリア信号の受信タイミングが電源立ち上げ時でない場合は、前記第２メモリクリア信号を前記第１制御部へ送信せず、
前記第１制御部は、
前記第２メモリクリア信号を監視し、
前記第２メモリクリア信号を受信した場合に、予め定められたメモリクリア処理を実行可能とするものである。

前記電源部と前記第２制御部を接続し、前記電源部からの電源及び前記第１メモリクリア信号を前記第２制御部へ流す第１ワイヤハーネスと、
前記第２制御部と前記第１制御部を接続し、前記第２制御部を経由する前記電源及び前記第２メモリクリア信号を前記第１制御部へ流す第２ワイヤハーネスとを備え、
前記電源部と前記第１制御部の間を接続するワイヤハーネスを不要としてもよい。

前記第１制御部は、さらに、前記電源部からの前記電源電圧を監視する第１回路とを含み、
前記第２メモリクリア信号の受信タイミングが電源立ち上げ時である場合は、前記メモリクリア処理を実行し、
前記第２メモリクリア信号の受信タイミングが電源立ち上げ時でない場合は、前記メモリクリア処理を実行しないようにしてもよい。

前記第１制御部の前記第１回路及び前記第２制御部の前記第２回路は、前記電源電圧に基づき予め定められたリセット信号を発生する回路を含むようにしてもよい。

前記メモリクリアエラー信号は、前記メモリクリア信号のビットを反転したものであってもよい。

この発明によれば、電源部に設けられたメモリクリアスイッチによるメモリクリア信号を、第２制御部を経由して第１制御部に与えるとともに、前記第２制御部において電源立ち上げ時以外ではメモリクリア信号を送信しないことで、不正なメモリクリアの実行を防止することができる。

遊技機の表面構造を示す斜視図である。 遊技機の裏面構造を示す斜視図である。 遊技者から見た盤面の様子を示す図（正面図）である。 遊技機の機能ブロック図である。 発明の実施の形態に係る電源系統を示すブロック図である。 発明の実施の形態に係る払出制御部のメモリクリア信号処理のフローチャートである。 発明の実施の形態に係る制御部の受信処理のフローチャートである。 従来の遊技機の電源系統を示すブロック図である。

弾球遊技機の構造概略について図１及び図２を参照して説明を加える。
まず、図１を参照して本発明の実施の形態に係る遊技機の外部的構造につき説明する。
外枠５０は、遊技機設置営業店に設けられた設置場所（島設備など）へと固定させるための縦長方形状からなる木製の枠部材である。
本体部材５１は、外枠５０の内部に備えられ、ヒンジ部５１ａを介して外枠に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。この本体部材５１は、枠状に形成されその内側に空間部を有している。
開口枠扉５２は、遊技機の前面側となる前記本体部材５１の前面に、ロック機能付きで且つ開閉自在となるように装着され、枠状に構成されることでその内側を開口部とした扉部材である。
なお、開口枠扉５２の開口部にガラス製又は樹脂製からなる透明板部材が設けられ、開口部近傍に電飾５２ａ、スピーカ５２ｂ、などが取り付けられている。
後述する遊技盤（図１では示していない）は、本体部材５１の空間部に臨むように、本体部材５１に所定の固定部材を用いて着脱自在に装着されている。遊技盤の本体部材５１への装着後は、その遊技領域を前記開口部より観察することができる。

球受皿付き扉５３は、遊技機前面において本体部材５１の下部に、ロック機能付きで且つ開閉自在となるように装着され、遊技球を貯留する球受皿を少なくとも備えた扉部材である。なお、本実施形態における球受皿付き扉には、以下の部材が取り付けられている。
（1）複数の遊技球が貯留可能で且つ発射駆動装置４８へと遊技球を案内させる通路が設けられた球受皿。
（2）該貯留され発射駆動装置４８へと案内された遊技球を前記遊技盤１０の盤面１１に設けられた遊技領域へと打出す操作を行う回動式操作ハンドル４８ｂ。
（3）ブリペイドカード読込み処理関係及び借り受ける遊技球の貸出し処理関係の指示をするボタンを備えた球貸し関係の操作部。
（4）球受皿に貯留させた遊技球を遊技球収集容器（俗称、ドル箱）へと排出解除するための球受皿用の貯留球排出操作ボタン。

次に、図２を参照して本発明の実施の形態に係る遊技機の内部的構成を説明する。
４０は、前述したように、本体部材５１若しくは遊技盤１１又はこれらに備え付けられる支持部材などを介して設けられ、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部である。
４０ｂは、前記本体部材５１若しくは遊技盤１１又はこれらに備え付けられる支持部材などを介して設けられ、前記制御部４０にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御部である。
４２は、賞球の払い出し制御を行う払出制御部である。
４３は、遊技球を払い出す遊技球払出装置である。
４４は、図示しないランプや電飾５２ａを制御する電飾制御部である。
４６は、スピーカ５２ｂを制御駆動して音響を発生させる音響制御部である。
４９は発射駆動装置４８を制御する制御装置であって、回動式操作ハンドル４８ｂを介して遊技球を盤面に設けられた遊技領域へと打出し制御を行うための発射制御装置である。

図３は遊技機の遊技盤の正面図である。
図３において、１１は遊技盤１０の盤面である。盤面１１は、誘導レール１２と、誘導レール１２で区画された略円形の遊技領域を落下した遊技球を外部へ導く排出口（アウト口）１３と、遊技領域を移動する遊技球の方向を変化せしめる釘１４や風車１４ａなどの障害物を複数個備える矩形の盤面である。

前述した盤面１１の遊技領域は、誘導レール１２（遊技球を滑走させる滑走部と遊技球を規制する規制部を含む）により略円形状となるように区画形成され、打出された遊技球の移動範囲を規制する領域である。前記滑走部に規制部が続くように設けられている。前記滑走部は全体として螺旋をなして盤面１１に配設されている。

前記排出口（アウト口）１３は、遊技領域に投入された遊技球が集束する位置に設けられた回収開口部である。

障害物１４としての遊技釘は、遊技球と接触させることにより移動方向を不規則にし、又は移動方向を規制するために、盤面１１の適宜な位置に打込まれる複数の棒状部材である。

３０ａは、遊技領域の中央やや上側に設けられ、演出用表示ランプやＬＣＤ（液晶表示装置）などの可変表示部をひとつ又は複数有する可変表示装置（センター役物）である。
３０ｂは、スルーチャッカー（入賞チャッカー）である。
３０ｃは、普通入賞口を有する普通入賞装置である。
３０ｄは、始動入賞口を有するスタートチャッカー（始動入賞装置）である。
３０ｅは、大入賞口を有するアタッカーである。
以下の説明で、３０ｂ乃至３０ｄをまとめて入賞口３０などと記すことがある。
なお、図示されていないが、上記３０ｂ、３０ｃ、３０ｄの内部には球通過検出器２０ｂ、２０ｃ、２０ｄが設けられている（同図の括弧内の符号はそのことを意味する）。

スタートチャッカー３０ｄの始動入賞装置は特定入賞装置と、アタッカー３０ｅの大入賞装置は特別入賞装置とも呼ばれる。
スタートチャッカー（始動入賞装置）３０ｄは、入賞口の開口範囲の拡縮を行わせる可動片をその両側に備え、遊技球を入賞させることにより可変表示を行わせると共に賞球を遊技者に獲得させる入賞装置である。
アタッカー（大入賞装置）３０ｅは、入賞口を露出させる開口状態と入賞口を閉鎖する閉口状態となる可動扉が駆動制御されるものであり、遊技球を入賞させることにより他の入賞装置と比較してより多くの賞球を獲得させる入賞装置である。

図４は本発明の実施の形態に係る遊技機の機能ブロック図である。
４０は、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部である。制御部４０は遊技領域を移動（流下）して入賞口３０ｂ〜３０ｄを通過した遊技球をそれぞれ検出する球通過検出器２０ｂ〜２０ｄの信号を入力とし、入賞口３０ｂ〜３０ｄの遊技球通過に応じた抽選・判定を行う入賞判定部４０ａを含む。

入賞判定部４０ａは、抽選用の乱数を発生する乱数発生部４０ａ−１を含む。乱数発生部４０ａ−１は、各種抽選用に複数の乱数を発生している。それらの発生方法は、具体的には、メモリの所定の領域（番地）のデータを乱数値と定義しておき、当該データを所定の時間間隔で＋１するというカウント動作である。乱数値が増加して最大値ＭＡＸに達すると最小値ＭＩＮ（例えば００００）に戻る。そして、再び同じことが繰り返される。この処理を乱数の更新処理とも呼ぶ。なお、メモリクリアスイッチＭＣＬＲをオンにした状態で電源をオンにしたときはメモリクリアされるので、その際は、乱数発生部４０ａ−１の乱数値は初期値（例えば００００）に戻る。

４１は可変表示装置（センター役物）３０ａの演出用表示ランプを点灯させたり、ＬＣＤ（液晶表示装置）に演出に係る画像を表示させる表示制御部である。表示制御部４１は、制御部４０に設けられた入賞判定部４０ａにおける所定条件の成立（例えば、始動入賞装置３０ｄヘの遊技球の入賞等）に基づく電子的な当否抽選の結果に応じて、その識別表示情報（可変表示装置（センター役物）３０ａのＬＣＤに演出表示される）を可変表示させた後に停止表示を行う表示制御装置でもある。さらに、表示制御部４１は、入賞判定部４０ａにおける所定条件の成立（例えば、予め定められた通過口ヘの遊技球の通過）に基づく電子的な当否抽選の結果に応じて、識別点灯情報（可変表示装置（センター役物）３０ａの演出用表示ランプに点灯表示される）を可変表示させた後に停止表示を行う表示制御装置である。

可変表示装置（センター役物）３０ａのＬＣＤは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。スタートチャッカー（始動入賞装置）３０ｄを遊技球が通過したことが検出されると、表示される図柄が所定時間だけ変動し、遊技球のスタートチャッカー（始動入賞装置）３０ｄの通過時点において抽選された抽選用乱数値により決定される停止図柄をＬＣＤに表示して停止するようになっている。アタッカー３０ｅは、前方に開放可能な開閉板を備える。ＬＣＤの変動停止後の図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、アタッカー３０ｅの開閉板が予め定めた回数だけ開放されるようになっている。アタッカー３０ｅの開閉板が開放された後、所定時間が経過し、又は所定数の遊技球が入賞すると開閉板が閉じる。

４２は、入賞判定部４０ａの信号を受けて入賞口３０ｂ〜３０ｄの遊技球通過に応じた及び／又はこれによる抽選・判定の結果に応じた遊技球払出装置４３を制御する払出制御部である。
４３は、遊技利益として入賞口３０ｂ〜３０ｄの遊技球通過に応じた及び／又はこれによる抽選・判定の結果に応じた所定数の遊技球を払出す駆動源を備えた遊技球払出装置である。

４０ｂは、制御部４０にて生成した処理情報を得ることにより、光の点滅・音響の発生などの演出を含む所定の出力態様処理をさせる制御を行う副制御部である。

４４は、遊技盤１０あるいは遊技機筐体に設けられたランプ・電飾５２ａなどを点灯制御するためのランプ制御部である。
４６は、遊技盤１０あるいは遊技機筐体に設けられたスピーカ５２ｂを通じて効果音・音声を発生させる音響制御部である。

ＰＳは、制御部４０、副制御部４０ｂその他のユニットに＋１２Ｖなどの直流電圧を供給する電源部である。電源部ＰＳは、電源をオンオフする電源スイッチＰＷとともに、メモリクリアスイッチＭＣＬＲを備えている。電源スイッチＰＷをオンする際に、メモリクリアスイッチＭＣＬＲを操作することで、メモリをクリアして遊技機を初期状態から起動することができる。

３０は、制御部４０からの信号を中継して図示しないホールコンピュータへ送る集中端子板である。

遊技領域に設けられた入賞装置３０ｂ〜３０ｄには、それぞれ内部に球通過検出器（例えばスイッチ）２０ｂ〜２０ｄが設けられ、遊技球の通過を検出できるようになっている。いずれかの入賞装置３０ｂ〜３０ｄの位置を通過すると、これを球通過検出器２０ｂ〜２０ｄが検出し、これを受けて入賞判定部４０ａが所定の抽選・判定処理を行う。例えば、球通過検出器２０ｂがスルーチャッカー（入賞チャッカー）３０ｂを通過した遊技球を検知したとき、所定の抽選を行い、当選したときはスタートチャッカー（始動入賞装置）３０ｄを所定時間開放する。すなわち、スタートチャッカー（始動入賞装置）３０ｄの左右両側に互いに対向して設けられた一対の可動片を、それぞれ外側へ開放させる。併せて当選の旨を可変表示装置（センター役物）３０ａに表示する。そして、遊技球がスタートチャッカー（始動入賞装置）３０ｄを通過したことを検知したとき、所定の抽選を行い、当選したときはアタッカー３０ｅの大入賞装置を開放する。

図５は、制御部４０、副制御部４０ｂ及び払出制御部４２の電源供給系統に係るブロック図である。

電源部ＰＳと払出制御部４２はワイヤハーネスＨ１で接続され、払出制御部４２と制御部４０はワイヤハーネスＨ２で接続され、制御部４０と副制御部４０ｂはワイヤハーネスＨ３で接続されている。電源部ＰＳと制御部４０及び副制御部４０ｂの間を接続するワイヤハーネスは存在しない。したがって、制御部４０は、払出制御部４２を経由して電源部ＰＳから電源を受けている。

制御部４０と払出制御部４２は、それぞれ、電圧変換回路４０１，４２１、リセット回路４０Ｃ１、４２Ｃ１及び電断監視回路４０Ｃ２、４２Ｃ２を備えている。

電圧変換回路４０１，４２１は、電源部ＰＳが出力する所定電圧（１２Ｖ）を自身で必要とする電圧（５Ｖ）に変換する回路である。この回路には公知の回路、例えば三端子レギュレータＩＣが使用される。

リセット回路４０Ｃ１、４２Ｃ１は、電圧変換回路４０１，４２１が出力する電源電圧（二次側電圧）を監視して電源が投入されたとき、言い換えれば電圧が０Ｖから所定値（５Ｖ以下の閾値）に立ち上がったとき、所定のリセット信号を出力する回路である。この回路には公知の回路、例えばリセットＩＣが使用される。

電断監視回路４０Ｃ２、４２Ｃ２は、電源部ＰＳが出力する電源電圧（一次側電圧）を監視して電源が断になったとき、言い換えれば電圧が所定値（５Ｖ以下の閾値）よりも下がったとき、所定の電断信号を出力する回路である。この回路には公知の回路、例えば電圧検知ＩＣが使用される。電断信号を受けて、ＣＰＵ（処理部）は所定の電断処理を実行する。電圧変換回路４０１，４２１はコンデンサを含むので、一次側電圧が低下しても二次側電圧は所定時間維持される。その間にＣＰＵは電断処理を実行できる。

制御部４０、払出制御部４２は、ＣＰＵとＲＡＭ（メモリ）を含む。副制御部４０ｂも同様であるが、図５ではその表示を省略している。ＲＡＭについては、一次電池・二次電池・大容量キャパシタなどにより電源バックアップ（図示せず）がなされており、遊技機の電源をオフにしてもその内容が失われることはない。バックアップ電源は電源部ＰＳに設けられるが、制御部４０、払出制御部４２それぞれに設けるようにしてもよい。

制御部４０のＣＰＵと払出制御部４２のＣＰＵは、ワイヤハーネスＨ２を通じて相互にシリアル信号の送受信を行うことができる。例えば、制御部４０から払出制御部４２へは払出し命令が送信され、払出制御部４２から制御部４０へはメモリクリア信号が送信される（この点は後述）。

電圧変換回路４０１，４２１は、ハーネスを受ける図示しないコネクタの端子及び内部の配線を含めて、電源を受ける受電部ということができる。払出制御部４２は、さらに、当該受電部で受けた電源を、制御部４０にも送るための送電部を備える。図５の例では、電源部ＰＳからの一次電源（１２Ｖ）を転送しているだけなので、ワイヤハーネスＨ１を受けるコネクタの端子をワイヤハーネスＨ２を受ける端子に接続する配線が、送電部に相当する。図５では、当該送電部を符号４２２で示している。なお、払出制御部４２に電圧変換回路４０１を設けて、ワイヤハーネスＨ２を通して二次電源（５Ｖ）を制御部４０に供給するようにしてもよい。この場合は、電圧変換回路４０１とコネクタの端子及び内部の配線が、送電部に相当する。

電源部ＰＳは、前述のように、メモリクリアスイッチＭＣＬＲを備える。その出力は払出制御部４２のＣＰＵに入り、所定の処理を受けて、制御基板４０へメモリクリア信号として送信される（この点は後述）。

次に、電断信号による電断処理について説明する。
電断処理は、遊技機の電源がオフになり動作を停止する前に、言い換えれば電源オフ操作から実際に電源電圧が低下するまでの間に、その直前の遊技の情報など遊技を再開するために必要なデータをメモリ（ＲＡＭ）に記憶する処理である。例えば、ＲＡＭのチェックサム検出対象領域を全て加算して、その所定アドレスに保存する。この処理は、公知であるので詳しい説明は省略する。

次に、リセット信号によるリセット処理（初期化処理）について説明する。
リセット処理には、電源投入時に実行する内部チェックなどの共通の処理と、メモリクリアスイッチＭＣＬＲが押された状態で行う初期起動又はそうでない復電起動とを含む。

初期起動では、ＲＡＭの内容を全てクリアし、初期起動時のデータを設定するといった処理が行われる。乱数のデータもクリアされるので、乱数を予測しやすくなり当選を得やすくなる。不正行為者が狙うのはこの初期起動である。

復電起動では、ＲＡＭに記憶されたデータに基づき処理を再開する。乱数のデータはクリアされず、その初期値は電源投入ごとにばらばらであるので乱数の予測は難しい。

図６及び図７のフローチャートを参照して、払出制御部４２と制御部４０の動作について説明する。払出制御部４２と制御部４０は、図６及び図７に示す処理以外にもさまざまな処理を実行しているが、それらはいずれも公知の処理であり、しかも本発明の実施の形態に係る処理とは直接関係しないので、それらの説明は省略する。

図６は、払出制御部４２のメモリクリア信号の処理フローチャートである。この処理は、電源部ＰＳから受けたメモリクリア信号を制御部４０へ中継するためのものである。メモリクリア信号とは、前述のように、電源部ＰＳのメモリクリアスイッチＭＣＬＲが押下されたときに発生する信号であり、上記初期起動を実行するための信号である。

Ｓ１０：払出制御部４２のＣＰＵは、メモリクリア信号を監視している。

Ｓ１１：メモリクリア信号を受信したら（ＹＥＳ）、Ｓ１２以降の処理を実行する。

Ｓ１２：メモリクリア信号の受信タイミングが、電源立ち上げ時であるかどうか判断する。具体的には、ＣＰＵは、メモリクリア信号の受信と同時に、リセット回路４０Ｃ１のリセット信号を受けているとき、Ｓ１２でＹＥＳと判定する。メモリクリア信号は電源立ち上げ時のみ発生する、言い換えれば二次電圧が０Ｖから上昇し予め定められた閾値（５Ｖ以下の閾値）を超えた時点で所定のパルス信号が発生するようになっている。メモリクリア信号が電源立ち上げ以外のタイミングで発生することは通常はありえず、不正行為の可能性がある。したがって、Ｓ１２でＮＯの場合は、制御部４０に前記初期起動を行わせないようにする。

Ｓ１３：Ｓ１２でＹＥＳであれば、払出制御部４２のメモリクリア処理を実行するとともに、Ｓ１４：メモリクリア信号を生成して制御基板４０へ送信する。送信はシリアル伝送である。メモリクリア処理とは、上述した初期起動を実行する処理である。

Ｓ１５：Ｓ１２でＮＯであれば、メモリクリア信号を無効化する。言い換えれば、メモリクリア信号の制御部４０への伝播を阻止する。これにより、制御部４０が初期起動を行うことがなくなる。無効化とは、特定の信号を消去することだけでなく、当該信号についての処理（例えば当該信号を出力すること）を行わないということも含む。

Ｓ１６：Ｓ１５とともに、電源立ち上げ時以外にメモリクリア信号を受信した旨の信号（メモリクリアエラー信号）を作成して制御部４０へ送信するようにしてもよい。

図７は、制御部４０の受信処理フローチャートである。これは、払出制御部４２から信号を受けたときに、制御部４０が実行する処理である。払出制御部４２からの信号にはさまざまなものがあるが、ここではメモリクリア信号に関する処理について説明する。

Ｓ２０：払出制御部４２からの信号を監視する。

Ｓ２１：信号を受信したら（ＹＥＳ）、Ｓ２２以下の処理を実行する。

Ｓ２２：受信した信号がメモリクリア信号であるかどうか判定する。メモリクリア信号であれば（ＹＥＳ）、メモリクリア処理、すなわち初期起動を行う（Ｓ２４）。なお、このとき、リセット回路４０Ｃ１のリセット信号を調べ、リセット信号が発生しているときにのみメモリクリア処理を実行するようにしてもよい。

Ｓ２３：受信した信号がメモリクリアエラー信号であるかどうか判定する。メモリクリアエラー信号であれば（ＹＥＳ）、エラー処理を行う（Ｓ２６）。例えば、遊技を中止するとともに、エラー報知を行う。メモリエラー信号でなければ（ＮＯ）、受信した信号に対応するその他の処理を実行する（Ｓ２５）。他の処理の説明は省略する。

メモリクリアエラー信号は、メモリクリア信号のビットを反転させたものとしてもよい。例えば、メモリクリア信号が４ビットで１０１０であれば、メモリクリア信号を０１０１とする。あるいはその一部のみを反転させたものでもよい（例えば先頭ビットを反転した００１０）。

この発明の実施の形態によれば、電源部に設けられたメモリクリアスイッチによるメモリクリア信号を、払出制御部を経由して制御部に与えるとともに、払出制御部において電源立ち上げ時以外のメモリクリア信号を無効化することで、不正基板を用いた不正なメモリクリアの実行を防止することができる。

また、電源部からの電源を、払出制御基板を経由して制御基板と副制御基板に供給するので、電源部から出るワイヤハーネスは、払出制御基板に接続する１本のみで済む。従来のように、各基板用に複数のワイヤハーネスを用意する必要がない。したがって、コストダウンを計ることができる。

また、払出制御部と制御部の間の通信をシリアル通信にすることで、それらの間を結ぶワイヤハーネスの電線の数及びそのコネクタのピン数を減らすことができる。

払出制御部と制御部のそれぞれにリセット回路と電断監視回路を設けたので、基板ごとに確実に初期化処理及び電断処理を実行することができる。例えば、払出制御部と制御部の間のワイヤハーネスにノイズが重畳していずれかのＣＰＵの動作が不安定になったときでも、それが電源電圧の変動を伴っている場合は、初期化処理及び電断処理により正常に復帰することができる。

本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

４０ 制御部
４０１ 電圧変換回路（受電部）
４０Ｃ１ リセット回路
４０Ｃ２ 電源断監視回路
４０ｂ 副制御部
４２ 払出制御部
４２１ 電圧変換回路（受電部）
４２２ 制御部への電源線（送電部）
４２Ｃ１ リセット回路
４２Ｃ２ 電源断監視回路
Ｈ１ 第１ワイヤハーネス
Ｈ２ 第２ワイヤハーネス
Ｈ３ 第３ワイヤハーネス
ＭＣＬＲ メモリクリアスイッチ
ＲＡＭ メモリ
ＣＰＵ 処理部

Claims (4)

1. 処理部及びメモリを含み遊技に係る予め定められた第１制御処理を実行する第１制御部と、処理部を含み遊技に係る予め定められた第２制御処理を実行する第２制御部と、少なくとも前記第１制御部及び前記第２制御部に電源を供給する電源部と、前記第１制御部の前記メモリの内容を初期化するためのメモリクリアスイッチとを備え、
   前記電源部は、前記メモリクリアスイッチが操作されたときに予め定められた第１メモリクリア信号を生成するとともに、前記第１メモリクリア信号を前記第２制御部へ送るものであり、
   前記第２制御部は、さらに、前記電源部からの電源電圧を監視する第２回路とを含み、
   前記第２制御部は、
   前記第１メモリクリア信号を監視し、
   前記第１メモリクリア信号の受信タイミングが電源立ち上げ時である場合は、予め定められた第２メモリクリア信号を前記第１制御部へ送信し、
   前記第１メモリクリア信号の受信タイミングが電源立ち上げ時でない場合は、前記第２メモリクリア信号を前記第１制御部へ送信せず、
   前記第１制御部は、
   前記第２メモリクリア信号を監視し、
   前記第２メモリクリア信号を受信した場合に、予め定められたメモリクリア処理を実行可能とすることを特徴とする遊技機。
2. 前記電源部と前記第２制御部を接続し、前記電源部からの電源及び前記第１メモリクリア信号を前記第２制御部へ流す第１ワイヤハーネスと、
   前記第２制御部と前記第１制御部を接続し、前記第２制御部を経由する前記電源及び前記第２メモリクリア信号を前記第１制御部へ流す第２ワイヤハーネスとを備え、
   前記電源部と前記第１制御部の間を接続するワイヤハーネスを不要とすることを特徴とする請求項１記載の遊技機。
3. 前記第１制御部は、さらに、前記電源部からの前記電源電圧を監視する第１回路とを含み、
   前記第２メモリクリア信号の受信タイミングが電源立ち上げ時である場合は、前記メモリクリア処理を実行し、
   前記第２メモリクリア信号の受信タイミングが電源立ち上げ時でない場合は、前記メモリクリア処理を実行しないことを特徴とする請求項１又は請求項２記載の遊技機。
4. 前記第１制御部の前記第１回路及び前記第２制御部の前記第２回路は、前記電源電圧に基づき予め定められたリセット信号を発生する回路を含むことを特徴とする請求項３記載の遊技機。

Images