JP5540709B2 - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP5540709B2 JP5540709B2 JP2010001114A JP2010001114A JP5540709B2 JP 5540709 B2 JP5540709 B2 JP 5540709B2 JP 2010001114 A JP2010001114 A JP 2010001114A JP 2010001114 A JP2010001114 A JP 2010001114A JP 5540709 B2 JP5540709 B2 JP 5540709B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- package substrate
- hole
- electronic device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1には、配線基板(パッケージ基板)11、補強部材(スティフナ)12、半導体素子(半導体チップ)13、蓋部材(リッド)14、及び固定部材(リベット状のピン)15を含む実装構造(電子装置。便宜上、半導体装置と言う。)10を例示している。図1には、このような半導体装置10の断面を模式的に図示している。
半導体チップ13が搭載されたパッケージ基板11と、リッド14とを固定するピン15は、例えば、次の図2及び図3に示すような配置で設けることが可能である。
ピン15は、例えば図2に示すように、半導体装置10の四隅に配置することができる。即ち、半導体チップ13が搭載されたパッケージ基板11の四隅には、上記の孔11aが設けられ、パッケージ基板11の端部に接合された枠状のスティフナ12の四隅には、上記の孔12aが設けられ、リッド14の四隅には、上記の孔14aが設けられる。そして、4本のピン15がそれぞれ、それら四隅に設けた孔11a,12aを貫通して孔14a内に挿入され、接着部材18で固定される。このように半導体装置10の四隅にピン15を配置することにより、半導体チップ13が搭載されたパッケージ基板11を、リッド14に安定的に固定することができる。
上記のように、半導体装置10に含まれるパッケージ基板11の、半導体チップ13側と反対の面側には、バンプ11bが設けられている。この半導体装置10を実装するマザーボード20には、半導体装置10のバンプ11bと対応する位置に、図示しない接続パターンが設けられている。
図5は電子装置の別例を示す図である。
図5に示す電子装置1000では、パッケージ基板110、スティフナ120、リッド140に、上記図1に示したような孔11a,12a,14aが設けられておらず、従って、ピン15及び接着部材18も設けられていない。
図6は放熱部材を備える電子装置の一例を示す図である。
図7に示す電子装置1bは、半導体装置10のリッド14の上面14bに、接合部材31を介して設けられたクーリングプレート50を備えている。クーリングプレート50には、その内部に管51が設けられている。管51には、冷却水が流通される。
図8はスティフナ接合工程の一例を示す図である。
上記のようにしてスティフナ12を接合したパッケージ基板11に、半導体チップ13を搭載する。半導体チップ13には、バンプ13aが設けられている。半導体チップ13は、バンプ13aを介してパッケージ基板11にフリップチップ接続される。例えば、バンプ13aを半田で形成している場合には、バンプ13aをパッケージ基板11の接続パターンに対向させ、溶融し、その後固化することで、半導体チップ13とパッケージ基板11とを接続する。
半導体チップ13の搭載後、スティフナ12上に接合部材16bを設け、半導体チップ13上に接合部材17を設けて、リッド14を接合する。
リッド14の接合後、軸部15aと頭部15bを備えるリベット状のピン15を、パッケージ基板11側から孔11a,12a,14aへと挿入する。
ここでは一例として、47.5mm×47.5mmサイズのパッケージ基板で、半導体チップの実装エリアが15mm×15mmサイズであるパッケージ基板を用いる。このパッケージ基板には、1mm間隔で400μmサイズのI/Oパッドが設けられている。また、パッケージ基板の四隅には、予め直径1mmの孔が設けられている。
まず、パッケージ基板の端部に、接合部材として厚さ25μmのボンディングシートを設ける。そして、その上に、銅製の枠状スティフナを、その孔とパッケージ基板の孔との位置を合わせて配置し、パッケージ基板とスティフナとを接合する。
次いで、スティフナ上に、接合部材として厚さ25μmのボンディングシートを設け、半導体チップ上に、接合部材としてインジウム銀(InAg)製の接合用シートを設ける。そして、それらの上に、銅製のリッドを、その孔とスティフナ及びパッケージ基板の孔との位置を合わせて配置する。その後、200℃で加熱し、リッドをパッケージ基板の上に固定する。
尚、上記の半導体装置10において、スティフナ12は、必ずしもパッケージ基板11の上に設けることを要しない。パッケージ基板11にセラミック等が用いられていて一定の剛性(機械的安定性)を有している場合等、パッケージ基板11の形態によっては、スティフナ12を用いないようにすることも可能である。
(付記1) 半導体素子が搭載された、第1孔を有する配線基板と、
前記半導体素子の上方に接合部材を介して配置された、第2孔を有する蓋部材と、
前記第1孔を貫通し、前記第2孔に挿入され、一端部が前記配線基板に係止され、他端部が前記蓋部材に固定された固定部材と、
を含むことを特徴とする電子装置。
(付記4) 前記配線基板に前記端子を用いて接続された前記他の配線基板を含み、前記一端部が、前記他の配線基板に当接していることを特徴とする付記2又は3に記載の電子装置。
(付記6) 前記固定部材の前記他端部側の端面は、前記蓋部材の上面よりも低い位置にあることを特徴とする付記1乃至5のいずれかに記載の電子装置。
(付記8) 前記配線基板と前記蓋部材の間に配置され、前記配線基板と前記蓋部材とに接合された、第3孔を有する補強部材を更に含み、前記固定部材は、前記第3孔を貫通することを特徴とする付記1乃至7のいずれかに記載の電子装置。
第2孔を有する蓋部材を前記半導体素子の上方に接合部材を介して配置する工程と、
固定部材を前記第1孔から前記第2孔へと挿入し、前記固定部材の一端部を前記配線基板に係止させて、前記固定部材の他端部を前記蓋部材に固定する工程と、
を含むことを特徴とする電子装置の製造方法。
(付記11) 前記配線基板を前記他の配線基板に接続する際に、前記一端部を前記他の配線基板に当接させることを特徴とする付記10に記載の電子装置の製造方法。
前記蓋部材を、前記半導体素子及び前記補強部材の上方に接合部材を介して配置し、
前記固定部材を、前記第1孔から前記第3孔及び前記第2孔へと挿入し、前記一端部を前記配線基板に係止させて、前記他端部を前記蓋部材に固定する、
ことを特徴とする付記9乃至12のいずれかに記載の電子装置の製造方法。
10,100 半導体装置
11,110 パッケージ基板
11a,12a,14a 孔
11b,13a バンプ
12,120 スティフナ
13 半導体チップ
14,140 リッド
14b 上面
15 ピン
15a 軸部
15aa 端面
15b 頭部
16a,16b,17,30,31 接合部材
18 接着部材
20,200 マザーボード
40 ヒートシンク
41 フィン
50 クーリングプレート
51 管
201 凹部
300 スタンドオフ
301 凸部
401,402 剥離
Claims (6)
- 半導体素子が搭載された、第1貫通孔を有する配線基板と、
前記半導体素子の上方に接合部材を介して配置された、第2貫通孔を有する蓋部材と、
前記第1貫通孔を貫通し、前記第2貫通孔に挿入され、一端部が前記配線基板に係止され、他端部が前記蓋部材に固定された固定部材と、
を含み、
前記他端部は、前記第2貫通孔内に位置し、前記第2貫通孔内において接着部材を用いて接着固定されていることを特徴とする電子装置。 - 前記配線基板は、前記半導体素子搭載面側と反対面側に、他の配線基板との接続に用いる端子が設けられた領域を有することを特徴とする請求項1に記載の電子装置。
- 前記配線基板に前記端子を用いて接続された前記他の配線基板を含み、前記一端部が、前記他の配線基板に当接していることを特徴とする請求項2に記載の電子装置。
- 前記固定部材の前記他端部側の端面は、前記蓋部材の上面よりも低い位置にあることを特徴とする請求項1乃至3のいずれかに記載の電子装置。
- 前記蓋部材の上方に、前記半導体素子で発生する熱を放熱する放熱部材が配置されていることを特徴とする請求項4に記載の電子装置。
- 第1貫通孔を有する配線基板に半導体素子を搭載する工程と、
第2貫通孔を有する蓋部材を前記半導体素子の上方に接合部材を介して配置する工程と、
固定部材を前記第1貫通孔から前記第2貫通孔へと挿入し、前記固定部材の一端部を前記配線基板に係止させて、前記固定部材の他端部を前記蓋部材に固定する工程と、
を含み、
前記他端部を前記蓋部材に固定する工程では、前記他端部が前記第2貫通孔内に位置し、前記他端部を前記第2貫通孔内において接着部材を用いて接着固定することを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001114A JP5540709B2 (ja) | 2010-01-06 | 2010-01-06 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001114A JP5540709B2 (ja) | 2010-01-06 | 2010-01-06 | 電子装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011142157A JP2011142157A (ja) | 2011-07-21 |
JP5540709B2 true JP5540709B2 (ja) | 2014-07-02 |
Family
ID=44457818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010001114A Expired - Fee Related JP5540709B2 (ja) | 2010-01-06 | 2010-01-06 | 電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5540709B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5754285B2 (ja) * | 2011-08-02 | 2015-07-29 | 富士通株式会社 | 実装基板、半導体装置及び電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541471A (ja) * | 1991-08-07 | 1993-02-19 | Hitachi Ltd | 半導体集積回路装置 |
JPH09139451A (ja) * | 1995-11-15 | 1997-05-27 | Hitachi Ltd | 放熱フィン付半導体装置およびその実装方法ならびに取り外し方法 |
JPH09283664A (ja) * | 1996-04-16 | 1997-10-31 | Toshiba Corp | 回路モジュールの冷却装置 |
JPH09293808A (ja) * | 1996-04-25 | 1997-11-11 | Fujitsu Ltd | 半導体装置 |
JP5169800B2 (ja) * | 2008-12-22 | 2013-03-27 | 株式会社デンソー | 電子装置 |
-
2010
- 2010-01-06 JP JP2010001114A patent/JP5540709B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011142157A (ja) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI576969B (zh) | 翹曲控制結構、翹曲控制圖案及半導體封裝 | |
JP5635247B2 (ja) | マルチチップモジュール | |
JP4305502B2 (ja) | 半導体装置の製造方法 | |
JP5983032B2 (ja) | 半導体パッケージ及び配線基板ユニット | |
JP4110189B2 (ja) | 半導体パッケージ | |
US20180204807A1 (en) | Semiconductor device | |
KR101065935B1 (ko) | 전자 부품 실장 장치 및 그 제조 방법 | |
US8994168B2 (en) | Semiconductor package including radiation plate | |
KR20150094135A (ko) | 반도체 패키지 및 이의 제조방법 | |
JP2011077108A (ja) | 半導体装置 | |
JP2009117767A (ja) | 半導体装置の製造方法及びそれにより製造した半導体装置 | |
US20070087478A1 (en) | Semiconductor chip package and method for manufacturing the same | |
CN110828446A (zh) | 用于图像传感器的多芯片封装结构 | |
JP5169800B2 (ja) | 電子装置 | |
JP2009238854A (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
TWI691025B (zh) | 電子封裝件及其製法與承載結構 | |
JP2008016653A (ja) | 半導体パッケージ、その製造方法、プリント基板及び電子機器 | |
JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
JP5509724B2 (ja) | マルチチップモジュールの製造方法 | |
JP5540709B2 (ja) | 電子装置及びその製造方法 | |
JP2008243966A (ja) | 電子部品が実装されたプリント基板及びその製造方法 | |
WO2017043480A1 (ja) | 半導体パッケージ | |
TW200425461A (en) | Semiconductor module | |
JP4697118B2 (ja) | 電子装置 | |
JP5540711B2 (ja) | 電子装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5540709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |