JP5540709B2 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP5540709B2
JP5540709B2 JP2010001114A JP2010001114A JP5540709B2 JP 5540709 B2 JP5540709 B2 JP 5540709B2 JP 2010001114 A JP2010001114 A JP 2010001114A JP 2010001114 A JP2010001114 A JP 2010001114A JP 5540709 B2 JP5540709 B2 JP 5540709B2
Authority
JP
Japan
Prior art keywords
lid
package substrate
hole
electronic device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010001114A
Other languages
English (en)
Other versions
JP2011142157A (ja
Inventor
守 倉科
大輔 水谷
大雅 福盛
正輝 小出
健治 福園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010001114A priority Critical patent/JP5540709B2/ja
Publication of JP2011142157A publication Critical patent/JP2011142157A/ja
Application granted granted Critical
Publication of JP5540709B2 publication Critical patent/JP5540709B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92222Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子装置及びその製造方法に関する。
LSI(Large Scale Integration)等の半導体素子と、マザーボード等の配線基板とを、間にインターポーザ等の配線基板を設けて、電気的に接続する技術が知られている。半導体素子とインターポーザ等の配線基板とは、例えば、はんだボール等のバンプを用いて、接続される。また、インターポーザ等の配線基板とマザーボード等の配線基板とは、例えば、はんだボール等のバンプ、或いは導電性弾性体等のコラムを含むソケットを用いて、接続される。
また、インターポーザ等の配線基板に搭載された半導体素子の上に、ペースト状やシート状の接合部材を用いて蓋部材を接合し、例えば、その蓋部材を利用して半導体素子で発生する熱を放熱する技術も知られている。
特開平09−139451号公報 特開2004−165586号公報
インターポーザ等の配線基板に搭載された半導体素子の上に接合部材を用いて蓋部材を接合しているような実装構造の場合、この実装構造には、それをマザーボード等の別の配線基板に実装する際や、実装後に半導体素子が動作する際等に、熱が加わる。実装構造には、このような熱が加わったときに、用いられている部材(例えば、蓋部材とインターポーザ等の配線基板)の熱膨張率差に起因して発生する応力により、半導体素子と蓋部材との接合部に剥離が生じる場合がある。そのような場合、その後の半導体素子動作の信頼性を確保することができなくなり、当該実装構造を含む電子装置の信頼性が低下してしまうことも起こり得る。
本発明の一観点によれば、半導体素子が搭載された、第1貫通孔を有する配線基板と、前記半導体素子の上方に接合部材を介して配置された、第2貫通孔を有する蓋部材と、前記第1貫通孔を貫通し、前記第2貫通孔に挿入され、一端部が前記配線基板に係止され、他端部が前記蓋部材に固定された固定部材と、を含み、前記他端部は、前記第2貫通孔内に位置し、前記第2貫通孔内において接着部材を用いて接着固定されている電子装置が提供される。
開示の電子装置によれば、熱応力に起因した信頼性の低下を抑制することが可能になる。
実装構造の一例を示す図である。 ピンの配置例を示す図(その1)である。 ピンの配置例を示す図(その2)である。 電子装置の一例を示す図である。 電子装置の別例を示す図である。 放熱部材を備える電子装置の一例を示す図である。 放熱部材を備える電子装置の別例を示す図である。 スティフナ接合工程の一例を示す図である。 半導体チップ搭載工程の一例を示す図である。 リッド接合工程の一例を示す図である。 ピン配設工程の一例を示す図である。
図1は実装構造の一例を示す図である。
図1には、配線基板(パッケージ基板)11、補強部材(スティフナ)12、半導体素子(半導体チップ)13、蓋部材(リッド)14、及び固定部材(リベット状のピン)15を含む実装構造(電子装置。便宜上、半導体装置と言う。)10を例示している。図1には、このような半導体装置10の断面を模式的に図示している。
パッケージ基板11には、半導体チップ13の搭載面側に、半導体チップ13とパッケージ基板11とを電気的に接続するための、図示しない接続パターンが設けられ、半導体チップ13の搭載面側と反対の面側には、半田ボール等のバンプ11bが設けられている。パッケージ基板11の、半導体チップ13の搭載面側に設けられた接続パターンと、その反対面側に設けられたバンプ11bとは、パッケージ基板11の内部に設けられている、図示しない導電パターン(ビア、又はビアと配線)を介して、電気的に接続されている。
パッケージ基板11に設けられた、異なるパターン間は、絶縁層によって絶縁されている。絶縁層部分には、ポリイミド樹脂やエポキシ樹脂等の有機系材料を用いたもの、ガラス、セラミック、ガラスセラミック等の無機系材料を用いたもの、そのような有機系材料と無機系材料の双方を用いたもの等を適用することができる。例えば、パッケージ基板11として、ガラス繊維入りのエポキシ樹脂を用いて形成されたものを用いることができる。また、パッケージ基板11としては、比較的柔軟性を有する、所謂フレキシブル基板等を用いることもできる。
また、パッケージ基板11には、リベット状のピン15の軸部15aが貫通する孔11aが設けられている。孔11aは、軸部15aの径よりも大きな径とされる。孔11aは、半導体チップ13の搭載領域、及びバンプ11bの配設領域のいずれよりも外側の、パッケージ基板11の端部に設けられている。
このようなパッケージ基板11の上には、その端部に、接合部材16aを介してスティフナ12が接合されている。スティフナ12には、パッケージ基板11と同様に、リベット状のピン15の軸部15aが貫通する孔12aが設けられている。このスティフナ12の孔12aは、軸部15aの径よりも大きな径で、パッケージ基板11の孔11aと対応する位置(スティフナ12を接合したときに孔11aと対向する位置)に、設けられている。スティフナ12には、例えば、枠状のものを用いることができ、そのような枠状のスティフナ12が、接合部材16aによってパッケージ基板11の端部に接合される。接合部材16aには、例えば、ボンディングシートが用いられる。
スティフナ12には、一定の剛性を有する材料が用いられる。例えば、スティフナ12には、銅等の金属材料が用いられる。このような一定の剛性を有するスティフナ12を、パッケージ基板11の端部に接合することにより、パッケージ基板11の機械的安定性を高めることが可能になる。それにより、例えば、パッケージ基板11の形態にもよるが、半導体チップ13を実装する際のパッケージ基板11の取り扱いを容易にしたり、半導体チップ13の実装時或いは実装後に加わる熱によるパッケージ基板11の変形を抑制したりすることが可能になる。
パッケージ基板11上の、スティフナ12より内側の領域には、半導体チップ13が搭載されている。半導体チップ13には、パッケージ基板11と対向する面側に、半田等のバンプ13aが設けられている。半導体チップ13は、パッケージ基板11に設けられている、図示しない接続パターンに、バンプ13aを介してフリップチップ接続されることにより、パッケージ基板11に搭載される。尚、ここでは図示を省略するが、フリップチップ接続されたパッケージ基板11と半導体チップ13との間には、充填樹脂(アンダーフィル材)を設け、それらの接続を補強するようにしてもよい。
パッケージ基板11に搭載された半導体チップ13の上には、接合部材17を介してリッド14が接合されている。リッド14は、半導体チップ13のほか、スティフナ12にも、ボンディングシート等の接合部材16bを介して接合されている。リッド14には、パッケージ基板11及びスティフナ12と同様に、リベット状のピン15の軸部15aが挿入される孔14aが設けられている。このリッド14の孔14aは、軸部15aの径よりも大きな径で、パッケージ基板11及びスティフナ12の孔11a,12aと対応する位置(リッド14を接合したときに孔11a,12aと対向する位置)に、設けられている。リッド14には、例えば、平板状で、パッケージ基板11全体を覆うような寸法のものを用いることができる。
リッド14を放熱部材(又はその一部)として利用する場合、リッド14には、熱伝導性の良い材料を用いることが好ましい。例えば、リッド14には、金属材料を用いることができる。リッド14に用いる金属材料としては、例えば、銅(Cu)、銅を含む金属、アルミニウム(Al)、アルミニウムを含む金属を挙げることができる。
また、上記のようにリッド14を、パッケージ基板11全体を覆うような寸法とした場合には、リッド14の上に更にヒートシンク等の放熱部材を取り付けたときに、それとの接触面積を大きく取ることが可能になる。或いはリッド14を、パッケージ基板11全体を覆うような寸法とすることで、品名表示のための領域を確保することも可能になる。
リッド14と半導体チップ13とを接合する接合部材17には、接着力を有すると共に、熱伝導性の良いものを用いることが好ましい。例えば、接合部材17には、熱伝導性の良いフィラーを含む樹脂を用いることができる。フィラーとしては、銀粒子等の金属フィラー、シリコン粒子等の非金属フィラー、銀等の金属をコーティングした粒子等を挙げることができる。接合部材17は、ペースト状のものを塗布してその後固化することで形成したり、或いは予めシート状になっているものを貼付することで形成したりすることが可能である。また、接合部材17には、フィラーを含む樹脂のほか、ろう材(半田を含む)を用いることもできる。
リベット状のピン15は、軸部15aと、軸部15aよりも大きな径で形成された頭部15bとを有している。ピン15は、一定の剛性を有する材料を用いて形成することができる。例えば、ピン15は、ステンレスを用いて形成することができる。
ピン15の軸部15aは、パッケージ基板11及びスティフナ12の孔11a,12aを貫通し、その上のリッド14の孔14aまで挿入されている。ピン15の頭部15bは、パッケージ基板11の孔11aを貫通せず、パッケージ基板11の、スティフナ12側と反対側の面(裏面)に、係止されるようになっている。
ピン15の軸部15aは、孔11a,12aを貫通して孔14aに挿入され、頭部15bがパッケージ基板11に係止されたときに、その端面15aaがリッド14の上面14bから突出しないような長さに設定される。これは、リッド14の上に更にヒートシンク等の放熱部材を取り付けるときに、リッド14の上面14bから突出したピン15の軸部15aと、取り付ける放熱部材とが、衝突しないようにするためである。
軸部15aが孔11a,12a,14aに挿入され、頭部15bがパッケージ基板11の裏面に係止されたピン15は、その状態で、軸部15aと孔11a,12a,14aの隙間に設けられた接着部材18により、接着固定されている。接着部材18には、熱や紫外線で硬化する樹脂を用いることができる。接着部材18に用いることのできる樹脂としては、例えば、エポキシ樹脂や、エポキシ樹脂を含むエポキシ系樹脂のほか、アンダーフィル材として利用されている樹脂を広く用いることができる。
ピン15の軸部15a、及びそれが挿入される孔11a,12a,14aは、軸部15aの表面と孔11a,12a,14aの内面とを、このような接着部材18で接着することができるように、それぞれの径が予め設定される。
このように、図1に示した半導体装置10では、ピン15及び接着部材18により、いわば、半導体チップ13が搭載されたパッケージ基板11及びスティフナ12が、リッド14側に固定された構造となっている。
ここで、上記の半導体装置10に用いられるピン15について、更に説明する。
半導体チップ13が搭載されたパッケージ基板11と、リッド14とを固定するピン15は、例えば、次の図2及び図3に示すような配置で設けることが可能である。
図2及び図3はピンの配置例を示す図である。図2及び図3には、半導体装置10をリッド14の上面14b側から見た平面の要部を模式的に図示している。
ピン15は、例えば図2に示すように、半導体装置10の四隅に配置することができる。即ち、半導体チップ13が搭載されたパッケージ基板11の四隅には、上記の孔11aが設けられ、パッケージ基板11の端部に接合された枠状のスティフナ12の四隅には、上記の孔12aが設けられ、リッド14の四隅には、上記の孔14aが設けられる。そして、4本のピン15がそれぞれ、それら四隅に設けた孔11a,12aを貫通して孔14a内に挿入され、接着部材18で固定される。このように半導体装置10の四隅にピン15を配置することにより、半導体チップ13が搭載されたパッケージ基板11を、リッド14に安定的に固定することができる。
また、ピン15は、このように半導体装置10の四隅に配置するほか、例えば図3に示すように、四辺の各中間位置に対応する位置に、配置することもできる。この場合も、各ピン15の位置に対応する位置に、パッケージ基板11、スティフナ12、リッド14の孔11a,12a,14aが設けられ、4本のピン15がそれぞれ、孔11a,12aを貫通して孔14a内に挿入され、接着部材18で固定される。このようなピン15の配置によっても、半導体チップ13が搭載されたパッケージ基板11を、リッド14に安定的に固定することができる。
このようにピン15は、半導体チップ13の周辺に、半導体チップ13を中心に点対称となるような位置に、配置することができる。また、ここでは4本のピン15を設ける場合を例示したが、半導体チップ13を重心とする3箇所に、3本のピン15を設けることも可能である。
尚、ここで述べたピン15の本数は、一例である。パッケージ基板11とリッド14とは、原理的には、1本又は2本以上のピン15によって固定することが可能である。但し、後述のように、半導体装置10、及び半導体装置10を含んだ電子装置1について、熱応力に起因した信頼性の低下を抑制するためには、3本以上、好ましくは4本のピン15を用いて、パッケージ基板11とリッド14とを固定することが望ましい。
以上、半導体装置10について説明したが、半導体装置10は、更に別の配線基板(マザーボード)に実装される。実装後に得られる、半導体装置10及びマザーボードを含む電子装置の一例を、次の図4に示す。
図4は電子装置の一例を示す図である。
上記のように、半導体装置10に含まれるパッケージ基板11の、半導体チップ13側と反対の面側には、バンプ11bが設けられている。この半導体装置10を実装するマザーボード20には、半導体装置10のバンプ11bと対応する位置に、図示しない接続パターンが設けられている。
半導体装置10をマザーボード20に実装する場合には、半導体装置10のバンプ11bを、マザーボード20の接続パターンに位置合わせを行って対向させ、当接後、加熱によりバンプ11bを溶融する。その後、冷却してバンプ11bを固化することで、半導体装置10とマザーボード20とを、バンプ11bを介して機械的、電気的に接続し、電子装置1を得る。
このようにして得られる電子装置1において、半導体装置10に設けたピン15の頭部15bは、パッケージ基板11のマザーボード20との対向面に係止されており、パッケージ基板11とマザーボード20との間に挟まれる配置となる。このピン15の頭部15bは、スタンドオフとして利用することが可能である。
即ち、ピン15の頭部15bを予め所定の長さ(高さ)に調整しておけば、半導体装置10をマザーボード20に実装する際、パッケージ基板11とマザーボード20とのギャップ(最終的なバンプ11bの高さ)を、その頭部15bの高さに調整することができる。そのため、半導体装置10をマザーボード20に実装するにあたり、それらの間に別途スタンドオフを設けることを要しない。
ところで、このように半導体装置10をマザーボード20に実装して電子装置1を得る際や、得られた電子装置1(後述のように放熱部材を設けた電子装置1a,1bも同様。)において内部の半導体チップ13が動作する際等には、半導体装置10に熱が加わる。即ち、バンプ11bを溶融するための熱や、半導体チップ13の動作に伴う発熱により、半導体装置10の温度が上昇する。
一方、半導体装置10には、様々な材料を用いた部材が用いられており、部材間に熱膨張係数差が存在している。そのため、上記のように半導体装置10に熱が加わったときには、半導体装置10の内部に応力が発生する。電子装置1では、このような応力が発生する状況においても、ピン15及び接着部材18により、半導体チップ13が搭載されたパッケージ基板11及びスティフナ12が、リッド14に固定された状態が維持されるようになる。
ここで比較のため、電子装置の別例について説明する。
図5は電子装置の別例を示す図である。
図5に示す電子装置1000では、パッケージ基板110、スティフナ120、リッド140に、上記図1に示したような孔11a,12a,14aが設けられておらず、従って、ピン15及び接着部材18も設けられていない。
即ち、電子装置1000では、パッケージ基板110に、スティフナ120が接合部材16aを介して接合されると共に、半導体チップ13がバンプ13aを介してフリップチップ接続されている。そして、スティフナ120及び半導体チップ13に、それぞれ接合部材16b,17を介してリッド140が接合されて、半導体装置100が形成されている。このような半導体装置100が、パッケージ基板110に設けられたバンプ11bを介してマザーボード200に実装され、電子装置1000が形成されている。パッケージ基板110とマザーボード200の間には、スタンドオフ300が設けられている。スタンドオフ300は、その下部(凸部)301が、マザーボード200に設けられた凹部201に埋め込まれている。
このような電子装置1000において、半導体装置100のマザーボード200への実装時や、実装後の半導体チップ13の動作時に、半導体装置100に熱が加わる場合を想定する。
この場合、半導体装置100には、各部材に用いられている材料の違いから来る熱膨張係数差に起因して、応力が発生するようになる。例えば、パッケージ基板110に樹脂を用い、リッド140に金属を用いている場合には、パッケージ基板110とリッド140のそれぞれの平面方向への膨張の程度が異なるために、パッケージ基板110とリッド140との間に、せん断応力が発生する。
このような熱膨張係数差に起因した応力により、リッド140と半導体チップ13との接合部には、剥離401が生じる場合がある。また、熱膨張係数差に起因した応力により、リッド140とスティフナ120との接合部、パッケージ基板110とスティフナ120との接合部にも同様に、剥離402が生じる場合がある。
このような接合部の剥離401,402が生じると、例えば、半導体チップ13及びパッケージ基板110の固定が不十分となり、その後の加熱で、パッケージ基板110がより大きく変形してしまう可能性がある。その変形により、半導体チップ13とパッケージ基板110との接続部や、パッケージ基板110とマザーボード200との接続部には、破断が生じてしまう可能性が出てくる。また、上記のような剥離401,402が生じることで、例えば、半導体チップ13で発生した熱が効率的にリッド140に伝熱されず、半導体チップ13の過熱による動作不良や破壊が生じてしまう可能性もある。剥離401,402が原因で生じ得るこれらの問題は、半導体装置100、及び半導体装置100を含んだ電子装置1000の信頼性を大きく損なうことになる。
また、近年では、半導体チップ13とパッケージ基板110との接続部や、パッケージ基板110とマザーボード200との接続部に、鉛フリー半田を用いることが多くなっている。鉛フリー半田は、鉛を含有する半田に比べて融点が高く、従って、鉛フリー半田を用いた場合には、実装温度も高くなる。半導体装置100及び電子装置1000では、このような実装温度の上昇により、上記のような剥離401,402が、より一層起こり易くなる。
このような半導体装置100及び電子装置1000に対し、図1〜図3に示したような半導体装置10、及び図4に示したような電子装置1では、上記のような剥離401,402を効果的に抑制することが可能になる。
図1〜図3に示した半導体装置10では、パッケージ基板11、スティフナ12、リッド14にそれぞれ孔11a,12a,14aを設け、これらの孔11a,12a,14aにリベット状のピン15を挿入する。ピン15は、その軸部15aがパッケージ基板11側からリッド14側へと挿入され、頭部15bがパッケージ基板11の裏面(リッド14側と反対側の面)に係止される。そして、このような状態で挿入されているピン15を、接着部材18により、パッケージ基板11、スティフナ12、及びリッド14に固定している。即ち、半導体装置10は、半導体チップ13が搭載されたパッケージ基板11及びスティフナ12が、ピン15及び接着部材18によってリッド14に固定された構造になっている。
パッケージ基板11は、その材質上、リッド14に比べて熱による変形が生じ易い。半導体装置10では、このようなパッケージ基板11を、軸部15aがパッケージ基板11及びスティフナ12を貫通してリッド14に挿入され、且つ、頭部15bがパッケージ基板11の裏面に係止されたピン15を用いてリッド14に固定する。
そのため、半導体装置10に熱が加わった場合にも、パッケージ基板11を貫通した状態で固定されているピン15により、パッケージ基板11の平面方向の変形が抑制される。更に、パッケージ基板11を、ピン15を用いてリッド14に固定していることにより、パッケージ基板11平面の法線方向の変形も抑制される。その結果、半導体装置10では、リッド14と半導体チップ13との接合部、リッド14とスティフナ12との接合部、及びパッケージ基板11とスティフナ12との接合部における、上記のような剥離401,402の発生が、効果的に抑制されるようになる。これにより、信頼性の高い半導体装置10、及びそのような半導体装置10を用いた電子装置1を実現することが可能になる。
尚、電子装置1には、半導体チップ13で発生する熱を放熱するため、更に放熱部材を設けることができる。
図6は放熱部材を備える電子装置の一例を示す図である。
図6に示す電子装置1aは、半導体装置10のリッド14の上面14bに、接合部材30を介して設けられたヒートシンク40を備えている。ヒートシンク40には、複数のフィン41が設けられている。
半導体チップ13で発生した熱は、リッド14に伝熱された後、接合部材30及びヒートシンク40へと伝熱されて、ヒートシンク40から電子装置1aの外部へと放熱される(空冷)。尚、電子装置1aにおける、半導体チップ13で発生した熱の放熱経路は、これに限定されるものではない。
半導体装置10では、上記のようにピン15の端面15aaをリッド14の上面14bから突出させないようにしているため、ヒートシンク40を取り付ける際に、ヒートシンク40とピン15が衝突するのを防ぐことができる。そのため、接合部材30を介したヒートシンク40の取り付けを容易に、且つ、確実に行うことができる。また、その結果、リッド14からヒートシンク40への、一定の伝熱効率を安定的に確保することができる。
図7は放熱部材を備える電子装置の別例を示す図である。
図7に示す電子装置1bは、半導体装置10のリッド14の上面14bに、接合部材31を介して設けられたクーリングプレート50を備えている。クーリングプレート50には、その内部に管51が設けられている。管51には、冷却水が流通される。
半導体チップ13で発生し、リッド14に伝熱された熱は、接合部材31を介してクーリングプレート50と熱交換される(液冷)。尚、電子装置1bにおける、半導体チップ13で発生した熱の放熱経路は、これに限定されるものではない。
この電子装置1bにおいても、上記電子装置1aと同様、ピン15の端面15aaをリッド14の上面14bから突出させないようにしているため、クーリングプレート50の取り付けを容易に、且つ、確実に行うことができる。また、その結果、リッド14からクーリングプレート50への、一定の伝熱効率を安定的に確保することができる。
尚、ピン15の端面15aaをリッド14の上面14bから突出させないために、ピン15の軸部15aの長さを短くし過ぎると、ピン15とリッド14との接着面積が減少し、ピン15でパッケージ基板11をリッド14に固定する力が弱まる可能性がある。そのため、このような可能性にも留意し、ピン15の軸部15aの長さを設定することが望ましい。
続いて、上記のような半導体装置10、及びそれを含む電子装置1の形成方法について説明する。
図8はスティフナ接合工程の一例を示す図である。
まず、パッケージ基板11及びスティフナ12を用意する。パッケージ基板11には、予め、その端部の所定箇所に、所定サイズ(径)の孔11aを、所定数、設けておく。スティフナ12には、予め、パッケージ基板11に設けた孔11aと対応する箇所に、孔11aと同径又はほぼ同径の孔12aを、孔11aと同数、設けておく。
そして、パッケージ基板11の端部に接合部材16aを設け、その接合部材16a上に、孔11a,12aの位置を合わせて、スティフナ12を配置し、パッケージ基板11とスティフナ12とを接合する。
尚、図示を省略するが、パッケージ基板11には、その一方の面(スティフナ12側の面)に、半導体チップ13を接続するための接続パターンが形成されている。また、パッケージ基板11のもう一方の面には、マザーボード20との接続に用いるバンプ11bを設けるための接続パターンが形成されている。
図9は半導体チップ搭載工程の一例を示す図である。
上記のようにしてスティフナ12を接合したパッケージ基板11に、半導体チップ13を搭載する。半導体チップ13には、バンプ13aが設けられている。半導体チップ13は、バンプ13aを介してパッケージ基板11にフリップチップ接続される。例えば、バンプ13aを半田で形成している場合には、バンプ13aをパッケージ基板11の接続パターンに対向させ、溶融し、その後固化することで、半導体チップ13とパッケージ基板11とを接続する。
図10はリッド接合工程の一例を示す図である。
半導体チップ13の搭載後、スティフナ12上に接合部材16bを設け、半導体チップ13上に接合部材17を設けて、リッド14を接合する。
リッド14には、予め、パッケージ基板11及びスティフナ12に設けた孔11a,12aと対応する箇所に、孔11a,12aと同径又はほぼ同径の孔14aを、孔11a,12aと同数、設けておく。このようなリッド14を、接合部材16b,17上に、孔11a,12a,14aの位置を合わせて配置し、スティフナ12及び半導体チップ13と接合する。
図11はピン配設工程の一例を示す図である。
リッド14の接合後、軸部15aと頭部15bを備えるリベット状のピン15を、パッケージ基板11側から孔11a,12a,14aへと挿入する。
ピン15の軸部15aは、パッケージ基板11の孔11a及びスティフナ12の孔12aを貫通し、リッド14の孔14aに挿入される。ピン15の頭部15bは、パッケージ基板11の裏面に係止される。このとき、軸部15aの端面15aaは、リッド14の上面14bからは突出しない。
このようにしてピン15を孔11a,12a,14aに挿入した後は、その状態で、ピン15を接着部材18で固定する。その際は、例えば、接着部材18として、熱等で硬化する樹脂を使用する。まず、ピン15とリッド14等との隙間に、孔14a側から流動状態の接着部材18を流し込み、その隙間に接着部材18を充填した後、加熱等により接着部材18を硬化させる。
尚、ここではリッド14に、それを貫通する孔14aを設けているため、このように接着部材18を孔14aから流し込むことができる。また、充填時や硬化時に接着部材18内に気泡が生じたとしても、気泡が孔14aから抜け易く、硬化後の接着部材18にボイドが生じるのを抑制することができる。このようなボイドの抑制により、ピン15及び接着部材18による強固な固定が可能になる。
以上のような方法により、半導体チップ13が搭載されたパッケージ基板11及びスティフナ12が、ピン15及び接着部材18によってリッド14に固定された半導体装置10の基本構造が得られる。
このような半導体装置10の基本構造を得た後は、パッケージ基板11の裏面に、マザーボード20との接続用のバンプ11bを設け(半導体装置10)、それをマザーボード20に実装することで、図4に示したような電子装置1が得られる。また、その後、リッド14上に、図6に示したようなヒートシンク40を設けることで電子装置1aを得ることができ、或いは図7に示したようなクーリングプレート50を設けることで電子装置1bを得ることができる。
続いて、半導体装置及びそれを含む電子装置の形成方法の一実施例について説明する。
ここでは一例として、47.5mm×47.5mmサイズのパッケージ基板で、半導体チップの実装エリアが15mm×15mmサイズであるパッケージ基板を用いる。このパッケージ基板には、1mm間隔で400μmサイズのI/Oパッドが設けられている。また、パッケージ基板の四隅には、予め直径1mmの孔が設けられている。
尚、このパッケージ基板と共に用いるスティフナ及びリッドにもそれぞれ、このパッケージ基板に設けた孔に対応する位置に、予め直径1mmの孔が設けられている。
まず、パッケージ基板の端部に、接合部材として厚さ25μmのボンディングシートを設ける。そして、その上に、銅製の枠状スティフナを、その孔とパッケージ基板の孔との位置を合わせて配置し、パッケージ基板とスティフナとを接合する。
次いで、半導体チップを、パッケージ基板の実装エリアに対し、フリップチップ接続して搭載する。
次いで、スティフナ上に、接合部材として厚さ25μmのボンディングシートを設け、半導体チップ上に、接合部材としてインジウム銀(InAg)製の接合用シートを設ける。そして、それらの上に、銅製のリッドを、その孔とスティフナ及びパッケージ基板の孔との位置を合わせて配置する。その後、200℃で加熱し、リッドをパッケージ基板の上に固定する。
次いで、パッケージ基板、スティフナ及びリッドの孔に、パッケージ基板側から、ステンレス(SUS304)製のリベット状のピンを挿入し、その頭部をパッケージ基板の裏面に係止する。そして、リッドとピンの隙間にアンダーフィル材を流し込み、170℃の熱処理を行うことで、ピンを固定する。
パッケージ基板にバンプを設けて得られる半導体装置(図1の半導体装置10に相当)を、バンプを介してマザーボードに実装し、電子装置(図4の電子装置1に相当)を得る。
このようにして得られる電子装置について、−10℃〜100℃の範囲の昇降温を300サイクル繰り返す熱サイクル試験を実施したところ、半導体チップとリッドとの接合部、スティフナとリッド及びパッケージ基板との接合部に、剥離は認められなかった。
また、ピンを用いない電子装置(図5の電子装置1000に相当)を、この実施例と同様の条件で形成し、同じく−10℃〜100℃の範囲の昇降温を300サイクル繰り返す熱サイクル試験を実施した。その結果、半導体チップとリッドとの接合部、スティフナとリッド及びパッケージ基板との接合部には、剥離が認められた。
半導体チップが搭載されたパッケージ基板をリッドにピンを用いて固定することにより、リッドとパッケージ基板の間に存在する接合部の、熱応力による剥離を、効果的に抑制することができていると言える。
以上、半導体装置10、及びそれを用いた電子装置1,1a,1bについて説明した。
尚、上記の半導体装置10において、スティフナ12は、必ずしもパッケージ基板11の上に設けることを要しない。パッケージ基板11にセラミック等が用いられていて一定の剛性(機械的安定性)を有している場合等、パッケージ基板11の形態によっては、スティフナ12を用いないようにすることも可能である。
また、上記の半導体装置10では、リベット状のピン15を、接着部材18によってリッド14等に固定するようにした。このほか、ピン15の軸部15a、及びリッド14の孔14aの内面を、ネジ構造にし、ピン15とリッド14とを螺合により固定するようにしてもよい。このようなネジ構造のピン15及びリッド14を用いる場合には、リッド14とパッケージ基板11との間の距離を、ピン15のリッド14へのねじ込み量によって調整することが可能になる。
また、上記の半導体装置10では、リッド14に、それを貫通する孔14aを設け、その貫通する孔14aにピン15の軸部15aを挿入するようにした。このほか、リッド14に、その上面14bまで貫通しない、有底の孔を設け、その有底の孔にピン15の軸部15aを挿入するようにしてもよい。このようにリッド14に有底の孔を設けることにより、ピン15の端面15aaがリッド14の上面14bから突出するのを確実に防止することができる。
また、上記の半導体装置10において、ピン15の頭部15bの、マザーボード20側の端面に、マザーボード20側に突出する凸部を設け、マザーボード20には当該凸部に対応する凹部を設けるようにしてもよい。そして、半導体装置10をマザーボード20に実装する際には、ピン15の頭部15bをスタンドオフとして利用すると共に、その頭部15bに設けた凸部を、マザーボード20に設けた凹部に埋め込む。このようにして半導体装置10とマザーボード20とを接続することも可能である。
また、半導体装置10とマザーボード20との接続には、導電性弾性体等のコラムを含むソケットを用いることも可能である。その場合は、半導体装置10を、ソケットを挟んでマザーボード20に押圧するための機構を設けるようにすればよい。例えば、リッド14に、それより大きな平面サイズの放熱部材を熱的に接続し、その放熱部材とマザーボード20とを貫通するネジを、マザーボード20背面に設けたボルスタプレートに螺合する等の機構を設けることができる。
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 半導体素子が搭載された、第1孔を有する配線基板と、
前記半導体素子の上方に接合部材を介して配置された、第2孔を有する蓋部材と、
前記第1孔を貫通し、前記第2孔に挿入され、一端部が前記配線基板に係止され、他端部が前記蓋部材に固定された固定部材と、
を含むことを特徴とする電子装置。
(付記2) 前記配線基板は、前記半導体素子搭載面側と反対面側に、他の配線基板との接続に用いる端子が設けられた領域を有することを特徴とする付記1に記載の電子装置。
(付記3) 前記第1孔は、前記領域の外側に設けられ、前記第2孔は、前記第1孔の対向位置に設けられていることを特徴とする付記2に記載の電子装置。
(付記4) 前記配線基板に前記端子を用いて接続された前記他の配線基板を含み、前記一端部が、前記他の配線基板に当接していることを特徴とする付記2又は3に記載の電子装置。
(付記5) 前記第1孔及び前記第2孔を、それぞれ複数有していることを特徴とする付記1乃至4のいずれかに記載の電子装置。
(付記6) 前記固定部材の前記他端部側の端面は、前記蓋部材の上面よりも低い位置にあることを特徴とする付記1乃至5のいずれかに記載の電子装置。
(付記7) 前記蓋部材の上方に、前記半導体素子で発生する熱を放熱する放熱部材が配置されていることを特徴とする付記6に記載の電子装置。
(付記8) 前記配線基板と前記蓋部材の間に配置され、前記配線基板と前記蓋部材とに接合された、第3孔を有する補強部材を更に含み、前記固定部材は、前記第3孔を貫通することを特徴とする付記1乃至7のいずれかに記載の電子装置。
(付記9) 第1孔を有する配線基板に半導体素子を搭載する工程と、
第2孔を有する蓋部材を前記半導体素子の上方に接合部材を介して配置する工程と、
固定部材を前記第1孔から前記第2孔へと挿入し、前記固定部材の一端部を前記配線基板に係止させて、前記固定部材の他端部を前記蓋部材に固定する工程と、
を含むことを特徴とする電子装置の製造方法。
(付記10) 前記配線基板を、当該配線基板に設けた端子を用いて、他の配線基板に接続する工程を更に含むことを特徴とする付記9に記載の電子装置の製造方法。
(付記11) 前記配線基板を前記他の配線基板に接続する際に、前記一端部を前記他の配線基板に当接させることを特徴とする付記10に記載の電子装置の製造方法。
(付記12) 前記蓋部材の上方に、前記半導体素子で発生する熱を放熱する放熱部材を配置する工程を更に含むことを特徴とする付記9乃至11のいずれかに記載の電子装置の製造方法。
(付記13) 前記配線基板に、第3孔を有する補強部材を接合し、前記補強部材が接合された前記配線基板に前記半導体素子を搭載し、
前記蓋部材を、前記半導体素子及び前記補強部材の上方に接合部材を介して配置し、
前記固定部材を、前記第1孔から前記第3孔及び前記第2孔へと挿入し、前記一端部を前記配線基板に係止させて、前記他端部を前記蓋部材に固定する、
ことを特徴とする付記9乃至12のいずれかに記載の電子装置の製造方法。
1,1a,1b,1000 電子装置
10,100 半導体装置
11,110 パッケージ基板
11a,12a,14a 孔
11b,13a バンプ
12,120 スティフナ
13 半導体チップ
14,140 リッド
14b 上面
15 ピン
15a 軸部
15aa 端面
15b 頭部
16a,16b,17,30,31 接合部材
18 接着部材
20,200 マザーボード
40 ヒートシンク
41 フィン
50 クーリングプレート
51 管
201 凹部
300 スタンドオフ
301 凸部
401,402 剥離

Claims (6)

  1. 半導体素子が搭載された、第1貫通孔を有する配線基板と、
    前記半導体素子の上方に接合部材を介して配置された、第2貫通孔を有する蓋部材と、
    前記第1貫通孔を貫通し、前記第2貫通孔に挿入され、一端部が前記配線基板に係止され、他端部が前記蓋部材に固定された固定部材と、
    を含み、
    前記他端部は、前記第2貫通孔内に位置し、前記第2貫通孔内において接着部材を用いて接着固定されていることを特徴とする電子装置。
  2. 前記配線基板は、前記半導体素子搭載面側と反対面側に、他の配線基板との接続に用いる端子が設けられた領域を有することを特徴とする請求項1に記載の電子装置。
  3. 前記配線基板に前記端子を用いて接続された前記他の配線基板を含み、前記一端部が、前記他の配線基板に当接していることを特徴とする請求項2に記載の電子装置。
  4. 前記固定部材の前記他端部側の端面は、前記蓋部材の上面よりも低い位置にあることを特徴とする請求項1乃至3のいずれかに記載の電子装置。
  5. 前記蓋部材の上方に、前記半導体素子で発生する熱を放熱する放熱部材が配置されていることを特徴とする請求項4に記載の電子装置。
  6. 第1貫通孔を有する配線基板に半導体素子を搭載する工程と、
    第2貫通孔を有する蓋部材を前記半導体素子の上方に接合部材を介して配置する工程と、
    固定部材を前記第1貫通孔から前記第2貫通孔へと挿入し、前記固定部材の一端部を前記配線基板に係止させて、前記固定部材の他端部を前記蓋部材に固定する工程と、
    を含み、
    前記他端部を前記蓋部材に固定する工程では、前記他端部が前記第2貫通孔内に位置し、前記他端部を前記第2貫通孔内において接着部材を用いて接着固定することを特徴とする電子装置の製造方法。
JP2010001114A 2010-01-06 2010-01-06 電子装置及びその製造方法 Expired - Fee Related JP5540709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010001114A JP5540709B2 (ja) 2010-01-06 2010-01-06 電子装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010001114A JP5540709B2 (ja) 2010-01-06 2010-01-06 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011142157A JP2011142157A (ja) 2011-07-21
JP5540709B2 true JP5540709B2 (ja) 2014-07-02

Family

ID=44457818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010001114A Expired - Fee Related JP5540709B2 (ja) 2010-01-06 2010-01-06 電子装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5540709B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5754285B2 (ja) * 2011-08-02 2015-07-29 富士通株式会社 実装基板、半導体装置及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JPH09139451A (ja) * 1995-11-15 1997-05-27 Hitachi Ltd 放熱フィン付半導体装置およびその実装方法ならびに取り外し方法
JPH09283664A (ja) * 1996-04-16 1997-10-31 Toshiba Corp 回路モジュールの冷却装置
JPH09293808A (ja) * 1996-04-25 1997-11-11 Fujitsu Ltd 半導体装置
JP5169800B2 (ja) * 2008-12-22 2013-03-27 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
JP2011142157A (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
TWI576969B (zh) 翹曲控制結構、翹曲控制圖案及半導體封裝
JP5635247B2 (ja) マルチチップモジュール
JP4305502B2 (ja) 半導体装置の製造方法
JP5983032B2 (ja) 半導体パッケージ及び配線基板ユニット
JP4110189B2 (ja) 半導体パッケージ
US20180204807A1 (en) Semiconductor device
KR101065935B1 (ko) 전자 부품 실장 장치 및 그 제조 방법
US8994168B2 (en) Semiconductor package including radiation plate
KR20150094135A (ko) 반도체 패키지 및 이의 제조방법
JP2011077108A (ja) 半導体装置
JP2009117767A (ja) 半導体装置の製造方法及びそれにより製造した半導体装置
US20070087478A1 (en) Semiconductor chip package and method for manufacturing the same
CN110828446A (zh) 用于图像传感器的多芯片封装结构
JP5169800B2 (ja) 電子装置
JP2009238854A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
TWI691025B (zh) 電子封裝件及其製法與承載結構
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP5509724B2 (ja) マルチチップモジュールの製造方法
JP5540709B2 (ja) 電子装置及びその製造方法
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
WO2017043480A1 (ja) 半導体パッケージ
TW200425461A (en) Semiconductor module
JP4697118B2 (ja) 電子装置
JP5540711B2 (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R150 Certificate of patent or registration of utility model

Ref document number: 5540709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees