JP5539026B2

JP5539026B2 - 磁気ディスク制御装置およびハードディスクドライブ装置

Info

Publication number: JP5539026B2
Application number: JP2010122354A
Authority: JP
Inventors: 優輝松屋; 稔黒澤
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2010-05-28
Filing date: 2010-05-28
Publication date: 2014-07-02
Anticipated expiration: 2030-05-28
Also published as: JP2011248965A

Description

本発明は、磁気ディスク制御装置およびハードディスクドライブ装置に関し、特に、磁気ヘッドをランプ機構へ退避させるリトラクト制御回路を備えた磁気ディスク制御装置およびハードディスクドライブ装置に適用して有効な技術に関する。

例えば、特許文献１には、ボイスコイルモータ（ＶＣＭ）を一定電圧で駆動することで磁気ヘッドをランプ機構へ退避させるリトラクト制御方式が示されている。すなわち、ＶＣＭを一定電圧で駆動し、ＶＣＭの逆起電圧（ＢＥＭＦ：back electromotive force）を駆動電圧以内に制限することで磁気ヘッドの速度を制御する。また、特許文献２には、ＶＣＭのコイルに誘起される逆起電圧を観測することで磁気ヘッドの速度を検出し、検出結果を入力制御電圧に対してフィードバック制御することで磁気ヘッドの速度を一定に制御するリトラクト制御方式が示されている。

特開２００４−０１３９９４号公報特開２００７−２９９４７７号公報

例えば、ＨＤＤ（ハードディスクドライブ）装置を代表とする磁気ディスクシステムでは、電源遮断等の緊急時に磁気ヘッドをディスク外周部に設けられたスローブ状のランプ機構へ退避させるヘッドアンロード方式のリトラクトが採用されている。リトラクト時には、ランプ機構への磁気ヘッドの衝突を防ぐ為、リトラクト開始直前の磁気ヘッドの速度、移動方向によらず、ランプ機構到達時に磁気ヘッドの速度が常に一定となるようなリトラクト制御が必要となる。これに加えて、例えば、ＨＤＤ装置の落下時等のように、物理的な衝撃を受けるまでの時間が非常に短い条件においては、リトラクト動作を短時間で完了させる必要がある。このような背景からリトラクト時の速度を制御しつつ、かつリトラクトを短時間で完了できるリトラクト制御方式が求められる。

図１１は、本発明の前提として検討した磁気ディスク制御装置において、その主要部の構成例を示すブロック図である。図１１に示す磁気ディスク制御装置ＭＤＣＩＣ１０は、ボイスコイルモータＶＣＭの両端にブリッジ状に接続された４個のパワーＭＯＳトランジスタＭ１〜Ｍ４と、Ｍ１を介してＶＣＭの駆動電圧を制御するリトラクトドライブ回路ＲＥＴＤＶ１０と、ＲＥＴＤＶ１０を制御するリトラクト制御回路ＲＥＴＣ１０等を含んでいる。リトラクト時には、スピンドルモータＳＰＭで生成された逆起電力が外部端子ＶＣＣＯＵＴに接続された電源ラインＶＣＣに供給され、ＶＣＭの一端（外部端子ＶＣＭＰ）がＭ４を介して接地電源電圧ＧＮＤに接続されると共に、ＶＣＭの他端（外部端子ＶＣＭＮ）にＶＣＣの電圧がＭ１を介して印加される。これによって、図示は省略するが、ＶＣＭに接続された磁気ヘッドがランプ機構に向けて移動する。

このＭ１を介してＶＣＭの他端（外部端子ＶＣＭＮ）に駆動電圧を印加する際、リトラクトドライブ回路ＲＥＴＤＶ１０は、アンプ回路ＡＭＰ１０を用いてＭ１のゲートを制御する。ＡＭＰ１０は、ここでは、正極入力ノードに基準電圧Ｖｒｅｆが入力され、Ｍ１からの駆動電圧（ＶＣＭＮの電圧）が抵抗Ｒ１，Ｒ２による抵抗分圧を介して負帰還されることで、駆動電圧（ＶＣＭＮの電圧）の値を制御する。この駆動電圧の値は、外部設定に応じてリトラクト制御回路ＲＥＴＣ１０が制御信号（ＧＡＩＮＳＥＬ１０）を介して可変抵抗であるＲ２の抵抗値を設定することで選択的に定められる。このＲ２の設定値は、リトラクト動作を行っている間は不変となり、これによりボイスコイルモータＶＣＭは一定電圧で駆動される。

図１２は、図１１の磁気ディスク制御装置におけるリトラクト時の動作例を示す波形図である。図１２では、ＶＣＭの両端の電圧（外部端子ＶＣＭＮ，ＶＣＭＰの電圧）と、ＶＣＭに流れる電流Ｉｖｃｍと、ＶＣＭで生じる逆起電圧（ＶＢＥＭＦ）と、ＶＣＭによって駆動される磁気ヘッドの位置とが示されている。図１２において、ＶＣＭＮには、ＧＮＤを基準として約０．６Ｖ程度となる一定の駆動電圧が印加されている。この一定の駆動電圧の値は、高すぎるとランプ機構に高速で衝突する恐れがあるため、比較的遅めの目標速度に応じた低い値とする必要がある。磁気ヘッドは、この一定の駆動電圧により目標速度に向けてある程度加速しながら移動するが、磁気ヘッドの速度上昇に伴いＶＢＥＭＦの値が増加するため、速度上昇に伴い駆動電流（Ｉｖｃｍ）（トルクおよび加速）に制限が加わってくる。これにより、磁気ヘッドは、目標速度に早期に到達するのではなく、目標速度に向けて緩やかに到達していくような動きとなる。その結果、この例では、例えば、３４ｍｓの時間を要して磁気ヘッドがランプ機構に到達している。

しかしながら、図１１のような磁気ディスク制御装置を用いると、例えば、次のような問題が生じる恐れがある。第１に、一定電圧駆動では、駆動電圧自体が目標速度に相当するＢＥＭＦ分となるため、駆動電流、トルクに制限があり、目標速度に到達するまでの整定時間が長くなる。第２に、速度が上昇していくとＢＥＭＦが現われることで駆動電流、トルクはさらに制限がかかり、速度の整定はさらに遅くなる。第３に、短時間でリトラクトを完了させるためには駆動電圧を大きくする必要があるが、その場合は速度が速くなるため、磁気ヘッドがランプ機構に高速で衝突する等の理由から装置としての信頼性が落ちる。

図１３は、本発明の前提として検討した他の磁気ディスク制御装置において、その主要部の構成例を示すブロック図である。図１３に示す磁気ディスク制御装置ＭＤＣＩＣ１１は、図１１の磁気ディスク制御装置と同様のパワーＭＯＳトランジスタＭ１〜Ｍ４に加えて、２個のリトラクトドライブ回路ＲＥＴＤＶ１１，ＲＥＴＤＶ１２、リトラクト制御回路ＲＥＴＣ１１、アンプ回路ＡＭＰ２０、サンプリングホールド回路ＳＨＣ、および電流アンプ回路ＡＭＰｇｍ等を含んでいる。ＲＥＴＤＶ１１は、Ｍ１を介して外部端子ＶＣＭＮの駆動電圧を制御し、ＲＥＴＤＶ１２は、Ｍ３を介して外部端子ＶＣＭＰの駆動電圧を制御する。２個のリトラクトドライブ回路を設けることで、ボイスコイルモータＶＣＭによって磁気ヘッドの加速と減速の両方を行うことが可能となる。

ＡＭＰ２０は、ＶＣＭＮとＶＣＭＰの電位差を検出し、ＳＨＣは、リトラクト制御回路ＲＥＴＣ１１からの制御信号（ＳＭＰＬ）に応じてＡＭＰ２０の検出結果をラッチする。電流アンプ回路ＡＭＰｇｍは、ＳＨＣに保持された検出結果と目標速度に応じた所定の比較電圧（Ｖｃｍｄ）との差分を検出し、これに応じた電流を位相補償用の外部端子ＲＥＴＰＣに出力する。ＲＥＴＰＣには、抵抗および容量からなる位相補償回路ＰＨＣが外部接続される。ＲＥＴＤＶ１１では、アンプ回路ＡＭＰ１１がＲＥＴＰＣに生成された電圧を正極入力としてＭ１のゲートを制御し、ＲＥＴＤＶ１２では、アンプ回路ＡＭＰ１２がＲＥＴＰＣに生成された電圧を負極入力としてＭ３のゲートを制御する。このように、図１３の磁気ディスク制御装置は、ＶＣＭの逆起電圧を観測することで磁気ヘッドの速度を検出し、検出結果をフィードバック制御することで磁気ヘッドの速度を一定に制御している。このような方式を用いると、図１１の磁気ディスク制御装置と比較して、目標速度に到達するまでの整定時間を早めることが可能となる。

しかしながら、図１３のような磁気ディスク制御装置では、例えば次のような問題が生じる恐れがある。第１に、アナログ回路で速度の閉ループ制御を行っているため、速度検出回路（アンプ回路ＡＭＰ２０）、誤差増幅回路（電流アンプ回路ＡＭＰｇｍ）、位相補償回路ＰＨＣ等が必要となり、回路が複雑となる。第２に、回路が複雑な分、消費電流が多く、回路電源の確保が困難となり得る。すなわち、リトラクト動作は、バッテリ等の外部電源が遮断された状態でも行う必要があるため、消費電流に見合った電源確保手段が必要とされる。第３に、電源確保手段としては、例えば、スピンドルモータＳＰＭで生成された逆起電力を利用できるが、例えば２．５インチ等の小型のＨＤＤ装置では、仕様上の電源電圧が低いため（例えば５Ｖ）、逆起電力によって生成される電力（電圧）も小さく、十分に電源が確保できない恐れがある。第４に、小型のＨＤＤ装置において、回路電源電圧を外付け容量に溜まった電荷から供給する構成とした場合、消費電流の大きい回路では、大容量を必要とするためコストや実装の点で不向きとなる。

すなわち、図１３のような磁気ディスク制御装置は、リトラクトに要する時間を短縮できるため、落下等の状況にも十分に対応できるが、第３、第４の問題から小型のＨＤＤ装置には不向きとなっている。その一方で、特に落下等の状況が生じる可能性が高いのは、モバイル機器向けで使用されることが多い小型のＨＤＤ装置である。

本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、リトラクト動作を短時間で実行可能な磁気ディスク制御装置およびハードディスクドライブ装置を提供することにある。また、他の目的の一つは、リトラクト動作を短時間で実行でき、かつ、リトラクト動作時の消費電力が少ない磁気ディスク制御装置およびハードディスクドライブ装置を提供することにある。なお、本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。

本実施の形態による磁気ディスク制御装置は、磁気ヘッドのリトラクト動作を行うモータを制御するものであり、モータの制御端子に駆動電圧を印加する第１トランジスタと、リトラクト制御回路と、基準電圧出力回路と、ドライブ回路とを備えている。リトラクト制御回路は、駆動電圧の電圧値と基準電圧の電圧値を指示し、基準電圧出力回路は、この指示された電圧値を持つ基準電圧を出力する。ドライブ回路は、駆動電圧がリトラクト制御回路で指示された電圧値となるように第１トランジスタを制御する駆動動作モードと、モータの制御端子に生じた逆起電圧（ＢＥＭＦ）と基準電圧出力回路からの基準電圧との大小関係を判定する検出動作モードを持つ。リトラクト制御回路は、基準電圧の電圧値を指示すると共にドライブ回路を検出動作モードで動作させ、この結果得られた大小関係の判定結果に基づいて、駆動電圧の電圧値を指示すると共にドライブ回路を駆動動作モードで動作させる。

このように、リトラクト制御回路を主とした磁気ヘッド速度のディジタル的なフィードバック制御を用いることで、磁気ヘッドの速度を目標速度に整定するまでの時間を短縮でき、リトラクト動作に要する時間を短縮できる。また、フィードバックとしてアナログ回路を必要としないディジタル的なフィードバック制御であるため、簡素な回路で実現でき、回路面積の低減と共に消費電力の低減が図れる。特に、ドライブ回路に１個の差動アンプ回路を設け、当該差動アンプ回路が検出動作モードと駆動動作モードの両方で動作するように構成することもでき、これによって、更なる回路面積の低減と共に消費電力の低減が図れる。

本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、簡易な構成で磁気ヘッドの速度を制限しつつ、リトラクト動作を短時間で実行可能になる。また、簡易な構成で実行できることでその際の消費電力を低減でき、小型ＨＤＤ装置においてリトラクト動作の実現が可能になる。

本発明の実施の形態１による磁気ディスク制御装置において、その主要部の構成例を示すブロック図である。図１の磁気ディスク制御装置を含めた装置全体の構成例を示すブロック図である。図２の磁気ディスク制御装置が適用されたハードディスクドライブ（ＨＤＤ）装置の構成例を示す概略図である。図１の磁気ディスク制御装置において、そのリトラクトドライブ回路の詳細な構成例を示す回路図である。図４の変形例を示す回路図である。図１の磁気ディスク制御装置において、そのリトラクト制御回路の詳細な動作例を示す状態遷移図である。図６の動作例を用いた際のリトラクト動作波形の一例を示す図である。図６の動作例を用いた際のリトラクト動作波形の一例を示す図である。図６の動作例を用いた際のリトラクト動作波形の一例を示す図である。本発明の実施の形態２による磁気ディスク制御装置において、その主要部の構成例を示すブロック図である。本発明の前提として検討した磁気ディスク制御装置において、その主要部の構成例を示すブロック図である。図１１の磁気ディスク制御装置におけるリトラクト時の動作例を示す波形図である。本発明の前提として検討した他の磁気ディスク制御装置において、その主要部の構成例を示すブロック図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）の一例としてＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本発明の実施の形態１による磁気ディスク制御装置において、その主要部の構成例を示すブロック図である。図１に示す磁気ディスク制御装置ＭＤＣＩＣ１は、例えば、１つの半導体チップ（半導体パッケージ）で実現され、１１個の外部端子ＶＣＣＩＮ，ＶＢＲＫ，ＶＢＳＴ，ＶＣＭＮ，ＶＣＭＰ，ＶＣＭＧＮＤ，ＩＳＥＮＳＥＯＵＴ，Ｕ，Ｖ，Ｗ，ＶＣＣＯＵＴを含んでいる。ＶＣＣＩＮは、外部電源用の端子であり、バッテリＢＡＴ等に接続される。ＶＢＲＫ，ＶＢＳＴは、内部電源の出力端子であり、それぞれ、外部容量Ｃ２，Ｃ３に接続される。ＶＣＭＮ，ＶＣＭＰは、ボイスコイルモータＶＣＭの制御用端子であり、ＶＣＭの一端は電流検出用の外部抵抗Ｒｓを介してＶＣＭＮに接続され、ＶＣＭの他端はＶＣＭＰに接続される。ＶＣＭＧＮＤは、接地電源電圧ＧＮＤ用の端子である。Ｕ，Ｖ，Ｗは、スピンドルモータＳＰＭの３相を制御する端子であり、ＳＰＭの対応する３相端子にそれぞれ接続される。ＩＳＥＮＳＥＯＵＴは、ＳＰＭの接地用ならびに電流検出用端子であり、電流検出用の外部抵抗Ｒｎｆを介してＧＮＤに接続される。ＶＣＣＯＵＴは、ＳＰＭによって生成された逆起電力の出力端子であり、外部容量Ｃ１に接続される。

次に、図１の磁気ディスク制御装置ＭＤＣＩＣ１の各内部回路について説明する。パワーＭＯＳトランジスタ（ここではｎチャネル型ＭＯＳトランジスタ）Ｍ１０〜Ｍ１５は、外部端子Ｕ，Ｖ，Ｗに接続される。Ｍ１０，Ｍ１２，Ｍ１４は、ドレインが外部端子ＶＣＣＯＵＴに接続され、ソースが、それぞれ、Ｕ，Ｖ，Ｗに接続される。Ｍ１１，Ｍ１３，Ｍ１５は、ソースが外部端子ＩＳＥＮＳＥＯＵＴに接続され、ドレインが、それぞれ、Ｕ，Ｖ，Ｗに接続される。コンパレータ回路ＣＭＰは、Ｕ，Ｖ，Ｗの電圧の大小関係を比較する。同期整流制御回路ＲＴＦＣは、この大小関係に基づいてＭ１０〜Ｍ１５のオン・オフを制御し、これにより同期整流を行う。具体的には、電圧が一番低い端子をＩＳＥＮＳＥＯＵＴに接続し、電圧が一番高い端子をＶＣＣＯＵＴに接続するようにＭ１０〜Ｍ１５のオン・オフを制御する。

このようにＳＰＭの回転によって得られた３相交流信号となる逆起電力は、同期整流によってＶＣＣＯＵＴに供給される。リトラクト時には、この整流された逆起電力がＶＣＣＯＵＴに接続された電源ラインＶＣＣを介して後述するボイスコイルモータＶＣＭの駆動電圧として使用される。例えば、２．５インチ型のような小型のＨＤＤ装置では、逆起電力の大きさも小さくなるため、可能な限り低損失で当該電力を取り出すことが望ましい。そこで、このような同期整流を行うことが有益となる。

図１において、パワースイッチＰＳＷは、例えば、ｎチャネル型ＭＯＳトランジスタで構成され、外部端子ＶＣＣＩＮとＶＣＣＯＵＴの間の導通・遮断を行う。パワースイッチ制御回路ＰＳＷＣは、外部端子ＶＢＳＴに生成された内部電源電圧によって動作し、ＰＳＷのオン・オフを制御する。リトラクト時には、バッテリＢＡＴの有無に関わらず、ＰＳＷはオフに制御される。これによって、ＶＣＣＯＵＴの電圧がＢＡＴの有無（すなわちＶＣＣＩＮの電圧）に依存して変動することによる、リトラクト特性の変動が防止できる。また、ＰＳＷには、基板ノードとドレインの間に、基板側（ＶＣＣＩＮ側）をアノード、ドレイン側（ＶＣＣＯＵＴ側）をカソードとするボディーダイオードと、基板ノードをソースまたはＧＮＤに選択的に接続するスイッチが備わっている。ＰＳＷＣは、ＰＳＷをオフに制御する際には、ＰＳＷの基板ノードをＧＮＤに接続し、ＶＣＣＩＮとＶＣＣＯＵＴの間のボディーダイオードを介した導通経路も遮断する。

異常検出制御回路ＦＤＣは、外部の各種センサ回路等から、外部電源遮断信号や、例えばＨＤＤ装置の落下等といった異常検出信号を受けた際に、リトラクト開始信号ＸＲＥＴＥＮＡをリトラクト制御回路ＲＥＴＣ１に出力する。発振回路ＯＳＣは、ＶＢＳＴの電圧によって動作し、ＲＥＴＣ１に動作用のクロック信号ＣＬＫを供給する。昇圧電源生成回路ＢＳＴは、ＶＣＣＩＮの電圧によって動作し、例えば、チャージポンプ回路等を用いて昇圧された内部電源電圧をＶＢＳＴに生成する。レギュレータ回路ＶＲＥＧは、ＶＢＳＴの電圧によって動作し、内部電源電圧をＶＢＲＫに生成する。特に限定はされないが、例えば、ＶＣＣＩＮに供給される外部電源電圧やＶＢＲＫに生成される内部電源電圧は５Ｖ等であり、ＶＢＳＴに生成される内部電源電圧は１２Ｖ等である。なお、リトラクト時には、ＢＳＴおよびＶＲＥＧは、動作を停止し、図１に示される各種内部回路は、容量Ｃ２，Ｃ３に蓄えられた電荷を用いて所定の動作を行う。すなわち、図１の磁気ディスク制御装置ＭＤＣＩＣ１は、バッテリＢＡＴ等の外部電源が遮断された際にも内部電源電圧によってリトラクト動作が行えるように構成されている。

パワーＭＯＳトランジスタ（ここではｎチャネル型ＭＯＳトランジスタ）Ｍ１〜Ｍ４は、外部端子ＶＣＭＮ，ＶＣＭＰにブリッジ状に接続される。Ｍ１，Ｍ３は、ドレインが電源ラインＶＣＣ（外部端子ＶＣＣＯＵＴ）に接続され、ソースが、それぞれ、ＶＣＭＮ，ＶＣＭＰに接続される。Ｍ２，Ｍ４は、ソースが外部端子ＶＣＭＧＮＤに接続され、ドレインが、それぞれ、ＶＣＭＮ，ＶＣＭＰに接続される。ｎチャネル型ＭＯＳトランジスタＭＮｄ２は、オンに駆動された際に、Ｍ３のゲートをＧＮＤに接続する。基準電圧生成回路ＶＲＧＥＮ１は、ＶＢＳＴの電圧によって動作し、リトラクト制御回路ＲＥＴＣ１に向けて電源電圧ＶＤＤを供給すると共に、それぞれ電圧値が異なる複数（ここでは４個）のしきい値電圧Ｖｔｈ０〜Ｖｔｈ２，ＶｔｈＲを生成する。セレクタ回路ＳＥＬｒは、ＲＥＴＣ１からの基準電圧選択信号ＲＥＦＳＥＬに応じて、Ｖｔｈ０〜Ｖｔｈ２，ＶｔｈＲの中からいずれか一つのしきい値電圧を選択し、それを基準電圧Ｖｒｅｆとして出力する。

リトラクトドライブ回路ＲＥＴＤＶ１は、アンプ回路ＡＭＰ１と、バッファ回路ＢＦと、スイッチＳＷ１と、ｎチャネル型ＭＯＳトランジスタＭＮｄ１と、抵抗Ｒ１，Ｒ２を備え、Ｍ１を介したＶＣＭの駆動電圧を制御する。ＡＭＰ１は、ＶＢＳＴの電圧によって動作し、正極入力ノードにセレクタ回路ＳＥＬｒからのＶｒｅｆが入力され、出力ノードがＳＷ１を介してＭ１のゲートに接続される。Ｒ１，Ｒ２は、Ｍ１のソース（外部端子ＶＣＭＮ）とＧＮＤの間に直列接続され、Ｍ１のソース電圧をＲ２／（Ｒ１＋Ｒ２）で抵抗分圧し、この抵抗分圧値をフィードバック電圧ＶｆｂとしてＡＭＰ１の負極入力ノードに帰還する。ＢＦは、ＡＭＰ１の出力電圧を２値で取り込み、この２値情報を判定結果信号ＣＭＰＯＵＴとしてリトラクト制御回路ＲＥＴＣ１に出力する。ＭＮｄ１は、オンに駆動された際に、Ｍ１のゲートをＧＮＤに接続する。

シリアルポートＳＰは、外部のプロセッサＭＰＵ等から各種設定情報や制御情報を受け、当該情報をレジスタ回路ＲＥＧに格納する。各種設定情報の中には、詳細は後述するが、基準電圧生成回路ＶＲＧＥＮ１による４個のしきい値電圧Ｖｔｈの具体的な値や、ＶＣＭを駆動する際の駆動電圧Ｖｒｅｔの値や、リトラクト動作の最大所要時間Ｔｒｅｔが含まれる。また、制御情報の中には、リトラクト制御回路ＲＥＴＣ１のイネーブル信号ＩＣ＿ＥＮＡや、異常検出制御回路ＦＤＣのイネーブル信号も含まれる。

リトラクト制御回路ＲＥＴＣ１は、イネーブル信号ＩＣ＿ＥＮＡを受けて活性化され、ＦＤＣからリトラクト開始信号ＸＲＥＴＥＮＡを受けた際に、ＶＲＧＥＮ１からの電源電圧ＶＤＤを用いてクロック信号ＣＬＫに同期してリトラクト動作に伴う各種制御信号を出力する。例えば、リトラクトオン信号ＲＥＴＯＮが出力されると、ＲＴＦＣ、ＣＭＰ、ＰＳＷＣが活性化され、ＶＲＥＧおよびＢＳＴが非活性化される。パワースイッチ遮断信号ＰＳＷＣＵＴが出力されると、前述したようにＰＳＷＣを介してＰＳＷが遮断される。基準電圧選択信号ＲＥＦＳＥＬが出力されると、前述したように、セレクタ回路ＳＥＬｒを介して基準電圧Ｖｒｅｆの値が選択される。ゲイン選択信号ＧＡＩＮＳＥＬ１が出力されると、リトラクトドライブ回路ＲＥＴＤＶ１の抵抗（可変抵抗）Ｒ２の値が選択的に設定される。パワーＭＯＳオン信号ＮＨＯＮ，ＮＬＯＮ，ＰＨＯＮ，ＰＬＯＮが出力されると、Ｍ１〜Ｍ４のゲートが適宜制御される。ＮＨＯＮは、ＳＷ１のオン・オフを制御し、またインバータ回路ＩＶ１を介してＭＮｄ１のオン・オフを制御する。ＰＨＯＮは、インバータ回路ＩＶ２を介してＭＮｄ２のオン・オフを制御する。ＮＬＯＮは、Ｍ２のオン・オフを制御し、ＰＬＯＮは、Ｍ４のオン・オフを制御する。

このように、図１の磁気ディスク制御装置ＭＤＣＩＣ１は、様々な特徴を備えるが、特に、次の３点が主要な特徴となっている。第１の特徴は、リトラクトドライブ回路ＲＥＴＤＶ１の基準電圧Ｖｒｅｆを、基準電圧生成回路ＶＲＧＥＮ１ならびにセレクタ回路ＳＥＬｒを介して選択的に設定可能となっている点にある。第２の特徴は、リトラクト動作期間中に、リトラクト制御回路ＲＥＴＣ１がＲＥＴＤＶ１を基準電圧選択信号ＲＥＦＳＥＬおよびゲイン選択信号ＧＡＩＮＳＥＬ１を用いてディジタル的に制御することで、ＶＣＭのＢＥＭＦの値に応じてＶＣＭの駆動電圧を動的に制御する点にある。第３の特徴は、ＲＥＴＤＶ１が、ボイスコイルモータＶＣＭの駆動電圧の制御動作と、ＶＣＭで生じた逆起電圧（ＢＥＭＦ）の検出動作を１個のアンプ回路ＡＭＰ１を兼用して用いることで実現している点にある。これらの特徴の詳細については、以降にて適宜説明を行う。

次に、リトラクト時における図１の磁気ディスク制御装置ＭＤＣＩＣ１の主要な動作例について説明する。リトラクト時には、前述したように、パワースイッチＰＳＷがオフに制御され、スピンドルモータＳＰＭの逆起電力を整流して得られる電源ラインＶＣＣの電圧によってボイスコイルモータＶＣＭの駆動電圧が生成される。リトラクトドライブ回路ＲＥＴＤＶ１は、リトラクト制御回路ＲＥＴＣ１からの指示に応じて、このＶＣＭの駆動電圧を外部端子ＶＣＭＮに印加する駆動動作モードと、ＶＣＭＮを介してＶＣＭで生じたＢＥＭＦの値を検出する検出動作モードとを交互に繰り返す。

駆動動作モードの際、リトラクト制御回路ＲＥＴＣ１はパワーＭＯＳオン信号ＮＨＯＮを‘Ｈ’レベルとし、その結果、スイッチＳＷ１がオンとなり、ｎチャネル型ＭＯＳトランジスタＭＮｄ１がオフとなる。また、ＲＥＴＣ１はパワーＭＯＳオン信号ＮＬＯＮ、ＰＨＯＮ、ＰＬＯＮを、それぞれ、‘Ｌ’レベル、‘Ｌ’レベル、‘Ｈ’レベルとし、その結果、Ｍ２、Ｍ３、Ｍ４は、それぞれ、オフ、オフ、オンとなる。この際に、Ｍ３は、ディスチャージ用のｎチャネル型ＭＯＳトランジスタＭＮｄ２を介してオフに駆動される。これによって、リトラクト動作の前段階でＭ３のゲートに多くの電荷が残っていた場合にも、それを早期に放電することができる。すなわち、Ｍ１〜Ｍ４は、ＶＣＭによって磁気ヘッドを通常駆動する際にも用いられるが、Ｍ３がオンに駆動されていた場合、リトラクト時には、それをオフにスイッチングする必要がある。この際に、Ｍ３をオフにする駆動能力が低いと、スイッチングを終えるまでの待ち時間が必要となり、リトラクトの所要時間が延びることになる。

アンプ回路ＡＭＰ１は、ＳＷ１を介してＭ１のゲートを駆動し、Ｍ１は、そのソース電圧をＲ１，Ｒ２で抵抗分圧し、フィードバック電圧ＶｆｂとしてＡＭＰ１に負帰還する。ＡＭＰ１の正極入力ノードには、セレクタ回路ＳＥＬｒを介して特定の値（例えばＶｔｈＲ）を持つ基準電圧Ｖｒｅｆが入力される。すなわち、ＲＥＴＣ１は、駆動動作モードの際には、基準電圧選択信号ＲＥＦＳＥＬを介してＶｒｅｆの値を固定的に定める。一方、Ｒ２の抵抗値は、ＲＥＴＣ１からのゲイン選択信号ＧＡＩＮＳＥＬ１に応じて選択的に設定される。ＡＭＰ１は、ＶｒｅｆとＶｆｂを入力とし負帰還のアンプ動作を行い、Ｒ２の設定値に応じて、Ｖｒｅｆ×（（Ｒ１＋Ｒ２）／Ｒ２）で定められる駆動電圧をＶＣＭＮに印加する。そして、ＶＣＣ→Ｍ１→ＶＣＭＮ→ＶＣＭ→ＶＣＭＰ→Ｍ４→ＶＣＭＧＮＤの経路でＶＣＭに駆動電流が供給される。

一方、検出動作モードの際、リトラクト制御回路ＲＥＴＣ１はパワーＭＯＳオン信号ＮＨＯＮを‘Ｌ’レベルとし、その結果、スイッチＳＷ１がオフとなり、ＭＮｄ１がオンとなる。これに伴い、Ｍ１は、ＭＮｄ１を介して早期にオフに駆動される。すなわち、ＶＣＭのＢＥＭＦを検出するためには、Ｍ１をオフに制御する必要がある。前述したように、ＲＥＴＤＶ１は、駆動動作モードと検出動作モードを交互に繰り返すため、駆動動作モードから検出動作モードに早期に遷移し、正確にＢＥＭＦを検出するためには、Ｍ１を高速にオフにスイッチングすることが望ましい。また、ＲＥＴＣ１はＮＬＯＮ、ＰＨＯＮ、ＰＬＯＮを、それぞれ、‘Ｌ’レベル、‘Ｌ’レベル、‘Ｈ’レベルとし、その結果、Ｍ２、Ｍ３、Ｍ４は、それぞれ、オフ、オフ、オンとなる。これによって、ＶＣＭのＢＥＭＦがＶＣＭＰを基準としてＶＣＭＮに生成される。

このＶＣＭＮに生成されたＶＣＭのＢＥＭＦは、Ｒ１，Ｒ２によって抵抗分圧され、フィードバック電圧ＶｆｂとしてＡＭＰ１の負極入力ノードに印加される。ＲＥＴＣ１は、検出動作モードの際には、ＧＡＩＮＳＥＬ１を介してＲ２の値を固定的に定める。したがって、Ｖｆｂは、ＶＣＭＮの値に比例した値となる。一方、基準電圧Ｖｒｅｆの値は、ＲＥＴＣ１からのＲＥＦＳＥＬに応じて選択的に設定される。ＡＭＰ１は、Ｖｒｅｆを比較対象としてＶｆｂの大小を判定するコンパレータ動作を行い、バッファ回路ＢＦは、この判定結果を取り込み、判定結果信号ＣＭＰＯＵＴとしてＲＥＴＣ１に出力する。ＲＥＴＣ１は、このＣＭＰＯＵＴに基づき、ＶＣＭのＢＥＭＦが選択的に定めた所定の値よりも高いか低いかを識別し、この識別結果に応じて駆動動作モード時のＶＣＭの印加電圧を定める（すなわちＲ２の抵抗値を設定する）。

以上のように、リトラクト制御回路ＲＥＴＣ１は、リトラクトドライブ回路ＲＥＴＤＶ１を検出動作モードと駆動動作モードで動作させている。検出動作モード時には、しきい値電圧（Ｖｒｅｆ）を定めると共に当該しきい電圧との大小関係をＲＥＴＤＶ１に判別させ、この判別結果に応じて新たな駆動電圧を設定してＲＥＴＤＶ１を駆動動作モードで動作させている。このように、ＲＥＴＣ１を主としたディジタル的なフィードバック制御によってＶＣＭの駆動電圧制御（磁気ヘッドの速度制御）を行うことで、図１３の磁気ディスク制御装置ＭＤＣＩＣ１１のような位相補償回路ＰＨＣ等を含めた複雑なアナログ閉ループ回路が不要となり、回路面積の低減が図れる。

更に、このディジタル的なフィードバック制御方式を用いることで、特に、１個のアンプ回路ＡＭＰ１で検出動作モードと駆動動作モードの両方が行えるように構成することができ、更なる回路面積の低減が図れ、回路の低消費電力化やコストの低減等が図れる。すなわち、ＡＭＰ１は、検出動作モードの際には速度差に応じたアナログ信号を生成する必要はなく、単にコンパレータ動作によってディジタル信号を生成すればよいため、このような兼用が可能となる。その結果、例えば、２．５インチのＨＤＤ装置のようにスピンドルモータＳＰＭの逆起電力が小さい場合でも、リトラクト時の動作電源を十分に確保することができる。また、ＶＣＭのＢＥＭＦを検出して、駆動電圧にフィードバックできることから、前述した図１１の磁気ディスク制御装置ＭＤＣＩＣ１０と比較して、磁気ヘッドが目標速度に到達するまでの整定時間を短縮でき、リトラクトに要する所要時間を短縮することが可能となる。その結果、例えば、ＨＤＤ装置の落下時等でも、ディスクの損傷を防止することが可能となる。

なお、図１の磁気ディスク制御装置ＭＤＣＩＣ１では、リトラクトドライブ回路ＲＥＴＤＶ１１をＭ１側のみに設けたが、例えば、加えてＭ３側に設けることも可能である。この場合、リトラクト時に磁気ヘッドの加速と減速が可能になるため目標速度に到達するまでの整定時間を更に短縮することができる。ただし、図１３の場合ほどではないが、回路面積の増大ならびに消費電力の増大が懸念されるため、この観点からは、図１のような構成とすることが望ましい。また、ここでは、リトラクト時に、ＶＣＣＩＮとＶＣＣＯＵＴの間をパワースイッチＰＳＷで遮断したが、場合によっては、外部からの設定等に応じて、ＰＳＷのボディーダイオードを介して導通させることも可能である。これによって、ＶＣＭの駆動電圧として更に高い電圧を使用することが可能となり、更なるリトラクト時間の短縮が図れる場合がある。

図２は、図１の磁気ディスク制御装置を含めた装置全体の構成例を示すブロック図である。図２に示す磁気ディスク制御装置ＭＤＣＩＣ１’は、例えば、１個の半導体チップ（半導体パッケージ）で実現され、図１の磁気ディスク制御装置ＭＤＣＩＣ１に対して、更に、ボイスコイルモータドライブ回路ＶＣＭＤＶと、スピンドルモータドライブ回路ＳＰＭＤＶが加わった構成となっている。ＳＰＭＤＶは、通常動作時に、パワーＭＯＳトランジスタＭ１０〜Ｍ１５のオン・オフを適宜制御し、スピンドルモータＳＰＭを介して磁気ディスク（図示せず）を高速回転させる。ＶＣＭＤＶは、通常動作時に、パワーＭＯＳトランジスタＭ１〜Ｍ４のオン・オフを適宜制御し、ボイスコイルモータＶＣＭを介して磁気ディスク上の磁気ヘッド（図示せず）の位置を制御する。ＶＣＭＤＶとリトラクトドライブ回路ＲＥＴＤＶ１、ならびに、ＳＰＭＤＶと同期整流制御回路ＲＴＦＣは、それぞれ異なる期間で動作し、通常動作時にはＶＣＭＤＶおよびＳＰＭＤＶが動作すると共に、ＲＥＴＤＶ１およびＲＴＦＣのパワーＭＯＳトランジスタに向けた出力はハイインピーダンスとなり、リトラクト動作時にはその逆となる。

図３は、図２の磁気ディスク制御装置が適用されたハードディスクドライブ（ＨＤＤ）装置の構成例を示す概略図である。図３に示すＨＤＤ装置において、スピンドルモータＳＰＭは、磁気ディスクＤＳＫを回転駆動する。ボイスコイルモータＶＣＭは、アームＡＲＭを介して磁気ヘッドＭＨに連結され、ＡＲＭを回動させてＭＨをＤＳＫ上の径方向に移動する。磁気ヘッドＭＨは、ＤＳＫ上の記憶トラックに対して情報の読み出し／書き込みを行なう。信号処理回路（信号処理ＩＣ）ＳＰＲＣは、ＭＨによって読み出された情報から、ＤＳＫ上の位置情報を読み取る。制御部ＣＴＬＢＫは、ＳＰＲＣからの位置情報に基づいてモータ駆動回路ＭＤＶに駆動電流指令値Ｉｃｍｄを送る。ＭＤＶは、このＩｃｍｄに応じて、ＶＣＭを駆動する。このＭＤＶに図２の磁気ディスク制御装置ＭＤＣＩＣ１’が適用される。

制御部ＣＴＬＢＫは、ＨＤＤ装置全体の動作を制御するプロセッサ（マイクロコンピュータ）ＭＰＵと、ＭＰＵからの位置指令（目標トラック位置情報）と信号処理回路ＳＰＲＣからのヘッド位置情報とに基づいて電流の向きも含めた駆動電流指令値Ｉｃｍｄを生成する補償部ＣＢＫを有する。このような構成において、電源遮断等の緊急時でのリトラクト動作では、磁気ディスクＤＳＫの回転速度により浮上している磁気ヘッドＭＨがＤＳＫの記録面に接触してしまうのを回避するために、ＭＨをＤＳＫの外周部に設けられたスロープ状のランプ機構ＲＭＰへ退避させる必要がある。この際には、ＭＨがＲＭＰに高速に衝突する（この場合、反動でＭＨが再びＤＳＫ上に戻る場合がある）のを防ぐ為に、ＭＨをある程度低い設定速度で安定的に退避させる必要がある。更には、この退避に要する時間も可能な限り短縮する必要がある。そこで、図２（図１）に示したような磁気ディスク制御装置を用いることが有益となる。

図４は、図１の磁気ディスク制御装置において、そのリトラクトドライブ回路ＲＥＴＤＶ１の詳細な構成例を示す回路図である。図４に示すリトラクトドライブ回路ＲＥＴＤＶ１は、ｎチャネル型ＭＯＳトランジスタＭＮ１〜ＭＮ６，ＭＮｄ１と、ｐチャネル型ＭＯＳトランジスタＭＰ１〜ＭＰ６と、インバータ回路ＩＶ１と、バイアス電流源Ｉｂｉａｓと抵抗Ｒ１，Ｒ２と、スイッチＳＷ１を備えている。ＭＮ１〜ＭＮ４およびＭＰ１〜ＭＰ４はアンプ回路ＡＭＰ１を構成し、ＭＮ５，ＭＮ６，ＭＰ５，ＭＰ６はバッファ回路ＢＦを構成する。

ＭＰ１，ＭＰ２は、差動対を構成し、ソースが共通にＩｂｉａｓに接続され、ドレインが、それぞれ、ＭＮ１，ＭＮ２のドレインに接続される。ＭＰ１のゲートにはフィードバック電圧Ｖｆｂが入力され、ＭＰ２のゲートには基準電圧Ｖｒｅｆが入力される。ＭＮ１，ＭＮ２は、ソースが共通にＧＮＤに接続される。ＭＮ１のドレインおよびゲートはＭＮ３のゲートとカレントミラー接続され、ＭＮ２のドレインおよびゲートはＭＮ４のゲートとカレントミラー接続される。ＭＰ３，ＭＰ４は、ソースが共通に外部端子ＶＢＳＴに接続され、ＭＰ３のゲートおよびドレインはＭＰ４のゲートとカレントミラー接続される。また、ＭＮ３，ＭＮ４のドレインは、それぞれ、ＭＰ３，ＭＰ４のドレインに接続される。

このように、図４に示すアンプ回路ＡＭＰ１は、電流増幅型のアンプ回路となっている。例えば、Ｖｆｂ＞Ｖｒｅｆであった場合、相対的にＭＮ１およびＭＮ３に流れる電流が減少し、ＭＮ２およびＭＮ４に流れる電流が増加する。ＭＮ３に流れる電流は、ＭＰ３を介してＭＰ４に転写され、その結果、ＭＰ４，ＭＮ４のドレインでは、ＶｆｂとＶｒｅｆの差分に応じた放電電流が生成され、その電圧が低下する。逆に、Ｖｆｂ＜Ｖｒｅｆであった場合には、ＭＰ４，ＭＮ４のドレインでは、充電電流が生成され、その電位が上昇する。図１で述べたように、ＲＥＴＤＶ１を駆動動作モードで動作させる際には、ＭＰ４，ＭＮ４のドレイン電圧がＳＷ１を介してパワーＭＯＳトランジスタＭ１に印加される。仮にＶｆｂ＞Ｖｒｅｆの場合には、Ｍ１のソース電圧（外部端子ＶＣＭＮの電圧）が低下し、これに伴い、ＶＣＭＮをＲ１，Ｒ２で抵抗分圧したＶｆｂの値も低下する。したがって、Ｖｒｅｆ＝Ｖｆｂに収束するように負帰還ループによる制御が行われ、その結果、ＶＣＭＮでの駆動電圧が定められる。

一方、ＲＥＴＤＶ１を検出動作モード（コンパレータ動作モード）で動作させる際には、ＳＷ１がオフに、ＭＮｄ１がオンに制御され、Ｍ１がオフに駆動される。この場合、ＶＣＭＮの電圧に比例する電圧がＶｆｂとしてアンプ回路ＡＭＰ１に入力される。ＡＭＰ１は、Ｖｒｅｆを基準としてＶｆｂの大小に応じてＭＰ４，ＭＮ４のドレインに放電電流あるいは充電電流を生成する。前述したように、例えばＶｆｂ＞Ｖｒｅｆであった場合には、ＭＰ４，ＭＮ４のドレイン電圧が低下し、この電圧が、ＭＰ５，ＭＮ５からなるＣＭＯＳインバータ回路で取り込まれる。当該ＣＭＯＳインバータ回路の出力は、その後段に接続されたＭＰ６，ＭＮ６からなるＣＭＯＳインバータ回路を介して判定結果信号ＣＭＰＯＵＴとして出力される。すなわち、Ｖｆｂ＞Ｖｒｅｆの場合には、‘Ｌ’レベルが出力され、Ｖｆｂ＜Ｖｒｅｆの場合には、‘Ｈ’レベルが出力される。なお、この２個のＣＭＯＳインバータ回路は、図１のリトラクト制御回路ＲＥＴＣ１に供給される電源電圧ＶＤＤで動作する。

図４のように、電流増幅型のアンプ回路を用いると、駆動動作モードで動作させた際の位相補償としてはパワーＭＯＳトランジスタＭ１の容量で帯域制限を行うこととなり、位相補償回路等を設けなくても安定なフィードバック動作を確保することが可能となる。一方、仮に電圧増幅型のアンプ回路を用いた場合でも、駆動動作モードにおけるＶＣＭＮ端子電圧の制御動作は可能であるが、位相補償回路が必要となること及び駆動動作モードにおける電圧制御動作自体が高帯域を必要としないことから電流増幅型のアンプ回路を用いる方が望ましい。

図５は、図４の変形例を示す回路図である。図５に示すリトラクトドライブ回路ＲＥＴＤＶ１’では、図４の構成例と比較して、アンプ回路ＡＭＰ１’内にスイッチＳＷ１０，ＳＷ１１が追加され、バッファ回路ＢＦ’内にｎチャネル型ＭＯＳトランジスタＭＮ１１，ＭＮ１２およびｐチャネル型ＭＯＳトランジスタＭＰ１１，ＭＰ１２が追加されている。更に、スイッチＳＷ１が配線に変更された構成となっている。これら以外は、図４と同様な構成である。ＳＷ１０は、ＭＰ３のドレインとＭＮ３のドレインの間に挿入され、ＳＷ１１は、ＭＰ４のドレイン（Ｍ１のゲート）とＭＮ４のドレインの間に挿入される。ＳＷ１０，ＳＷ１１のオン・オフは、パワーＭＯＳオン信号ＮＨＯＮによって行われる。

ＭＮ１１，ＭＮ１２は、差動対を構成し、ソースが共通にＧＮＤに接続され、ドレインが、それぞれ、ＭＰ１１，ＭＰ１２のドレインに接続される。ＭＮ１１のゲートはＭＮ１のドレインに接続され、ＭＮ１２のゲートはＭＮ２のゲートに接続される。ＭＰ１１，ＭＰ１２は、ソースが共通に電源電圧ＶＤＤに接続され、ＭＰ１１のゲートおよびドレインはＭＰ１２のゲートとカレントミラー接続される。そして、ＭＮ１２，ＭＰ１２のドレインがＭＰ５，ＭＮ５からなるＣＭＯＳインバータ回路の入力となる。

このように図５のＲＥＴＤＶ１’は、図４のＲＥＴＤＶ１と比較して、アンプ回路ＡＭＰ１’内にスイッチＳＷ１０，ＳＷ１１が設けられ、これによって、アンプ回路ＡＭＰ１’自体が電流増幅モード（駆動動作モード）か、コンパレータ動作モード（検出動作モード）に切り替え可能な構成となっている。ＳＷ１０，ＳＷ１１がオンに制御された際には、図４の場合と同様の動作によりＭＰ４のドレインからＭ１のゲートが駆動される。一方、ＳＷ１０，ＳＷ１１がオフに制御された際には、ＭＰ４のドレインがハイインピーダンスとなり、Ｍ１のゲートはＭＮｄ１を介してＧＮＤに接続される。また、ＭＮ１に流れる電流はＭＮ１１，ＭＰ１２を介してＭＰ１２に転写され、ＭＮ２に流れる電流はＭＮ１２に転写される。この結果、ＭＰ１のゲートとＭＰ２のゲートの差電圧に応じた電圧がＭＮ１２，ＭＰ１２のドレインノードに生成される。

図６は、図１の磁気ディスク制御装置において、そのリトラクト制御回路ＲＥＴＣ１の詳細な動作例を示す状態遷移図である。ＲＥＴＣ１は、例えば、図６に示すような動作を行うステートマシーンを備える。図６において、まず、ステップＳ１は、通常動作モード（ノーマルモード）となっている。このステップでは、図２に示したようなボイスコイルモータドライブ回路ＶＣＭＤＶならびにスピンドルモータドライブ回路ＳＰＭＤＶを用いた動作が行われる。ここで、図１の異常検出制御回路ＦＤＣからリトラクト開始信号ＸＲＥＴＥＮＡが入力されると（例えば‘Ｈ’→‘Ｌ’に遷移すると）、ステップＳ２へ移行する。

ステップＳ２において、リトラクト制御回路ＲＥＴＣ１は、一定の時間（ｔｗａｉｔ１）、待機動作を行い、この間、パワーＭＯＳトランジスタＭ１〜Ｍ４のゲートを全て‘Ｌ’レベルに駆動する（Ｍ１〜Ｍ４を全てオフに駆動する）。例えば、図１のＭ１，Ｍ３に関しては、ＭＮｄ１，ＭＮｄ２を介して当該駆動が行われる。当該ステップＳ２は、ステップＳ１に伴いＭ１〜Ｍ４のゲートに多くの電荷が残存している恐れがあり、これによる貫通電流の発生等を予防するために備わっている。一定の時間を経過すると、ステップＳ３へ移行する。ステップＳ３において、ＲＥＴＣ１は、ＶＣＭに対してブレーキ動作を行う。具体的には、例えば、ＶＣＭの両端をＭ２，Ｍ４を介してＧＮＤに接続する制御を行う。当該ステップＳ３は、例えば、磁気ヘッドが高速で移動中にリトラクト動作が開始された場合に、その移動方向に関係なく、一旦減速を行わないと、ランプ機構ＲＭＰに退避する際の速度制御を適切に行えない恐れがあるため備わっている。なお、当該ステップＳ３は、ブレーキ動作の時間（ｔｂｒｋ）をシリアルポートから設定可能になっており、ブレーキ動作を所定の時間（ｔｂｒｋ）行うと、ステップＳ４へ移行する。

ステップＳ４において、ＲＥＴＣ１は、実際に磁気ヘッドの速度制御を開始し、その最初の段階として、まず、ＶＣＭのＢＥＭＦの電圧値（ＶＢＥＭＦ）を所定の時間（ウエイト２）で観測する。ここでは、最終的な目標速度に対応する電圧をしきい値電圧ＶｔｈＲとして、ＶＢＥＭＦとＶｔｈＲの大小関係を比較する。すなわち、前述したように、図１のリトラクトドライブ回路ＲＥＴＤＶ１を検出動作モードで動作させる。ＶＢＥＭＦ≦ＶｔｈＲの場合（すなわち検出速度が目標速度以下の場合）、ステップＳ５へ移行し、そうでない場合、ステップＳ１０へ移行する。

ステップＳ５（ＡＣＣ１１）において、ＲＥＴＣ１は、ＶＣＭの駆動電圧を高い電圧（Ｖｒｅｔ１ＤＲ）に設定し、この駆動電圧でＲＥＴＤＶ１を駆動動作モードで動作させ、磁気ヘッドを十分に加速させる。また、磁気ヘッドがほぼ停止している状態に対応する電圧をしきい値電圧Ｖｔｈ０として、ＶＢＥＭＦ＞Ｖｔｈ０の場合には、ステップＳ６（ＡＣＣ１２）へ移行し、ここでもＳ５と同じ駆動電圧（Ｖｒｅｔ１ＤＲ）でＲＥＴＤＶ１を駆動動作モードで動作させる。このステップＳ５，Ｓ６は、第１リトラクト動作となる。ステップＳ６（ＡＣＣ１２）において、ＲＥＴＣ１は、Ｖｔｈ０≪Ｖｔｈ１＜ＶｔｈＲとなるしきい値電圧Ｖｔｈ１（例えばＶｔｈＲの９０％等）を設定し、ＲＥＴＤＶ１を検出動作モードで動作させる。ＶＢＥＭＦ＞Ｖｔｈ１の場合には、ステップＳ７（ＡＣＣ２１）へ移行し、ＶＢＥＭＦ＜Ｖｔｈ０の場合には、ステップＳ９（ＲａｍｐＤＥＴ）へ移行する。

ここで、第１リトラクト動作において、駆動電圧が同一であるのに関わらず２個のステップＳ５，Ｓ６を設けているのは、次の理由による。まず、しきい値電圧Ｖｔｈ０は、磁気ヘッドがランプ機構ＲＭＰに到達したことを検出する際に使用される。仮に、Ｖｔｈ０＜ＶＢＥＭＦ≦ＶｔｈＲの状態（すなわち磁気ヘッドがある程度動いている状態）でステップＳ４からＳ５に移行した際には、そのままステップＳ６へ移行し、Ｓ６において、ＶＢＥＭＦ＜Ｖｔｈ０（すなわちランプ機構ＲＭＰへ到達したか否か）が判別される。一方、仮に、磁気ヘッドが、実際にはランプ機構ＲＭＰに到達していないがほぼ停止している状態でＳ４からＳ５に移行した際には、Ｓ５においてＶＢＥＭＦ＜Ｖｔｈ０を判別すると、ランプ機構ＲＭＰに到達したと誤判定される恐れがある。そこで、Ｓ５では、ランプ機構ＲＭＰに到達したか否か（ＶＢＥＭＦ＜Ｖｔｈ０）を判別せず、高い駆動電圧（Ｖｒｅｔ１ＤＲ）による加速によって、一旦、ＶＢＥＭＦ＞Ｖｔｈ０となる（すなわち磁気ヘッドがある程度動き出す）のを待って、Ｓ６へ移行する。これにより、Ｓ６以降では、ランプ機構ＲＭＰに到達したか否かを正しく判別することができることになる。

ステップＳ７（ＡＣＣ２１）において、ＲＥＴＣ１は、ＶＣＭの駆動電圧を第１リトラクト動作の場合（Ｖｒｅｔ１ＤＲ）よりも低めの電圧（Ｖｒｅｔ２ＤＲ）に設定し、この駆動電圧でＲＥＴＤＶ１を駆動動作モードで動作させ、磁気ヘッドの加速力をある程度弱める。そして、Ｖｔｈ１＜Ｖｔｈ２＜ＶｔｈＲとなるしきい値電圧Ｖｔｈ２（例えばＶｔｈＲの９５％等）を設定し、ＲＥＴＤＶ１を検出動作モードで動作させる。ＶＢＥＭＦ＞Ｖｔｈ２の場合には、ステップＳ８（ＡＣＣ２２）へ移行し、ＶＢＥＭＦ＜Ｖｔｈ０（ランプ到達判定）の場合には、ステップＳ９（ＲａｍｐＤＥＴ）へ移行する。一方、ステップＳ８（ＡＣＣ２２）において、ＲＥＴＣ１は、ＶＣＭの駆動電圧をステップＳ７の場合（Ｖｒｅｔ２ＤＲ）よりも低めの電圧（ＶｒｅｔＶＤ）に設定し、この駆動電圧でＲＥＴＤＶ１を駆動動作モードで動作させる。そして、ステップＳ７と同様に、Ｖｔｈ２を設定してＲＥＴＤＶ１を検出動作モードで動作させ、ＶＢＥＭＦ＜Ｖｔｈ２の場合には、ステップＳ７（ＡＣＣ２１）に戻り、ＶＢＥＭＦ＜Ｖｔｈ０（ランプ到達判定）の場合には、ステップＳ９（ＲａｍｐＤＥＴ）へ移行する。このステップＳ７，Ｓ８は、第２リトラクト動作となる。

この第２リトラクト動作において、ステップＳ７では、磁気ヘッドの速度が目標速度にある程度近い状態（例えば目標速度の９０％以上）となっているため、磁気ヘッドの速度が目標速度を急激に超えてしまうのを防止するため、駆動電圧が低めの電圧（Ｖｒｅｔ２ＤＲ）に設定されている。特に、図１の磁気ディスク制御装置ＭＤＣＩＣ１のように、Ｍ１側のみにリトラクトドライブ回路ＲＥＴＤＶ１が備わっている構成では、十分に減速制御を行えない恐れがあるため、ステップＳ７を設けることが有益となる。一方、ステップＳ８では、駆動電圧が更に低めの電圧（ＶｒｅｔＶＤ）に設定される。このＶｒｅｔＶＤは、目標速度に対応する駆動電圧であり、当該電圧で駆動を行うことで磁気ヘッドの速度を目標速度により近づけることができると共にその速度をある程度維持することができる。ただし、図３に示したようなランプ機構ＲＭＰには、スロープ（傾斜）が存在するため、これによって、磁気ヘッドが減速し、スロープを越えられない恐れがある。そこで、減速した場合には再びステップＳ７に戻り、若干加速を行う。

ステップＳ９（ＲａｍｐＤＥＴ）は、第３リトラクト動作であり、当該ステップにおいて、ＲＥＴＣ１は、ＶＣＭの駆動電圧を予め定められた駆動電圧（Ｖｒｅｔ３）に設定し、この駆動電圧でＲＥＴＤＶ１を駆動動作モードで動作させる。この際には、検出動作モードは行われずに、一定の駆動電圧（Ｖｒｅｔ３）が継続して印加される。ステップＳ９では、磁気ヘッドは、既にランプ機構ＲＭＰに到達しており、当該駆動によってランプ機構ＲＭＰに押さえ込まれ、磁気ディスク上に戻らないように制御される。また、一定の駆動電圧（Ｖｒｅｔ３）を継続して印加することで、騒音の発生も防止できる。そして、第３リトラクト動作での経過時間が予め定めた設定時間（ｔｒｅｔＣＶ）を越えるとステップＳ１１へ移行する。

ステップＳ１０では、磁気ヘッドの速度が目標速度よりも速い状態となっているため、ＲＥＴＣ１は、ステップＳ３の場合と同様にしてＶＣＭに対してブレーキ動作を行う。そして、しきい値電圧Ｖｔｈ２を設定し、ＲＥＴＤＶ１を検出動作モードで動作させる。ＶＢＥＭＦ≦Ｖｔｈ２となった場合にはステップＳ７（ＡＣＣ２１）へ移行し、ＶＢＥＭＦ＜Ｖｔｈ０となった場合には、ステップＳ９（ＲａｍｐＤＥＴ）へ移行する。ステップＳ１０は、保険的なステップであり、通常は、ステップＳ２，Ｓ３によって磁気ヘッドは十分に減速することになる。

また、ＲＥＴＣ１は、内部のタイマ回路を用いてリトラクト動作を開始してからの経過時間を計測しており、ステップＳ５〜Ｓ８，Ｓ１０に共通して、この経過時間が予め定めた最大所要時間（ｔｒｅｔＶＤ）を越えた際にはステップＳ９へ移行する。この場合、ステップＳ９において、ＶＣＭが予め定められた駆動電圧（Ｖｒｅｔ３）で駆動され、これによって、いかなる状況でも磁気ヘッドが磁気ディスク上に残らないように制御される。すなわち、この最大所要時間（ｔｒｅｔＶＤ）に伴う動作は、保険的なものである。

ステップＳ１１において、ＲＥＴＣ１は、スピンドルモータＳＰＭに対してブレーキ動作を行う。具体的には、例えば、図１のリトラクトオン信号ＲＥＴＯＮを制御し、これに応じて同期整流制御回路ＲＴＦＣがＳＰＭに対してブレーキ制御（例えば、Ｍ１１，Ｍ１３，Ｍ１５を介してＵ，Ｖ，ＷをＧＮＤに接続）を行う。また、当該ステップにおいて、イネーブル信号ＩＣ＿ＥＮＡに‘Ｈ’レベル（リトラクト動作ディスエーブル）が入力されると、ステップＳ１に戻る。

図７〜図９は、図６の動作例を用いた際のリトラクト動作波形の一例を示す図である。図７では、ＶＣＭの両端の電圧（外部端子ＶＣＭＮ，ＶＣＭＰの電圧）と、ＶＣＭに流れる電流Ｉｖｃｍと、ＶＣＭで生じる逆起電圧（ＶＢＥＭＦ）と、ＶＣＭによって駆動される磁気ヘッドの位置とが示されている。まず、全体の動作例として、図７では、ウエイトリトラクト動作（図６のステップＳ２〜Ｓ４）が行われ、第１リトラクト動作（ステップＳ５，Ｓ６）が行われ、第２リトラクト動作（ステップＳ７，Ｓ８）が行われ、第３リトラクト動作（ステップＳ９）が行われている。逆起電圧（ＶＢＥＭＦ）から判るように、第１リトラクト動作では、磁気ヘッドが急速に加速され、ある程度目標速度に近づいたら、第２リトラクト動作に移行して目標速度が維持され、ランプ機構ＲＭＰに到達したら第３リトラクト動作に移行している。前述した図１２の動作例と比較すると、図７では、磁気ヘッドの速度が目標速度に達するまでは十分な加速動作が行われるため、目標速度に整定するまでの時間（第１リトラクト動作期間にほぼ等しい）が短縮でき、その結果、ランプ機構ＲＭＰに到達するまでの所要時間が短縮されている（図１２の３４ｍｓに対して図７では２０ｍｓ）。

図８には、第１リトラクト動作と第２リトラクト動作の繋ぎ目の部分を拡大した動作例が示されている。また、ここでは、フィードバック電圧Ｖｆｂと、基準電圧Ｖｒｅｆと、ＶＣＭの両端の電圧（外部端子ＶＣＭＮ，ＶＣＭＰの電圧）と、ＶＣＭに流れる電流Ｉｖｃｍとが示されている。リトラクトドライブ回路ＲＥＴＤＶ１は、図８に示すように、前述した駆動動作モード（期間Ｔ１）と検出動作モード（期間Ｔ２）を交互に繰り返しながら動作する。この例では、その１周期が約０．８ｍｓとなっている。

第１リトラクト動作では、期間Ｔ１において、Ｖｒｅｆを固定電圧ＶｔｈＲ（この例では２００ｍＶ）としてＶＣＭＮに高い駆動電圧（Ｖｒｅｔ１ＤＲ）（この例では４Ｖ）が印加されている。続いて、期間Ｔ２において、Ｖｒｅｆとしてしきい値電圧Ｖｔｈ０（この例では５０ｍＶ）を用いたＶｆｂの大小判定（すなわちランプ機構到達有無の判定）と、しきい値電圧Ｖｔｈ１（この例では１８０ｍＶ）を用いたＶｆｂの大小判定（すなわち第２リトラクト動作への移行要否判定）とが連続して行われている。図８のＳ７１においては、判定結果信号ＣＭＰＯＵＴが共に‘Ｌ’レベル（すなわち、Ｖｆｂ＞Ｖｔｈ０，Ｖｆｂ＞Ｖｔｈ１）となっており、その結果、第２リトラクト動作へ移行している。

第２リトラクト動作では、期間Ｔ１において、Ｖｒｅｆを固定電圧ＶｔｈＲとしてＶＣＭＮに低めの駆動電圧（Ｖｒｅｔ２ＤＲ）（この例では１Ｖ）が印加されている。続いて、期間Ｔ２において、ＶｒｅｆとしてＶｔｈ０を用いたＶｆｂの大小判定と、しきい値電圧Ｖｔｈ２（この例では１９０ｍＶ）を用いたＶｆｂの大小判定（すなわち図６のＳ７からＳ８への移行要否判定）とが連続して行われている。図８のＳ７２においては、判定結果信号ＣＭＰＯＵＴが共に‘Ｌ’レベル（すなわち、Ｖｆｂ＞Ｖｔｈ０，Ｖｆｂ＞Ｖｔｈ２）となっており、その結果、図６のステップＳ８に移行している。このステップＳ８では、Ｖｒｅｆを固定電圧ＶｔｈＲとしてＶＣＭＮに更に低めの駆動電圧（ＶｒｅｔＶＤ）（この例では０．６Ｖ）を印加している。

図９には、スピンドルモータＳＰＭの動作例が示されている。ここでは、外部端子ＶＣＣＯＵＴ，Ｕ，Ｖ，Ｗの電圧と、Ｕ，Ｖ，Ｗに流れる電流Ｉ＿Ｕ，Ｉ＿Ｖ，Ｉ＿Ｗが示されている。図７に示したウエイトリトラクト動作ならびに第１〜第３リトラクト動作の間、ＳＰＭは同期整流制御回路ＲＴＦＣによって同期整流され、ＶＣＭは、これによって生成された電圧（外部端子ＶＣＣＯＵＴの電圧）によって駆動される。一方、第３リトラクト動作から図６のステップＳ１１へ移行すると、ＳＰＭではブレーキ動作が行われている。

以上のように、図６（図７〜図９）の動作例を用いることで、リトラクトの所要時間を短縮することが可能となる。なお、図６（図７〜図９）では、各種設定値（しきい値Ｖｔｈ０〜Ｖｔｈ２，ＶｔｈＲ、駆動電圧Ｖｒｅｔ１ＤＲ，Ｖｒｅｔ２ＤＲ，ＶｒｅｔＶＤ，Ｖｒｅｔ３、時間ｔｒｅｔＶＤ，ｔｒｅｔＣＶ，ｔｗａｉｔ，ｔｂｒｋ等）を用いて動作が行われた。これらの設定値の大きさは、図１のシリアルポートＳＰを介して適宜選択可能となっている。また、図８に示した期間Ｔ１，Ｔ２等も選択可能となっている。これらの値は、モータのトルク定数、イナーシャ、あるいはランプ機構の構造等によって最適な値が異なるため、適宜調整できるように構成することが望ましい。

以上に説明した本実施の形態１の磁気ディスク制御装置の概要を纏めると以下のようになる。

（１）リトラクト動作として、駆動及び逆起電圧（ＢＥＭＦ）検出を繰り返す構成とし、速度が所定の目標値に達するまでは駆動電圧を大きくしておく。これにより大トルクを得ることができ目標速度に到達するまでの時間を短縮する。その上で速度が所定の目標値に達したら駆動電圧を低くすることで速度制限を行い（加速を止めて速度維持）、短時間でのリトラクト完了及び速度制限による信頼性の高いリトラクトを実現する。

（２）駆動電圧の切り換えは、逆起電圧としきい値電圧との大小関係が変わった時に実施する構成とする。

（３）しきい値及び切り換え前後の駆動電圧等についてはモータのトルク定数、イナーシャ等によって調整できるようにシリアルポートから選択できるようになっている。

（４）駆動及びＢＥＭＦ検出を繰り返す駆動方法は、ランプ機構に到達後も継続すると騒音を発生するためランプ機構到達の検出を行い、到達後は所定の一定電圧駆動に切り換えるように構成する。

（５）ランプ機構到達の検出方法としては、ランプ機構到達時のＢＥＭＦが「０Ｖ」になることを利用して、ＢＥＭＦが低いしきい値以下になったことを検出して到達したと判断する。

（６）ＢＥＭＦとしきい値の比較にはコンパレータが必要であるが、ＶＣＭの動作として、駆動とＢＥＭＦの比較が同時に行われることがないことを利用して、駆動に必要なアンプをコンパレータ動作させることで回路を追加させることなくＶＣＭの制御を行っている。この場合、回路面積の低減に加えて、アンプとコンパレータが同一オフセットとなるため、ＢＥＭＦ検出の検出ばらつきが低減可能となる。すなわち、しきい値電圧と駆動電圧との相関関係が一定に保たれる。仮に、別回路として、同一の方向のそれぞれ異なる大きさのオフセットが生じ、例えばしきい値電圧が必要以上に高くなり、駆動電圧が更に必要以上に高くなったとすると、実際の速度が設計上の目標速度よりも大きく上昇する。一方、同一オフセットでは、この乖離分をある程度の範囲内に押さえることができる。また、別回路では、互いのオフセットの関係によってチップ毎のばらつきが大きくなるが、同一回路とすることで、このばらつきもある程度の範囲内に押さえることができる。

このような磁気ディスク制御装置を用いることで、代表的には、第１に、磁気ヘッドの速度制限を実施しつつ、その整定を早くすることができ、リトラクト完了までの時間を短縮できる。これにより、第２に、ＨＤＤ装置の落下時等における装置の信頼性が向上可能になる。第３に、第１および第２の効果を、回路面積が小さい簡易な回路で実現でき、低消費電力化や半導体チップの低コスト化が図れる。第４に低消費電力な回路構成にできることで逆起電力の小さい小型ＨＤＤモータにおいても適用可能となる。

（実施の形態２）
本実施の形態２では、実施の形態１で述べた図１の磁気ディスク制御装置ＭＤＣＩＣ１の変形例について説明する。図１０は、本発明の実施の形態２による磁気ディスク制御装置において、その主要部の構成例を示すブロック図である。図１０に示す磁気ディスク制御装置ＭＤＣＩＣ２は、図１のＭＤＣＩＣ１と比較して、リトラクトドライブ回路ＲＥＴＤＶ２ならびにリトラクト制御回路ＲＥＴＣ２の構成が異なっている。以下、図１との相違に着目して説明を行う。

リトラクトドライブ回路ＲＥＴＤＶ２は、図１のＲＥＴＤＶ１と同様のアンプ回路ＡＭＰ１、バッファ回路ＢＦ、抵抗Ｒ１，Ｒ２、ｎチャネル型ＭＯＳトランジスタＭＮｄ１を備えることに加えて、スイッチＳＷ２、ならびにセレクタ回路ＳＥＬ１，ＳＥＬ２を備えている。ＡＭＰ１の出力は、ＳＷ２を介してＳＥＬ１に入力される。ＳＥＬ１は、この入力をドライバ選択信号ＤＲＶＳＥＬに応じてパワーＭＯＳトランジスタＭ１のゲートか、パワーＭＯＳトランジスタＭ３のゲートに接続する。また、ＳＥＬ２は、Ｍ１のソースとＭ３のソースを入力として、ＤＲＶＳＥＬに応じた一方の入力をＲ１の一端に接続する。ＤＲＶＳＥＬが一方の論理レベルの場合、ＳＥＬ１はＭ１のゲート側、ＳＥＬ２はＭ１のソース側を選択し、他方の論理レベルの場合、ＳＥＬ１はＭ３のゲート側、ＳＥＬ２はＭ３のソース側を選択する。リトラクト制御回路ＲＥＴＣ２は、前述したドライバ選択信号ＤＲＶＳＥＬを出力すると共に、コンパレータイネーブル信号ＣＭＰＥＮＡによってＳＷ２のオン・オフを制御する。

このように、図１０のリトラクトドライブ回路ＲＥＴＤＶ２は、図１のリトラクトドライブ回路ＲＥＴＤＶ１がＭ１を対象として駆動電圧の設定と逆起電圧（ＢＥＭＦ）の判定を行う構成であったの対して、これに加えてＭ３を対象として駆動電圧の設定と逆起電圧（ＢＥＭＦ）の判定を行える構成となっている。すなわち、制御対象をＭ１とするかＭ３とするかをドライバ選択信号ＤＲＶＳＥＬによって選択し、コンパレータイネーブル信号ＣＭＰＥＮＡを切り替えることで、実施の形態１の場合と同様に、当該制御対象を駆動動作モードと検出動作モードを用いて制御する構成となっている。

本実施の形態２の磁気ディスク制御装置を用いると、実施の形態１で述べた各種効果に加え、Ｍ３側を制御することで磁気ヘッドの減速制御も行えるようになる。これにより、例えば、実施の形態１の場合よりも高い駆動電圧で磁気ヘッドをより加速させ、過剰となった速度を減速制御によって戻すような制御を行うことができ、磁気ヘッドの速度をより早く目標速度に整定することが可能となる。また、Ｍ１側とＭ３側にそれぞれリトラクトドライブ回路を設けるのではなく、１個のリトラクトドライブ回路をスイッチで切り替えることで兼用して用いているため、回路面積の増大（消費電流の増大、チップコストの増大）を抑制できる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本実施の形態による磁気ディスク制御装置およびハードディスクドライブ装置は、特に、２．５インチ型のハードディスクドライブ装置およびそのリトラクト制御を行う制御ＩＣに適用して有益なものであり、これに限らず、リトラクト制御が必要とされる磁気ディスクシステム全般に対して広く適用可能である。

ＡＭＰアンプ回路
ＡＲＭアーム
ＢＡＴバッテリ
ＢＦバッファ回路
ＢＳＴ昇圧電源生成回路
Ｃ容量
ＣＢＫ補償部
ＣＭＰコンパレータ回路
ＣＴＬＢＫ制御部
ＤＳＫ磁気ディスク
ＦＤＣ異常検出制御回路
ＩＶインバータ回路
ＭパワーＭＯＳトランジスタ
ＭＤＣＩＣ磁気ディスク制御装置
ＭＤＶモータ駆動回路
ＭＨ磁気ヘッド
ＭＮｎチャネル型ＭＯＳトランジスタ
ＭＰｐチャネル型ＭＯＳトランジスタ
ＭＰＵプロセッサ
ＯＳＣ発振回路
ＰＨＣ位相補償回路
ＰＳＷパワースイッチ
ＰＳＷＣパワースイッチ制御回路
Ｒ抵抗
ＲＥＧレジスタ回路
ＲＥＴＣリトラクト制御回路
ＲＥＴＤＶリトラクトドライブ回路
ＲＭＰランプ機構
ＲＴＦＣ同期整流制御回路
ＳＥＬセレクタ回路
ＳＨＣサンプリングホールド回路
ＳＰシリアルポート
ＳＰＭスピンドルモータ
ＳＰＭＤＶスピンドルモータドライブ回路
ＳＰＲＣ信号処理回路
ＳＷスイッチ
ＶＣＣ電源ライン
ＶＣＭボイスコイルモータ
ＶＣＭＤＶボイスコイルモータドライブ回路
ＶＣＭＮ，ＶＣＭＰ，ＶＣＭＧＮＤ，ＩＳＥＮＳＥＯＵＴ，Ｕ，Ｖ，Ｗ，ＶＣＣＯＵＴ，ＶＣＣＩＮ，ＶＢＲＫ，ＶＢＳＴ外部端子
ＶＲＥＧレギュレータ回路
ＶＲＧＥＮ基準電圧生成回路

Claims

磁気ヘッドをランプ機構へ退避させるリトラクト動作を行うモータの制御端子である第１端子と、
前記第１端子に駆動電圧を印加する第１トランジスタと、
前記駆動電圧の電圧値と基準電圧の電圧値を指示するリトラクト制御回路と、
前記リトラクト制御回路で指示された電圧値を持つ前記基準電圧を出力する基準電圧出力回路と、
前記駆動電圧が前記リトラクト制御回路で指示された電圧値となるように前記第１トランジスタを制御する駆動動作モードと、前記第１端子に生じた前記モータの逆起電圧と前記基準電圧出力回路から出力された前記基準電圧との大小関係を判定する検出動作モードとを備えたドライブ回路とを有し、
前記リトラクト制御回路は、前記リトラクト動作時に、前記基準電圧の電圧値を指示すると共に前記ドライブ回路を前記検出動作モードで動作させ、前記ドライブ回路から得られた前記大小関係の判定結果に基づいて、前記駆動電圧の電圧値を指示すると共に前記ドライブ回路を前記駆動動作モードで動作させることを特徴する磁気ディスク制御装置。
請求項１記載の磁気ディスク制御装置において、
前記リトラクト制御回路が指示する前記駆動電圧の電圧値には、第１駆動電圧値と、前記第１駆動電圧値よりも小さい第２駆動電圧値が含まれ、
前記リトラクト制御回路が指示する前記基準電圧の電圧値には、第１基準電圧値が含まれ、
前記第１基準電圧値は、前記磁気ヘッドの速度が目標速度に達した際に生じる前記モータの前記逆起電圧に対応する電圧値と同等レベルの電圧値を持ち、
前記リトラクト制御回路は、前記ドライブ回路を前記検出動作モードと前記駆動動作モードで交互に動作させ、前記第１基準電圧値を指示した状態の前記検出動作モードを介して前記モータの前記逆起電圧が前記第１基準電圧値に達したことを検出するまでは前記第１駆動電圧値を指示して前記ドライブ回路を前記駆動動作モードで動作させ、前記モータの前記逆起電圧が前記第１基準電圧値に達したことを検出した際には、前記第２駆動電圧値を指示して前記ドライブ回路を前記駆動動作モードで動作させることを特徴とする磁気ディスク制御装置。
請求項２記載の磁気ディスク制御装置において、
前記リトラクト制御回路が指示する前記基準電圧の電圧値には、更に、第２基準電圧値が含まれ、
前記第２基準電圧値は、前記磁気ヘッドが停止している際に生じる前記モータの前記逆起電圧に対応する電圧値と同等レベルの電圧値を持ち、
前記リトラクト制御回路は、前記第２基準電圧値を指示すると共に前記ドライブ回路を前記検出動作モードで動作させることで前記磁気ヘッドが前記ランプ機構に到達したか否かを判別することを特徴とする磁気ディスク制御装置。
請求項３記載の磁気ディスク制御装置において、
前記リトラクト制御回路は、前記ドライブ回路を前記検出動作モードで動作させる１回の期間内で、前記第２基準電圧値と前記第１基準電圧値を連続して指示することで前記第１および第２基準電圧値と前記モータの逆起電圧とのそれぞれの前記大小関係の判定結果を連続して取得することを特徴とする磁気ディスク制御装置。
請求項３記載の磁気ディスク制御装置において、
前記リトラクト制御回路は、前記磁気ヘッドが前記ランプ機構に到達したと判別した際には、前記ドライブ回路の前記検出動作モードでの動作を終了させ、前記駆動電圧を予め定めた一定の電圧値に指示すると共に前記ドライブ回路を前記駆動動作モードで所定の期間動作させることを特徴とする磁気ディスク制御装置。
請求項２記載の磁気ディスク制御装置において、
前記第１および第２駆動電圧値、ならびに前記第１基準電圧値の大きさは、それぞれ、外部設定によって変更可能となっていることを特徴とする磁気ディスク制御装置。
請求項１記載の磁気ディスク制御装置において、
前記ドライブ回路は、
２入力の一方に前記基準電圧が入力された差動アンプ回路と、
前記第１端子を前記差動アンプ回路の２入力の他方に帰還する帰還経路とを備え、
前記リトラクト制御回路は、前記検出動作モードの際には、前記第１トランジスタをオフに制御すると共に前記差動アンプ回路から前記大小関係の判定結果を取得し、前記駆動動作モードの際には、前記帰還経路の帰還量を制御すると共に、前記差動アンプ回路に前記第１トランジスタの制御を行わせることで前記駆動電圧の電圧値を指示することを特徴とする磁気ディスク制御装置。
請求項７記載の磁気ディスク制御装置において、
前記ドライブ回路は、更に、前記差動アンプ回路の出力ノードと前記第１トランジスタの制御ノードの間に挿入された第１スイッチを備え、
前記リトラクト制御回路は、前記検出動作モードの際には、前記第１スイッチをオフに制御し、前記第１トランジスタをオフに制御することで前記差動アンプ回路の出力ノードから前記大小関係の判定結果を取得し、前記駆動動作モードの際には、前記第１スイッチをオンに制御し、前記帰還経路の帰還量を制御することで前記駆動電圧の電圧値を指示することを特徴とする磁気ディスク制御装置。
請求項７記載の磁気ディスク制御装置において、
前記基準電圧出力回路は、
複数の基準電圧値を生成する基準電圧生成回路と、
前記複数の基準電圧値が入力され、前記リトラクト制御回路からの第１選択信号に応じていずれか１個の基準電圧値を前記基準電圧として出力する第１セレクタ回路とを有することを特徴とする磁気ディスク制御装置。
請求項８記載の磁気ディスク制御装置において、
前記磁気ディスク制御装置は、更に、
前記第１端子と対向する前記モータの制御端子である第２端子と、
前記第２端子に前記駆動電圧を印加する第２トランジスタとを備え、
前記ドライブ回路は、更に、
前記差動アンプ回路から前記第１スイッチを介した出力を、前記リトラクト制御回路からの第２選択信号に応じて、前記第１トランジスタの制御ノードか前記第２トランジスタの制御ノードのいずれか一方に伝達する第２セレクタ回路と、
前記第１端子か前記第２端子のいずれか一方を、前記第２選択信号に応じて前記差動アンプ回路の２入力の他方に帰還する第３セレクタ回路とを有することを特徴とする磁気ディスク制御装置。
磁気ディスクと、
前記磁気ディスクを回転させる第１モータと、
前記磁気ディスク上で情報の読み出し又は書き込みを行う磁気ヘッドと、
前記磁気ヘッドを移動させる第２モータと、
前記磁気ディスク上の領域外に設けられたランプ機構と、
前記磁気ヘッドの位置を指示する制御部と、
前記磁気ヘッドが前記制御部の指示に応じた位置となるように前記第２モータを駆動するモータ駆動回路とを備え、
前記モータ駆動回路は、
前記第２モータの制御端子である第１端子と、
前記第１端子に駆動電圧を印加する第１トランジスタと、
前記駆動電圧の電圧値と基準電圧の電圧値を指示するリトラクト制御回路と、
前記リトラクト制御回路で指示された電圧値を持つ前記基準電圧を出力する基準電圧出力回路と、
前記駆動電圧が前記リトラクト制御回路で指示された電圧値となるように前記第１トランジスタを制御する駆動動作モードと、前記第１端子に生じた前記第２モータの逆起電圧と前記基準電圧出力回路から出力された前記基準電圧との大小関係を判定する検出動作モードとを備えたドライブ回路とを有し、
前記リトラクト制御回路は、前記磁気ヘッドを前記ランプ機構へ退避させるリトラクト開始命令を受けた際に、前記基準電圧の電圧値を指示すると共に前記ドライブ回路を前記検出動作モードで動作させ、前記ドライブ回路から得られた前記大小関係の判定結果に基づいて、前記駆動電圧の電圧値を指示すると共に前記ドライブ回路を前記駆動動作モードで動作させることを特徴するハードディスクドライブ装置。
請求項１１記載のハードディスクドライブ装置において、
前記リトラクト制御回路が指示する前記駆動電圧の電圧値には、第１駆動電圧値と、前記第１駆動電圧値よりも小さい第２駆動電圧値が含まれ、
前記リトラクト制御回路が指示する前記基準電圧の電圧値には、第１基準電圧値が含まれ、
前記第１基準電圧値は、前記磁気ヘッドの速度が目標速度に達した際に生じる前記第２モータの前記逆起電圧に対応する電圧値と同等レベルの電圧値を持ち、
前記リトラクト制御回路は、前記ドライブ回路を前記検出動作モードと前記駆動動作モードで交互に動作させ、前記第１基準電圧値を指示した状態での前記検出動作モードを介して前記第２モータの前記逆起電圧が前記第１基準電圧値に達したことを検出するまでは前記第１駆動電圧値を指示して前記ドライブ回路を前記駆動動作モードで動作させ、前記第２モータの前記逆起電圧が前記第１基準電圧値に達したことを検出した際には、前記第２駆動電圧値を指示して前記ドライブ回路を前記駆動動作モードで動作させることを特徴とするハードディスクドライブ装置。
請求項１２記載のハードディスクドライブ装置において、
前記リトラクト制御回路が指示する前記基準電圧の電圧値には、更に、第２基準電圧値が含まれ、
前記第２基準電圧値は、前記磁気ヘッドが停止している際に生じる前記第２モータの前記逆起電圧に対応する電圧値と同等レベルの電圧値を持ち、
前記リトラクト制御回路は、前記第２基準電圧値を指示すると共に前記ドライブ回路を前記検出動作モードで動作させることで前記磁気ヘッドが前記ランプ機構に到達したか否かを判別することを特徴とするハードディスクドライブ装置。
請求項１３記載のハードディスクドライブ装置において、
前記リトラクト制御回路は、前記ドライブ回路を前記検出動作モードで動作させる１回の期間内で、前記第２基準電圧値と前記第１基準電圧値を連続して指示することで前記第１および第２基準電圧値と前記第２モータの前記逆起電圧とのそれぞれの前記大小関係の判定結果を連続して取得することを特徴とするハードディスクドライブ装置。
請求項１３記載のハードディスクドライブ装置において、
前記リトラクト制御回路は、前記磁気ヘッドが前記ランプ機構に到達したと判別した際には、前記ドライブ回路の前記検出動作モードでの動作を終了させ、前記駆動電圧を予め定めた一定の電圧値に指示すると共に前記ドライブ回路を前記駆動動作モードで所定の期間動作させることを特徴とするハードディスクドライブ装置。
請求項１２記載のハードディスクドライブ装置において、
前記第１および第２駆動電圧値、ならびに前記第１基準電圧値の大きさは、それぞれ、外部設定によって変更可能となっていることを特徴とするハードディスクドライブ装置。
請求項１２記載のハードディスクドライブ装置において、
前記モータ駆動回路は、更に、前記第１モータの回転によって得られる電力を同期整流によって取得する同期整流回路を備え、
前記第１トランジスタは、前記同期整流回路を介して得られた前記電力を用いて前記第１端子に前記駆動電圧を印加することを特徴とするハードディスクドライブ装置。
請求項１７記載のハードディスクドライブ装置において、
前記磁気ディスクは、２．５インチ型であることを特徴とするハードディスクドライブ装置。