JP5530764B2

JP5530764B2 - 光学素子

Info

Publication number: JP5530764B2
Application number: JP2010056217A
Authority: JP
Inventors: 一宏五井; 憲介小川; 健佐久間; 寧官
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2009-09-02
Filing date: 2010-03-12
Publication date: 2014-06-25
Anticipated expiration: 2030-03-12
Also published as: JP2011076053A; DE102011001257A1

Description

本発明は、半導体をコアとして用いた光導波路を有する光学素子に関するものである。

光通信で伝送される情報量は増加の一途をたどっている。これに対しては、（Ｉ）信号の伝送速度を増す、（ＩＩ）波長多重通信のチャンネル数を増す、といった対策が進められている。

光通信では光パルスを用いて光信号が伝送される。そこで、上記（Ｉ）に関しては、光パルス間の間隔が狭まるため、光パルスの時間波形を制御することが重要となる。伝送路である光ファイバ中では、光の波長によって伝搬速度が異なるという波長分散のため、光ファイバを伝搬するに伴い光パルスの時間幅が拡がってしまう。このため、光ファイバとは逆の符号の波長分散を持つ光学素子を光ファイバ伝送路中に設けて、伝送路を伝搬した後の光パルスの波長分散を除去するという波長分散補償技術が必要になる。

一方、（ＩＩ）の対策を進めると、光部品の数が増すとともに伝送経路も複雑になるため、光通信設備の大型化、複雑化、高額化につながるという問題が生じる。

光通信設備の大型化・複雑化を避けるには、設備を構成する装置の部品や回路など、構成要素の小型化、さらには小型化した構成要素を集積化して部品点数の増大を避けることが必要である。光部品の小型化を遂行するには、光部品を構成する基本要素である光学素子を小型化することが必須である。光通信用の光学素子は光導波路を用いて構成されることが多い。このため、光導波路を小型化することが、光部品の小型化を進める上で重要である。光導波路を小型化するには、シリコン（Ｓｉ）などの屈折率の高い材料を用いることが必須である。これは、媒質中の光の波長はその媒質の屈折率に反比例するため、屈折率が高いほど光導波路のコア幅などの寸法が小さくなるからである。Ｓｉの屈折率は約３．５で、シリカ（ＳｉＯ_２）の屈折率（約１．５）に比べて２．３倍以上である。Ｓｉなどの高屈折率材料は、平板の基板上に形成されるため、複数の光導波路を結合することが容易で、複数の光部品を集積化する目的に適している。

光部品の高額化を避けるには、光学素子の製造コストを低減することが重要である。光導波路が小型化されると、光学素子一個あたりに占める原材料コストが減少し、単価を削減することができる。Ｓｉなどの高屈折率材料は、平板の基板上に形成されるため、大面積基板を用いて多数の光学素子を一つの基板上に製造することができ、製造コストをさらに削減することが可能になる。

このような中、特許文献１で示されるような、シリコン光導波路を用いた光学素子が提案されている。また、非特許文献１には、シリコン光導波路に電圧を加えて光学特性を電気的に制御することが開示されている。

再公表ＷＯ２００７／９１４６５号公報

Richard A. Soref et. al. "Electrooptical Effects in Silicon", IEEE Journal of Quantum Electronics, vol. QE-23, No. 1, January 1987

しかしながら、特許文献１の技術において、光導波路のコアを光の導波方向に分割してそれぞれ独立に屈折率を調整しようとした場合、例えば、光の導波方向において複数の電極を独立に設置するといった方法を用いることが考えられるが、その場合には、電極間のコアは半導体で構成されているため、その半導体領域を介して、隣接する電極間にリーク電流が発生する。

本発明はこのような事情に鑑みてなされたものであって、コアを光の導波方向に分割してそれぞれ独立に屈折率を調整しようとした場合に、分割されたコア間に発生する光の導波方向のリーク電流を低減することが可能な光学素子を提供することを目的とする。

上記の課題を解決するため、本発明は、光を導波する半導体のコアを有する光学素子であって、前記コアは、第１導電型の第１半導体コア領域と、前記第１半導体コア領域と光の導波方向と直交する方向において対向配置された第２導電型の第２半導体コア領域と、前記第１半導体コア領域と第１ブロッキング領域を挟んで光の導波方向において隣接する第１導電型の第３半導体コア領域と、前記第２半導体コア領域と第２ブロッキング領域を挟んで光の導波方向において隣接し、前記第３半導体コア領域と光の導波方向と直交する方向において対向配置された第２導電型の第４半導体コア領域と、を部分領域として含み、前記第２導電型は、前記第１導電型とは逆極性であり、前記第１ブロッキング領域は、光の導波方向と直交する方向に延びる第２導電型の半導体領域を部分領域として含み、かつ、前記第１半導体コア領域および前記第３半導体コア領域に接して形成されて、前記第１半導体コア領域と前記第３半導体コア領域を互いに分離し、前記第２ブロッキング領域は、光の導波方向と直交する方向に延びる第１導電型の半導体領域を部分領域として含み、かつ、前記第２半導体コア領域および前記第４半導体コア領域に接して形成されて、前記第２半導体コア領域と前記第４半導体コア領域を互いに分離し、前記第１半導体コア領域に第１電極が接続され、前記第２半導体コア領域に第２電極が接続され、前記第３半導体コア領域に第３電極が接続され、前記第４半導体コア領域に第４電極が接続されている光学素子を提供する。

本発明の光学素子においては、前記コアの幅方向中央部に、光の導波方向に沿って延びる絶縁性のギャップ部を有し、前記第１半導体コア領域と前記第２半導体コア領域とは前記ギャップ部を挟んで対向配置され、前記第３半導体コア領域と前記第４半導体コア領域とは前記ギャップ部を挟んで対向配置されていることが望ましい。

本発明の光学素子においては、前記第１ブロッキング領域は、第１導電型と第２導電型とが光の導波方向に沿って交互に切り替わるように配置された複数のサブブロッキング領域を部分領域として含み、前記第１ブロッキング領域に含まれる複数のサブブロッキング領域のうち、前記第１半導体コア領域及び前記第２半導体コア領域と接する部分は、それぞれ第２導電型のサブブロッキング領域であり、前記第２ブロッキング領域は、第１導電型と第２導電型とが光の導波方向に沿って交互に切り替わるように配置された複数のサブブロッキング領域を部分領域として含み、前記第２ブロッキング領域に含まれる複数のサブブロッキング領域のうち、前記第３半導体コア領域及び前記第４半導体コア領域と接する部分は、それぞれ第１導電型のサブブロッキング領域であることが望ましい。

本発明の光学素子においては、前記ギャップ部は、絶縁体又は無極性の半導体によって構成されていることが望ましい。

本発明の光学素子においては、前記ギャップ部の前記第１半導体コア領域と前記第３半導体コア領域とを隔てる部分は、前記第１半導体コア領域と前記第３半導体コア領域とのいずれよりも屈折率が小さい材料で構成され、前記ギャップ部の前記第２半導体コア領域と前記第４半導体コア領域とを隔てる部分は、前記第２半導体コア領域と前記第４半導体コア領域とのいずれよりも屈折率が小さい材料で構成されていることが望ましい。

本発明の光学素子においては、前記第１半導体コア領域、前記第２半導体コア領域、前記第３半導体コア領域、及び、前記第４半導体コア領域は、それぞれ前記ギャップ部と接する部分の厚みが他の部分よりも厚く形成されたリブ型形状を有し、前記第１半導体コア領域の前記厚みの薄い部分に前記第１電極が接続され、第２半導体コア領域の前記厚みの薄い部分に前記第２電極が接続され、前記第３半導体コア領域の前記厚みの薄い部分に前記第３電極が接続され、前記第４半導体コア領域の前記厚みの薄い部分に前記第４電極が接続されていることが望ましい。
本発明は、光を導波する半導体のコアを有する光学素子であって、前記コアは、光を導波する第１〜第４半導体領域を部分領域として含み、前記第１半導体領域は、第１導電型であり、前記第２半導体領域は、第１導電型と逆極性の第２導電型であり、前記第１半導体領域と光の導波方向と直交する方向において対向配置され、前記第３半導体領域は、第１導電型であり、前記第１半導体領域と第１ブロッキング領域を挟んで光の導波方向において隣接配置されて、前記第１ブロッキング領域により前記第１半導体領域から分離され、前記第４半導体領域は、第２導電型であり、前記第２半導体領域と第２ブロッキング領域を挟んで光の導波方向において隣接配置されて、前記第２ブロッキング領域により前記第２半導体領域から分離され、かつ前記第３半導体領域と光の導波方向と直交する方向において対向配置され、前記第１ブロッキング領域は、光の導波方向と直交する方向に延びる第２導電型の半導体領域を部分領域として含み、かつ、前記第１半導体領域および前記第３半導体領域に接して形成され、前記第２ブロッキング領域は、光の導波方向と直交する方向に延びる第１導電型の半導体領域を部分領域として含み、かつ、前記第２半導体領域および前記第４半導体領域に接して形成され、前記第１半導体領域と前記第２半導体領域との間に電圧を印加可能であり、前記第３半導体領域と前記第４半導体領域との間に電圧を印加可能である光学素子を提供する。

本発明の光学素子によれば、光の導波方向に隣接する複数の半導体コア領域がブロッキング領域によって電気的に分離されている。そのため、それらの半導体コア領域の間に発生するリーク電流を低減することができ、それにより、導波方向の異なる位置に異なる屈折率変化を生じさせることが可能となる。

第１実施形態の光学素子の説明図である。第１光導波路部のＸＺ平面における断面図である。図２のＢ−Ｂ断面図である。第２実施形態の光学素子の説明図である。ＩＶ特性の測定結果を示すグラフである。第３実施形態の光学素子の説明図である。第３光導波路部のＸＺ平面における断面図である。コア内の光強度の分布を示すシミュレーション結果である。図７のＢ−Ｂ断面図である。第４実施形態の光学素子の説明図である。本発明の実施例１と実施例２のリーク特性を示す図である。実施例２の構成を示す断面図である。グレーティング構造を採用したコアを示す図であり、（ａ）は平面図、（ｂ）は断面図、（ｃ）は部分斜視図である。グレーティング構造を採用した光学素子の例を示す断面図である。（ａ）はｗ_ｉｎに対する実効屈折率の変化を示すグラフであり、（ｂ）はｗ_ｉｎの変化に伴うｗ_ｏｕｔの変化を示すグラフである。実効屈折率に対するｗ_ｉｎ、ｗ_ｏｕｔの対応関係を示すグラフである。グレーティング構造各領域における実効屈折率分布を示すグラフである。光学素子の光導波方向の屈折率変化を示すグラフである。分散特性を示すグラフである。本発明の光学素子の応用例を示す図である。

以下、図面を参照して、本発明の実施の形態を説明する。以下に説明する実施形態は、シリコン（Ｓｉ）をコア材料とした光導波路に対して本願の光学素子を適用した場合の実施形態である。

なお、以下の図面においては、ＸＹＺ直交座標系を設定し、ＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する場合がある。この場合においては、光の導波方向をＹ方向、該導波方向と直交する光導波路の幅方向をＸ方向、Ｘ方向及びＹ方向と直交する高さ方向をＺ方向と称する。なお、光導波路は基板上に形成されるため、Ｘ方向とＹ方向は基板と平行な方向であり、Ｚ方向は基板と垂直な方向である。なお、以下の実施形態では、光導波路をコアがＹ方向に延びる直線光導波路としているが、コアが湾曲した曲がり光導波路であっても良い。

［第１の実施の形態］
図１は、本発明の第１実施形態にかかる光学素子ＷＧ１の説明図である。光学素子ＷＧ１は、半導体からなるコア１を有する光導波路２を備えている。
コア１は、互いに対向配置された第１分離コア（第１分離領域）３１と第２分離コア（第２分離領域）３２とを部分領域として含む。光導波路２は、単一のモードが前記２つの部分領域にまたがって伝搬されるシングルモード光導波路となっている。

第１分離コア３１と第２分離コア３２とは、それぞれ光の導波方向の一部にブロッキング領域を有して複数の領域に分かれている。図１の例では、第１分離コア３１と第２分離コア３２との各々が、光の導波方向の２箇所にブロッキング領域１３，１４，１７，１８を備えており、それにより、第１分離コア３１と第２分離コア３２の各々が、このブロッキング領域１３，１４，１７，１８により分離されたそれぞれ３つの導電性コア（半導体コア領域）（半導体領域）１１，１２，１５，１６，１９，２０を備える構造となっている。
第１導電性コア１１、第２導電性コア１２、第３導電性コア１５、第４導電性コア１６、第５導電性コア１９、第６導電性コア２０は、それぞれ第１〜第６半導体領域である。

ブロッキング領域１３，１４，１７，１８は、光の導波方向において隣接する導電性コア同士の間に発生するリーク電流を低減し、これら複数の導電性コアを電気的に分離するためのものである。例えば、隣接する複数の導電性コアがＮ型半導体で構成されていれば、その逆極性であるＰ型半導体をブロッキング領域として用いることができる。ブロッキング領域が光の導波方向に沿って複数設けられることにより、コア１は、光の導波方向に沿って複数に分割されることになる。これにより、光導波路２は、電気的に独立した複数の光導波路部４１，４２，４３を含むことになり、その結果、光の導波方向により異なる屈折率変化による制御を可能とする光学素子を実現することが可能となる。

図２は、光導波路部４１のＸＺ平面における断面図である。本実施形態では、ＳＯＩ基板を元に加工して作製した光導波路を示す。基板５は、光学素子ＷＧ１を作製する元になる基板である。本実施形態においては、シリコン（Ｓｉ）からなる。

基板５の上部に位置する下部クラッド６は、導電性コア１１，１２，１５，１６，１９，２０及びブロッキング領域１３，１４，１７，１８よりも低い屈折率を有する材料であり、例えば、本実施形態においてはＳＯＩ基板の有する熱酸化膜（ＳｉＯ_２）をそのまま利用している。上部クラッド７についても下部クラッド６と同様の条件を持つ。本実施形態においては、上部クラッド７にもＳｉＯ_２を使用している。下部クラッド６及び上部クラッド７の材料としては、窒酸化シリコン（ＳｉＯ_ｘＮ_ｙ）あるいは窒化シリコン（Ｓｉ_ｘＮ_ｙ）などを適用することも可能であり、例えば、窒酸化シリコンＳｉＯ_ｘＮ_ｙでは、組成比ｘ：ｙを制御することで、製造段階において屈折率を制御することが可能である。

導電性コア１１，１２，１５，１６，１９，２０及びブロッキング領域１３，１４，１７，１８には、Ｓｉなどの半導体材料に適宜不純物を添加することにより、それぞれＰ型またはＮ型の導電性を付与したものとすることができる。例えば、導電性コア１１，１５，１９及びブロッキング領域１４，１８をＰ型領域として、導電性コア１２，１６，２０及びブロッキング領域１３，１７をＮ型領域としても良く、導電性コア１１，１５，１９及びブロッキング領域１４，１８をＮ型領域として、導電性コア１２，１６，２０及びブロッキング領域１３，１７をＰ型領域としても良い。すなわち、Ｐ型とＮ型とのうちのいずれか一方を第１導電型、いずれか他方を第２導電型としたときに、導電性コア１１，１５，１９及びブロッキング領域１４，１８を第１導電型とし、導電性コア１２，１６，２０及びブロッキング領域１３，１７を第２導電型とすれば良い。

半導体からなる導電性コア１１，１２，１５，１６，１９，２０及びブロッキング領域１３，１４，１７，１８に導電性を付与する不純物（ドーパント）は、母体媒質に応じて適宜選択して用いることができる。例えば、母体媒質がシリコン等のＩＶ族半導体である場合には、Ｐ型極性を与える添加物としてホウ素（Ｂ）等のＩＩＩ族元素が、また、Ｎ型極性を与える添加物としてリン（Ｐ）やヒ素（Ａｓ）等のＶ族元素が挙げられる。

コア１は、中央部の厚みの厚い部分と、その両側の厚みの薄い部分とを有するリブ型形状である。図２の例では、コア１は、第１のリブである第１導電性コア１１と、第２のリブである第２導電性コア１２と、の２つのリブを部分領域として含む。

第１導電性コア１１と第２導電性コア１２とは、それぞれ同一形状で且つ互いに水平方向に反転した形状を有する。具体的には、第１導電性コア１１は、厚みの薄い平板部（薄板部）１１ｂと、平板部１１ｂの内方側の縁の上に位置し、平板部１１ｂから上部クラッド７側に突出する厚みの厚い凸状部（厚板部）１１ａとから構成される。第２導電性コア１２は、厚みの薄い平板部（薄板部）１２ｂと、平板部１２ｂの内方側の縁の上に位置し、平板部１２ｂから上部クラッド７側に突出する厚みの厚い凸状部（厚板部）１２ａとから構成される。凸状部１１ａと凸状部１２ａは対向配置されている。凸状部１１ａ，１２ａを構成する材料と平板部１１ｂ、１２ｂを構成する材料は同じである。

リブ型光導波路は、中央の厚みのある凸状部１１ａ，１２ａよりも十分離れた領域においては、その構造は光の伝播特性に影響はなく、適宜その形状を加工することが可能である。例えば、本実施形態においては、この厚みの薄い平板部１１ｂ、１２ｂを介して図示略の電極パッド（電極）を備え、電圧を印加するものとしている。
すなわち、第１導電性コア１１の厚みの薄い平板部１１ｂに第１電極が接続され、第２導電性コア１２の厚みの薄い平板部１２ｂに第２電極が接続され、第１電極と第２電極との間に電圧が印加されることにより、第１導電性コア１１と第２導電性コア１２の屈折率が可変に制御される。図示は省略するが、他の導電性コア１５，１６，１９，２０についても同様であり、第３導電性コア１５の厚みの薄い平板部に第３電極が接続され、第４導電性コア１６の厚みの薄い平板部に第４電極が接続され、第３電極と第４電極との間に電圧が印加されることにより、第３導電性コア１５と第４導電性コア１６の屈折率が可変に制御される。また、第５導電性コア１９の厚みの薄い平板部に第５電極が接続され、第６導電性コア２０の厚みの薄い平板部に第６電極が接続され、第５電極と第６電極との間に電圧が印加されることにより、第５導電性コア１９と第６導電性コア２０の屈折率が可変に制御される。

なお、上記実施形態では、平板部１１ｂ，１２ｂにそれぞれ第１電極および第２電極が接続される構成を示したが、第１導電性コア１１と第２導電性コア１２との間に電圧を印加するための構成は、これに限定されない。例えば、平板部１１ｂ，１２ｂに電気的に接続された配線等により、導電性コア１１，１２間に電圧を印加する構成も可能である。
具体的には、この光学素子ＷＧ１が集積化されたときに、導電性コア１１、１２の平板部１１ｂ，１２ｂに電気的に接続された他のデバイスによって導電性コア１１、１２間に電圧が印加されてもよい。

光導波路を伝播する光は、主に導電性コアの凸状部に閉じ込められている。光の一部が平板部やギャップ部にしみ出しているが、大部分は厚みの厚い凸状部に閉じ込められており、コアの幅方向（Ｘ方向）において十分な閉じ込めが行われる。そのため、電圧印加時にキャリア密度の変化する凸状部が、伝搬モードにおいて光強度の強い部分となり、凸状部の屈折率変動に対する伝搬モードの実効屈折率変化が増大される。また、ギャップ部を挟んで対向する一対の導電性コアの構造が、誘電体を挟んだ導電性の平板であるキャパシタ状の構造となることで、電圧印加によるキャリア密度の増加が図られる。

図３は、図２のＢ−Ｂ断面図である。第１分離コア３１には、各々が光の導波方向と直交する方向に延在する第１ブロッキング領域１３と第３ブロッキング領域１７とが、光の導波方向に沿って形成されている。第１分離コア３１は、第１ブロッキング領域１３と第３ブロッキング領域１７とにより光の導波方向に分離された第１導電性コア（第１半導体コア領域）１１と第３導電性コア（第３半導体コア領域）１５と第５導電性コア（第５半導体コア領域）１９とを部分領域として含む。

第２分離コア３２には、各々が光の導波方向と直交する方向に延在する第２ブロッキング領域１４と第４ブロッキング領域１８とが、光の導波方向に沿って形成されている。第２分離コア３２は、第２ブロッキング領域１４と第４ブロッキング領域１８とにより光の導波方向に分離された第２導電性コア（第２半導体コア領域）１２と第４導電性コア（第４半導体コア領域）１６と第６導電性コア（第６半導体コア領域）２０とを部分領域として含む。

第１ブロッキング領域１３と第２ブロッキング領域１４とはコアの幅方向に対向配置されている。また、第３ブロッキング領域１７と第４ブロッキング領域１８とは、コアの幅方向に対向配置されている。光導波路２は、向かい合う第１導電性コア１１と第２導電性コア１２とを含む第１光導波路部４１と、向かい合う第３導電性コア１５と第４導電性コア１６とを含む第２光導波路部４２と、向かい合う第５導電性コア１９と第６導電性コア２０とを含む第３光導波路部４３と、を部分領域として含む。

第１分離コア３１に含まれるブロッキング領域１３，１７は、第１分離コア３１に含まれる導電性コア１１，１５，１９とは反対の極性の半導体領域として構成されている。第２分離コア３２に含まれるブロッキング領域１４，１８は、第２分離コア３２に含まれる導電性コア１２，１６，２０とは反対の極性の半導体領域として構成されている。例えば、導電性コア１１，１５，１９がＰ型の半導体領域であり、導電性コア１２，１６，２０がＮ型の半導体領域であれば、ブロッキング領域１３，１７はＮ型の半導体領域であり、ブロッキング領域１４，１８はＰ型の半導体領域である。逆に、導電性コア１１，１５，１９がＮ型の半導体領域であり、導電性コア１１，１５，１９がＰ型の半導体領域であれば、ブロッキング領域１３，１７はＰ型の半導体領域であり、ブロッキング領域１４，１８はＮ型の半導体領域である。

この構成によれば、各光導波路部４１，４２，４３の導電性コア間にポテンシャル障壁が形成されるため、光の導波方向に沿って隣接する光導波路部同士の間に生じるリーク電流が低減される。そのため、各光導波路部４１，４２，４３に対して独立して異なる電圧を印加することができ、各光導波路部４１，４２，４３において異なる屈折率変化を誘起することができる。また、各ブロッキング領域１３，１４，１７，１８が導電性コア１１，１２，１５，１６，１９，２０と同種の材料で形成されることで、ブロッキング領域における屈折率変化が小さくなり、その結果、ブロッキング領域１３，１４，１７，１８における光の散乱の影響を小さくすることができる。

［第２の実施の形態］
図４は、本発明の第２実施形態の光学素子ＷＧ２の説明図である。図４は、第１実施形態の図３に対応する図であり、光学素子ＷＧ２をＸＹ平面で切った断面図である。なお、光学素子ＷＧ２において、第１実施形態の光学素子ＷＧ１と共通の構成については、同じ符号を付し、詳細な説明は省略する。

本実施形態の光学素子ＷＧ２において第１実施形態の光学素子ＷＧ１と異なる点は、ブロッキング領域が複数のサブブロッキング領域によって構成されている点である。

第１導電性コア１１と第３導電性コア１５との間に配置される第１ブロッキング領域２１は、Ｐ型とＮ型とが光の導波方向に沿って交互に切り替わるように配置された複数のサブブロッキング領域２１ａ，２１ｂ，２１ｃを部分領域として含む。第１導電性コア１１及び第３導電性コア１５と接する部分のサブブロッキング領域２１ａ，２１ｃは第１導電性コア１１及び第３導電性コア１５とは反対の極性の半導体領域であり、サブブロッキング領域２１ａとサブブロッキング領域２１ｃとに挟まれたサブブロッキング領域２１ｂは、第１導電性コア１１及び第３導電性コア１５と同じ極性の半導体領域である。サブブロッキング領域２１ａ，２１ｂ，２１ｃは、各々が光の導波方向と直交する方向に延在する帯状の領域として形成され、それら帯状の領域が接続界面を有して光の導波方向に沿って隙間無く配置された構造となっている。本実施形態において第１ブロッキング領域２１を構成するサブブロッキング領域の数は３つであるが、この数はこれに限らず、５つ又は７つ以上の奇数個でも良い。

第３導電性コア１５と第５導電性コア１９との間に配置される第３ブロッキング領域２３は、Ｐ型とＮ型とが光の導波方向に沿って交互に切り替わるように配置された複数のサブブロッキング領域２３ａ，２３ｂ，２３ｃを部分領域として含む。第３導電性コア１５及び第５導電性コア１９と接する部分のサブブロッキング領域２３ａ，２３ｃは第３導電性コア１５及び第５導電性コア１９とは反対の極性の半導体領域であり、サブブロッキング領域２３ａとサブブロッキング領域２３ｃとに挟まれたサブブロッキング領域２３ｂは、第３導電性コア１５及び第５導電性コア１９と同じ極性の半導体領域である。サブブロッキング領域２３ａ，２３ｂ，２３ｃは、各々が光の導波方向と直交する方向に延在する帯状の領域として形成され、それら帯状の領域が接続界面を有して光の導波方向に沿って隙間無く配置された構造となっている。本実施形態において第３ブロッキング領域２３を構成するサブブロッキング領域の数は３つであるが、この数はこれに限らず、５つ又は７つ以上の奇数個でも良い。

第２導電性コア１２と第４導電性コア１６との間に配置される第２ブロッキング領域２２は、Ｐ型とＮ型とが光の導波方向に沿って交互に切り替わるように配置された複数のサブブロッキング領域２２ａ，２２ｂ，２２ｃを部分領域として含む。第２導電性コア１２及び第４導電性コア１６と接する部分のサブブロッキング領域２２ａ，２２ｃは第２導電性コア１２及び第４導電性コア１６とは反対の極性の半導体領域であり、サブブロッキング領域２２ａとサブブロッキング領域２２ｃとに挟まれたサブブロッキング領域２２ｂは、第２導電性コア１２及び第４導電性コア１６と同じ極性の半導体領域である。サブブロッキング領域２２ａ，２２ｂ，２２ｃは、各々が光の導波方向と直交する方向に延在する帯状の領域として形成され、それら帯状の領域が接続界面を有して光の導波方向に沿って隙間無く配置された構造となっている。本実施形態において第２ブロッキング領域２２を構成するサブブロッキング領域の数は３つであるが、この数はこれに限らず、５つ又は７つ以上の奇数個でも良い。

第４導電性コア１６と第６導電性コア２０との間に配置される第４ブロッキング領域２４は、Ｐ型とＮ型とが光の導波方向に沿って交互に切り替わるように配置された複数のサブブロッキング領域２４ａ，２４ｂ，２４ｃを部分領域として含む。第４導電性コア１６及び第６導電性コア２０と接する部分のサブブロッキング領域２４ａ，２４ｃは第４導電性コア１６及び第６導電性コア２０とは反対の極性の半導体領域であり、サブブロッキング領域２４ａとサブブロッキング領域２４ｃとに挟まれたサブブロッキング領域２４ｂは、第４導電性コア１６及び第６導電性コア２０と同じ極性の半導体領域である。サブブロッキング領域２４ａ，２４ｂ，２４ｃは、各々が光の導波方向と直交する方向に延在する帯状の領域として形成され、それら帯状の領域が接続界面を有して光の導波方向に沿って隙間無く配置された構造となっている。本実施形態において第４ブロッキング領域２４を構成するサブブロッキング領域の数は３つであるが、この数はこれに限らず、５つ又は７つ以上の奇数個でも良い。

この構成によれば、隣接する導電性コア間で半導体の極性が２回以上変化する。そのため、第１実施形態の場合に比べて、より確実に光の導波方向に流れるリーク電流を低減することができる。

図１に示す光学素子ＷＧ１において、導電性コア１１，１５をＰ型領域とし、これらの間のブロッキング領域１３をＮ型領域とし、導電性コア１１，１５に互いに異なる電圧を加えた場合におけるＩＶ特性を図５に示す。
図５より、隣り合う導電性コア１１，１５間の電位差が大きい（例えば約１０Ｖ）場合でも、導電性コア１１，１５間に生じる電流はわずか（例えば電位差約１０Ｖのとき電流は数十μＡ程度）であることがわかる。
このことから、複数の導電性コア（半導体コア領域）に異なる電圧を印加した場合でも導電性コア間のリーク電流を抑え、導電性コア（半導体コア領域）ごとに屈折率の動的制御が可能であることがわかる。

［第３の実施の形態］
図６は、本発明の第３実施形態にかかる光学素子ＷＧ３の説明図である。光学素子ＷＧ３は、半導体からなるコア１を有する光導波路２を備えている。光導波路２は、コア１がギャップ部４によって光の導波方向と直交する方向に分離されたギャップ構造を有する。
コア１は、ギャップ部４を挟んで分離された第１分離コア（第１分離領域）３１と第２分離コア（第２分離領域）３２とを部分領域として含む。光導波路２は、単一のモードが前記２つの部分領域にまたがって伝搬されるシングルモード光導波路となっている。

ギャップ部４は、絶縁体やドーピングの行われない無極性の半導体などの、第１分離コア３１及び第２分離コア３２よりも電気伝導率の低い絶縁性の材料から構成されている。
第１分離コア３１と第２分離コア３２とは、高抵抗のギャップ部４によって電気的に分離されている。それにより、第１分離コア３１と第２分離コア３２とが光の導波方向において対向する面から第１分離コア３１と第２分離コア３２との間に流れる第１のリーク電流がギャップ部４により低減され、第１分離コア３１と第２分離コア３２との間に高い電圧をかけることが可能となっている。

例えば、本実施形態では第１分離コア３１及び第２分離コア３２としてＰ型およびＮ型のシリコンを用い、両者の間に電圧を加えることで、キャリアプラズマ効果による屈折率変化を利用して光学特性を可変に制御するデバイスを実現している。このとき、第１分離コア３１と第２分離コア３２との間が電気伝導率の低いギャップ部４によって隔てられているので、第１のリーク電流の低減により、発熱増加による影響の減少や消費電力そのものの低減という効果が得られる。なお、キャリア密度変化による屈折率の変化については、非特許文献１に記載されている。

また、ギャップ部４が第１分離コア３１及び第２分離コア３２よりも屈折率の低い材料から構成されている場合には、ギャップ部４のない単一材料からなるコアの光導波路と比較して製造トレランスを広げる効果も得られる。

第１分離コア３１と第２分離コア３２とは、それぞれ光の導波方向の一部にブロッキング領域を有して複数の領域に分かれている。図６の例では、第１分離コア３１と第２分離コア３２との各々が、光の導波方向の２箇所にブロッキング領域１３，１４，１７，１８を備えており、それにより、第１分離コア３１と第２分離コア３２の各々が、このブロッキング領域１３，１４，１７，１８により分離されたそれぞれ３つの導電性コア（半導体コア領域）１１，１２，１５，１６，１９，２０を備える構造となっている。

ブロッキング領域１３，１４，１７，１８は、光の導波方向において隣接する導電性コア同士の間に発生する第２のリーク電流を低減し、これら複数の導電性コアを電気的に分離するためのものである。例えば、隣接する複数の導電性コアがＮ型半導体で構成されていれば、その逆極性であるＰ型半導体をブロッキング領域として用いることができる。ブロッキング領域が光の導波方向に沿って複数設けられることにより、コア１は、光の導波方向に沿って複数に分割されることになる。これにより、光導波路２は、電気的に独立した複数の光導波路部４１，４２，４３を含むことになり、その結果、光の導波方向により異なる屈折率変化による制御を可能とする光学素子を実現することが可能となる。

図７は、光導波路部４１のＸＺ平面における断面図である。本実施形態では、ＳＯＩ基板を元に加工して作製した光導波路を示す。基板５は、光学素子ＷＧ３を作製する元になる基板である。本実施形態においては、シリコン（Ｓｉ）からなる。

コア１は、中央部の厚みの厚い部分と、その両側の厚みの薄い部分とを有するリブ型形状である。図７の例では、コア１は、第１のリブである第１導電性コア１１と、第２のリブである第２導電性コア１２と、の２つのリブを部分領域として含む。第１導電性コア１１及び第２導電性コア１２はギャップ部４よりも高屈折率の材料からなる。

第１導電性コア１１と第２導電性コア１２とは、それぞれ同一形状で且つ互いに水平方向に反転した形状を有する。具体的には、第１導電性コア１１は、厚みの薄い平板部（薄板部）１１ｂと、平板部１１ｂのギャップ部４側の縁の上に位置し、平板部１１ｂから上部クラッド７側に突出する厚みの厚い凸状部（厚板部）１１ａとから構成される。第２導電性コア１２は、厚みの薄い平板部（薄板部）１２ｂと、平板部１２ｂのギャップ部４側の縁の上に位置し、平板部１２ｂから上部クラッド７側に突出する厚みの厚い凸状部（厚板部）１２ａとから構成される。凸状部１１ａと凸状部１２ａは、ギャップ部４の両側を挟んで対向配置され、ギャップ部４の側面に接している。凸状部１１ａ，１２ａを構成する材料と平板部１１ｂ、１２ｂを構成する材料は同じである。

リブ型光導波路は、中央の厚みのある凸状部１１ａ，１２ａよりも十分離れた領域においては、その構造は光の伝播特性に影響はなく、適宜その形状を加工することが可能である。例えば、本実施形態においては、この厚みの薄い平板部１１ｂ、１２ｂを介して図示略の電極パッド（電極）を備え、電圧を印加するものとしている。すなわち、第１導電性コア１１の厚みの薄い平板部１１ｂに第１電極が接続され、第２導電性コア１２の厚みの薄い平板部１２ｂに第２電極が接続され、第１電極と第２電極との間に電圧が印加されることにより、第１導電性コア１１と第２導電性コア１２の屈折率が可変に制御される。図示は省略するが、他の導電性コア１５，１６，１９，２０についても同様であり、第３導電性コア１５の厚みの薄い平板部に第３電極が接続され、第４導電性コア１６の厚みの薄い平板部に第４電極が接続され、第３電極と第４電極との間に電圧が印加されることにより、第３導電性コア１５と第４導電性コア１６の屈折率が可変に制御される。また、第５導電性コア１９の厚みの薄い平板部に第５電極が接続され、第６導電性コア２０の厚みの薄い平板部に第６電極が接続され、第５電極と第６電極との間に電圧が印加されることにより、第５導電性コア１９と第６導電性コア２０の屈折率が可変に制御される。

ギャップ部４は、導電性コア１１，１２，１５，１６，１９，２０よりも電気伝導率の低い高抵抗材料から構成される。本実施形態においては、絶縁体であるＳｉＯ_２を用いる。こうすることにより、導電性コア１１，１２，１５，１６，１９，２０の薄い平板部３２ｂ、３３ｂを介して離隔した電極パッドに電気的に接続し、電極パッドに電圧を印加することによってギャップ部４を挟んだ導電性コア１１，１５，１９及び導電性コア１２，１６，２０の両側領域に電荷を蓄え、キャリア密度変化により屈折率の変化を誘起し、光学素子ＷＧ３の光学特性を変化させることが可能となる。ギャップ部４の材料については、前述した窒酸化シリコン（ＳｉＯ_ｘＮ_ｙ）あるいは窒化シリコン（Ｓｉ_ｘＮ_ｙ）、または無極性のＳｉも適用可能である。

図７の構成の光導波路が光の導波方向（Ｙ方向）に一様に続くとした場合について、モードソルバーにより計算したシミュレーション結果を図８に示す。図８は、上部クラッド７、下部クラッド６、及び、ギャップ部４を屈折率１．４５のＳｉＯ_２、第１分離コア３１及び第２分離コア３２を屈折率３．４８のＳｉ、図７の各部の寸法をｔ_１＝２５０ｎｍ、ｔ_２＝５０ｎｍ、Ｗ_１＝２８０ｎｍ、Ｗ_２＝１６０ｎｍとしたときの基本伝搬モードのシミュレーション結果の光強度分布を等高線図で表したものである。なお、参考のため各材料の界面を同時に記載した。このとき、基本伝搬モードの実効屈折率は２．１６４０であった。

図８に示したように、光導波路を伝播する光は、主に導電性コアの凸状部に閉じ込められている。光の一部が平板部やギャップ部にしみ出しているが、大部分は厚みの厚い凸状部に閉じ込められており、コアの幅方向（Ｘ方向）において十分な閉じ込めが行われることがわかる。そのため、電圧印加時にキャリア密度の変化する凸状部が、伝搬モードにおいて光強度の強い部分となり、凸状部の屈折率変動に対する伝搬モードの実効屈折率変化が増大される。また、ギャップ部を挟んで対向する一対の導電性コアの構造が、誘電体を挟んだ導電性の平板であるキャパシタ状の構造となることで、電圧印加によるキャリア密度の増加が図られる。

図８に示されるように、各導電性コア（半導体コア領域）において、光が導波する範囲は各導電性コアの全体でなくてもよい。すなわち、光が導波する範囲は、導電性コアの全体であってもよいし、一部であってもよい。
導電性コア（半導体コア領域）は、光の導波が少ない部分を含んでいてもよいのであるから、一般的に「全域にわたり光が伝播する領域」と認識される「コア」という語を含んでいるものの、この一般的な概念に限定して解釈するべきものではない。
すなわち、「コア領域」は「光を導波する部分を含む領域」であるから、「半導体コア領域」は、光を導波する部分を含む「半導体領域」と言うこともできる。

図９は、図７のＢ−Ｂ断面図である。第１分離コア３１には、各々が光の導波方向と直交する方向に延在する第１ブロッキング領域１３と第３ブロッキング領域１７とが、光の導波方向に沿って形成されている。第１分離コア３１は、第１ブロッキング領域１３と第３ブロッキング領域１７とにより光の導波方向に分離された第１導電性コア（第１半導体コア領域）１１と第３導電性コア（第３半導体コア領域）１５と第５導電性コア（第５半導体コア領域）１９とを部分領域として含む。

第１ブロッキング領域１３と第２ブロッキング領域１４とは、ギャップ部４を挟んで連続的に形成されている。また、第３ブロッキング領域１７と第４ブロッキング領域１８とは、ギャップ部４を挟んで連続的に形成されている。光導波路２は、ギャップ部４を挟んで対向する第１導電性コア１１と第２導電性コア１２とを含む第１光導波路部４１と、ギャップ部４を挟んで対向する第３導電性コア１５と第４導電性コア１６とを含む第２光導波路部４２と、ギャップ部４を挟んで対向する第５導電性コア１９と第６導電性コア２０とを含む第３光導波路部４３と、を部分領域として含む。

この構成によれば、各光導波路部４１，４２，４３の導電性コア間にポテンシャル障壁が形成されるため、光の導波方向に沿って隣接する光導波路部同士の間に生じる第２のリーク電流が低減される。そのため、各光導波路部４１，４２，４３に対して独立して異なる電圧を印加することができ、各光導波路部４１，４２，４３において異なる屈折率変化を誘起することができる。また、各ブロッキング領域１３，１４，１７，１８が導電性コア１１，１２，１５，１６，１９，２０と同種の材料で形成されることで、ブロッキング領域における屈折率変化が小さくなり、その結果、ブロッキング領域１３，１４，１７，１８における光の散乱の影響を小さくすることができる。また、光の導波方向と直交する方向に配置された導電性コア間には絶縁性のギャップ部４が設けられているので、これらの間に発生する導波方向と直交する方向の第１のリーク電流を低減することも可能である。

［第４の実施の形態］
図１０は、本発明の第４実施形態の光学素子ＷＧ４の説明図である。図１０は、第１実施形態の図９に対応する図であり、光学素子ＷＧ４をＸＹ平面で切った断面図である。なお、光学素子ＷＧ４において、第３実施形態の光学素子ＷＧ３と共通の構成については、同じ符号を付し、詳細な説明は省略する。

本実施形態の光学素子ＷＧ４において第３実施形態の光学素子ＷＧ３と異なる点は、ブロッキング領域が複数のサブブロッキング領域によって構成されている点である。

この構成によれば、隣接する導電性コア間で半導体の極性が２回以上変化する。そのため、第１実施形態の場合に比べて、より確実に光の導波方向に流れる第２のリーク電流を低減することができる。

図１１は、本発明の効果を説明するための図である。図１１において、「実施例１」とは、図６に示した構造、すなわち、光導波路のコアにギャップ部を設けた構造であり、「実施例２」とは、図１２に示したような、光導波路のコアにギャップ部を設けない構造である。「実施例２」においては、ギャップ部以外の材料は「実施例１」と同じである。寸法については、コア中央部の幅のみ２００ｎｍに変更されている。また、図１１の横軸は導電性コア間に印加する電圧であり、縦軸は導電性コア間に流れる第１のリーク電流を示している。電圧印加時の極性については、Ｐ側を正極とした。

図１１に示すように、本実施例１の光学素子では実施例２の光学素子に比べて第１のリーク電流が少ない。実施例２の光学素子では、印加電圧を大きくしていくと、複合コア導電性部間に発生する第１のリーク電流も大きくなる。それに対して、本実施例１の光学素子では、印加電圧を大きくしても第１のリーク電流の大きさは殆ど変化しない。

図１３および図１４は、本発明の他の例を示すもので、グレーティング構造を採用したものである。
図１３はコア５０を示すもので、ここではコア５０のみを図示するが、クラッドがコア５０の周囲を囲んでいるものとする。また、クラッドの下には基板（図示せず）が存在し、コア５０の底面５４は基板面に平行である。水平方向とは基板面に平行な方向をいい、垂直方向とは基板面に垂直な方向をいう。

図１３（ａ）はコア５０の一部の平面図である。符号Ｃはコア５０の水平面内での単一の中心軸を表し、光は光導波路中を中心軸Ｃに沿って伝搬する。この光導波路は、ブラッググレーティングパターン（詳しくは後述）を有しており、この光導波路のスペクトルには少なくとも一つの反射帯が現れる。
反射帯の中心波長λ_０は、ブラッググレーティングの周期をｐ_Ｇ、光導波路の実効屈折率をｎ_ｅｆｆとするとき、λ_０＝ｐ_Ｇ／ｎ_ｅｆｆにより与えられる。ここで実効屈折率ｎ_ｅｆｆは、光導波路のコア５０の幅を平均幅ｗ_０とした場合の値である。

コア５０の平均幅ｗ_０は、コア５０の横幅ｗ_ｏｕｔの一周期での平均値に等しい。
コア５０の側壁５２には、凹部５２ａと凸部５２ｂが光の導波方向に交互に形成され、横幅ｗ_ｏｕｔが一周期ｐ_Ｇごとに増減して第１のブラッググレーティングパターンが形成される。

矩形断面の光導波路では、光の直線偏光した電界が主として水平方向に沿う場合（以下ＴＥ型偏光）と、主として垂直方向に沿う場合（以下ＴＭ型偏光）に対して、それぞれ固有の導波モードが存在する。そして、おのおのの導波モードに固有の実効屈折率が存在するという偏光依存性が存在する。

ＴＥ型偏光での固有モードの実効屈折率ｎ_ｅｆｆ ^ＴＥは、ＴＭ型偏光での固有モードの実効屈折率ｎ_ｅｆｆ ^ＴＭに比べ、光導波路の幅の変化に対して敏感に変化する。
ＴＭ型偏光での固有モードの実効屈折率ｎ_ｅｆｆ ^ＴＭは、ＴＥ型偏光での固有モードの実効屈折率ｎ_ｅｆｆ ^ＴＥに比べ、光導波路の高さ（すなわち厚み）の変化に対して敏感に変化する。
よってブラッググレーティングの偏光依存性を低減するには、光導波路の幅を周期的に変化させるのみならず、光導波路の高さも周期的に変化させるのが好適である。

矩形光導波路（断面が略矩形状の光導波路）への適用を考慮すると、第１のブラッググレーティングパターンをコアの一方または両方の側壁に設け、第２のブラッググレーティングパターンをコアの上面と底面のうち一方または両方に設けることが好ましい。
第１のブラッググレーティングパターンと第２のブラッググレーティングパターンとの組み合わせによって、ＴＥ型偏光への作用とＴＭ型偏光への作用を等化し、偏光依存性を低減することができる。
図示例では、第１のブラッググレーティングパターンをコアの両側壁に設け、第２のブラッググレーティングパターンをコアの上面に設けている。
コア５０の形状は、中心軸Ｃを含む垂直方向の平面に対して水平方向に対称（図１３（ａ）では中心軸Ｃに対して上下に対称）となっている。

図１３（ｂ）に示すように、コア５０では、コア上部に設けた溝（トレンチ）５３の幅ｗ_ｉｎが光の導波方向に周期的に変化している。コアの高さはｔ_ｏｕｔであり、溝５３の深さはｔ_ｉｎである。図１３（ａ）に示すように、溝５３は中心軸Ｃに沿う方向に延在し、溝５３の幅ｗ_ｉｎの中点の水平方向の座標は、中心軸Ｃ上に位置する。
この構造により、コア５０の高さを周期的に変化させるのと等価的に実効屈折率を変化させることができる。
溝５３の側壁には凹部５３ａと凸部５３ｂが交互に形成され、溝幅ｗ_ｉｎは一周期ｐ_Ｇごとに増減して第２のブラッググレーティングパターンを形成する。
溝５３は、例えば光学マスクを用いた描画（リソグラフィ）とエッチングにより形成することができる。

図１３（ａ）に示すように、コア５０では、光の導波方向において、側壁５２のコア幅ｗ_ｏｕｔの広い部分（凸部５２ｂ）と溝５３内側壁の溝幅ｗ_ｉｎの狭い部分（凸部５３ｂ）とが対応し、かつ側壁５２のコア幅ｗ_ｏｕｔの狭い部分（凹部５２ａ）と溝５３内側壁の溝幅ｗ_ｉｎの広い部分（凹部５３ａ）とが対応している。このように、第１のブラッググレーティングパターンの凹凸と第２のブラッググレーティングパターンの凹凸とが同期しており、それぞれの局所周期ｐ_Ｇが一致している。これにより、光導波路寸法の設計が容易になる。

図１４は、前記グレーティング構造を採用した光学素子の断面図である。
本実施形態の光学素子において、コアは、ギャップ部６３を挟んで対向配置された第１分離コア（第１分離領域）６１と第２分離コア（第２分離領域）６２とを有する内側コア６０と、外側コア６４とからなる複合コアである。

第１分離コア６１及び第２分離コア６２は、それぞれ光の導波方向の一部にブロッキング領域を有して複数の領域に分かれている。この構造については、図６に示す第３実施形態と同様の構造を採用できる。
第１分離コア６１と第２分離コア６２は、外側コア６４よりも高屈折率の材料からなる。分離コア６１、６２とギャップ部６３の高さｔ_１は等しい。
ギャップ部６３を形成することによって、単一偏光状態に単一モードしか存在しないという条件を保持しながら、内側コア６０に光が閉じ込められる領域の断面積を拡大することができる。また、外側コア６４に形成されたブラッググレーティング（後述）の加工誤差による実効屈折率の精度劣化を低減することができるので、実効屈折率の偏光依存性を低減するのにも有効である。

第１分離コア６１及び第２分離コア６２は、おのおの同一形状で、互いに水平方向に反転した形状を有する。具体的には、第１分離コア６１及び第２分離コア６２はそれぞれ厚みｔ_２の平板部６１ａ，６２ａと、その平板部６１ａ，６２ａの縁の上に位置する高さｔ_１、幅ｗ_１の凸状部（厚板部）６１ｂ，６２ｂとから構成される。
ギャップ部６３の幅はｗ_２であり、第１分離コア６１及び第２分離コア６２よりも低屈折率の材料から構成される。
各構成の構成材料としては、例えば分離コア６１、６２がシリコン（Ｓｉ）、ギャップ部６３がシリカ（ＳｉＯ_２）、外側コア６４が窒化珪素（Ｓｉ_３Ｎ_４）、基板６５がシリコン（Ｓｉ）、下部クラッド６６および上部クラッド６７がシリカ（ＳｉＯ_２）とすることができる。
各構成の寸法の例としては、ｔ_１＝２５０ｎｍ、ｔ_２＝５０ｎｍ、ｗ_１＝２８０ｎｍ、ｗ_２＝１６０ｎｍ、ｔ_ｏｕｔ＝６００ｎｍ、ｔ_ｉｎ＝１００ｎｍ、下部クラッド６６の厚み＝２０００ｎｍ、上部クラッド６７の最大厚み＝２０００ｎｍが挙げられるが、特にこれに限定されない。

分離コア６１、６２の導電型は、Ｐ型とＮ型とのうちのいずれか一方を第１導電型、いずれか他方を第２導電型としたときに、第１分離コア６１を第１導電型とし、第２分離コア６２を第２導電型とすることができる。
第１導電性コア１１の平板部６１ａに第１電極（図示略）を接続し、第２導電性コア１２の平板部６２ａに第２電極（図示略）を接続し、第１電極と第２電極との間に電圧を印加することにより、第１導電性コア６１と第２導電性コア６２の屈折率を可変に制御できる。

外側コア６４は、第１分離コア６１及び第２分離コア６２の上に設けられ、材料としては、Ｓｉ_ｘＮ_ｙ等が挙げられる。
外側コア６４の上面６４ａと側壁６４ｂには、それぞれ図１３のコア５０と同様な第１および第２のブラッググレーティングパターンが形成されている。
具体的には、外側コア６４の幅ｗ_ｏｕｔを周期的に変化させた第１のブラッググレーティングパターンと、外側コア６４の上面６４ａに形成された溝（トレンチ）６４ｃの幅ｗ_ｉｎを周期的に変化させた第２のブラッググレーティングパターンを備えている。外側コア６４の厚みはｔ_ｏｕｔで、溝６４ｃの深さはｔ_ｉｎである。
ｔ_ｏｕｔ、ｔ_ｉｎの例としては、ｔ_ｏｕｔ＝６００ｎｍ、ｔ_ｉｎ＝１００ｎｍが挙げられるが、特にこれに限定されない。ｗ_ｉｎ、ｗ_ｏｕｔは光の導波方向に周期的に変化する。

以下、上記構成の光学素子の設計の具体例を挙げる。次の条件下で設計を行った。
設計中心周波数は１８８．４ＴＨｚ、すなわち設計中心波長は１５９１．２５５ｎｍとした。Ｌ−Ｂａｎｄで１００ＧＨｚ間隔、チャネル帯域５０ＧＨｚで４５チャネルにわたってＩＴＵ−ＴＧ．６５３に規定された分散シフトシングルモード光ファイバ（ＤＳＦ）１００ｋｍの群速度分散および分散スロープを補償することを想定した。
補償対象光ファイバ線路の光学特性は、群速度分散−２９５ｐｓ／ｎｍ、分散スロープ（ＲｅｌａｔｉｖｅＤｉｓｐｅｒｓｉｏｎＳｌｏｐｅ、ＲＤＳ）０．０１８／ｎｍを想定した。チャネル対域内での振幅強度反射率は９５％とした。素子全長は１８０００λとした。
設計の具体的な手順としては、例えば本出願人により既に出願された特願２００８−０４９８３９号に記載の手順を採用できる。

図１５（ａ）はｗ_ｉｎに対する実効屈折率の変化を示すグラフであり、図１５（ｂ）はｗ_ｉｎの変化に伴うｗ_ｏｕｔの変化を示すグラフである。ここでは、ｗ_ｉｎとｗ_ｏｕｔを同時に変化させている。図１５（ａ）におけるｍｏｄｅ１はＴＥ型偏光であり、ｍｏｄｅ２はＴＭ型偏光である。
図１７は、グレーティング構造各領域において有するべき実効屈折率分布であり、図１６は、前記実効屈折率に対するｗ_ｉｎ、ｗ_ｏｕｔの対応関係を示すものである。

第１分離コア６１及び第２分離コア６２は、図９に示すように、ブロッキング領域の形成によって区画して形成した。具体的には、第１分離コア６１及び第２分離コア６２の光の導波方向の寸法は１２．２ｍｍであるが、幅が５μｍのブロッキング領域によってそれぞれ光の導波方向に５等分した構成とした。
この構成の光学素子において、図１８に示す屈折率変化を誘起した場合の分散特性を図１９に示す。
図１８では、横軸は光の導波方向の位置を示し、縦軸は屈折率の変化率を示す。図１９では、横軸は波長を示し、縦軸は群遅延特性を示す。
図１９より、複数領域において屈折率を独立に設定することによって、分散特性を変化させることができることがわかる。

図２０に示すように、本発明の光学素子には、例えば次の構成を採用できる。
ここに示す光学素子１０１は、光サーキュレータ１０２が接続され、光サーキュレータ１０２には、入射信号光を伝搬する入射用光ファイバ１０３と、結合用光ファイバ１０４と、出射信号光を伝搬する出射用光ファイバ１０５が接続されている。
入射信号光は、入射用光ファイバ１０３から光サーキュレータ１０２を経て結合用光ファイバ１０４に入射し、光学素子１０１に入射する。
出射信号光は、結合用光ファイバ１０４から光サーキュレータ１０２を経て出射用光ファイバ１０５に入射する。
この構成は、光ファイバ伝送路の発信機側に入射用光ファイバ１０３を接続し、光ファイバ伝送路の受信機側に出射用光ファイバ１０５を接続することによって、光ファイバ伝送路上に設置可能である。

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

例えば、上記実施形態では、Ｓｉをコア材料として用いたが、コア材料はこれに限らず、ＧｅやＳｉＧｅなどの他の半導体材料を用いても良い。

また、第１、第２実施形態では、第１分離コア３１及び第２分離コア３２の各々についてブロッキング領域を２箇所ずつ設けた例を示したが、この例に限らず、５箇所、１０箇所と増やすことで、より細やかな光学特性の制御が可能となる。

１…コア、２…光導波路、４…ギャップ部、１１，１２，１５，１６，１９，２０…導電性コア（半導体コア領域）、１３，１４，１７，１８，２１，２２，２３，２４…ブロッキング領域、２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ，２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ…サブブロッキング領域、３１，６１…第１分離コア（第１分離領域）、３２，６２…第２分離コア（第２分離領域）、ＷＧ１，ＷＧ２，ＷＧ３，ＷＧ４，１０１…光学素子。

Claims

光を導波する半導体のコア（１）を有する光学素子であって、
前記コアは、第１導電型の第１半導体コア領域（１１）と、前記第１半導体コア領域と光の導波方向と直交する方向において対向配置された第２導電型の第２半導体コア領域（１２）と、前記第１半導体コア領域と第１ブロッキング領域（１３）を挟んで光の導波方向において隣接する第１導電型の第３半導体コア領域（１５）と、前記第２半導体コア領域と第２ブロッキング領域（１４）を挟んで光の導波方向において隣接し、前記第３半導体コア領域と光の導波方向と直交する方向において対向配置された第２導電型の第４半導体コア領域（１６）と、を部分領域として含み、
前記第２導電型は、前記第１導電型とは逆極性であり、
前記第１ブロッキング領域は、光の導波方向と直交する方向に延びる第２導電型の半導体領域を部分領域として含み、かつ、前記第１半導体コア領域および前記第３半導体コア領域に接して形成されて、前記第１半導体コア領域と前記第３半導体コア領域を互いに分離し、
前記第２ブロッキング領域は、光の導波方向と直交する方向に延びる第１導電型の半導体領域を部分領域として含み、かつ、前記第２半導体コア領域および前記第４半導体コア領域に接して形成されて、前記第２半導体コア領域と前記第４半導体コア領域を互いに分離し、
前記第１半導体コア領域に第１電極が接続され、前記第２半導体コア領域に第２電極が接続され、前記第３半導体コア領域に第３電極が接続され、前記第４半導体コア領域に第４電極が接続されていることを特徴とする光学素子。
前記コアの幅方向中央部に、光の導波方向に沿って延びる絶縁性のギャップ部（４）を有し、
前記第１半導体コア領域と前記第２半導体コア領域とは前記ギャップ部を挟んで対向配置され、
前記第３半導体コア領域と前記第４半導体コア領域とは前記ギャップ部を挟んで対向配置されていることを特徴とする請求項１に記載の光学素子。
前記第１ブロッキング領域は、第１導電型と第２導電型とが光の導波方向に沿って交互に切り替わるように配置された複数のサブブロッキング領域（２１ａ〜２１ｃ）を部分領域として含み、前記第１ブロッキング領域に含まれる複数のサブブロッキング領域のうち、前記第１半導体コア領域及び前記第２半導体コア領域と接する部分は、それぞれ第２導電型のサブブロッキング領域であり、
前記第２ブロッキング領域は、第１導電型と第２導電型とが光の導波方向に沿って交互に切り替わるように配置された複数のサブブロッキング領域（２２ａ〜２２ｃ）を部分領域として含み、前記第２ブロッキング領域に含まれる複数のサブブロッキング領域のうち、前記第３半導体コア領域及び前記第４半導体コア領域と接する部分は、それぞれ第１導電型のサブブロッキング領域であることを特徴とする請求項２に記載の光学素子。
前記ギャップ部は、絶縁体又は無極性の半導体によって構成されていることを特徴とする請求項２又は３に記載の光学素子。
前記ギャップ部の前記第１半導体コア領域と前記第２半導体コア領域とを隔てる部分は、前記第１半導体コア領域と前記第２半導体コア領域とのいずれよりも屈折率が小さい材料で構成され、
前記ギャップ部の前記第３半導体コア領域と前記第４半導体コア領域とを隔てる部分は、前記第３半導体コア領域と前記第４半導体コア領域とのいずれよりも屈折率が小さい材料で構成されていることを特徴とする請求項２〜４のいずれか１項に記載の光学素子。
前記第１半導体コア領域、前記第２半導体コア領域、前記第３半導体コア領域、及び、前記第４半導体コア領域は、それぞれ前記ギャップ部と接する部分の厚みが他の部分よりも厚く形成されたリブ型形状を有し、前記第１半導体コア領域の前記厚みの薄い部分に前記第１電極が接続され、第２半導体コア領域の前記厚みの薄い部分に前記第２電極が接続され、前記第３半導体コア領域の前記厚みの薄い部分に前記第３電極が接続され、前記第４半導体コア領域の前記厚みの薄い部分に前記第４電極が接続されていることを特徴とする請求項１〜５のいずれか１項に記載の光学素子。
光を導波する半導体のコアを有する光学素子であって、
前記コアは、光を導波する第１〜第４半導体領域（１１，１２，１５，１６）を部分領域として含み、
前記第１半導体領域（１１）は、第１導電型であり、
前記第２半導体領域（１２）は、第１導電型と逆極性の第２導電型であり、前記第１半導体領域と光の導波方向と直交する方向において対向配置され、
前記第３半導体領域（１５）は、第１導電型であり、前記第１半導体領域と第１ブロッキング領域（１３）を挟んで光の導波方向において隣接配置されて、前記第１ブロッキング領域により前記第１半導体領域から分離され、
前記第４半導体領域（１６）は、第２導電型であり、前記第２半導体領域と第２ブロッキング領域（１４）を挟んで光の導波方向において隣接配置されて、前記第２ブロッキング領域により前記第２半導体領域から分離され、かつ前記第３半導体領域と光の導波方向と直交する方向において対向配置され、
前記第１ブロッキング領域は、光の導波方向と直交する方向に延びる第２導電型の半導体領域を部分領域として含み、かつ、前記第１半導体領域および前記第３半導体領域に接して形成され、
前記第２ブロッキング領域は、光の導波方向と直交する方向に延びる第１導電型の半導体領域を部分領域として含み、かつ、前記第２半導体領域および前記第４半導体領域に接して形成され、
前記第１半導体領域と前記第２半導体領域との間に電圧を印加可能であり、
前記第３半導体領域と前記第４半導体領域との間に電圧を印加可能であることを特徴とする光学素子。