JP5523072B2 - アンチヒューズ素子のプログラム方法および半導体装置 - Google Patents
アンチヒューズ素子のプログラム方法および半導体装置 Download PDFInfo
- Publication number
- JP5523072B2 JP5523072B2 JP2009274660A JP2009274660A JP5523072B2 JP 5523072 B2 JP5523072 B2 JP 5523072B2 JP 2009274660 A JP2009274660 A JP 2009274660A JP 2009274660 A JP2009274660 A JP 2009274660A JP 5523072 B2 JP5523072 B2 JP 5523072B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion region
- insulating film
- gate electrode
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 80
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 80
- 238000009792 diffusion process Methods 0.000 claims description 69
- 239000012535 impurity Substances 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 21
- 230000015556 catabolic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は、アンチヒューズ素子のプログラム方法および半導体装置に関する。
情報をプログラムするための素子として、ゲート絶縁膜破壊型のアンチヒューズ素子が知られている。このようなアンチヒューズ素子では、プログラム方法として、ゲート電極に電圧を印加して、ゲート絶縁膜を破壊してゲート電極とソース・ドレインとを導通させることにより書込を行う。
特許文献１（特開平２−２９４０６７号公報）には、ドレイン領域およびソース領域上にケイ化物層（ケイ化チタン）が形成された構成のアンチヒューズにおいて、ドレイン領域にプログラミング電圧を印加して、ドレイン領域上に形成されたケイ化物をドレイン領域とソース領域との間に流動させてフィラメントを形成し、ドレイン領域とソース領域との抵抗値を下げることにより、アンチヒューズが接続されたとする構成が記載されている。
しかし、このようなアンチヒューズ素子において、書込を行ったにもかかわらず、抵抗率の変化が小さく、アンチヒューズ素子の書込状態の判定を精度よくできない、という問題があった。
また、特許文献１に記載の技術では、ドレイン領域とソース領域とを導通させる構成となっており、ゲート絶縁膜を破壊してゲート電極とソース・ドレインとを導通させることにより書込を行うタイプのアンチヒューズ素子とは異なる構成となっている。そのため、書込状態の判定を行うための回路を従来と異なる構成とする必要があり、構成を大きく変更する必要がある。
本発明によれば、
基板上の一面に形成され、それぞれ表面にシリサイド層が形成された第１の不純物拡散領域および第２の不純物拡散領域と、
前記第１の不純物拡散領域および前記第２の不純物拡散領域の間に形成されたゲート絶縁膜、およびゲート電極から構成されたゲートと、
を含むトランジスタにより構成されたアンチヒューズ素子のプログラム方法であって、
前記ゲート電極に所定のゲート電圧を印加して、前記ゲート絶縁膜を破壊するとともに、前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも一方の表面に形成された前記シリサイド層を構成するシリサイド材料を前記ゲート絶縁膜中に移動させて、前記ゲート電極と前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも前記一方とを前記シリサイド材料を介して電気的に接続する工程を含むアンチヒューズ素子のプログラム方法が提供される。
基板上の一面に形成され、それぞれ表面にシリサイド層が形成された第１の不純物拡散領域および第２の不純物拡散領域と、
前記第１の不純物拡散領域および前記第２の不純物拡散領域の間に形成されたゲート絶縁膜、およびゲート電極から構成されたゲートと、
を含むトランジスタにより構成されたアンチヒューズ素子のプログラム方法であって、
前記ゲート電極に所定のゲート電圧を印加して、前記ゲート絶縁膜を破壊するとともに、前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも一方の表面に形成された前記シリサイド層を構成するシリサイド材料を前記ゲート絶縁膜中に移動させて、前記ゲート電極と前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも前記一方とを前記シリサイド材料を介して電気的に接続する工程を含むアンチヒューズ素子のプログラム方法が提供される。
本発明によれば、
基板上の一面に形成され、それぞれ表面にシリサイド層が形成された第１の不純物拡散領域および第２の不純物拡散領域と、
前記第１の不純物拡散領域および前記第２の不純物拡散領域の間に形成されたゲート絶縁膜、およびゲート電極から構成されたゲートと、
を含むトランジスタにより構成されたアンチヒューズ素子を含む半導体装置であって、
前記ゲート絶縁膜中に、前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも一方の表面に形成された前記シリサイド層を構成するシリサイド材料が導入され、当該シリサイド材料を介して前記ゲート電極と前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも前記一方とが電気的に接続された半導体装置が提供される。
基板上の一面に形成され、それぞれ表面にシリサイド層が形成された第１の不純物拡散領域および第２の不純物拡散領域と、
前記第１の不純物拡散領域および前記第２の不純物拡散領域の間に形成されたゲート絶縁膜、およびゲート電極から構成されたゲートと、
を含むトランジスタにより構成されたアンチヒューズ素子を含む半導体装置であって、
前記ゲート絶縁膜中に、前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも一方の表面に形成された前記シリサイド層を構成するシリサイド材料が導入され、当該シリサイド材料を介して前記ゲート電極と前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも前記一方とが電気的に接続された半導体装置が提供される。
この構成によれば、ゲート絶縁膜破壊型のアンチヒューズ素子において、書込時（ゲート絶縁膜破壊時）に、ゲート絶縁膜を破壊させるだけでなく、ソース・ドレインである第１の不純物拡散領域または第２の不純物拡散領域表面に形成されたシリサイド層からシリサイド材料を導入することにより、より低抵抗なフィラメントを形成することができ、書込前に対して、大きな電流比を取ることができるようになる。これにより、アンチヒューズ素子の書込状態を精度よく判定することができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、書込前後の電流値の比を大きくして、アンチヒューズ素子の書込状態を精度よく判定することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施の形態におけるアンチヒューズ素子を含む半導体装置の構成を示す断面図である。図２は、本実施の形態におけるアンチヒューズ素子を含む半導体装置の構成を示す平面図である。図１（ａ）〜図１（ｃ）は、それぞれ、図２（ａ）〜図２（ｃ）のＡ−Ａ’断面に対応する。図１（ａ）および図２（ａ）は書込前の状態を示す。図１（ｂ）および図２（ｂ）は書込途中の状態、図１（ｃ）および図２（ｃ）は書込後の状態を示す。
半導体装置１００は、基板１０２と、基板１０２上の一面に形成され、それぞれ表面にシリサイド層１０６ａおよびシリサイド層１０６ｂが形成された不純物拡散領域１０４ａ（第１の不純物拡散領域）および不純物拡散領域１０４ｂ（第２の不純物拡散領域）と、不純物拡散領域１０４ａおよび不純物拡散領域１０４ｂの間に形成されたゲート絶縁膜１１０、ゲート電極１１２、およびサイドウォール１１６から構成されたゲートと、を含むトランジスタにより構成されたアンチヒューズ素子１０１を含む。本実施の形態において、アンチヒューズ素子１０１は、ゲート絶縁膜破壊型のアンチヒューズ素子とすることができる。また、本実施の形態において、半導体装置１００は、ゲート電極１１２に流れる電流値を測定することにより、アンチヒューズ素子１０１の書込状態を判定する構成とすることができる。半導体装置１００は、ゲート電極１１２に流れる電流値を測定して、電流値が所定の値以上の場合に、アンチヒューズ素子１０１が電気的に接続され、書込がされた状態だと判定する判定回路を含むことができる。
基板１０２は、たとえばシリコン基板等の半導体基板とすることができる。不純物拡散領域１０４ａおよび不純物拡散領域１０４ｂは、それぞれ、ソース領域またはドレイン領域として機能する。シリサイド層１０６ａおよびシリサイド層１０６ｂは、たとえばＮｉシリサイド、Ｃｏシリサイド、またはＴｉシリサイド等により構成することができる。本実施の形態において、シリサイド層１０６ａおよびシリサイド層１０６ｂは、Ｎｉシリサイドにより構成することができる。これにより、シリサイド層１０６ａおよびシリサイド層１０６ｂを、エレクトロマイグレーションで移動させやすくすることができる。
ゲート絶縁膜１１０の種類はとくに限定されず、一般的にゲート絶縁膜に用いられている絶縁材料を用いることができる。ゲート絶縁膜１１０は、たとえばシリコン酸化膜、高誘電率絶縁膜、または複数の絶縁膜の積層膜等により構成することができる。本実施の形態において、ゲート絶縁膜１１０は、たとえばシリコン酸化膜とすることができる。
サイドウォール１１６の種類もとくに限定されず、一般的にサイドウォールに用いられている絶縁材料を用いることができる。本実施の形態において、サイドウォール１１６は、たとえばシリコン酸化膜やシリコン窒化膜等により構成することができる。
ゲート電極１１２の種類もとくに限定されず、一般的にゲート電極に用いられている導電材料を用いることができる。ゲート電極１１２は、たとえばポリシリコンやメタルゲートにより構成することができる。本実施の形態において、ゲート電極１１２は、たとえばポリシリコンにより構成することができる。また、ゲート電極１１２をポリシリコンにより構成した場合、その表面に、シリサイド層１１４を設けた構成とすることができる。シリサイド層１１４は、シリサイド層１０６ａやシリサイド層１０６ｂと同様の材料により構成することができる。図２においては、説明のため、ゲート電極１１２およびサイドウォール１１６を破線で示している。
次に、図１（ａ）に示したアンチヒューズ素子１０１へのプログラム方法（書込手順）を説明する。
本実施の形態において、アンチヒューズ素子１０１への書込は、ゲート電極１１２に所定のゲート電圧を印加して、ゲート絶縁膜１１０を破壊するとともに、不純物拡散領域１０４ａおよび不純物拡散領域１０４ｂの少なくとも一方の表面に形成されたシリサイド層（シリサイド層１０６ａまたはシリサイド層１０６ｂ）を構成するシリサイド材料をゲート絶縁膜１１０中に移動させて、ゲート電極１１２と不純物拡散領域１０４ａおよび不純物拡散領域１０４ｂの少なくとも一方とをシリサイド材料を介して電気的に接続する工程を含む。
本実施の形態において、アンチヒューズ素子１０１への書込は、ゲート電極１１２に所定のゲート電圧を印加して、ゲート絶縁膜１１０を破壊するとともに、不純物拡散領域１０４ａおよび不純物拡散領域１０４ｂの少なくとも一方の表面に形成されたシリサイド層（シリサイド層１０６ａまたはシリサイド層１０６ｂ）を構成するシリサイド材料をゲート絶縁膜１１０中に移動させて、ゲート電極１１２と不純物拡散領域１０４ａおよび不純物拡散領域１０４ｂの少なくとも一方とをシリサイド材料を介して電気的に接続する工程を含む。
具体的には、本実施の形態において、ゲート絶縁膜１１０を破壊した後にもゲート電極１１２と不純物拡散領域１０４ａまたは不純物拡散領域１０４ｂとの間に電流を流し、エレクトロマイグレーションにより、不純物拡散領域１０４ａおよび不純物拡散領域１０４ｂ表面に形成されたシリサイド層１０６ａまたはシリサイド層１０６ｂを構成するシリサイド材料がゲート絶縁膜１１０中に導入されるようにする。
図３は、本実施の形態におけるアンチヒューズ素子１０１へのプログラム方法（書込手順）を示すフローチャートである。図４は、アンチヒューズ素子１０１に書込が行われる状態を示す断面模式図である。図１および図２も参照して説明する。
まず、基板１０２を接地した状態で、ゲート電極１１２に高電圧（＋Ｖｇ）を印加する（ステップＳ１０）。これにより、ゲート電極１１２が（＋）となり、基板１０２が（−）となる（図４参照）。ここで、図４に示すように、ゲート絶縁膜１１０中には、成膜中に形成された欠陥１３０が存在している。このような状態で、基板１０２とゲート電極１１２との間に電圧が印加されると、ゲート絶縁膜１１０には、（−）側の基板１０２から高エネルギーを持った電子が注入される（ステップＳ１２）。次いで、（＋）側のゲート電極１１２でインパクトイオンによる、電子、ホールが発生する（ステップＳ１４）。つづいて、ホールがゲート絶縁膜１１０中の欠陥１３０にトラップされ、局所的に電界が強くなる（ステップＳ１６）。
これにより、ゲート絶縁膜１１０中に、基板１０２とゲート電極１１２との間の電流パスができ、絶縁破壊が生じる（ステップＳ１８）。図１（ｂ）および図２（ｂ）は、図３のステップＳ１８の電流パス１２０が形成された状態を示す。
本実施の形態において、基板１０２を接地した状態で、さらにゲート電極１１２に高電圧を印加し続けると、ゲート絶縁膜１１０にシリサイド材料が導入される（ステップＳ２０）。基板１０２を接地した状態で、さらにゲート電極１１２に高電圧を印加し続けると、シリサイド材料がゲート絶縁膜１１０を貫通して、ゲート電極１１２内にも導入される。これにより、アンチヒューズ素子１０１への書込が終了する。
本実施の形態において、図１（ｃ）に示すように、書込後のアンチヒューズ素子１０１において、不純物拡散領域１０４ａおよび不純物拡散領域１０４ｂの少なくとも一方の表面に形成されたシリサイド層を構成するシリサイド材料１２２がゲート絶縁膜１１０中に導入されている。図示した例では、不純物拡散領域１０４ａの表面に形成されたシリサイド層１０６ａを構成するシリサイド材料１２２がゲート絶縁膜１１０中に導入されている。さらに、シリサイド材料１２２は、ゲート絶縁膜１１０を貫通して、ゲート電極１１２内にも導入されている。これにより、シリサイド材料１２２を介して、ゲート電極１１２と不純物拡散領域１０４ａとが、電気的に接続される。これにより、ゲート電極１１２に電圧を印加したときに、ゲート電極１１２に流れる電流値を書込前に比べて大幅に増加することができ、たとえば１桁以上増加することができる。
図２（ｂ）および図２（ｃ）に示すように、図３のステップＳ１８で電流パス１２０が形成されると、シリサイド層１０６ａまたはシリサイド層１０６ｂを構成するシリサイド材料１２２が電流パス１２０が形成された箇所に向かって移動する。そのため、不純物拡散領域１０４ａ（または不純物拡散領域１０４ｂ）からゲート絶縁膜１１０に至る領域に、シリサイド材料１２２が存在することになる。シリサイド材料１２２は、不純物拡散領域１０４ａ（または不純物拡散領域１０４ｂ）からゲート絶縁膜１１０に至る領域全面に形成される場合もあるが、一部が途切れていたとしても、ゲート電極１１２と不純物拡散領域１０４ａ（または不純物拡散領域１０４ｂ）との間の抵抗を充分低減することができる。
図５は、本実施の形態において、書込が行われた状態のアンチヒューズ素子を含む半導体装置１００の構成を示す断面図である。ここでは、ＴＥＭ（Transmission Electron Microscope）写真のＺコントラスト像（ＺＣ像）を示す。
ここで、アンチヒューズ素子１０１は、Ｎ型ＭＯＳトランジスタにより構成した。ゲート絶縁膜１１０はシリコン酸化膜、ゲート電極１１２はポリシリコン、シリサイド層１０６ａ、シリサイド層１０６ｂ（ここでは不図示）、およびシリサイド層１１４は、Ｎｉシリサイドにより構成した。このような構成のアンチヒューズ素子１０１に、基板１０２を接地した状態で、ゲート電極１１２に高電圧（６．５Ｖ）を１０μ秒印加した。
図中、白く見える箇所は、金属（シリサイド材料）を示す。図中、破線で囲った箇所において、白くなっており、不純物拡散領域１０４ａ表面のシリサイド層１０６ａからゲート絶縁膜１１０を貫通して、ゲート電極１１２内にシリサイド材料１２２が導入されているのがわかる。
従来のゲート絶縁膜破壊型のアンチヒューズ素子においては、ゲート絶縁膜が破壊されて生じた電流パスは、たとえば欠陥であったり、基板から移動したシリコン等の半導体材料であったと考えられる。そのため、抵抗率の変化が小さいという問題があった。
本実施の形態において、ゲート絶縁膜破壊型のアンチヒューズ素子１０１において、書込時（ゲート絶縁膜破壊時）に、ゲート絶縁膜１１０を破壊させるだけでなく、ソース・ドレインである不純物拡散領域１０４ａまたは不純物拡散領域１０４ｂ表面に形成されたシリサイド層１０６ａまたは不純物拡散領域１０４ｂからシリサイド材料１２２を導入することにより、より低抵抗なフィラメントを形成することができ、書込前に対して、大きな電流比を取ることができるようになる。これにより、アンチヒューズ素子の書込状態を精度よく判定することができる。また、シリサイド材料が凝集して、エネルギー的に安定な状態で固まるために、熱的にも安定な特性を持つようにすることができる。
また、従来のゲート酸化膜破壊型の破壊方法とあわせることで、複数の電流レベルでも書込みできるようになる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１００ 半導体装置
１０１ アンチヒューズ素子
１０２ 基板
１０４ａ 不純物拡散領域
１０４ｂ 不純物拡散領域
１０６ａ シリサイド層
１０６ｂ シリサイド層
１１０ ゲート絶縁膜
１１２ ゲート電極
１１４ シリサイド層
１１６ サイドウォール
１２０ 電流パス
１２２ シリサイド材料
１３０ 欠陥
１０１ アンチヒューズ素子
１０２ 基板
１０４ａ 不純物拡散領域
１０４ｂ 不純物拡散領域
１０６ａ シリサイド層
１０６ｂ シリサイド層
１１０ ゲート絶縁膜
１１２ ゲート電極
１１４ シリサイド層
１１６ サイドウォール
１２０ 電流パス
１２２ シリサイド材料
１３０ 欠陥
Claims (7)
- 基板上の一面に形成され、それぞれ表面にシリサイド層が形成された第１の不純物拡散領域および第２の不純物拡散領域と、
前記第１の不純物拡散領域および前記第２の不純物拡散領域の間に形成されたゲート絶縁膜、およびゲート電極から構成されたゲートと、
を含むＮ型ＭＯＳトランジスタにより構成されたアンチヒューズ素子のプログラム方法であって、
前記基板を接地した状態で、前記ゲート電極に正のゲート電圧を印加して、前記ゲート絶縁膜を破壊するとともに、前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも一方の表面に形成された前記シリサイド層を構成するシリサイド材料を前記ゲート絶縁膜中に移動させて、前記ゲート電極と前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも前記一方とを前記シリサイド材料を介して電気的に接続する工程を含むアンチヒューズ素子のプログラム方法。 - 請求項１に記載のアンチヒューズ素子のプログラム方法において、
前記電気的に接続する工程において、前記シリサイド材料を前記ゲート絶縁膜中に貫通させて、当該シリサイド材料を前記ゲート電極中にも導入させるアンチヒューズ素子のプログラム方法。 - 請求項１または２に記載のアンチヒューズ素子のプログラム方法において、
前記ゲート電極に流れる電流値を測定することにより、前記アンチヒューズ素子の書込状態を判定するアンチヒューズ素子のプログラム方法。 - 基板上の一面に形成され、それぞれ表面にシリサイド層が形成された第１の不純物拡散領域および第２の不純物拡散領域と、
前記第１の不純物拡散領域および前記第２の不純物拡散領域の間に形成されたゲート絶縁膜、およびゲート電極から構成されたゲートと、
を含むＮ型ＭＯＳトランジスタにより構成されたアンチヒューズ素子を含む半導体装置であって、
前記ゲート絶縁膜中に、前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも一方の表面に形成された前記シリサイド層を構成するシリサイド材料が導入され、当該シリサイド材料を介して前記ゲート電極と前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも前記一方とが電気的に接続された半導体装置。 - 請求項４に記載の半導体装置において、
前記シリサイド材料が、前記ゲート絶縁膜中に貫通しており、当該シリサイド材料が前記ゲート電極中にも導入された半導体装置。 - 請求項４または５に記載の半導体装置において、
前記基板上の前記第１の不純物拡散領域および前記第２の不純物拡散領域の少なくとも前記一方から前記ゲート絶縁膜に至る領域に、前記シリサイド材料が存在している半導体装置。 - 請求項４から６いずれかに記載の半導体装置において、
前記ゲート電極に流れる電流値を測定することにより、前記アンチヒューズ素子の書込状態を判定する判定回路を含む半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009274660A JP5523072B2 (ja) | 2009-12-02 | 2009-12-02 | アンチヒューズ素子のプログラム方法および半導体装置 |
| US12/958,722 US8361886B2 (en) | 2009-12-02 | 2010-12-02 | Method for programming an anti-fuse element, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009274660A JP5523072B2 (ja) | 2009-12-02 | 2009-12-02 | アンチヒューズ素子のプログラム方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011119400A JP2011119400A (ja) | 2011-06-16 |
| JP5523072B2 true JP5523072B2 (ja) | 2014-06-18 |
Family
ID=44068200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009274660A Expired - Fee Related JP5523072B2 (ja) | 2009-12-02 | 2009-12-02 | アンチヒューズ素子のプログラム方法および半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8361886B2 (ja) |
| JP (1) | JP5523072B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3036530B1 (fr) | 2015-05-19 | 2018-03-02 | Stmicroelectronics Sa | Procede de realisation de cellules memoires du type a programmation unique comportant des condensateurs mos et circuit integre correspondant |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019878A (en) | 1989-03-31 | 1991-05-28 | Texas Instruments Incorporated | Programmable interconnect or cell using silicided MOS transistors |
| US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
| US6700176B2 (en) * | 2002-07-18 | 2004-03-02 | Broadcom Corporation | MOSFET anti-fuse structure and method for making same |
| US7329911B2 (en) * | 2004-02-10 | 2008-02-12 | Kabushiki Kaisha Toshiba | Semiconductor device including memory cell and anti-fuse element |
| US7157782B1 (en) * | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
| JP4510057B2 (ja) * | 2007-06-21 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US8101471B2 (en) * | 2008-12-30 | 2012-01-24 | Intel Corporation | Method of forming programmable anti-fuse element |
-
2009
- 2009-12-02 JP JP2009274660A patent/JP5523072B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-02 US US12/958,722 patent/US8361886B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110127591A1 (en) | 2011-06-02 |
| US8361886B2 (en) | 2013-01-29 |
| JP2011119400A (ja) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917246B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| US8530949B2 (en) | Semiconductor device with common contact coupling gate wiring integrated with gate electrode of antifuse to diffusion layer | |
| US7989914B2 (en) | Anti-fuse cell and its manufacturing process | |
| KR101385251B1 (ko) | 멀티 레벨 안티 퓨즈 및 그 동작 방법 | |
| US20050062063A1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| JP5617380B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008103733A (ja) | 不揮発性メモリー装置及び該形成方法 | |
| JP5523072B2 (ja) | アンチヒューズ素子のプログラム方法および半導体装置 | |
| JP2007194486A (ja) | 半導体装置 | |
| JP5596467B2 (ja) | 半導体装置及びメモリ装置への書込方法 | |
| US6949423B1 (en) | MOSFET-fused nonvolatile read-only memory cell (MOFROM) | |
| JP2011119640A (ja) | 半導体装置およびその製造方法 | |
| JP5466594B2 (ja) | 半導体記憶装置及びアンチヒューズのプログラム方法 | |
| US8754498B2 (en) | Antifuse and method of making the antifuse | |
| JP2008053323A (ja) | 半導体装置およびその製造方法 | |
| US20120061797A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2012099625A (ja) | 半導体装置 | |
| US10163520B1 (en) | OTP cell with improved programmability | |
| TWI576994B (zh) | 適於進行反熔絲操作之非重疊離子佈值記憶元件 | |
| TWI814340B (zh) | 半導體裝置及其製造方法 | |
| US20240113041A1 (en) | Physical unclonable function generator structure and operation method thereof | |
| JP2011096736A (ja) | 半導体装置 | |
| US20100187638A1 (en) | Anti-fuse cell and its manufacturing process | |
| US8173992B2 (en) | Transistor or triode structure with tunneling effect and insulating nanochannel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140408 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5523072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |