JP5518100B2 - 積層された固体電解質構造を有するプログラマブルメタライゼーションメモリセル - Google Patents
積層された固体電解質構造を有するプログラマブルメタライゼーションメモリセル Download PDFInfo
- Publication number
- JP5518100B2 JP5518100B2 JP2011548373A JP2011548373A JP5518100B2 JP 5518100 B2 JP5518100 B2 JP 5518100B2 JP 2011548373 A JP2011548373 A JP 2011548373A JP 2011548373 A JP2011548373 A JP 2011548373A JP 5518100 B2 JP5518100 B2 JP 5518100B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solid electrolyte
- layer
- layers
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
Description
メモリデバイスは、データを記憶する電子システムおよびコンピュータにおいて一般的である。これらのメモリデバイスは、電源が切断されるかもしくは取外されると記憶したデータが失われてしまう揮発性メモリであるか、または電力が遮断されている間でも記憶したデータが保持される不揮発性メモリであり得る。不揮発性メモリデバイスの例は、導電ブリッジングRAM(CBRAM)、ナノブリッジメモリ、または電解質メモリとしても公知のプログラマブルメタライゼーションセル(PMC)である。
本開示は、積層された固体電解質を有するプログラマブルメタライゼーションメモリセルと、これを形成する方法とに関する。
以下の説明では、この文書の一部を形成し、例示のためにいくつかの具体的な実施形態を示す添付の図面の組を参照する。本開示の範囲または精神から逸脱することなく他の実施形態が企図され、なされ得ることを理解すべきである。したがって、以下の詳細な説明は限定的な意味にとられるべきではない。本明細書中に与える定義は本明細書中で頻繁に用いられるある用語の理解を容易にするためのものであり、本開示の範囲を限定することを意味するものではない。
Claims (19)
- プログラマブルメタライゼーションメモリセルであって、
活性電極主面を有する活性電極と、
不活性電極主面を有する不活性電極と、
前記活性電極と前記不活性電極との間の可変抵抗素子とを備え、
前記可変抵抗素子は複数の平行な固体電解質層と導電層とを備え、前記固体電解質層と前記導電層とは互いに平行に交互に配置され、前記導電層を介して前記活性電極と前記不活性電極とを電気的に接続可能であり、前記複数の交互の固体電解質層と導電層とは、前記活性電極主面および前記不活性電極主面と非平行の方向に延在し、前記導電層は電気化学的に不活性の金属を含む、プログラマブルメタライゼーションメモリセル。 - 前記複数の交互の固体電解質層と導電層とは、前記活性電極主面または前記不活性電極主面に直交する方向に延在する、請求項1に記載のプログラマブルメタライゼーションメモリセル。
- 前記導電層の厚みは100オングストローム未満である、請求項1に記載のプログラマブルメタライゼーションメモリセル。
- 前記活性電極または前記不活性電極から前記可変抵抗素子を分離する切換層をさらに備える、請求項1に記載のプログラマブルメタライゼーションメモリセル。
- 前記導電層は銀または銅を含む、請求項1に記載のプログラマブルメタライゼーションメモリセル。
- 前記固体電解質層はカルコゲニド材料を含む、請求項1に記載のプログラマブルメタライゼーションメモリセル。
- 高抵抗状態と低抵抗状態との間で切換可能なプログラマブルメタライゼーションセル(PMC)であって、
電気化学的に活性の電極および不活性の電極と、
前記電気化学的に活性の電極を前記不活性の電極から分離可能な可変抵抗素子とを備え、前記可変抵抗素子は複数の平行な固体電解質層と導電層とを備え、前記固体電解質層と前記導電層とは互いに平行に交互に配置され、前記導電層は、前記固体電解質層によって離間され、前記低抵抗状態で、前記電気化学的に活性の電極を前記不活性の電極に電気的に結合する、プログラマブルメタライゼーションセル。 - 前記導電層は前記固体電解質層によって離間される、請求項7に記載のPMC。
- 前記複数の交互の固体電解質層と導電層との表面平面は、前記活性の電極または前記不活性の電極の表面平面に直交する、請求項7に記載のPMC。
- 前記電気化学的に活性の電極と前記不活性の電極とは平行である、請求項9に記載のPMC。
- 前記導電層の厚みは100オングストローム未満である、請求項7に記載のPMC。
- 前記電気化学的に活性の電極または前記不活性の電極から前記可変抵抗素子を分離する切換層をさらに備え、前記切換層は電流密度がより高い局所化された領域を含有する導電性材料と絶縁性材料との複合物である、請求項7に記載のPMC。
- 前記切換層は固体電解質を含む、請求項12に記載のPMC。
- 前記導電層は銀または銅を含む、請求項7に記載のPMC。
- プログラマブルメタライゼーションメモリセルを形成する方法であって、
第1の電極を形成するステップと、
前記第1の電極の主面上に、前記第1の電極の主面と非平行な方向に延在するように複数の交互の固体電解質層と導電層とを堆積し、可変抵抗素子を形成するステップと、
前記可変抵抗素子の上に第2の電極を堆積するステップとを備え、前記導電層は前記第1の電極を前記第2の電極に電気的に結合する、方法。 - 前記第1の電極は、白金、タングステン、ニッケル、モリブデン、金、パラジウム、またはロジウムを含む不活性金属を含み、前記第2の電極は銀または銅を含む活性金属を備える、請求項15に記載の方法。
- 絶縁体層を堆積するステップと、前記絶縁体層をマスキングしエッチングして段差高さを設けて、前記複数の交互の固体電解質層と導電層とを堆積する前記ステップを容易にするとともに、前記第1の電極とは非平行の関係で前記交互の固体電解質層と導電層とを設けるステップをさらに備える、請求項15に記載の方法。
- 前記可変抵抗素子を前記第2の電極から分離する切換層を堆積するステップをさらに備え、前記切換層は固体電解質を備える、請求項15に記載の方法。
- 角度付けられた絶縁体層を形成するステップをさらに備え、前記複数の交互の固体電解質層と導電層とを堆積する前記ステップは、前記第1の電極に対して傾斜するように前記複数の交互の固体電解質層と導電層とを堆積するステップを備える、請求項15に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/362,640 US8487291B2 (en) | 2009-01-30 | 2009-01-30 | Programmable metallization memory cell with layered solid electrolyte structure |
US12/362,640 | 2009-01-30 | ||
PCT/US2010/022754 WO2010088614A1 (en) | 2009-01-30 | 2010-02-01 | Programmable metallization memory cell with layered solid electrolyte structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012517105A JP2012517105A (ja) | 2012-07-26 |
JP5518100B2 true JP5518100B2 (ja) | 2014-06-11 |
Family
ID=42104455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011548373A Active JP5518100B2 (ja) | 2009-01-30 | 2010-02-01 | 積層された固体電解質構造を有するプログラマブルメタライゼーションメモリセル |
Country Status (5)
Country | Link |
---|---|
US (2) | US8487291B2 (ja) |
EP (1) | EP2392037B1 (ja) |
JP (1) | JP5518100B2 (ja) |
CN (1) | CN102341930B (ja) |
WO (1) | WO2010088614A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
US8034655B2 (en) | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
US8211743B2 (en) * | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
TWI431762B (zh) * | 2010-09-16 | 2014-03-21 | Univ Nat Sun Yat Sen | 電阻式記憶體元件及其製作方法 |
US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
US8759809B2 (en) * | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8519373B2 (en) * | 2011-08-11 | 2013-08-27 | Micron Technology, Inc. | Memory cells |
US8588009B2 (en) * | 2011-09-28 | 2013-11-19 | International Business Machines Corporation | Circuit for memory cell recovery |
US8558209B1 (en) | 2012-05-04 | 2013-10-15 | Micron Technology, Inc. | Memory cells having-multi-portion data storage region |
US8691622B2 (en) | 2012-05-25 | 2014-04-08 | Micron Technology, Inc. | Memory cells and methods of forming memory cells |
US9356089B1 (en) | 2015-02-26 | 2016-05-31 | International Business Machines Corporation | Low temperature fabrication of lateral thin film varistor |
US10109678B2 (en) * | 2016-02-04 | 2018-10-23 | Synopsys, Inc. | Integrated circuit system with memory support and method of manufacture thereof |
WO2018175973A1 (en) | 2017-03-23 | 2018-09-27 | Arizona Board Of Regents On Behalf Of Arizona State University | Physical unclonable functions with copper-silicon oxide programmable metallization cells |
US20210249595A1 (en) * | 2018-06-12 | 2021-08-12 | National University Corporation Tottori University | Conductive bridge memory device, manufacturing method thereof, and switching element |
US11244722B2 (en) * | 2019-09-20 | 2022-02-08 | Arizona Board Of Regents On Behalf Of Arizona State University | Programmable interposers for electrically connecting integrated circuits |
US11935843B2 (en) | 2019-12-09 | 2024-03-19 | Arizona Board Of Regents On Behalf Of Arizona State University | Physical unclonable functions with silicon-rich dielectric devices |
KR102355939B1 (ko) * | 2021-03-05 | 2022-02-08 | 주식회사 스포컴 | 항균 플레이트 및 이의 제조방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761115A (en) * | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
TWI224403B (en) * | 2002-03-15 | 2004-11-21 | Axon Technologies Corp | Programmable structure, an array including the structure, and methods of forming the same |
DE10356285A1 (de) | 2003-11-28 | 2005-06-30 | Infineon Technologies Ag | Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers |
WO2005124788A2 (en) * | 2004-06-14 | 2005-12-29 | Axon Technologies Corporation | Nanoscale programmable structures and methods of forming and using same |
DE102004041894B3 (de) * | 2004-08-30 | 2006-03-09 | Infineon Technologies Ag | Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür |
KR100682939B1 (ko) * | 2005-03-16 | 2007-02-15 | 삼성전자주식회사 | 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법 |
DE102006023608B4 (de) | 2006-05-19 | 2009-09-03 | Qimonda Ag | Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung |
US7649242B2 (en) | 2006-05-19 | 2010-01-19 | Infineon Technologies Ag | Programmable resistive memory cell with a programmable resistance layer |
DE102007021761B4 (de) | 2007-05-09 | 2015-07-16 | Adesto Technology Corp., Inc. | Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements |
US7745807B2 (en) | 2007-07-11 | 2010-06-29 | International Business Machines Corporation | Current constricting phase change memory element structure |
-
2009
- 2009-01-30 US US12/362,640 patent/US8487291B2/en active Active
-
2010
- 2010-02-01 JP JP2011548373A patent/JP5518100B2/ja active Active
- 2010-02-01 CN CN201080010836.XA patent/CN102341930B/zh not_active Expired - Fee Related
- 2010-02-01 WO PCT/US2010/022754 patent/WO2010088614A1/en active Application Filing
- 2010-02-01 EP EP10702390.5A patent/EP2392037B1/en not_active Not-in-force
-
2013
- 2013-07-12 US US13/940,547 patent/US8772122B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2010088614A1 (en) | 2010-08-05 |
US8772122B2 (en) | 2014-07-08 |
CN102341930A (zh) | 2012-02-01 |
CN102341930B (zh) | 2014-05-28 |
US8487291B2 (en) | 2013-07-16 |
EP2392037A1 (en) | 2011-12-07 |
US20130330901A1 (en) | 2013-12-12 |
US20100193761A1 (en) | 2010-08-05 |
JP2012517105A (ja) | 2012-07-26 |
EP2392037B1 (en) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5518100B2 (ja) | 積層された固体電解質構造を有するプログラマブルメタライゼーションメモリセル | |
US8097874B2 (en) | Programmable resistive memory cell with sacrificial metal | |
US8399908B2 (en) | Programmable metallization memory cells via selective channel forming | |
US8124952B2 (en) | Programmable resistive memory cell with filament placement structure | |
TWI462357B (zh) | 用於高密度記憶體之垂直記憶體單元 | |
TWI458148B (zh) | 具有離子緩衝層之可程式金屬記憶胞裝置及其製造方法 | |
CN105027309B (zh) | 侧壁式存储器单元 | |
US8288753B2 (en) | Programmable resistive memory cell with oxide layer | |
US20060103026A1 (en) | Amorphous carbon-based non-volatile memory | |
US9496495B2 (en) | Memory cells and methods of forming memory cells | |
WO2014158754A1 (en) | Resistive memory cell with reduced bottom electrode | |
US7847278B2 (en) | Planar programmable metallization memory cells | |
JP2013191662A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2012216725A (ja) | 抵抗記憶装置およびその製造方法 | |
JP2013175524A (ja) | 半導体装置及びその製造方法 | |
JP2017103453A (ja) | 集束電場を有する抵抗変化メモリセル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5518100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |