JP5508301B2 - A light-emitting display device - Google Patents

A light-emitting display device Download PDF

Info

Publication number
JP5508301B2
JP5508301B2 JP2011008286A JP2011008286A JP5508301B2 JP 5508301 B2 JP5508301 B2 JP 5508301B2 JP 2011008286 A JP2011008286 A JP 2011008286A JP 2011008286 A JP2011008286 A JP 2011008286A JP 5508301 B2 JP5508301 B2 JP 5508301B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode
light emitting
display device
emitting display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011008286A
Other languages
Japanese (ja)
Other versions
JP2011114346A (en
Inventor
晋也 小野
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2011008286A priority Critical patent/JP5508301B2/en
Publication of JP2011114346A publication Critical patent/JP2011114346A/en
Application granted granted Critical
Publication of JP5508301B2 publication Critical patent/JP5508301B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、発光表示装置に関し、特に、キャパシタと薄膜トランジスタとを含む駆動回路と発光素子とを備えるアクティブマトリクス型の発光表示装置に関する。 The present invention relates to a light emitting display device, and more particularly to a light emitting display device of active matrix type provided with a drive circuit including a capacitor and a thin film transistor and a light emitting element.

従来、有機エレクトロルミネッセンス素子(以下、有機EL素子と記載する)などの、電流によって輝度を制御する発光素子を2次元状に配列した発光表示装置の開発が盛んに行われている。 Conventional organic electroluminescent device (hereinafter, referred to as organic EL device), such as the development of light emitting display devices have been actively having an array of light-emitting elements for controlling the brightness in two dimensions by a current. 特に、発光素子を駆動するための駆動回路を発光素子毎に備えた画素回路を配列したアクティブマトリクス型の発光表示装置の開発が行われている。 In particular, the development of an active matrix light-emitting display device having an array of pixel circuits provided in each light emitting element driving circuit for driving the light emitting element is performed.

駆動回路は、一般的に、発光する画素を選択するスイッチングトランジスタと、発光素子を駆動する駆動トランジスタと、キャパシタとを備える。 Driving circuit generally includes a switching transistor for selecting a pixel to emit light, a driving transistor for driving the light emitting element, and a capacitor. 駆動回路は、例えば、駆動トランジスタが流す電流量を決定するための電圧を保持する保持キャパシタを備えている(特許文献1参照)。 Drive circuit, for example, a holding capacitor for holding a voltage for determining the amount of current driving transistor shed (see Patent Document 1).

図1は、特許文献1に示す従来の発光表示装置が備える発光画素700のレイアウトを示す図である。 Figure 1 is a diagram showing the layout of light emitting pixels 700 provided in the conventional light emitting display device shown in Patent Document 1. 図1に示すように、発光画素700には、信号線705と、走査線706と、電源線707とが配線されている。 As shown in FIG. 1, the light emitting pixel 700, a signal line 705, a scanning line 706, and the power supply line 707 is wired. また、発光画素700は、スイッチングトランジスタ701と、保持キャパシタ702と、駆動トランジスタ703と、発光素子704とを備える。 The light emitting pixel 700 includes a switching transistor 701, a holding capacitor 702, a driving transistor 703, and a light emitting element 704. 発光素子704は、発光画素700の発光領域に形成され、スイッチングトランジスタ701と、保持キャパシタ702と、駆動トランジスタ703とは、駆動回路領域に形成されている。 Emitting element 704 is formed in the emitting region of the light emitting pixel 700 includes a switching transistor 701, a holding capacitor 702, a driving transistor 703 is formed in the driving circuit region.

特開2006−330736号公報 JP 2006-330736 JP

しかしながら、上記従来技術では、キャパシタ専用の領域が設けられることになり、キャパシタの数、又は、キャパシタの面積が増えた場合に、その他の素子を配置する領域が狭くなり、設計の自由度が下がるという課題がある。 However, in the conventional art, will be the area of ​​the capacitor only are provided, the number of capacitors, or, in the case of increasing the area of ​​the capacitor, the narrower the area for arranging other elements, decreases the degree of freedom in design there is a problem in that.

例えば、図1に示す特許文献1に記載の発光表示装置のように、駆動回路領域の多くの部分を保持キャパシタ702が占めている。 For example, as in the light emitting display device described in Patent Document 1 shown in FIG. 1, the number of parts of the driving circuit region holding capacitor 702 occupies. したがって、より大きな面積の保持キャパシタ702を備える場合、又は、その他のキャパシタを備える場合には、駆動トランジスタ703及びスイッチングトランジスタ701を配置する領域が狭くなる。 Therefore, if provided with a holding capacitor 702 of larger area, or, in the case of providing the other capacitor, the area to place the driving transistor 703 and the switching transistor 701 becomes narrow. あるいは、発光領域が小さくなってしまい、発光素子に流れる電流密度が上昇し寿命が短くなってしまう。 Alternatively, the light emitting region becomes small, increasing the current density flowing through the light emitting element is life is shortened.

そこで、本発明は、上記従来の課題を解決するためになされたものであり、キャパシタ専用の領域を設置、又は、新たに増やすことなくキャパシタを設けることで、設計の自由度を高めることができる発光表示装置を提供することを目的とする。 The present invention has been made to solve the conventional problems described above, the installation area of ​​the capacitor only, or, by providing the capacitor without newly increasing, it is possible to increase the freedom of design and to provide a light-emitting display device.

上記目的を達成するため、本発明に係る発光表示装置は、基板と、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む第1の薄膜トランジスタと、 該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む第2の薄膜トランジスタと、 To achieve the above object, a light emitting display device according to the present invention includes a substrate and, provided above the substrate, a semiconductor layer including a channel region, a source region, and a drain region, a gate provided in said semiconductor layer insulating film, a gate electrode provided on the gate insulating film, and a first thin film transistor including the source region and a source electrode and a drain electrode electrically connected to the drain region of the semiconductor layer, the provided above the substrate, the channel region, the semiconductor layer including a source region, and drain regions, the semiconductor layer on the provided gate insulating film, a gate electrode provided on the gate insulating film, and the semiconductor layer wherein a second thin film transistor to the source region and the drain region comprises an electrically coupled source electrode and a drain electrode, prior to 第1の薄膜トランジスタのゲート電極上及び前記第2の薄膜トランジスタのゲート電極上に設けられた層間絶縁膜と、前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを含む駆動回路によって発光駆動される発光素子と、前記第1の薄膜トランジスタのゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第1キャパシタ電極とを備え、該第1キャパシタ電極は、前記第1の薄膜トランジスタのゲート電極との間で第1キャパシタを構成しており、前記第1の薄膜トランジスタのソース電極及びドレイン電極には接続されていない An interlayer insulating film provided on the first gate electrode of the thin film transistor and the second thin film transistor of the gate electrode, and the first thin film transistor and a light-emitting element driven to emit light by a drive circuit including the second thin film transistor , an upper region of the gate electrode of the first thin film transistor, and a first capacitor electrode disposed on the interlayer insulating film, the first capacitor electrode, the gate electrode of the first thin film transistor It constitutes a first capacitor between the the source electrode and the drain electrode of the first thin film transistor is not connected.
また、本発明に係る発光表示装置は、基板と、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む第1の薄膜トランジスタと、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む第2の薄膜トランジスタと、前記第1の薄膜トラン The light emitting display device according to the present invention includes a substrate and, provided above the substrate, a channel region, the semiconductor layer including a source region, and a drain region, a gate insulating film provided on the semiconductor layer, the gate a gate electrode formed on the insulating film, and, provided the first thin film transistor including the source region and a source electrode and a drain electrode electrically connected to the drain region of the semiconductor layer, above the substrate is, the channel region, the semiconductor layer including a source region, and drain regions, the semiconductor layer on the provided gate insulating film, a gate electrode provided on the gate insulating film, and the source region of the semiconductor layer and a second thin film transistor including a source electrode and a drain electrode electrically connected to said drain region, said first thin film Trang スタのゲート電極上及び前記第2の薄膜トランジスタのゲート電極上に設けられた層間絶縁膜と、前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを含む駆動回路によって発光駆動される発光素子と、前記第1の薄膜トランジスタのゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第1キャパシタ電極とを備え、該第1キャパシタ電極は、前記第1の薄膜トランジスタのゲート電極との間で第1キャパシタを構成しており、前記第2の薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されている。 Star an interlayer insulating film provided on the gate electrode of the gate electrode and on the second thin film transistor of said first thin film transistor and a light-emitting element driven to emit light by a drive circuit including the second thin film transistor, the first be in the upper region of the first thin film transistor gate electrode, and a first capacitor electrodes disposed on the interlayer insulating film, the first capacitor electrode, with the gate electrode of the first thin film transistor constitute a first capacitor, it is connected to one of a source electrode and a drain electrode of the second thin film transistor.

本発明によれば、キャパシタ専用の領域を設置、又は増やすことなく、キャパシタを設けることで、設計の自由度を高めることができる発光表示装置を提供することができる。 According to the present invention, the installation space of the capacitor only, or without increasing, by providing the capacitor, it is possible to provide a light emitting display device capable of increasing the degree of freedom in design.

図1は、従来の発光表示装置が備える画素のレイアウトを示す図である。 Figure 1 is a diagram showing a layout of a pixel provided in a conventional light emitting display. 図2は、実施の形態1に係る発光表示装置の構成の一例を示すブロック図である。 Figure 2 is a block diagram showing an example of the configuration of a light-emitting display apparatus according to the first embodiment. 図3は、実施の形態1に係る表示部が有する発光画素の回路構成を示す図である。 Figure 3 is a diagram showing a circuit configuration of a luminescence pixel included in a display unit according to the first embodiment. 図4は、実施の形態1に係る発光画素のレイアウトの一例を示す図である。 Figure 4 is a diagram showing an example of a layout of the light emitting pixel according to the first embodiment. 図5は、実施の形態1に係る発光画素の断面図である。 Figure 5 is a cross-sectional view of a light emitting pixel according to the first embodiment. 図6は、実施の形態1の変形例に係る発光画素の回路構成を示す図である。 Figure 6 is a diagram showing a circuit configuration of a light emitting pixel according to a modification of the first embodiment. 図7は、実施の形態1の変形例に係る発光画素の断面図である。 Figure 7 is a cross-sectional view of a light emitting pixel according to a modification of the first embodiment. 図8は、実施の形態1の別の変形例に係る発光画素の回路構成を示す図である。 Figure 8 is a diagram showing a circuit configuration of a luminescence pixel according to another modification of the first embodiment. 図9は、実施の形態1の別の変形例に係る発光画素の断面図である。 Figure 9 is a cross-sectional view of a light emitting pixel according to another modification of the first embodiment. 図10は、実施の形態2に係る表示部が有する発光画素の回路構成を示す図である。 Figure 10 is a diagram showing a circuit configuration of a luminescence pixel included in a display unit according to the second embodiment. 図11は、実施の形態2に係る発光画素のレイアウトの一例を示す図である。 Figure 11 is a diagram showing an example of a layout of the light emitting pixel according to the second embodiment. 図12は、実施の形態2に係る発光画素の断面図である。 Figure 12 is a cross-sectional view of a light emitting pixel according to the second embodiment. 図13は、本発明に係る発光表示装置を備えるテレビの外観図である。 Figure 13 is an external view of a television including a light emitting display device according to the present invention. 図14は、本発明に係る発光表示装置の別の変形例の発光画素のレイアウトの一例を示す図である。 Figure 14 is a diagram showing an example of a layout of the light emitting pixels of another modification of the light emitting display device according to the present invention.

以下、本発明に係る発光表示装置の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of a light emitting display device according to the present invention will be described with reference to the drawings.

本発明に係る発光表示装置は、基板と、該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む薄膜トランジスタと、前記ゲート電極上に設けられた層間絶縁膜と、前記薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子と、前記ゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第1キャパシタ電極とを備え、該第1キャパシタ電極は、前記ゲート電極との間で第1キャパシタを構成している。 Light emitting display according to the present invention includes a substrate and, provided above the substrate, a channel region, the semiconductor layer including a source region, and a drain region, a gate insulating film provided on the semiconductor layer, the gate insulating film gate electrode provided above, as well as, the semiconductor layer and the source region and the thin film transistor including a source electrode and a drain electrode electrically connected to said drain region, an interlayer insulating film formed on the gate electrode of the When a light emitting element driven to emit light by constructed drive circuit using the thin film transistor, a in the upper region of the gate electrode, and a first capacitor electrode disposed on the interlayer insulating film, the the first capacitor electrode constitute a first capacitor between the gate electrode.

これにより、薄膜トランジスタのゲート電極を、単にゲート電極として利用するだけではなく、キャパシタを構成する2つの電極のうちの一方の電極としても利用するので、薄膜トランジスタの上方に薄膜トランジスタと重なるように、キャパシタを配置することができ、画素スペースを有効に活用することができる。 Thus, the gate electrode of the thin film transistor, not only used as a gate electrode, since also used as one electrode of the two electrodes constituting the capacitor, so as to overlap with the thin film transistor above the thin film transistor, a capacitor can be arranged, it is possible to effectively utilize the pixel space. したがって、多数の薄膜トランジスタ及び多数のキャパシタを含む複雑な駆動回路を、限られた面積の領域に形成することができる。 Therefore, a complicated drive circuit including a plurality of thin film transistors and a plurality of capacitors can be formed in a region of limited area. なお、キャパシタは、ゲート電圧を保持するためのキャパシタであってもよく、駆動回路における閾値電圧Vthを保持するためのキャパシタであっても、本発明の構成を適用することができる。 Incidentally, the capacitor may be a capacitor for holding the gate voltage, even a capacitor for holding the threshold voltage Vth of the driving circuit, it is possible to apply the configuration of the present invention.

また、前記発光表示装置は、複数の前記第1キャパシタ電極を備え、複数の前記第1キャパシタ電極は、前記ゲート電極との間でそれぞれ第1キャパシタを構成していてもよい。 The light emitting display device includes a plurality of said first capacitor electrode, the plurality of the first capacitor electrode, between the gate electrode may constitute a first capacitor, respectively.

また、前記ソース電極またはドレイン電極が、前記第1キャパシタ電極と同一の層を構成し、該ソース電極及びドレイン電極のいずれか一方は、該第1キャパシタ電極と電気的に接続されていてもよい。 Further, the source electrode or the drain electrode, the first constitutes a capacitor electrode in the same layer, the one of the source electrode and the drain electrode may be connected first capacitor electrode electrically .

これにより、キャパシタを構成する2つの電極のうちの他方の電極とソース電極又はドレイン電極とを1つの工程で形成することができる。 Thus, it is possible to form the other electrode and the source electrode or the drain electrode of the two electrodes constituting the capacitor in one step.

また、前記発光素子は、前記ソース電極または前記ドレイン電極と電気的に接続されており、前記薄膜トランジスタは、前記発光素子に駆動電流を供給する駆動トランジスタであり、前記第1キャパシタは、前記駆動トランジスタに流れる電流値を設定するためのキャパシタであってもよい。 Further, the light emitting device, the are connected the source electrode or the drain electrode and electrically, the thin film transistor is a driving transistor for supplying driving current to the light emitting element, the first capacitor, the driving transistor it may be a capacitor for setting the current flowing through the.

これにより、駆動トランジスタに流れる駆動電流の電流値を設定するためのキャパシタを、画素スペースを有効に活用しつつ、駆動回路を構成することができる。 Thus, the capacitor for setting the current value of the drive current flowing to the driving transistor, while effectively utilizing the pixel space, it is possible to constitute a driving circuit.

また、前記薄膜トランジスタは、前記発光素子への駆動電流を供給するタイミングを決定するスイッチングトランジスタであり、前記第1キャパシタは、前記駆動電流の電流値を設定するためのキャパシタを初期化するためのキャパシタであってもよい。 Further, the thin film transistor is a switching transistor for determining the timing for supplying a driving current to the light emitting element, the first capacitor is a capacitor for initializing the capacitor for setting a current value of the drive current it may be.

これにより、駆動トランジスタに限らず、スイッチングトランジスタのゲート電極とキャパシタの一方のキャパシタ電極とも兼用させることができる。 Thus, not only the drive transistor, with one of the capacitor electrodes of the gate electrode and the capacitor of the switching transistor can be also used. したがって、より多くの薄膜トランジスタとキャパシタとを、限られた画素スペースを有効に利用して配置することができる。 Therefore, a more thin film transistors and capacitors, can be arranged by effectively utilizing the limited pixel space.

また、前記第1キャパシタ電極は、前記薄膜トランジスタのソース電極及びドレイン電極には接続されていなくてもよく、例えば、前記薄膜トランジスタ以外の薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されていてもよい。 Further, the first capacitor electrode, a source electrode and a drain electrode of the thin film transistor may not be connected, for example, it is connected to one of a source electrode and a drain electrode of the thin film transistor other than the thin film transistor good. さらに、前記薄膜トランジスタ以外の薄膜トランジスタのソース電極及びドレイン電極のいずれか他方は、前記薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されていてもよい。 Furthermore, the other of the source electrode and the drain electrode of the thin film transistor other than the thin film transistor may be connected to one of a source electrode and a drain electrode of the thin film transistor.

また、前記発光表示装置は、さらに、第2キャパシタを備え、該第2キャパシタは、前記第1キャパシタと電気的に並列となるよう接続されていてもよい。 The light emitting display device may further include a second capacitor, the second capacitor may be connected so as to be parallel with the electrical and the first capacitor.

これにより、第1キャパシタに加えて、第2キャパシタが並列的に設けられているので、第2キャパシタの分だけ静電容量を増大させることができる。 Thus, in addition to the first capacitor, the second capacitor is provided in parallel can be increased by the amount the capacitance of the second capacitor.

また、前記第2キャパシタは、上部第2キャパシタ電極及び下部第2キャパシタ電極を含み、前記上部第2キャパシタ電極及び前記下部第2キャパシタ電極の一方は、前記ゲート電極と電気的に接続され、前記上部第2キャパシタ電極及び前記下部第2キャパシタ電極の他方は、前記ソース電極及び前記ドレイン電極のいずれか一方と電気的に接続されていてもよい。 The second capacitor includes a top second capacitor electrode and the lower second capacitor electrode, one is the upper second capacitor electrode and the lower second capacitor electrode electrically connected with said gate electrode, said top the other of the second capacitor electrode and the lower second capacitor electrode is either a may be electrically connected to the source electrode and the drain electrode.

これにより、第2キャパシタの分だけ静電容量を増大させることができ、電流リークがあっても電圧が安定し、クロストークを低減することができる。 Thus, it is possible to increase the amount corresponding capacitance of the second capacitor, also the voltage stabilized there is a current leakage, it is possible to reduce crosstalk.

また、前記上部第2キャパシタ電極は、前記ソース電極及び前記ドレイン電極のいずれか一方と同一の層を構成し、前記下部第2キャパシタ電極は、前記ゲート電極と同一の層を構成し、前記第1キャパシタ電極は、前記上部第2キャパシタ電極と、前記ソース電極及び前記ドレイン電極のいずれか一方とに電気的に接続されていてもよい。 Moreover, the upper second capacitor electrode, said to constitute the same layer as either the source electrode and the drain electrode, the second lower capacitor electrode constitute the same layer as the gate electrode, the first 1 capacitor electrode, the upper second capacitor electrode may be electrically connected to either one bets of the source electrode and the drain electrode.

これにより、第1キャパシタ及び第2キャパシタを構成する各キャパシタ電極をそれぞれ同一の層として形成することができるので、製造工程を削減することができる。 Thus, it is possible to form each capacitor electrode of the first capacitor and the second capacitor as the same layer, respectively, it is possible to reduce the manufacturing process.

また、前記第1キャパシタを構成する前記第1キャパシタ電極下面の、前記ゲート電極の上方領域内における面積は、前記ゲート電極上面の面積の30%〜100%であってもよい。 Further, the first capacitor electrode lower surface constituting the first capacitor, the area in the upper region of the gate electrode may be 30% to 100% of the area of ​​the gate electrode upper surface.

また、前記半導体層は、ポリシリコンで形成されていてもよい。 Further, the semiconductor layer may be formed of polysilicon.

また、前記発光素子は、有機エレクトロルミネッセンス素子であってもよい。 The light emitting element may be an organic electroluminescence element.

また、前記第1キャパシタの静電容量は、0.1〜10pFであってもよい。 Further, the capacitance of the first capacitor may be 0.1~10PF.

また、前記発光表示装置は、トップエミッション型であり、前記発光素子は、前記第1キャパシタ電極の上層に形成されてもよい。 The light emitting display device is a top emission type, the light emitting element may be formed on an upper layer of the first capacitor electrode.

また、前記発光表示装置は、ボトムエミッション型であり、前記薄膜トランジスタと前記第1キャパシタとは、前記発光素子が形成される発光領域以外の領域に形成されてもよい。 The light emitting display device is a bottom emission type, the said thin film transistor and the first capacitor may be formed in a region other than the light emitting region where the light emitting element is formed.

(実施の形態1) (Embodiment 1)
実施の形態1に係る発光表示装置は、駆動トランジスタとキャパシタとを備え、駆動トランジスタのゲート電極が、キャパシタを構成する2つのキャパシタ電極のうち一方の電極である。 Light emitting display device according to the first embodiment includes a driving transistor and the capacitor, the gate electrode of the driving transistor, which is one electrode of the two capacitor electrodes that constitute the capacitor. したがって、キャパシタは、駆動トランジスタのゲート電極を含む領域であって、駆動トランジスタの上方の領域に形成される。 Thus, the capacitor is a region including the gate electrode of the driving transistor are formed over the regions of the driving transistor.

図2は、実施の形態1に係る発光表示装置10の電気的な構成を示すブロック図である。 Figure 2 is a block diagram showing an electrical configuration of a light-emitting display device 10 according to the first embodiment. 同図における発光表示装置10は、少なくとも制御回路20と、走査線駆動回路40と、信号線駆動回路50と、表示部60とを備える。 Light-emitting display device 10 in the figure includes at least control circuitry 20, a scanning line driving circuit 40, a signal line driver circuit 50, and a display unit 60.

また、図3は、実施の形態1に係る表示部60が有する発光画素100の回路構成を示す図である。 3 is a diagram showing a circuit configuration of a luminescence pixel 100 of the display unit 60 according to the first embodiment. 同図における発光画素100は、スイッチングトランジスタ101と、キャパシタ102と、駆動トランジスタ103と、有機EL素子104と、信号線105と、走査線106と、高電圧側電源線107と、低電圧側電源線108とを備える。 Emitting pixel 100 in the figure includes a switching transistor 101, a capacitor 102, a driving transistor 103, the organic EL element 104, a signal line 105, a scanning line 106, a high-voltage side power line 107, the low voltage side power source and a line 108.

まず、図2に示された構成要素について、その接続関係及び機能を説明する。 First, the components shown in FIG. 2, illustrating the connection relationship and function.

制御回路20は、走査線駆動回路40、信号線駆動回路50の制御を行う機能を有する。 The control circuit 20, the scanning line driving circuit 40 has a function for controlling the signal line driver circuit 50. 制御回路20は、外部から入力された映像信号を、信号線駆動回路50に出力し、信号線駆動回路50の動作にあわせて走査線駆動回路40の動作タイミングを制御する。 The control circuit 20, a video signal input from the outside, and outputs to the signal line driving circuit 50, controls the operation timing of the scanning line drive circuit 40 in accordance with the operation of the signal line driver circuit 50.

走査線駆動回路40は、走査線106に接続されており、走査線106に走査信号を出力することにより、発光画素100が備えるスイッチングトランジスタ101の導通(オン状態)/非導通(オフ状態)を制御する機能を有する。 Scanning line drive circuit 40 is connected to the scanning line 106, by outputting a scanning signal to the scanning lines 106, the conduction of switching transistor 101 light emitting pixel 100 is provided with (ON state) / non-conduction (OFF state) It has a function to control.

信号線駆動回路50は、信号線105に接続されており、映像信号に基づいた信号電圧を発光画素100に出力する機能を有する。 Signal line drive circuit 50 is connected to the signal line 105 has a function of outputting a signal voltage based on the video signal to the luminescence pixel 100.

表示部60は、2次元状に配列された複数の発光画素100を備え、外部から発光表示装置10に入力された映像信号に基づいて画像を表示する。 Display unit 60 includes a plurality of light emitting pixels 100 arranged in a two-dimensional shape, and displays an image based on the video signal inputted to the light-emitting display device 10 from the outside.

続いて、図3に示された構成要素について、その接続関係及び機能を説明する。 Next, the components shown in FIG. 3, illustrating the connection relationship and function.

スイッチングトランジスタ101は、ゲートが走査線106に接続され、ソース及びドレインの一方が信号線105に接続され、ソース及びドレインの他方がキャパシタ102のキャパシタ電極102aに接続されたスイッチング素子の一例である。 The switching transistor 101 has a gate connected to the scanning line 106, one of a source and a drain is connected to the signal line 105, which is an example of a switching element other of the source and the drain is connected to the capacitor electrode 102a of the capacitor 102. スイッチングトランジスタ101は、信号線105の信号電圧をキャパシタ102のキャパシタ電極102aに印加するタイミングを決定する機能を有する。 The switching transistor 101 has a function of determining the timing of applying the signal voltage of the signal line 105 to the capacitor electrode 102a of the capacitor 102. スイッチングトランジスタ101は、例えば、n型の薄膜トランジスタ(n型TFT)であるがp型のTFTであっても良い。 The switching transistor 101 is, for example, a n-type thin film transistor (n-type TFT) may be a p-type of the TFT.

キャパシタ102は、第1キャパシタの一例であり、2つのキャパシタ電極102a及び102bを備える。 Capacitor 102 is an example of the first capacitor includes two capacitor electrodes 102a and 102b. キャパシタ電極102aが駆動トランジスタ103のゲートに接続され、キャパシタ電極102bが高電圧側電源線107に接続されている。 Capacitor electrodes 102a are connected to the gate of the driving transistor 103, a capacitor electrode 102b is connected to the high voltage side power line 107. キャパシタ102は、信号線105から供給された信号電圧に対応した電荷を保持する。 Capacitor 102 holds an electric charge corresponding to the supplied signal voltage from the signal line 105. つまり、キャパシタ102は、有機EL素子104に供給する駆動電流の電流値を設定するための保持容量素子の一例である。 That is, the capacitor 102 is an example of a storage capacitor for setting the current value of the drive current supplied to the organic EL element 104. 例えば、キャパシタ102は、スイッチングトランジスタ101がオフ状態となった後も次の新たな信号電圧が書き込まれるまで、駆動トランジスタ103から有機EL素子104へ駆動電流を供給させる機能を有する。 For example, the capacitor 102, the switching transistor 101 until the next new signal voltage even after the OFF state is written, has a function of supplying a driving current from the driving transistor 103 to the organic EL element 104.

駆動トランジスタ103は、ソースが高電圧側電源線107に接続され、ドレインが有機EL素子104のアノードに接続された駆動素子の一例である。 The driving transistor 103 has a source connected to the high voltage side power line 107, the drain is an example of a drive element connected to the anode of the organic EL element 104. 駆動トランジスタ103は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したソース−ドレイン間電流に変換する。 The driving transistor 103, the gate - into a drain current - the voltage corresponding to the signal voltage applied between the source, the source corresponding to the signal voltage. そして、このソース−ドレイン間電流を駆動電流として有機EL素子104に供給する。 Then, the source - to be supplied to the organic EL element 104 to drain current as the drive current. 駆動トランジスタ103は、例えば、p型の薄膜トランジスタ(p型TFT)である。 The driving transistor 103 is, for example, a p-type thin film transistor (p-type TFT).

有機EL素子104は、駆動トランジスタ103などの薄膜トランジスタを用いて構成される駆動回路によって発光駆動される発光素子の一例である。 The organic EL element 104 is an example of a light emitting element driven to emit light by constructed drive circuit using a thin film transistor, such as the drive transistor 103. 有機EL素子104は、アノードが駆動トランジスタ103のドレインに接続され、カソードが低電圧側電源線108に接続されている。 The organic EL element 104 has an anode connected to the drain of the driving transistor 103 and a cathode connected to the low voltage side power supply line 108. 有機EL素子104は、駆動トランジスタ103により駆動電流が流れることにより発光する。 The organic EL element 104 emits light by the driving current flows through the driving transistor 103. 発光強度は、駆動電流の大きさ、すなわち、信号電圧によって制御される。 Emission intensity, the magnitude of the driving current, i.e., is controlled by a signal voltage.

信号線105は、信号線駆動回路50に接続され、発光画素100を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。 Signal line 105 is connected to the signal line drive circuit 50 is connected to each of luminescence pixels belonging to the pixel row including the luminescence pixel 100 has a function of supplying a signal voltage that determines the emission intensity. なお、発光表示装置10は、画素列数分の信号線105を備える。 The light-emitting display device 10 includes a pixel column number of the signal lines 105.

走査線106は、走査線駆動回路40に接続され、発光画素100を含む画素行に属する各発光画素に接続されている。 Scan line 106 is connected to the scanning line driving circuit 40 is connected to each light emitting pixels belonging to the pixel row including the luminescence pixel 100. これにより、走査線106は、発光画素100を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能を有する。 Accordingly, the scanning line 106 has a function of supplying a timing of writing the signal voltage to each of the luminescence pixels belonging to the pixel row including the luminescence pixel 100. なお、発光表示装置10は、画素行数分の走査線106を備える。 The light-emitting display device 10 includes a scan line 106 for the number of pixel rows.

なお、図2及び図3には記載されていないが、高電圧側電源線107及び低電圧側電源線108は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。 Although not described in FIGS. 2 and 3, the high-voltage side power line 107 and the low-voltage side power line 108 are respectively connected to the voltage source is connected to other luminescence pixels. 高電圧側電源線107が接続される電圧源VDDと、低電圧側電源線108が接続される電圧源VEEとの電位差は、有機EL素子104を発光させるのに充分な電流を流すことが可能な大きさである。 A voltage source VDD of the high-voltage side power line 107 are connected, potential difference between the voltage source VEE for the low-voltage-side power supply line 108 is connected, it can feed a sufficient current to cause light emission of organic EL element 104 such is the size. なお、低電圧側電源線108は、接地されていてもよい。 The low-voltage side power line 108 may be grounded.

以上の構成に示すように、実施の形態1に係る発光表示装置10は、2次元状に配列された複数の発光画素100を備える表示部60を備える。 As shown in the above configuration, the light-emitting display device 10 according to the first embodiment, a display unit 60 having a plurality of light emitting pixels 100 arranged in a two-dimensional shape. 表示部60は、発光画素100内の有機EL素子104が信号電圧に応じた発光強度で発光することにより、映像を表示する。 Display unit 60, by the organic EL element 104 of the light emitting pixel 100 emits light with emission intensities corresponding to the signal voltage to display an image.

続いて、実施の形態1に係る発光画素100に含まれる各素子の位置関係について説明する。 The following describes the positional relationship of the respective elements included in the light emitting pixel 100 according to the first embodiment.

図4は、実施の形態1に係る発光画素100のレイアウトの一例を示す図である。 Figure 4 is a diagram showing an example of a layout of the light emitting pixel 100 according to the first embodiment.

図4に示すように、発光画素100は、駆動回路領域110と発光領域120とに分けられる。 As shown in FIG. 4, the light emitting pixel 100 is divided into a drive circuit region 110 and the light emitting region 120. 発光領域120には有機EL素子104が形成され、有機EL素子104は、信号線105から供給される信号電圧に応じて発光する。 The light emitting region 120 is an organic EL element 104 is formed, the organic EL element 104 emits light in response to a signal voltage supplied from the signal line 105. なお、実施の形態1に係る発光表示装置10は、ボトムエミッション型の発光表示装置であるとする。 The light-emitting display device 10 according to the first embodiment is assumed to be a bottom emission type light emitting display device. すなわち、有機EL素子104から発せられる光は、基板の裏面方向に出射される。 That is, light emitted from the organic EL element 104 is emitted to the rear surface direction of the substrate. 言い換えると、表示部60の表示面が、基板の裏面側である。 In other words, the display surface of the display unit 60, a back side of the substrate.

駆動回路領域110は、発光画素100のうち発光領域120を除く領域であり、有機EL素子104を駆動する駆動回路が形成される領域である。 Drive circuit region 110 is a region excluding the light emitting region 120 of the light emitting pixel 100 is a region where a driving circuit for driving the organic EL element 104 is formed. 駆動回路領域110には、スイッチングトランジスタ101と、キャパシタ102と、駆動トランジスタ103とが形成されている。 The drive circuit region 110 includes a switching transistor 101, a capacitor 102, a driving transistor 103 is formed.

図5は、実施の形態1に係る発光画素100の断面図である。 Figure 5 is a cross-sectional view of a light emitting pixel 100 according to the first embodiment. 具体的には、図5は、図4に示す発光画素100のA−A断面を模式的に示す図である。 Specifically, FIG. 5 is a diagram showing an A-A cross section of the light emitting pixel 100 shown in FIG. 4 schematically. A−A断面は、キャパシタ102と駆動トランジスタ103との位置関係を示す断面である。 A-A cross section is a cross section showing the positional relationship between the capacitor 102 and the driving transistor 103. なお、簡単のため、図5には、信号線105及び高電圧側電源線107を示していない。 For the sake of simplicity, FIG. 5 does not show a signal line 105 and the high-voltage side power line 107.

図5に示すように、駆動トランジスタ103は、基板210上に形成される。 As shown in FIG. 5, the driving transistor 103 is formed on the substrate 210. 駆動トランジスタ103は、半導体層220と、ゲート絶縁膜230と、ゲート電極103gと、ソース電極103sと、ドレイン電極103dとを備える。 The driving transistor 103 includes a semiconductor layer 220, a gate insulating film 230, and the gate electrode 103 g and source electrode 103s, a drain electrode 103d. また、キャパシタ102は、キャパシタ電極102bと、層間絶縁膜240と、ゲート電極103gとしても機能するキャパシタ電極102aとで構成される。 The capacitor 102 is composed of a capacitor electrode 102b, the interlayer insulating film 240, the capacitor electrode 102a also functions as a gate electrode 103 g. さらに、キャパシタ102上には平坦化膜250が形成されている。 Further, there is formed a planarization film 250 in the capacitor 102.

基板210は、例えば、ガラス、石英などの透明性を有する透明基板である。 Substrate 210 is, for example, a transparent substrate having a glass, transparent such as quartz. また、基板210は、プラスチックなどのフレキシブル基板でもよい。 The substrate 210 may be a flexible substrate such as a plastic. なお、トップエミッション型の発光表示装置である場合は、基板210は、シリコン基板などの半導体基板、又は、窒化物半導体などの化合物半導体からなる化合物半導体基板であってもよい。 In the case of a top emission type light emitting display device, the substrate 210 is a semiconductor substrate such as a silicon substrate, or may be a compound semiconductor substrate made of a compound semiconductor such as nitride semiconductor.

なお、駆動トランジスタ103は、基板210上に形成されるとしたが、基板210上方に形成されてもよい。 The driving transistor 103 is set to be formed on the substrate 210, it may be formed over the substrate 210. 例えば、基板210上にバッファ層を形成し、当該バッファ層上に駆動トランジスタ103を形成してもよい。 For example, forming a buffer layer on the substrate 210 may be formed in the driving transistor 103 to the buffer layer.

半導体層220は、基板210上に形成された半導体層であり、チャネル領域221と、ソース領域222と、ドレイン領域223とを含む。 The semiconductor layer 220 includes a semiconductor layer formed on a substrate 210, a channel region 221, a source region 222, a drain region 223. 例えば、半導体層220は、不純物がドープされたポリシリコン、微結晶シリコン、アモルファスシリコンなどの無機物半導体、又は、有機物半導体から構成される。 For example, the semiconductor layer 220, polysilicon doped with impurities, microcrystalline silicon, inorganic semiconductors such as amorphous silicon, or composed of organic semiconductor.

なお、駆動トランジスタ103はp型TFTであるので、チャネル領域221では、主に正孔が導電に寄与する。 The driving transistor 103 because it is p type TFT, and the channel region 221 mainly contributes holes conductive. つまり、ソース電極103s、ドレイン電極103d及びゲート電極103gのそれぞれに印加される電圧に応じて、ソース領域222からドレイン領域223にかけて正孔が移動することによって、上記の駆動電流が流れる。 That is, the source electrode 103s, depending on the voltage applied to each of the drain electrode 103d and a gate electrode 103 g, by the holes from the source region 222 toward the drain region 223 are moved, it said drive current flows.

ゲート絶縁膜230は、例えば、シリコン酸化膜(SiOx)などの絶縁性を有する膜である。 The gate insulating film 230 is, for example, a film having an insulating property such as a silicon oxide film (SiOx). 図5に示す例では、ゲート絶縁膜230は、半導体層220を覆うように基板210の全面に形成され、ソース領域222及びドレイン領域223の上方領域に貫通孔が形成されている。 In the example shown in FIG. 5, the gate insulating film 230 is formed on the entire surface of the substrate 210 to cover the semiconductor layer 220, the through hole is formed in the upper region of the source region 222 and drain region 223. なお、ゲート絶縁膜230は、少なくともチャネル領域221上に形成されていればよい。 Note that the gate insulating film 230 may be formed at least on the channel region 221.

ゲート電極103gは、ゲート絶縁膜230上に形成された金属電極である。 The gate electrode 103g is a metal electrode formed on the gate insulating film 230. 例えば、ゲート電極103gは、モリブデンやタングステンなどの金属、モリブデン・タングステン合金、ポリシリコンなどの単層構造、又は、ポリシリコンとチタン及びタングステンなどとの積層構造から構成される。 For example, the gate electrode 103g, a metal such as molybdenum or tungsten, molybdenum-tungsten alloy, a single-layer structure such as polysilicon, or consists of a laminated structure of polysilicon and titanium and tungsten. なお、ゲート電極103gは、スイッチングトランジスタ101のソース又はドレインに接続されている(図5には示していない)。 The gate electrode 103g is (not shown in FIG. 5) source or is connected to the drain of the switching transistor 101. そして、ゲート電極103gは、キャパシタ102のキャパシタ電極102aとしても機能する点が、本発明の最大の特徴点である。 The gate electrode 103g is that it also functions as a capacitor electrode 102a of the capacitor 102, the largest characteristic point of the present invention.

ソース電極103sは、ソース領域222上に形成され、例えば、アルミニウム、銅などの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。 The source electrode 103s is formed on the source region 222, for example, aluminum, metals such as copper, or consists of a laminated structure of a metal such as aluminum and molybdenum. ソース電極103sは、高電圧側電源線107に接続されている(図5には示していない)。 The source electrode 103s is (not shown in FIG. 5) which is connected to the high voltage side power supply line 107. さらに、図5に示すように、ソース電極103sは、層間絶縁膜240及びゲート絶縁膜230に形成された貫通孔を介して、キャパシタ102のキャパシタ電極102bに接続されている。 Furthermore, as shown in FIG. 5, the source electrode 103s via a through hole formed in the interlayer insulating film 240 and the gate insulating film 230, and is connected to the capacitor electrode 102b of the capacitor 102.

ドレイン電極103dは、ドレイン領域223上に形成され、例えば、アルミニウムなどの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。 The drain electrode 103d is formed on the drain region 223, for example, metal such as aluminum, or formed of a laminated structure of a metal such as aluminum and molybdenum. ドレイン電極103dは、有機EL素子104のアノードに接続されている(図5には示していない)。 The drain electrode 103d is (not shown in FIG. 5) that is connected to the anode of the organic EL element 104.

層間絶縁膜240は、ゲート電極103g上に形成され、例えば、シリコン窒化膜(SiNx)、シリコン酸化膜などから構成される。 Interlayer insulating film 240 is formed on the gate electrode 103 g, for example, a silicon nitride film (SiNx), composed of silicon oxide film. 図5に示す例では、層間絶縁膜240は、ゲート電極103gを覆うように、ゲート絶縁膜230の全面に形成され、ソース領域222及びドレイン領域223の情報領域に貫通孔が形成されている。 In the example shown in FIG. 5, an interlayer insulating film 240 so as to cover the gate electrode 103 g, it is formed on the entire surface of the gate insulating film 230, through holes in the information area of ​​the source region 222 and drain region 223 are formed. なお、層間絶縁膜240は、少なくともゲート電極103g上に形成されていればよい。 The interlayer insulating film 240 may be formed on at least the gate electrode 103 g.

なお、層間絶縁膜240の厚さは、100〜1000nmである。 The thickness of the interlayer insulating film 240 is 100 to 1000 nm.

キャパシタ電極102bは、第1キャパシタ電極の一例であり、ゲート電極103gの上方であり、かつ、層間絶縁膜240上に形成されている。 Capacitor electrode 102b is an example of a first capacitor electrode, a top of the gate electrode 103 g, and is formed on the interlayer insulating film 240. つまり、キャパシタ電極102bは、ゲート電極103gの上方領域内であって、かつ、層間絶縁膜240上に配置されている。 That is, the capacitor electrode 102b is a upper region of the gate electrode 103 g, and is disposed on the interlayer insulating film 240. キャパシタ電極102bは、もう一方のキャパシタ電極102aであるゲート電極103gとともに、キャパシタ102を構成する。 Capacitor electrodes 102b, together with the gate electrode 103g is the other capacitor electrode 102a, makes up the capacitor 102. 例えば、キャパシタ電極102bは、アルミニウム、銅などの金属、又は、アルミニウム及びモリブデンなどの金属の積層構造から構成される。 For example, the capacitor electrodes 102b are aluminum, metals such as copper, or consists of a laminated structure of a metal such as aluminum and molybdenum. なお、この例においては、キャパシタ電極102bは、高電圧側電源線107に接続されている。 Incidentally, in this example, the capacitor electrode 102b is connected to the high voltage side power supply line 107.

また、キャパシタ電極102bは、ソース電極103sと同一の層を構成し、ソース電極103sに接続されている。 The capacitor electrodes 102b constitute the same layer as the source electrode 103s, and is connected to the source electrode 103s. 具体的には、キャパシタ電極102bは、層間絶縁膜240に形成された貫通孔を介して、ソース電極103sに接続されている。 Specifically, the capacitor electrode 102b via the through-hole formed in the interlayer insulating film 240, is connected to the source electrode 103s. また、キャパシタ電極102bは、ソース電極103sと同じ材料で構成されていることが好ましい。 The capacitor electrodes 102b are preferably made of the same material as a source electrode 103s. これにより、キャパシタ電極102bとソース電極103sとを同一の工程で形成することができるので、工程数を削減することができる。 Thus, it is possible to form a capacitor electrode 102b and the source electrode 103s in the same process, it is possible to reduce the number of steps.

なお、キャパシタ電極102bの下面の、キャパシタ電極102aであるゲート電極103gの上方領域内における面積は、ゲート電極103g上面の面積の30%〜100%である。 The area in the capacitor of the lower surface of the electrode 102b, in the upper region of the gate electrode 103g is a capacitor electrode 102a is 30% to 100% of the area of ​​the gate electrode 103g top. なお、キャパシタ電極102bの方がゲート電極103gより大きくてもよい。 Incidentally, towards the capacitor electrode 102b may be larger than the gate electrode 103 g. また、キャパシタ102の静電容量は、0.1〜10pFである。 Further, the capacitance of the capacitor 102 is 0.1~10PF.

平坦化膜250は、キャパシタ102上に形成され、キャパシタ102及び駆動トランジスタ103を保護する保護膜として機能するとともに、キャパシタ102及び駆動トランジスタ103の上方を平坦化する平坦化膜としても機能する。 Planarization layer 250 is formed on the capacitor 102 functions as a protective film for protecting the capacitor 102 and the driving transistor 103, also functions as a flattening film for flattening the upper capacitor 102 and the driving transistor 103. 平坦化膜250は、例えば、シリコン酸化膜(SiOx)又はシリコン窒化膜(SiNx)などから構成される。 Planarization layer 250 comprises, for example, a silicon oxide film (SiOx) or silicon nitride (SiNx).

以上の構成に示すように、キャパシタ102は、一方の電極としてゲート電極103gを利用する。 As shown in the above configuration, the capacitor 102 using the gate electrode 103g as one electrode. つまり、駆動トランジスタ103の上方の領域に、ゲート電極103gをキャパシタ電極102aとして備えるキャパシタ102が形成されている。 That is, above the region of the drive transistor 103, a capacitor 102 including a gate electrode 103g as a capacitor electrode 102a is formed.

これにより、図4に示すように、発光画素100内にキャパシタ102専用の領域を設けることなく、キャパシタ102を配置することができる。 Thus, as shown in FIG. 4, without providing the capacitor 102 dedicated area to the light emitting pixel 100 may be disposed a capacitor 102. したがって、キャパシタ102の面積、又は、駆動トランジスタ103及びスイッチングトランジスタ101の配置を比較的自由に設計することができる。 Therefore, the area of ​​the capacitor 102, or can be designed arrangement of the driving transistor 103 and the switching transistor 101 relatively freely. あるいは、他のキャパシタを駆動回路領域110に加えることもできる。 Alternatively, it is also possible to add other capacitor to the driving circuit region 110. このように、実施の形態1に係る発光表示装置10によれば、設計の自由度を向上させることができる。 Thus, according to the light-emitting display device 10 according to the first embodiment, it is possible to improve the degree of freedom in design. これにより、例えば、実施の形態1に係る発光表示装置10は、ボトムエミッション型であるので、発光領域120を広く確保することができ、有機EL素子104に流れる電流密度を低くすることができ、発光表示装置10の発光寿命をより長く確保することができる。 Thus, for example, the light-emitting display device 10 according to the first embodiment, since a bottom emission type, it is possible to secure a wide light emission region 120, it is possible to lower the current density flowing through the organic EL element 104, emission lifetime of the light-emitting display device 10 can be secured longer.

なお、本実施の形態に示すように、駆動トランジスタ103の上方にキャパシタを形成する構成は、図3に示す回路以外の他の駆動回路にも適用することができる。 Note that, as shown in this embodiment, a structure in which the capacitor is formed above the drive transistor 103 can be applied to other driving circuits other than the circuit shown in FIG. 具体的には、本実施の形態に係る構成は、駆動トランジスタ103のゲートとキャパシタを構成する2つのキャパシタ電極の一方とが電気的に接続されている回路構成を有する駆動回路に適用することができる。 Specifically, the configuration according to this embodiment, be applied to a drive circuit for the one of the two capacitor electrodes constituting the gate capacitor of the driving transistor 103 has a circuit configuration that is electrically connected it can. 以下では、いくつか変形例について図面を用いて説明する。 The following description with reference to the drawings some modification.

(変形例1) (Modification 1)
図6は、実施の形態1の変形例に係る発光画素300の回路構成を示す図である。 Figure 6 is a diagram showing a circuit configuration of a luminescence pixel 300 according to a modification of the first embodiment. 図6に示す発光画素300は、スイッチングトランジスタ101、313、314及び315と、駆動トランジスタ103と、キャパシタ311及び312と、有機EL素子104と、信号線105と、走査線106、316、317及び318と、高電圧側電源線107と、低電圧側電源線108と、参照電圧電源線319とを備える。 Emitting pixel 300 shown in FIG. 6, the switching transistors 101,313,314 and 315, a driving transistor 103, a capacitor 311 and 312, the organic EL element 104, a signal line 105, scanning lines 106,316,317 and comprising a 318, the high voltage side power supply line 107, a low voltage side power supply line 108, and a reference voltage power supply line 319. なお、図3に示す発光画素100と同じ構成については同じ符号を付し、以下では説明を省略する。 The same symbols are assigned to the same configuration as the light emitting pixel 100 shown in FIG. 3, description thereof will be omitted below.

スイッチングトランジスタ313は、ゲートが走査線316に接続され、ソース及びドレインの一方が参照電圧電源線319に接続され、ソース及びドレインの他方がスイッチングトランジスタ101のソース及びドレインの一方に接続されたスイッチング素子の一例である。 The switching transistor 313 has a gate connected to the scanning line 316, one of a source and a drain connected to a reference voltage power supply line 319, the switching element and the other of the source and the drain is connected to one of a source and a drain of the switching transistor 101 it is an example of. スイッチングトランジスタ313は、駆動トランジスタ103のゲート電位を初期化、すなわち、参照電位Vrefに設定する機能を有する。 The switching transistor 313 includes initializing the gate potential of the driving transistor 103, i.e., the ability to set the reference potential Vref.

具体的には、スイッチングトランジスタ313は、走査線316から供給される走査信号によってオン状態になり、参照電位Vrefをキャパシタの第2電極に供給する。 Specifically, the switching transistor 313 is turned on by a scan signal supplied from the scanning line 316, and supplies the reference potential Vref to the second electrode of the capacitor. なお、スイッチングトランジスタ313は、例えば、n型TFTである。 The switching transistor 313 is, for example, an n-type TFT.

スイッチングトランジスタ314は、ゲートが走査線317に接続され、ソース及びドレインの一方が駆動トランジスタ103のゲートに接続され、ソース及びドレインの他方が駆動トランジスタ103のドレインに接続されたスイッチング素子の一例である。 The switching transistor 314 has a gate connected to the scanning line 317, one of a source and a drain connected to the gate of the driving transistor 103 is an example of a switching element other of the source and drain connected to the drain of the driving transistor 103 . スイッチングトランジスタ314は、駆動トランジスタ103の閾値電圧を検出する機能を有する。 The switching transistor 314 has a function of detecting the threshold voltage of the drive transistor 103.

具体的には、例えば、スイッチングトランジスタ314は、走査線317から供給される走査信号によってオン状態になり、駆動トランジスタ103のゲートとドレインとを短絡する。 Specifically, for example, switching transistor 314 is turned on by a scan signal supplied from the scanning line 317, short-circuiting the gate and the drain of the driving transistor 103. したがって、駆動トランジスタ103のゲート電極には駆動トランジスタ103の閾値電圧が発生する。 Therefore, the gate electrode of the driving transistor 103 threshold voltage of the driving transistor 103 is generated. スイッチングトランジスタ314は、例えば、n型TFTである。 The switching transistor 314 is, for example, an n-type TFT.

スイッチングトランジスタ315は、ゲートが走査線318に接続され、ソース及びドレインの一方が駆動トランジスタ103のドレインに接続され、ソース及びドレインの他方が有機EL素子104のアノードに接続されたスイッチング素子の一例である。 The switching transistor 315 has a gate connected to the scanning line 318, one of a source and a drain connected to the drain of the driving transistor 103, the other of the source and the drain is an example of a switching element connected to an anode of the organic EL element 104 is there. スイッチングトランジスタ315は、有機EL素子104に駆動電流を供給するタイミングを決定する機能を有する。 The switching transistor 315 has a function of determining the timing for supplying a driving current to the organic EL element 104.

具体的には、スイッチングトランジスタ315は、走査線318から供給される走査信号によってオン状態となり、オン状態である期間中に、駆動トランジスタ103がオン状態になれば駆動電流が有機EL素子104に供給される。 Specifically, the switching transistor 315 is turned on by a scan signal supplied from the scanning line 318, during a period in an on state, the driving current if the drive transistor 103 is turned on is supplied to the organic EL element 104 It is. 言い換えると、スイッチングトランジスタ315がオフ状態であれば、駆動トランジスタ103の動作に関わらず有機EL素子104には電流が供給されない。 In other words, the switching transistor 315 is in the OFF state, the organic EL element 104 regardless of the operation of the driving transistor 103 is not supplied current. なお、スイッチングトランジスタ315は、例えば、n型TFTである。 The switching transistor 315 is, for example, an n-type TFT.

キャパシタ311は、2つのキャパシタ電極311a及び311bを備える。 Capacitor 311 has two capacitor electrodes 311a and 311b. キャパシタ電極311aは、参照電圧電源線319に接続され、キャパシタ電極311bは、スイッチングトランジスタ101のソース及びドレインの一方に接続されている。 Capacitor electrodes 311a is connected to a reference voltage power supply line 319, the capacitor electrode 311b is connected to one of a source and a drain of the switching transistor 101. また、キャパシタ電極311bは、キャパシタ312を介して駆動トランジスタ103のゲートに接続される。 Further, the capacitor electrode 311b is connected to the gate of the driving transistor 103 via the capacitor 312. キャパシタ311は、信号線105から供給された信号電圧に対応した電荷を保持する。 Capacitor 311 holds an electric charge corresponding to the supplied signal voltage from the signal line 105.

キャパシタ312は、第1キャパシタの一例であり、2つのキャパシタ電極312a及び312bを備える。 Capacitor 312 is an example of the first capacitor includes two capacitor electrodes 312a and 312b. キャパシタ電極312aは、スイッチングトランジスタ101のソース及びドレインの一方に接続され、キャパシタ電極312bは、駆動トランジスタ103のゲートに接続されている。 Capacitor electrodes 312a is connected to one of a source and a drain of the switching transistor 101, a capacitor electrode 312b is connected to the gate of the drive transistor 103. キャパシタ312は、駆動トランジスタ103の閾値電圧に対応した電荷を保持する。 Capacitor 312 holds an electric charge corresponding to the threshold voltage of the drive transistor 103.

走査線316、317及び318は、走査線駆動回路40に接続され、発光画素300を含む画素列に属する各発光画素へ接続されている。 Scan lines 316, 317 and 318 are connected to the scanning line driving circuit 40 is connected to each of luminescence pixels belonging to the pixel row including the luminescence pixel 300. 走査線316は、発光画素300を含む画素行に属する各発光画素に含まれる駆動トランジスタ103の閾値電圧を検出する基準電圧を供給する機能を有する。 Scan line 316 has a function of supplying a reference voltage for detecting the threshold voltage of the driving transistor 103 included in each light emitting pixels belonging to the pixel row including the luminescence pixel 300.

走査線317は、発光画素300を含む画素行に属する各発光画素に含まれる駆動トランジスタ103の閾値電圧を検出するタイミングを供給する機能を有する。 Scan line 317 has a function of supplying a timing of detecting the threshold voltage of the driving transistor 103 included in each light emitting pixels belonging to the pixel row including the luminescence pixel 300. 走査線318は、発光画素300を含む画素行に属する各発光画素に含まれる有機EL素子104に駆動電流を供給するタイミングと駆動トランジスタ103の閾値電圧を検出するタイミングとを供給する機能を有する。 Scan line 318 has a function of supplying a timing of detecting the threshold voltage of the driving transistor 103 and the timing for supplying a driving current to the organic EL element 104 contained in the respective light emitting pixels belonging to the pixel row including the luminescence pixel 300.

なお、発光表示装置10は、画素行数分の走査線316、317及び318を備える。 The light-emitting display device 10 is provided with a scanning line 316, 317 and 318 of the number of pixels rows.

参照電圧電源線319は、他の発光画素にも接続されており、所定の参照電圧を供給する電圧源に接続されている。 A reference voltage supply line 319 is connected to other luminescence pixels are connected to a voltage source for supplying a predetermined reference voltage. これにより、参照電圧電源線319の電位は、参照電位Vrefに保たれている。 Thus, the potential of the reference voltage power source line 319 is held at a reference potential Vref.

図7は、実施の形態1の変形例に係る発光画素300の一部の断面図である。 Figure 7 is a partial sectional view of a light emitting pixel 300 according to a modification of the first embodiment. 具体的には、図7は、キャパシタ312と駆動トランジスタ103との配置構成を示している。 Specifically, FIG. 7 shows the arrangement of a capacitor 312 and the driving transistor 103. なお、駆動トランジスタ103の断面構成は、図5に示す断面構成と同じであるため、以下では説明を省略する。 Incidentally, omitted cross-sectional configuration of the driving transistor 103, are the same as cross-sectional structure shown in FIG. 5, the explanation will be omitted herein.

図7に示すように、層間絶縁膜240上には、キャパシタ312のキャパシタ電極312bが形成されている。 As shown in FIG. 7, on the interlayer insulating film 240, a capacitor electrode 312b of the capacitor 312 are formed. そして、ゲート電極103gは、キャパシタ312のキャパシタ電極312aとしても機能する。 The gate electrode 103g also functions as a capacitor electrode 312a of the capacitor 312.

キャパシタ電極312bは、第1キャパシタ電極の一例であり、駆動トランジスタ103のソース電極103s又はドレイン電極103dには接続されていない。 Capacitor electrode 312b is an example of a first capacitor electrode, the source electrode 103s and the drain electrode 103d of the driving transistor 103 is not connected. キャパシタ電極312bは、スイッチングトランジスタ101のソース又はドレインの一方とキャパシタ電極311bと接続されている(図7には示していない)。 Capacitor electrodes 312b are (not shown in FIG. 7) source or that are connected to one and the capacitor electrodes 311b of the drain of the switching transistor 101.

以上のように、駆動トランジスタ103上に形成されるキャパシタ311のキャパシタ電極312bは、駆動トランジスタ103の各電極に接続されていなくてもよい。 As described above, the capacitor electrode 312b of the capacitor 311 formed on the driving transistor 103 may not be connected to each electrode of the drive transistor 103. つまり、キャパシタを構成する2つの電極のうちの一方の電極が、駆動トランジスタ103のゲート電極103gに接続する構成であれば、本実施の形態に係る構成を適用することができる。 In other words, one electrode of the two electrodes constituting the capacitor, if the configuration of connecting the gate electrode 103g of the driving transistor 103, it is possible to apply the configuration according to the present embodiment.

(変形例2) (Modification 2)
図8は、実施の形態1の別の変形例に係る発光画素400の回路構成を示す図である。 Figure 8 is a diagram showing a circuit configuration of a luminescence pixel 400 according to another modification of the first embodiment. 図8に示す発光画素400は、図6に示す発光画素300と比較して、キャパシタ311の代わりにキャパシタ411を備え、スイッチングトランジスタ313の代わりにスイッチングトランジスタ413を備える点が異なっている。 Emitting pixel 400 shown in FIG. 8, as compared with the light emitting pixel 300 shown in FIG. 6, comprises a capacitor 411 in place of the capacitor 311, it is different in including a switching transistor 413 instead of the switching transistor 313. 以下では、図6に示す発光画素300と同じ構成については同じ符号を付し、以下では説明を省略する。 Hereinafter, the same reference numerals are given to the same configuration as the light emitting pixel 300 shown in FIG. 6, will not be described below.

キャパシタ411は、第1キャパシタの一例であり、2つのキャパシタ電極411a及び411bを備える。 Capacitor 411 is an example of the first capacitor includes two capacitor electrodes 411a and 411b. キャパシタ電極411aは、駆動トランジスタ103のゲート電極103gに接続され、キャパシタ電極411bは、例えば高電圧側電源線107に接続されている。 Capacitor electrodes 411a is connected to the gate electrode 103g of the driving transistor 103, a capacitor electrode 411b is, for example, connected to the high voltage side power line 107. キャパシタ411は、信号線105から供給された信号電圧と駆動トランジスタの閾値電圧に対応した電荷を保持する。 Capacitor 411 holds an electric charge corresponding to the threshold voltage of the applied signal voltage and the driving transistor from the signal line 105.

スイッチングトランジスタ413は、ゲートが走査線316に接続され、ソース及びドレインの一方が高電圧側電源線107に接続され、ソース及びドレインの他方がスイッチングトランジスタ101のソース及びドレインの一方とキャパシタ312のキャパシタ電極312bとに接続されたスイッチング素子の一例である。 The switching transistor 413 has a gate connected to the scanning line 316, one of a source and a drain connected to the high voltage side power supply line 107, the capacitor of the one other of the source and the drain of the source and the drain of the switching transistor 101 and a capacitor 312 it is an example of a switching element connected to the electrode 312b. スイッチングトランジスタ413は、キャパシタ312を及びキャパシタ411を初期化する機能を有する。 The switching transistor 413 has a function to initialize the Oyobi capacitor 411 capacitor 312.

具体的には、スイッチングトランジスタ413は、走査線316から供給される走査信号によってオン状態となり、キャパシタ312のキャパシタ電極312bの電位をVDDに設定し、スイッチングトランジスタ314が走査線317から供給される走査信号によってオン状態となることで、キャパシタ312及びキャパシタ411に駆動トランジスタ103の閾値電圧を保持した状態となるように初期化する。 Specifically, the switching transistor 413 is turned on when a scan signal supplied from the scan line 316, to set the potential of the capacitor electrode 312b of the capacitor 312 to VDD, scanning the switching transistor 314 is supplied from the scanning line 317 by the oN state by a signal, for initializing such a state of holding the threshold voltage of the driving transistor 103 to the capacitor 312 and the capacitor 411. なお、スイッチングトランジスタ413は、例えば、n型TFTである。 The switching transistor 413 is, for example, an n-type TFT.

図9は、実施の形態1の変形例に係る発光画素400の断面図である。 Figure 9 is a cross-sectional view of a light emitting pixel 400 according to a modification of the first embodiment. 具体的には、図9は、キャパシタ312とキャパシタ411と駆動トランジスタ103との配置構成を示している。 Specifically, FIG. 9 shows the arrangement of the capacitor 312 and the capacitor 411 and the driving transistor 103. なお、駆動トランジスタ103の断面構成は、図5に示す断面構成と同じであるため、以下では説明を省略する。 Incidentally, omitted cross-sectional configuration of the driving transistor 103, are the same as cross-sectional structure shown in FIG. 5, the explanation will be omitted herein.

図9に示すように、層間絶縁膜240上には、キャパシタ312のキャパシタ電極312bとキャパシタ411のキャパシタ電極411bとが形成されている。 As shown in FIG. 9, on the interlayer insulating film 240, and the capacitor electrode 411b of the capacitor electrodes 312b and capacitor 411 of the capacitor 312 are formed. そして、ゲート電極103gは、キャパシタ312のキャパシタ電極312aとキャパシタ411のキャパシタ電極411aとしても機能する。 The gate electrode 103g also functions as a capacitor electrode 411a of the capacitor electrode 312a and the capacitor 411 of the capacitor 312.

キャパシタ電極411bは、第1キャパシタ電極の一例であり、駆動トランジスタ103のソース電極103sと同一の層を構成し、ソース電極103sに接続されている。 Capacitor electrode 411b is an example of the first capacitor electrode constitute the same layer as the source electrode 103s of the driving transistor 103 is connected to the source electrode 103s. 具体的には、キャパシタ電極411bは、層間絶縁膜240に形成された貫通孔を介してソース電極103sに接続されている。 Specifically, the capacitor electrode 411b is connected to the source electrode 103s via a through hole formed in the interlayer insulating film 240.

なお、キャパシタ電極312b、キャパシタ電極411b及びソース電極103sは、同じ材料で構成されていることが好ましい。 Incidentally, the capacitor electrode 312b, a capacitor electrode 411b and the source electrode 103s is preferably formed of the same material. これにより、キャパシタ電極312b、キャパシタ電極411b及びソース電極103sとを同一の工程で形成することができるので、工程数を削減することができる。 Thus, the capacitor electrode 312b, since the capacitor electrodes 411b and the source electrode 103s can be formed in the same process, it is possible to reduce the number of steps.

以上のように、実施の形態1の変形例2に係る発光表示装置10では、複数の第1キャパシタ電極を備え、複数の第1キャパシタ電極は、ゲート電極103gとの間でそれぞれ第1キャパシタを構成している。 As described above, the light emitting display device 10 according to a second modification of the first embodiment, comprises a plurality of first capacitor electrode, the plurality of first capacitor electrode, a first capacitor, respectively between the gate electrode 103g It is configured. 図8及び図9に示す例では、2つの第1キャパシタ電極について示したが、3つ以上の第1キャパシタ電極がゲート電極103gの上方領域内であって、層間絶縁膜240上に形成されていてもよい。 FIG The 8 and the example shown in FIG. 9, is shown for two of the first capacitor electrode, a top region of the three or more first capacitor electrode gate electrode 103 g, it is formed on the interlayer insulating film 240 it may be.

以上、実施の形態1及びその変形例に係る発光表示装置10では、駆動回路に含まれる駆動トランジスタ103のゲート電極103gと、ゲート電極103gの上方に形成された第1キャパシタ電極とによって第1キャパシタを構成する。 Above, the light-emitting display device 10 according to the first embodiment and the modification thereof, the first capacitor and the gate electrode 103g of the driving transistor 103 included in the driver circuit, a first capacitor electrode formed above the gate electrode 103g constitute a. このようにして構成された第1キャパシタは、有機EL素子104に供給する駆動電流の電流値を設定するための保持容量素子などとして利用することができる。 In this way, the first capacitor configuration can be utilized as storage capacitor for setting the current value of the drive current supplied to the organic EL element 104.

これにより、発光画素100内の限られた領域を有効に利用することができる。 This makes it possible to effectively utilize the limited area of ​​the light emitting pixel 100. すなわち、設計の自由度を高めることができる。 That is, it is possible to enhance the degree of freedom in design. したがって、本実施の形態に係る発光表示装置10は、例えば、発光領域120を広く確保することができるなどの効果を奏する。 Accordingly, the light emitting display device 10 according to this embodiment, for example, an effect such as can ensure a wide light-emitting region 120.

なお、実施の形態1に係る発光表示装置10は、さらに、キャパシタ102と電気的に並列となるように接続されている第2キャパシタを備えていてもよい。 The light-emitting display device 10 according to the first embodiment may further comprise a second capacitor which is connected in a capacitor 102 and electrically in parallel. 例えば、第2キャパシタは、上部第2キャパシタ電極と下部第2キャパシタ電極とを含む。 For example, the second capacitor includes a second upper capacitor electrode and the lower second capacitor electrode. 上部第2キャパシタ電極及び下部第2キャパシタ電極の一方は、ゲート電極103gと接続され、他方は、ソース電極103s及びドレイン電極103dの一方と電気的に接続されている。 One of the upper second capacitor electrode and the lower second capacitor electrode is connected to the gate electrode 103 g, the other is electrically connected to one of a source electrode 103s and the drain electrode 103d.

より具体的には、下部第2キャパシタ電極は、ゲート電極103gと同一の層を構成し、上部第2キャパシタ電極は、電気的に接続されているソース電極103s及びドレイン電極103dの一方と同一の層を構成していてもよい。 More specifically, the second lower capacitor electrode constitute the same layer as the gate electrode 103 g, the upper second capacitor electrode is electrically connected to with one and the same source electrode 103s and the drain electrode 103d are it may constitute a layer. このとき、キャパシタ102のキャパシタ電極102aは、上部第2キャパシタ電極と電気的に接続されている。 At this time, the capacitor electrode 102a of the capacitor 102 is the upper second capacitor electrode electrically connected.

(実施の形態2) (Embodiment 2)
実施の形態2に係る発光表示装置は、スイッチングトランジスタと駆動トランジスタとキャパシタとを備え、スイッチングトランジスタのゲート電極が、キャパシタを構成する2つのキャパシタ電極の一方の電極である。 Light emitting display device according to the second embodiment, a drive transistor and the capacitor and the switching transistor, the gate electrode of the switching transistor, which is one electrode of the two capacitor electrodes that constitute the capacitor. したがって、キャパシタは、スイッチングトランジスタの上方の領域に形成される。 Thus, the capacitor is formed above the region of the switching transistor.

実施の形態2に係る発光表示装置では、実施の形態1に係る発光表示装置10と比較すると、表示部に含まれる発光画素の回路構成、及び、発光画素を構成する素子の配置が異なっている。 The light emitting display according to the second embodiment, when compared with the light-emitting display device 10 according to the first embodiment, the circuit configuration of a luminescence pixel included in the display unit, and have different arrangement of the elements constituting the light emitting pixel . すなわち、実施の形態2に係る発光表示装置の電気的な構成は、図2に示した実施の形態1に係る発光表示装置10と同じである。 That is, the electrical configuration of a light emitting display device according to the second embodiment is the same as that of the light-emitting display device 10 according to the first embodiment shown in FIG. したがって、以下では、実施の形態2に係る発光表示装置の電気的な構成については説明を省略し、発光画素の回路構成、及び、発光画素を構成する素子の配置を中心に説明する。 Therefore, in the following, not described electrical configuration of a light emitting display device according to the second embodiment, the circuit configuration of a luminescence pixel, and will be described focusing on the arrangement of elements constituting the light emitting pixel.

図10は、実施の形態2に係る表示部が有する発光画素500の回路構成を示す図である。 Figure 10 is a diagram showing a circuit configuration of a luminescence pixel 500 of the display unit according to the second embodiment. 同図における発光画素500は、スイッチングトランジスタ501、506、507及び508と、キャパシタ502及び505と、駆動トランジスタ503と、有機EL素子504と、信号線509と、走査線510、511、512及び513と、高電圧側電源線514と、低電圧側電源線515と、参照電圧電源線516を備える。 Emitting pixel 500 in the figure includes a switching transistor 501,506,507 and 508, a capacitor 502 and 505, a driving transistor 503, the organic EL element 504, a signal line 509, scan lines 510, 511 and 513 When provided with high-voltage side power line 514, a low voltage side power supply line 515, a reference voltage power supply line 516.

スイッチングトランジスタ501は、ゲートが走査線510に接続され、ソース及びドレインの一方が信号線509に接続され、ソース及びドレインの他方がキャパシタ502のキャパシタ電極502a及び駆動トランジスタ503のゲートに接続されたスイッチング素子の一例である。 The switching transistor 501 has a gate connected to the scanning line 510, one of a source and a drain is connected to the signal line 509, switching the other of the source and drain connected to the gate of the capacitor electrode 502a and the driving transistor 503 of the capacitor 502 it is an example of a device. スイッチングトランジスタ501は、信号線509の信号電圧をキャパシタ502のキャパシタ電極502aに印加するタイミングを決定する機能を有する。 The switching transistor 501 has a function of determining the timing of applying the signal voltage of the signal line 509 to the capacitor electrode 502a of the capacitor 502. スイッチングトランジスタ501は、例えば、n型TFTである。 The switching transistor 501 is, for example, an n-type TFT.

キャパシタ502は、駆動トランジスタ503に対する第1キャパシタの一例であり、2つのキャパシタ電極502a及び502bを備える。 Capacitor 502 is an example of the first capacitor to the driving transistor 503 comprises two capacitor electrodes 502a and 502b. キャパシタ電極502aは、駆動トランジスタ503のゲートに接続され、キャパシタ電極502bは、キャパシタ505のキャパシタ電極505b及びスイッチングトランジスタ507のソース又はドレインに接続されている。 Capacitor electrodes 502a is connected to the gate of the driving transistor 503, the capacitor electrode 502b, the source capacitor electrode 505b and the switching transistor 507 of the capacitor 505 or is connected to the drain. キャパシタ502は、信号線509から供給された信号電圧と駆動トランジスタ503の閾値電圧とに対応した電荷を保持する。 Capacitor 502 holds the charge corresponding to the supplied signal voltage and the threshold voltage of the drive transistor 503 from the signal line 509. つまり、キャパシタ502は、有機EL素子504に供給する駆動電流の電流値を設定するための保持容量素子の一例である。 That is, the capacitor 502 is an example of a storage capacitor for setting the current value of the drive current supplied to the organic EL element 504.

駆動トランジスタ503は、ドレインが高電圧側電源線514に接続され、ソースがスイッチングトランジスタ508を介して有機EL素子504のアノードに接続された駆動素子の一例である。 The driving transistor 503 has a drain connected to the high voltage side power line 514, the source is an example of a drive element connected to the anode of the organic EL element 504 through the switching transistor 508. 駆動トランジスタ503は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したソース−ドレイン間電流に変換する。 The driving transistor 503, the gate - into a drain current - the voltage corresponding to the signal voltage applied between the source, the source corresponding to the signal voltage. 駆動トランジスタ503は、例えば、n型TFTである。 The driving transistor 503 is, for example, an n-type TFT.

有機EL素子504は、アノードがスイッチングトランジスタ508を介して駆動トランジスタ503のソースに接続され、カソードが低電圧側電源線515に接続された発光素子の一例である。 The organic EL element 504 has an anode connected to the source of the driving transistor 503 through the switching transistor 508, the cathode is an example of a light emitting element connected to the low voltage side power supply line 515. 有機EL素子504は、駆動トランジスタ503により駆動電流が流れることにより発光する。 The organic EL element 504 emits light by the driving current flows through the driving transistor 503.

キャパシタ505は、スイッチングトランジスタ508に対する第1キャパシタの一例であり、2つのキャパシタ電極505a及び505bを備える。 Capacitor 505 is an example of a first capacitor for switching transistor 508 comprises two capacitor electrodes 505a and 505b. キャパシタ電極505aは、走査線513に接続され、キャパシタ電極505bは、キャパシタ電極502b及びスイッチングトランジスタ507のソース及びドレインの一方に接続されている。 Capacitor electrodes 505a is connected to the scanning line 513, the capacitor electrode 505b is connected to one of a source and a drain of the capacitor electrodes 502b and the switching transistor 507. キャパシタ505は、信号線509から印加されるデータ電圧を保持容量素子であるキャパシタ502が保持する電圧量を調整するための容量素子の一例である。 Capacitor 505 is an example of a capacitive element for the capacitor 502 is a storage capacitor element data voltage applied from the signal line 509 to adjust the amount of voltage holding.

スイッチングトランジスタ506は、ゲートが走査線511に接続され、ソース及びドレインの一方が参照電圧電源線516に接続され、ソース及びドレインの他方が駆動トランジスタ503のゲートに接続されたスイッチング素子の一例である。 The switching transistor 506 has a gate connected to the scanning line 511, one of a source and a drain connected to a reference voltage power supply line 516, which is an example of a switching element other of the source and drain connected to the gate of the drive transistor 503 . スイッチングトランジスタ506は、駆動トランジスタ503のゲートに参照電圧Vrefを印加する機能を有する。 The switching transistor 506 has a function of applying a reference voltage Vref to the gate of the drive transistor 503. なお、スイッチングトランジスタ506は、例えば、n型TFTである。 The switching transistor 506 is, for example, an n-type TFT.

スイッチングトランジスタ507は、ゲートが走査線512に接続され、ソース及びドレインの一方がキャパシタ502のキャパシタ電極502bに接続され、ソース及びドレインの他方が駆動トランジスタ503のソースに接続されたスイッチング素子の一例である。 The switching transistor 507 has a gate connected to the scanning line 512, one of a source and a drain connected to the capacitor electrode 502b of the capacitor 502, in one example of a switching element other of the source and drain connected to the source of the driving transistor 503 is there. スイッチングトランジスタ507は、キャパシタ502に信号電圧を書き込む際に、キャパシタ502と駆動トランジスタ503のソースとを切断する機能を有する。 The switching transistor 507, when writing the signal voltage to the capacitor 502, having a function of cutting the source capacitor 502 and drive transistor 503. なお、スイッチングトランジスタ507は、例えば、n型TFTである。 The switching transistor 507 is, for example, an n-type TFT.

スイッチングトランジスタ508は、ゲートが走査線513に接続され、ソース及びドレインの一方が駆動トランジスタ503のソースに接続され、ソース及びドレインの他方が有機EL素子504のアノードに接続されたスイッチング素子の一例である。 The switching transistor 508 has a gate connected to the scanning line 513, one of a source and a drain connected to the source of the driving transistor 503, the other of the source and the drain is an example of a switching element connected to an anode of the organic EL element 504 is there. スイッチングトランジスタ508は、有機EL素子504に駆動電流を供給するタイミングを決定する機能を有する。 The switching transistor 508 has a function of determining the timing for supplying a driving current to the organic EL element 504. なお、スイッチングトランジスタ508は、例えば、n型TFTである。 The switching transistor 508 is, for example, an n-type TFT.

信号線509は、信号線駆動回路に接続され、発光画素500を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。 Signal line 509 is connected to the signal line driver circuit is connected to each of luminescence pixels belonging to the pixel row including the luminescence pixel 500 has a function of supplying a signal voltage that determines the emission intensity. なお、実施の形態2に係る発光表示装置は、画素列数分の信号線509を備える。 The light emitting display device according to the second embodiment includes a signal line 509 to the number of pixel columns.

走査線510、511、512及び513は、走査線駆動回路に接続され、発光画素500を含む画素行に属する各発光画素に接続されている。 Scan lines 510, 511, 512 and 513 are connected to the scanning line driving circuit, are connected to the respective light emitting pixels belonging to the pixel row including the luminescence pixel 500. 走査線510は、発光画素500を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能を有する。 Scan line 510 has a function of supplying a timing of writing the signal voltage to each of the luminescence pixels belonging to the pixel row including the luminescence pixel 500.

走査線511は、発光画素500を含む画素行に属する各発光画素において、駆動トランジスタ503のゲートに参照電圧Vrefを印加するタイミングを供給する機能を有する。 Scan line 511, in each of the luminescence pixels belonging to the pixel row including the luminescence pixel 500 has a function of supplying timing of applying a reference voltage Vref to the gate of the drive transistor 503. 走査線512は、発光画素500を含む画素行に属する各発光画素において、キャパシタ502と駆動トランジスタ503のソースとを切断するタイミングを供給する機能を有する。 Scan line 512, in each light emitting pixels belonging to the pixel row including the luminescence pixel 500 has a function of supplying the timing to disconnect the source capacitor 502 and drive transistor 503. 走査線513は、発光画素500を含む画素行に属する各発光画素において、有機EL素子504に駆動電流を供給するタイミングを供給する機能を有する。 Scan line 513, has in each of the luminescence pixels belonging to the pixel row including the luminescence pixel 500, a function of supplying a timing of supplying the drive current to the organic EL element 504.

なお、実施の形態2に係る発光表示装置は、画素行数分の走査線510、511、512及び513を備える。 The light emitting display according to the second embodiment is provided with a scanning line 510, 511, 512 and 513 of the number of pixels rows.

なお、図10には記載されていないが、高電圧側電源線514、低電圧側電源線515、及び参照電圧電源線516はそれぞれ、他の発光画素にも接続されており電圧源に接続されている。 Although not described in FIG. 10, the high-voltage side power line 514, the low-voltage side power line 515 and the reference voltage source line 516, respectively, connected to a voltage source is connected to other luminescence pixels ing. 高電圧側電源線514が接続される電圧源と、低電圧側電源線515が接続される電圧源との電位差は、有機EL素子504を発光させるのに充分な電流を流すことが可能な大きさである。 A voltage source high-voltage side power line 514 are connected, potential difference between the voltage source the low voltage side power supply line 515 is connected, capable of supplying a sufficient current to cause light emission of organic EL element 504 size is the difference. なお、低電圧側電源線515は、接地されていてもよい。 The low-voltage side power line 515 may be grounded.

図11は、実施の形態2に係る発光画素500のレイアウトの一例を示す図である。 Figure 11 is a diagram showing an example of a layout of the light emitting pixel 500 according to the second embodiment. 実施の形態2に係る発光表示装置は、トップエミッション型の発光表示装置であるとする。 Light emitting display device according to the second embodiment, and a top emission type light emitting display device. すなわち、有機EL素子504から発せられる光は、基板の表面方向に出射される。 That is, light emitted from the organic EL element 504 is emitted toward the surface of the substrate. 言い換えると、表示部の表示面が、基板の表面側である。 In other words, the display surface of the display unit is a surface side of the substrate.

発光画素500は、有機EL素子504が形成される発光領域と駆動回路領域とが同じである。 Emitting pixel 500 includes a light-emitting region and a driver circuit region where the organic EL element 504 is formed is the same. すなわち、駆動回路領域の上方に発光領域が形成されている。 In other words, the light-emitting region is formed above the driving circuit region.

図11に示すように、駆動トランジスタ503とキャパシタ502とが平面内で同一の領域に重なるように形成され、スイッチングトランジスタ508とキャパシタ505とが平面内で同一の領域に重なるように形成されている。 As shown in FIG. 11, a driving transistor 503 and the capacitor 502 is formed so as to overlap the same region in a plane, and the switching transistor 508 and a capacitor 505 is formed so as to overlap the same region in a plane . このように、駆動トランジスタ503又はスイッチングトランジスタ508などの薄膜トランジスタのゲートと、キャパシタのキャパシタ電極とが電気的に接続されている回路構成であれば、本実施の形態に係る構成を適用することができる。 Thus, the gate of the thin film transistor of a driving transistor 503 or the switching transistor 508, if the circuit configuration in which the capacitor electrode of the capacitor are electrically connected, it is possible to apply the configuration according to this embodiment .

図12は、実施の形態2に係る発光画素500の断面図である。 Figure 12 is a cross-sectional view of a light emitting pixel 500 according to the second embodiment. 具体的には、図12は、スイッチングトランジスタ508とキャパシタ505と有機EL素子504との配置構成を示している。 Specifically, FIG. 12 shows the arrangement of the switching transistor 508 and the capacitor 505 and the organic EL element 504.

なお、スイッチングトランジスタ508の構成は、図7に示す駆動トランジスタ103と同じである。 The configuration of the switching transistor 508 is the same as the driving transistor 103 shown in FIG. つまり、図12に示す基板610、半導体層620、ゲート絶縁膜630、層間絶縁膜640、ゲート電極508g、ソース電極508s及びドレイン電極508dはそれぞれ、図7に示す基板210、半導体層220、ゲート絶縁膜230、層間絶縁膜240、ゲート電極103g、ソース電極103s及びドレイン電極103dに相当する。 That is, the substrate 610 shown in FIG. 12, the semiconductor layer 620, the gate insulating film 630, an interlayer insulating film 640, gate electrode 508 g, respectively source electrode 508s and the drain electrode 508d, substrate 210 shown in FIG. 7, the semiconductor layer 220, the gate insulating film 230, an interlayer insulating film 240, gate electrode 103 g, corresponding to a source electrode 103s and the drain electrode 103d. また、半導体層620に含まれるチャネル領域621、ソース領域622及びドレイン領域623はそれぞれ、半導体層220に含まれるチャネル領域221、ソース領域222及びドレイン領域223に相当する。 The channel region 621 included in the semiconductor layer 620, respectively. The source region 622 and drain region 623, channel region 221 included in the semiconductor layer 220, corresponding to the source region 222 and drain region 223.

図12に示すように、キャパシタ505のキャパシタ電極505bは、第1キャパシタ電極の一例であり、ソース電極508sと同一の層を構成し、かつ、ソース電極508sに電気的に接続されている。 As shown in FIG. 12, the capacitor electrode 505b of the capacitor 505 is an example of the first capacitor electrode constitute the same layer as the source electrode 508S, and is electrically connected to the source electrode 508S. なお、キャパシタ電極505bは、ソース電極508sではなく、ドレイン電極508dに電気的に接続されていてもよい。 Incidentally, the capacitor electrode 505b is the source electrode 508s without may be electrically connected to the drain electrode 508d.

実施の形態2に係る発光表示装置は、トップエミッション型の発光表示装置であるため、有機EL素子504は、キャパシタ505の上層に形成されている。 Light emitting display according to the second embodiment are the top emission type light emitting display device, the organic EL element 504 is formed on the upper layer of the capacitor 505. 具体的には、図12に示すように、キャパシタ505上に形成された平坦化膜650を介して、有機EL素子504が形成されている。 Specifically, as shown in FIG. 12, through the planarization film 650 formed on the capacitor 505, the organic EL element 504 is formed. 有機EL素子504は、陽極504aと、発光層504bと、透明陰極504cとを備える。 The organic EL element 504 includes an anode 504a, a light emitting layer 504b, and a transparent cathode 504c.

平坦化膜650は、例えば、シリコン窒化膜などから構成される。 Planarization layer 650, for example, a silicon nitride film.

陽極504aは、光反射性を有する電極であり、例えば、アルミニウムなどの金属から構成される。 Anode 504a is an electrode having light reflectivity, for example, a metal such as aluminum. 陽極504aは、発光層504bから発せられた光を反射する機能を有する。 Anode 504a has a function of reflecting light emitted from the light-emitting layer 504b. 陽極504aは、有機EL素子504のアノード電極であり、図10に示すように、スイッチングトランジスタ508を介して駆動トランジスタ503のソースに接続されている。 Anode 504a is an anode electrode of the organic EL element 504, as shown in FIG. 10, is connected to the source of the driving transistor 503 through the switching transistor 508.

発光層504bは、陽極504a及び透明もしくは半透過の透明陰極504cの間に形成され、陽極504a及び透明陰極504cから注入される正孔及び電子の再結合により発光する発光層である。 Emitting layer 504b is formed between the transparent cathode 504c of the anode 504a and the transparent or semi-transparent, a light emitting layer which emits light by recombination of holes and electrons injected from the anode 504a and the transparent cathode 504c. なお、発光層504bは、正孔輸送層、正孔注入層、電子輸送層、及び電子注入層などを備えていてもよい。 The light-emitting layer 504b, the hole transport layer, a hole injection layer may comprise an electron transport layer, and an electron injection layer.

透明陰極504cは、光透過性を有する電極であり、例えば、酸化インジウムスズ(ITO)などの透明酸化物導電膜から構成される。 Transparent cathode 504c is an electrode having optical transparency, for example, a transparent oxide conductive film such as indium tin oxide (ITO). 透明陰極504cは、有機EL素子504のカソード電極であり、図10に示すように、低電圧側電源線515に接続されている。 Transparent cathode 504c is a cathode electrode of the organic EL element 504, as shown in FIG. 10, is connected to the low voltage side power supply line 515.

以上のように、実施の形態2に係る発光表示装置では、駆動回路に含まれるスイッチングトランジスタ508のゲート電極508gと、ゲート電極508gの上方に形成されたキャパシタ電極505bとによってキャパシタ505を構成する。 As described above, in the light emitting display device according to Embodiment 2, it makes up the capacitor 505 and the gate electrode 508g of the switching transistor 508 included in the driver circuit, a capacitor electrode 505b which is formed above the gate electrode 508g. このようにして構成されたキャパシタ505は、例えば、有機EL素子504に供給する駆動電流の電流値を設定するための保持容量素子を初期化し、保持容量が信号線509から印加されるデータ電圧のうち保持する電圧量を調整するための容量素子として利用することができる。 Capacitor 505 configured in this manner, for example, a storage capacitor for setting the current value of the drive current supplied to the organic EL device 504 is initialized, the data voltage storage capacitor is applied from the signal line 509 amount of voltage out holding can be utilized as a capacitive element for adjusting.

したがって、スイッチングトランジスタのゲート電極とキャパシタのキャパシタ電極の一方とが電気的に接続されている回路構成を有する駆動回路であれば、本実施の形態の構成を適用することができる。 Therefore, if the drive circuit one and has a circuit configuration that is electrically connected to the gate electrode and the capacitor of the capacitor electrode of the switching transistor, it is possible to apply the configuration of the present embodiment. これにより、キャパシタ専用の領域を削減することができるので、駆動回路の設計の自由度を高めることができる。 Thus, it is possible to reduce the area of ​​the capacitor only, it is possible to increase the degree of freedom in designing the driving circuit.

以上、本発明に係る発光表示装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。 Although the light emitting display according to the present invention has been described based on the embodiments, the present invention is not limited to these embodiments. 本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。 Without departing from the spirit of the present invention, various modifications that occur to those skilled in the art or that has been subjected to the subject embodiment, also form constructed by combining the components in different embodiments are within the scope of the present invention .

例えば、本発明は、駆動回路に含まれる薄膜トランジスタのゲートとキャパシタの電極の一方とが接続されている回路構成を有する回路に適用することができる。 For example, the present invention can be applied to a circuit having a circuit configuration in which one of the thin film transistor gate and the capacitor electrodes included in the drive circuit and are connected. 上記実施の形態では、駆動トランジスタ又はスイッチングトランジスタのゲートとキャパシタの電極の一方とが接続されている構成について説明したが、回路構成などは上記説明に限られない。 In the above embodiments, one of the gate and the capacitor electrode of the driving transistor or switching transistor and has been described structure are connected, such as a circuit configuration is not limited to the above description.

また、以上に述べた実施の形態では、スイッチングトランジスタのゲートに正の電圧が印加された場合にオン状態になるn型トランジスタとして説明しているが、これらをp型トランジスタで形成し、走査線の極性を反転させた映像表示装置であっても、上述した各実施の形態と同様の効果を奏する。 Further, in the embodiment described above, it is described as n-type transistors turned on when a positive voltage to the gate of the switching transistor is applied to form these p-type transistors, scanning lines even image display device by inverting the polarity of the same effects as the above described embodiments. また、以上の説明では、下部電極が陽極、上部電極が陰極の場合で説明したが、もちろん、下部電極が陰極、上部電極が陽極であってもよい。 In the above description, the anode is the lower electrode, but the upper electrode has been described in the case of the cathode, of course, the lower electrode is a cathode, the upper electrode may be an anode.

また、例えば、本発明に係る発光表示装置は、図13に示すようなテレビに内蔵される。 Further, for example, a light emitting display device according to the present invention is incorporated in the television shown in FIG 13. 本発明に係る発光表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能なテレビが実現される。 By emitting display device according to the present invention is incorporated, high-precision image that can display television that reflects the video signal is realized.

また、本発明に係る発光表示装置は、上述したような薄膜トランジスタのゲート電極を下部電極として備える第1キャパシタと電気的に並列となるように接続されている第2キャパシタを備えていてもよい。 The light emitting display device according to the present invention may include a second capacitor which is connected in a first capacitor and electrically in parallel with the gate electrode of the thin film transistor as described above as the lower electrode.

図14は、本発明に係る発光表示装置の別の変形例の発光画素のレイアウトの一例を示す図である。 Figure 14 is a diagram showing an example of a layout of the light emitting pixels of another modification of the light emitting display device according to the present invention. なお、図14では、図1に示す従来の発光表示装置と同じ構成については、同じ符号を付し、以下では説明を省略する。 Incidentally, omitted in Figure 14, the same as the conventional light-emitting display device illustrated in FIG. 1 are denoted by the same reference numerals, the explanation will be omitted herein.

図14に示すように、発光画素700は、第1キャパシタ708と、第2キャパシタである保持キャパシタ702とを備える。 As shown in FIG. 14, the light emitting pixel 700 includes a first capacitor 708, and a storage capacitor 702 is a second capacitor. 第1キャパシタ708は、駆動トランジスタ703上に形成され、上部電極と下部電極とを備える。 The first capacitor 708 is formed on the driving transistor 703, and an upper electrode and a lower electrode. 第1キャパシタ708の下部電極は、駆動トランジスタ703のゲート電極としても機能する。 The lower electrode of the first capacitor 708 also functions as a gate electrode of the drive transistor 703. 第2キャパシタである保持キャパシタ702は、上部第2キャパシタ電極と下部第2キャパシタ電極とを含む。 Storage capacitor 702 is a second capacitor includes a second upper capacitor electrode and the lower second capacitor electrode.

第1キャパシタ708の上部電極は、保持キャパシタ702の上部第2キャパシタ電極と電気的に接続されている。 Upper electrode of the first capacitor 708 is the upper second capacitor electrode electrically connected to the storage capacitor 702. 具体的には、図14に示すように、第1キャパシタ708の上部電極は、保持キャパシタ702の上部第2キャパシタ電極と、電源線707と、駆動トランジスタ703のソース電極及びドレイン電極の一方と同一の層を構成し、当該一方と電気的に接続されている。 Specifically, as shown in FIG. 14, the upper electrode of the first capacitor 708, identical to the upper second capacitor electrode of the storage capacitor 702, a power supply line 707, and one of a source electrode and a drain electrode of the driving transistor 703 configure layer is the one electrically connected.

第1キャパシタ708の下部電極は、上述したように駆動トランジスタ703のゲート電極として機能するとともに、保持キャパシタ702の下部第2キャパシタ電極と電気的に接続されている。 The lower electrode of the first capacitor 708 functions as a gate electrode of the driving transistor 703 as described above, and is connected the lower second capacitor electrode in electrical holding capacitor 702. 具体的には、図14に示すように、第1キャパシタ708の下部電極であるゲート電極は、保持キャパシタ702の下部第2キャパシタ電極と同一の層を構成し、電気的に接続されている。 Specifically, as shown in FIG. 14, the gate electrode is a lower electrode of the first capacitor 708 constitute the same layer as the lower second capacitor electrode of the storage capacitor 702 are electrically connected.

以上の構成により、駆動トランジスタ703の上方の領域を有効に利用することができるとともに、保持キャパシタ702の容量をより大きくすることができる。 With the above configuration, with an upper region of the drive transistor 703 can be effectively utilized, it is possible to increase the capacitance of the storage capacitor 702.

本発明に係る発光表示装置は、例えば、テレビ、パーソナルコンピュータ、携帯電話などのあらゆる表示装置に利用することができる。 Light emitting display according to the present invention, for example, can be used a television, a personal computer, any display device such as a mobile phone.

10 発光表示装置20 制御回路40 走査線駆動回路50 信号線駆動回路60 表示部100、300、400、500、700 発光画素101、313、314、315、413、501、506、507、508、701 スイッチングトランジスタ102、311、312、411、502、505 キャパシタ102a、102b、311a、311b、312a、312b、411a、411b、502a、502b、505a、505b キャパシタ電極103、503、703 駆動トランジスタ103d、508d ドレイン電極103g、508g ゲート電極103s、508s ソース電極104、504 有機EL素子105、509、705 信号線106、316、317、318、510、511、512、513、70 10 light-emitting display device 20 the control circuit 40 the scanning line driving circuit 50 a signal line driver circuit 60 a display unit 100,300,400,500,700 emitting pixel 101,313,314,315,413,501,506,507,508,701 switching transistors 102,311,312,411,502,505 capacitors 102a, 102b, 311a, 311b, 312a, 312b, 411a, 411b, 502a, 502b, 505a, 505b capacitor electrodes 103,503,703 driving transistor 103d, 508d drain electrodes 103 g, 508 g gate electrode 103s, 508S source electrode 104, 504 organic EL element 105,509,705 signal line 106,316,317,318,510,511,512,513,70 走査線107、514 高電圧側電源線108、515 低電圧側電源線110 駆動回路領域120 発光領域210、610 基板220、620 半導体層221、621 チャネル領域222、622 ソース領域223、623 ドレイン領域230、630 ゲート絶縁膜240、640 層間絶縁膜250、650 平坦化膜319、516 参照電圧電源線504a 陽極504b 発光層504c 透明陰極702 保持キャパシタ704 発光素子707 電源線708 第1キャパシタ Scanning lines 107,514 high-voltage-side power supply line 108,515 low voltage side power supply line 110 driver circuit region 120 emitting region 210,610 substrate 220,620 semiconductor layer 221,621 channel region 222,622 source region 223,623 drain region 230 , 630 a gate insulating film 240, 640 interlayer insulating film 250,650 planarization film 319,516 reference voltage power supply line 504a anode 504b emitting layer 504c transparent cathode 702 holding capacitor 704 light emitting element 707 power line 708 first capacitor

Claims (14)

  1. 基板と、 And the substrate,
    該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む第1の薄膜トランジスタと、 Provided above the substrate, a channel region, source region, and a semiconductor layer including a drain region, the semiconductor layer on the provided gate insulating film, a gate electrode provided on said gate insulating film, and the semiconductor a first thin film transistor including the source region and a source electrode and a drain electrode electrically connected to the drain region of the layer,
    該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む第2の薄膜トランジスタと、 Provided above the substrate, a channel region, source region, and a semiconductor layer including a drain region, the semiconductor layer on the provided gate insulating film, a gate electrode provided on said gate insulating film, and the semiconductor a second thin film transistor including the source region and a source electrode and a drain electrode electrically connected to the drain region of the layer,
    前記第1の薄膜トランジスタのゲート電極上及び前記第2の薄膜トランジスタのゲート電極上に設けられた層間絶縁膜と、 An interlayer insulating film provided on the gate electrode of the first gate electrode and on the second thin film transistor TFT,
    前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを含む駆動回路によって発光駆動される発光素子と、 A light emitting element driven to emit light by a drive circuit including the first thin film transistor and the second thin film transistor,
    前記第1の薄膜トランジスタのゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第1キャパシタ電極とを備え、 The first a upper region of the gate electrode of the thin film transistor, and a first capacitor electrode disposed on the interlayer insulating film,
    該第1キャパシタ電極は、前記第1の薄膜トランジスタのゲート電極との間で第1キャパシタを構成しており、前記第1の薄膜トランジスタのソース電極及びドレイン電極には接続されていない First capacitor electrode, said constitutes a first capacitor between the first gate electrode of the thin film transistor, said the first source electrode and the drain electrode of the thin film transistor is not connected
    発光表示装置。 A light-emitting display device.
  2. 基板と、 And the substrate,
    該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む第1の薄膜トランジスタと、 Provided above the substrate, a channel region, source region, and a semiconductor layer including a drain region, the semiconductor layer on the provided gate insulating film, a gate electrode provided on said gate insulating film, and the semiconductor a first thin film transistor including the source region and a source electrode and a drain electrode electrically connected to the drain region of the layer,
    該基板の上方に設けられ、チャネル領域、ソース領域、及びドレイン領域を含む半導体層、該半導体層上に設けられたゲート絶縁膜、該ゲート絶縁膜上に設けられたゲート電極、並びに、前記半導体層の前記ソース領域及び前記ドレイン領域にそれぞれ電気的に接続されたソース電極及びドレイン電極を含む第2の薄膜トランジスタと、 Provided above the substrate, a channel region, source region, and a semiconductor layer including a drain region, the semiconductor layer on the provided gate insulating film, a gate electrode provided on said gate insulating film, and the semiconductor a second thin film transistor including the source region and a source electrode and a drain electrode electrically connected to the drain region of the layer,
    前記第1の薄膜トランジスタのゲート電極上及び前記第2の薄膜トランジスタのゲート電極上に設けられた層間絶縁膜と、 An interlayer insulating film provided on the gate electrode of the first gate electrode and on the second thin film transistor TFT,
    前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタを含む駆動回路によって発光駆動される発光素子と、 A light emitting element driven to emit light by a drive circuit including the first thin film transistor and the second thin film transistor,
    前記第1の薄膜トランジスタのゲート電極の上方領域内であって、前記層間絶縁膜上に配置された第1キャパシタ電極とを備え、 The first a upper region of the gate electrode of the thin film transistor, and a first capacitor electrode disposed on the interlayer insulating film,
    該第1キャパシタ電極は、前記第1の薄膜トランジスタのゲート電極との間で第1キャパシタを構成しており、前記第2の薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されている First capacitor electrode constitute a first capacitor between the gate electrode of the first thin film transistor is connected to one of a source electrode and a drain electrode of the second thin film transistor
    発光表示装置。 A light-emitting display device.
  3. 前記第2の薄膜トランジスタのソース電極及びドレイン電極のいずれか他方は、前記第1の薄膜トランジスタのソース電極及びドレイン電極のいずれか一方に接続されている 請求項記載の発光表示装置。 The other one of the second thin film transistor source and drain electrodes of the light emitting display device according to claim 2, wherein connected to one of said first thin film transistor source and drain electrodes of the.
  4. 前記第1の薄膜トランジスタは、前記発光素子に駆動電流を供給する駆動トランジスタである It said first thin film transistor is a driving transistor for supplying driving current to the light emitting element
    請求項1または2記載の発光表示装置。 A light emitting display according to claim 1 or 2 wherein.
  5. 前記第1の薄膜トランジスタは、前記発光素子への駆動電流を供給するタイミングを決定するスイッチングトランジスタである It said first thin film transistor is a switching transistor for determining the timing for supplying a driving current to the light emitting element
    請求項1または2記載の発光表示装置。 A light emitting display according to claim 1 or 2 wherein.
  6. 前記第1キャパシタは、前記駆動トランジスタに流れる電流値を設定するためのキャパシタである It said first capacitor is a capacitor for setting a value of current flowing in the driving transistor
    請求項4記載の発光表示装置。 A light emitting display according to claim 4, wherein.
  7. 前記第1キャパシタは、前記駆動電流の電流値を設定するためのキャパシタを初期化するためのキャパシタである It said first capacitor is a capacitor for initializing the capacitor for setting a current value of the drive current
    請求項5記載の発光表示装置。 A light emitting display according to claim 5, wherein.
  8. 前記発光素子は、下部電極と、有機発光層と、上部電極とを備えた有機エレクトロルミネッセンス素子であって、 The light emitting element includes a lower electrode, an organic emission layer, an organic electroluminescence element having an upper electrode,
    前記下部電極は、前記第1キャパシタ電極上に設けられた平坦化膜の上方に形成されている、 The lower electrode is formed over the planarization film formed over the first capacitor electrode,
    請求項1記載の発光表示装置。 A light emitting display according to claim 1, wherein.
  9. 前記発光表示装置は、複数の前記第1キャパシタ電極を備え、 The light emitting display device includes a plurality of said first capacitor electrode,
    複数の前記第1キャパシタ電極は、前記ゲート電極との間でそれぞれ第1キャパシタを構成している 請求項1記載の発光表示装置。 The plurality of the first capacitor electrode, the light emitting display device according to claim 1, wherein configuring the first capacitor respectively between the gate electrode.
  10. 前記第1キャパシタを構成する前記第1キャパシタ電極下面の、前記ゲート電極の上方領域内における面積は、前記ゲート電極上面の面積の30%〜100%である 請求項1記載の発光表示装置。 Wherein the first capacitor electrode lower surface constituting the first capacitor, the area in the upper region of the gate electrode, the light emitting display device according to claim 1, wherein 30% to 100% of the area of ​​the gate electrode upper surface.
  11. 前記半導体層は、ポリシリコンで形成されている 請求項1記載の発光表示装置。 The semiconductor layer, the light emitting display device according to claim 1, wherein are formed of polysilicon.
  12. 前記第1キャパシタの静電容量は、0.1〜10pFである 請求項1記載の発光表示装置。 Capacitance of the first capacitor, a light emitting display device according to claim 1, wherein the 0.1~10PF.
  13. 前記発光表示装置は、トップエミッション型であり、 The light emitting display device is a top emission type,
    前記発光素子は、前記第1キャパシタ電極の上層に形成される 請求項1記載の発光表示装置。 The light emitting device, the light emitting display device according to claim 1, wherein formed on the upper layer of the first capacitor electrode.
  14. 前記発光表示装置は、ボトムエミッション型であり、 The light emitting display device is a bottom emission type,
    前記薄膜トランジスタと前記第1キャパシタとは、前記発光素子が形成される発光領域以外の領域に形成される 請求項1記載の発光表示装置。 Wherein said thin film transistor and the first capacitor, a light emitting display device according to claim 1, wherein formed in the region other than the light emitting region where the light emitting element is formed.
JP2011008286A 2011-01-18 2011-01-18 A light-emitting display device Active JP5508301B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011008286A JP5508301B2 (en) 2011-01-18 2011-01-18 A light-emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011008286A JP5508301B2 (en) 2011-01-18 2011-01-18 A light-emitting display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010521255 Division 2009-11-27

Publications (2)

Publication Number Publication Date
JP2011114346A JP2011114346A (en) 2011-06-09
JP5508301B2 true JP5508301B2 (en) 2014-05-28

Family

ID=44236403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011008286A Active JP5508301B2 (en) 2011-01-18 2011-01-18 A light-emitting display device

Country Status (1)

Country Link
JP (1) JP5508301B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012004350T5 (en) 2011-10-18 2014-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140133669A (en) 2013-05-09 2014-11-20 삼성디스플레이 주식회사 Organic light emitting diode display
JP6459317B2 (en) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 The organic electroluminescence device and an electronic device
JP6459318B2 (en) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 The organic electroluminescence device and an electronic device
JP2018124567A (en) * 2018-03-27 2018-08-09 セイコーエプソン株式会社 Electro-optic device and electronic equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
CN101009322B (en) * 2001-11-09 2012-06-27 株式会社半导体能源研究所 Light-emitting device
JP4549889B2 (en) * 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 Capacitor and a light emitting display device using this
JP5250960B2 (en) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 Light-emitting device and an electronic device
JP2008107785A (en) * 2006-09-29 2008-05-08 Seiko Epson Corp Electro-optic device and electronic equipment
JP5308656B2 (en) * 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニーGlobal Oled Technology Llc. The pixel circuit

Also Published As

Publication number Publication date
JP2011114346A (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP4392165B2 (en) The organic light emitting diode display device having a shield electrode
CN1874630B (en) Electro-optical device
US8432381B2 (en) Active matrix display
KR100461482B1 (en) Active matrix type self-luminescent display device and active matrix type organic el display device
KR101239157B1 (en) Semiconductor device, and display device, driving method and electronic apparatus thereof
US7575966B2 (en) Method for fabricating pixel structure of active matrix organic light-emitting diode
US20130088416A1 (en) OLED Display Driver Circuits and Techniques
US20020011976A1 (en) Display device
US8158989B2 (en) Organic light emitting diode display
KR100689933B1 (en) Display device
US6781320B2 (en) Active matrix organic electroluminescence display device
JP4753373B2 (en) The driving method of a display device and a display device
US7009345B2 (en) Emissive display device and electroluminescence display device with uniform luminance
EP2182564A1 (en) Organic light emitting display device
JP4990538B2 (en) Display device and a driving method thereof
KR20050104425A (en) Organic electroluminescence device
US20070075955A1 (en) Organic light emitting diode display
CA2641655A1 (en) High aperture ratio pixel layout for display device
KR100637458B1 (en) Organic electro luminescent display panel
CN102832228A (en) Display device and electronic apparatus
US8599112B2 (en) Display device
JP4574130B2 (en) Semiconductor devices, electronic devices
JP2010249955A (en) Display device
US7049636B2 (en) Device including OLED controlled by n-type transistor
US20050057182A1 (en) Active matrix type display apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250