JP5499461B2 - 表示装置、画素回路 - Google Patents

Description

本発明は、表示装置および画素回路に関し、特に発光素子を画素に用いた表示装置および画素回路、および、その駆動方法に関する。

発光素子として有機ＥＬ（Electroluminescence）素子を用いた平面自発光型の表示装置の開発が近年盛んに行われている。有機ＥＬ素子は、有機薄膜に電界をかけると発光するものであり、低電圧駆動で視認性もよいことから、表示装置の軽量薄膜化や低消費電力化などに寄与するものと期待されている。

この有機ＥＬ素子を用いた表示装置においては、画素回路を構成する駆動トランジスタによって有機薄膜に印加する電界の制御を行うが、この駆動トランジスタが有する閾値電圧および移動度には個体ごとにばらつきがある。そこで、これらの個体差を補正するための処理が必要となる。例えば、画素回路を構成する駆動トランジスタの閾値電圧および移動度のばらつきに対する補正機能を備える表示装置が提案されている（例えば、特許文献１参照。）。ここで、駆動トランジスタの閾値電圧および移動度のばらつきに対する補正機能を備える表示装置の従来例について次図を参照して説明する。

図１４は、従来の表示装置の概念図である。表示装置８００は、画素アレイ部８２０と、ライトスキャナ（ＷＳＣＮ：Write SCaNner）８３０とを備える。また、この表示装置８００は、電源スキャナ（ＤＳＣＮ：Drive SCaNner）８４０と、水平セレクタ（ＨＳＥＬ：Horizontal SELector）８５０とを備える。さらに、この表示装置８００は、走査線（ＷＳＬ：Write Scan Line）８３１と、電源線（ＤＳＬ：Drive Scan Line）８４１と、データ線（ＤＴＬ：DaTa Line）８５１とを備える。画素アレイ部８２０は、ｎ×ｍの二次元マトリックス状に配列された画素回路（ＰＸＬＣ：PiXeL Circuit）８１０を備える。

走査線（ＷＳＬ）８３１および電源線（ＤＳＬ）８４１は、画素回路８１０の各行にそれぞれ配線され、データ線（ＤＴＬ）８５１は、画素回路８１０の各列に配線される。走査線（ＷＳＬ）８３１、電源線（ＤＳＬ）８４１およびデータ線（ＤＴＬ）８５１は、それぞれ各画素回路８１０に接続される。

ライトスキャナ（ＷＳＣＮ）８３０は、画素回路８１０を線順次走査するものである。このライトスキャナ（ＷＳＣＮ）８３０は、データ線（ＤＴＬ）８５１から供給されるデータ信号を画素回路８１０に書き込むタイミングを行単位で制御するための制御信号を走査線（ＷＳＬ）８３１に供給する。

電源スキャナ（ＤＳＣＮ）８４０は、ライトスキャナ（ＷＳＣＮ）８３０による線順次走査に合わせてＨ（Ｈｉｇｈ）レベルの電位（Ｖｃｃ）とＬ（Ｌｏｗ）レベルの電位（Ｖｓｓ）とを切り替えて電源信号として電源線（ＤＳＬ）８４１に供給するものである。

水平セレクタ（ＨＳＥＬ）８５０は、駆動トランジスタの閾値電圧を補正するための基準信号と映像信号とを切り替えてデータ信号としてデータ線（ＤＴＬ）８５１に供給するものである。

図１５は、従来の表示装置８００における画素回路の一構成例を示す模式的な回路図である。画素回路８１０は、書込みトランジスタ８０１と、駆動トランジスタ８０２と、保持容量８０３と、有機ＥＬ素子からなる発光素子８０４とを備える。書込みトランジスタ８０１のゲート端子およびドレイン端子には、それぞれ走査線（ＷＳＬ）８３１およびデータ線（ＤＴＬ）８５１が接続される。また、書込みトランジスタ８０１のソース端子には、保持容量８０３の一方の電極および駆動トランジスタ８０２のゲート端子（ｇ）が接続される。ここでは、この接続部位を第１ノード（ＮＤ１）８０５とする。駆動トランジスタ８０２のドレイン端子（ｄ）には、電源線（ＤＳＬ）８４１が接続され、駆動トランジスタ８０２のソース端子（ｓ）には、保持容量８０３の他方の電極および発光素子８０４のアノード電極が接続される。ここでは、この接続部位を第２ノード（ＮＤ２）８０６とする。

書込みトランジスタ８０１は、走査線（ＷＳＬ）８３１からの制御信号に応じてデータ線（ＤＴＬ）８５１からのデータ信号として基準信号の電位（Ｖｏｆｓ）または映像信号の電位（Ｖｓｉｇ）を保持容量８０３に書き込むものである。

駆動トランジスタ８０２は、電源線（ＤＳＬ）８４１からＨレベルの電位（Ｖｃｃ）を受けて、保持容量８０３に与えられた映像信号の電位（Ｖｓｉｇ）に応じた駆動電流を発光素子８０４に供給するものである。

発光素子８０４は、駆動トランジスタ８０２により発光素子８０４の入力端子に供給される駆動電流に応じて発光するものである。この発光素子８０４は、アノード電極とカソード電極とを備え、これらの間に有機層を備える。なお、発光素子８０４の入力端子側がアノード電極に、発光素子８０４の出力端子側がカソード電極に対応する。

図１６は、画素回路８１０の基本動作に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）８３１、電源線（ＤＳＬ）８４１、データ線（ＤＴＬ）８５１、第１ノード（ＮＤ１）８０５および第２ノード（ＮＤ２）８０６の電位変化を表している。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。

このタイミングチャートは、画素回路８１０の動作の遷移をＴＰ１からＴＰ８の期間に便宜的に区切っている。発光期間ＴＰ８では、発光素子８０４は発光状態にある。この発光期間ＴＰ８の終了直前においては、走査線（ＷＳＬ）８３１の制御信号の電位はＬレベル、電源線（ＤＳＬ）８４１の電源信号の電位はＨレベル（Ｖｃｃ）、データ線（ＤＴＬ）８５１は基準信号の電位（Ｖｏｆｓ）に設定されている。この後、線順次走査の新しいフィールドに入り、閾値補正準備期間ＴＰ１では、電源線（ＤＳＬ）８４１の電位がＬレベル（Ｖｓｓ）に設定される。これにより、第１ノード（ＮＤ１）８０５および第２ノード（ＮＤ２）８０６の電位が低下する。続いて、閾値補正準備期間ＴＰ２では、走査線（ＷＳＬ）８３１の電位がＨレベルに上げられ、第１ノード（ＮＤ１）８０５が基準信号の電位（Ｖｏｆｓ）に初期化される。それに伴い第２ノード（ＮＤ２）８０６も初期化される。このように、第１ノード（ＮＤ１）および第２ノード（ＮＤ２）８０６を初期化することで、閾値補正動作の準備が完了する。

次に、閾値補正期間ＴＰ３では、閾値電圧補正動作が行われる。電源線（ＤＳＬ）８４１の電位がＨレベル（Ｖｃｃ）に設定され、第１ノード（ＮＤ１）８０５と第２ノード（ＮＤ２）８０６との間に閾値電圧（Ｖｔｈ）に相当する電圧が保持される。実際には、閾値電圧（Ｖｔｈ）に相当する電圧（Ｖｏｆｓ−Ｖｔｈ）が保持容量８０３に与えられる。その後、ＴＰ４では、一旦、走査線（ＷＳＬ）８３１に供給される制御信号がＬレベルの電位に落とされ、ＴＰ５では、データ線（ＤＴＬ）８５１のデータ信号が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に切り替えられる。

次に、書込み期間／移動度補正期間ＴＰ６では、走査線（ＷＳＬ）８３１の制御信号の電位がＨレベルに上げられ、第１ノード（ＮＤ１）８０５の電位が映像信号の電位（Ｖｓｉｇ）まで上昇する。それに対して、第２ノード（ＮＤ２）８０６の電位は移動度補正のための電圧（ΔＶ）だけ上昇する。すなわち、走査線（ＷＳＬ）８３１の制御信号の電位がＨレベルになり、書込みトランジスタ８０１が導通状態となるため、保持容量８０３の一方の電極には映像信号の電位（Ｖｓｉｇ）が印加される。一方、保持容量８０３の他方の電極では、ＴＰ３において与えられていた電位（Ｖｏｆｓ−Ｖｔｈ）に移動度補正のための電位（ΔＶ）が加えられる。これにより、保持容量８０３には、「Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）」の電圧が与えられる。

この後、発光期間ＴＰ７およびＴＰ８では、走査線（ＷＳＬ）８３１の制御信号の電位はＬレベルに、その後、データ線（ＤＴＬ）８５１が基準信号の電位（Ｖｏｆｓ）に設定される。これにより、保持容量８０３に与えられた電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）に応じた輝度により発光素子８０４が発光する。この場合、保持容量８０３に与えられた電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は、閾値電圧（Ｖｔｈ）および移動度補正のための電圧（ΔＶ）によって調整されている。そのため、発光素子８０４の輝度は、駆動トランジスタ８０２の閾値電圧（Ｖｔｈ）および移動度のばらつきの影響を受けない。なお、発光期間におけるＴＰ７からＴＰ８の途中までの期間では、第１ノード（ＮＤ１）８０５および第２ノード（ＮＤ２）８０６の電位は上昇する。このとき、ブートストラップ動作によって第１ノード（ＮＤ１）８０５と第２ノード（ＮＤ２）８０６との電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は維持される。

次に、上述の画素回路８１０の動作の遷移について次図を参照して詳細に説明する。ここでは、図１６で示したタイミングチャートのＴＰ１乃至ＴＰ８の期間に対応する画素回路８１０の動作状態を示す。なお、便宜上、発光素子８０４の寄生容量８０８を図示している。また、書込みトランジスタ８０１をスイッチとして図示しており、走査線（ＷＳＬ）８３１については省略している。

図１７（ａ）乃至（ｃ）は、ＴＰ８、ＴＰ１およびＴＰ２の期間にそれぞれ対応する画素回路８１０の動作状態を示す模式的な回路図である。発光期間ＴＰ８では、図１７（ａ）に示すように、電源線（ＤＳＬ）８４１の電位がＨレベルの電位（Ｖｃｃ）の状態にあり、駆動トランジスタ８０２が駆動電流（Ｉｄｓ）を発光素子８０４に供給している。

次に、閾値補正準備期間ＴＰ１では、図１７（ｂ）に示すように、電源線（ＤＳＬ）８４１の電位がＨレベル（Ｖｃｃ）からＬレベル（Ｖｓｓ）に遷移する。これにより、第２ノード（ＮＤ２）８０６の電位が低下して、発光素子８０４が非発光状態となる。また、第２ノード（ＮＤ２）８０６の電位低下に倣うように、浮遊状態の第１ノード（ＮＤ１）８０５の電位が低下する。

続いて、閾値補正準備期間ＴＰ２では、図１７（ｃ）に示すように、走査線（ＷＳＬ）８３１の電位がＨレベルに遷移することにより、書込みトランジスタ８０１がオン（導通）状態となる。これにより、第１ノード（ＮＤ１）８０５の電位は、データ線（ＤＴＬ）８５１の基準信号の電位（Ｖｏｆｓ）に初期化される。一方、電源線（ＤＳＬ）８４１のＬレベルの電位（Ｖｓｓ）が基準信号の電位（Ｖｏｆｓ）より十分に低いことから、第２ノード（ＮＤ２）８０６の電位は、電源線（ＤＳＬ）８４１のＬレベルの電位（Ｖｓｓ）に初期化される。ここでは、第１ノード（ＮＤ１）８０５と第２ノード（ＮＤ２）８０６との電位差（Ｖｏｆｓ−Ｖｓｓ）が駆動トランジスタ８０２の閾値電圧（Ｖｔｈ）より大きくなるように、電源線（ＤＳＬ）８４１のＬレベルの電位（Ｖｓｓ）を設定する。

図１８（ａ）乃至（ｃ）は、ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素回路８１０の動作状態を示す模式的な回路図である。

ＴＰ２に続いて、閾値補正期間ＴＰ３では、図１８（ａ）に示すように、電源線（ＤＳＬ）８４１の電位がＨレベル（Ｖｃｃ）に遷移する。これにより、駆動トランジスタ８０２に電流が流れることにより、第２ノード（ＮＤ２）８０６の電位が上昇する。そして、第１ノード（ＮＤ１）８０５と第２ノード（ＮＤ２）８０６との電位差が閾値電圧（Ｖｔｈ）となったところで電流が止まる（カットオフ状態となる）。このようにして、駆動トランジスタ８０２の閾値電圧（Ｖｔｈ）に相当する電圧が保持容量８０３に与えられる。すなわち、これが閾値電圧補正動作である。このとき、駆動トランジスタ８０２からの電流が発光素子８０４に流れないようにカソード電極の電位（Ｖｃａｔ）を設定する。これにより、駆動トランジスタ８０２の電流が保持容量８０３に流れるようになる。

次に、ＴＰ４では、図１８（ｂ）に示すように、走査線（ＷＳＬ）８３１から供給される制御信号の電位がＬレベルに遷移して、書込みトランジスタ８０１がオフ（非導通）状態となる。続いて、ＴＰ５では、図１８（ｃ）に示すように、データ線（ＤＴＬ）８５１のデータ信号の電位が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に遷移する。この場合、データ線（ＤＴＬ）８５１においては、データ線（ＤＴＬ）８５１に接続された複数の画素回路内の書込みトランジスタが拡散容量となって、映像信号の電位（Ｖｓｉｇ）の立ち上がりが緩やかになる。ここでは、このデータ線（ＤＴＬ）８５１のトランジェント特性を考慮し、データ信号が映像信号の電位（Ｖｓｉｇ）に達するまでの間、書込みトランジスタ８０１をオフ状態にしている。

図１９（ａ）および（ｂ）は、ＴＰ６およびＴＰ７の期間にそれぞれ対応する画素回路８１０の動作状態を示す模式的な回路図である。

ＴＰ５に続いてＴＰ６では、図１９（ａ）に示すように、書込みトランジスタ８０１がオン状態となり、第１ノード（ＮＤ１）８０５の電位が映像信号の電位（Ｖｓｉｇ）となる。これにより、駆動トランジスタ８０２から発光素子８０４の寄生容量８０８に駆動電流（Iｄｓ）が流れ、寄生容量８０８の充電が開始される。そのため、第２ノード（ＮＤ２）８０６の電位が上昇する。そして、第１ノード（ＮＤ１）８０５と第２ノード（ＮＤ２）８０６との電位差が「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」となる。このようにして、映像信号の電位（Ｖｓｉｇ）の書込み、および、移動度補正量（ΔＶ）の調整が行われる。ここで、映像信号の電位（Ｖｓｉｇ）が大きいほど駆動電流（Ｉｄｓ）が大きくなるため、移動度補正量（ΔＶ）も大きくなる。したがって、輝度レベル（映像信号の電位）に応じた移動度補正を行うことができる。また、画素回路ごとの映像信号の電位（Ｖｓｉｇ）を一定にした場合には、駆動トランジスタの移動度が大きい画素回路ほど移動度補正量ΔＶも大きくなる。つまり、駆動トランジスタの移動度が大きい画素回路では、移動度が小さい画素回路に比べて駆動電流が大きくなるため、その分だけ駆動トランジスタのゲート−ソース間電圧が低くなる。したがって、駆動トランジスタの移動度が大きい画素回路では、その駆動電流が移動度の小さい画素回路と同程度の大きさに調整されるようになる。このようにして、画素回路ごとの駆動トランジスタの移動度のばらつきが取り除かれる。

次に、発光期間ＴＰ７では、図１９（ｂ）に示すように、書込みトランジスタ８０１がオフ状態となり、ＴＰ８では、データ線（ＤＴＬ）８５１のデータ信号が基準信号に切り替えられる。これにより、発光素子８０４のアノード電極の電位が駆動トランジスタ８０２の駆動電流（Ｉｄｓ）に応じて上昇するとともに、第１ノード（ＮＤ１）８０５の電位も連動して上昇する。この場合、ブートストラップ動作によって、第１ノード（ＮＤ１）８０５と第２ノード（ＮＤ２）８０６との電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は維持される。なお、ＴＰ７の期間は、書込みトランジスタ８０１がオフ状態になる前に、データ線（ＤＴＬ）８５１のデータ信号が基準信号に切り替わらないように設けられた期間である。

このように、従来の表示装置における画素回路は、画素回路を構成する駆動トランジスタに対して、電源線からＨレベルの電位を加えた状態においてデータ線から基準信号の電位を供給することによって閾値電圧補正を行う。その後、データ線のデータ信号を基準信号から映像信号に切り替えて、その映像信号を駆動トランジスタに供給することよって移動度補正を行う。これにより、画素回路を構成する駆動トランジスタの閾値電圧および移動度の変動に対する補正を行うことができるようになる。ここで、このような画素回路のレイアウトの一例を以下に示す。

図２０は、一般的な画素のレイアウトを模式的に示す平面図である。ここでは、画素開口部８６１と、アノード電極８６２と、アノードコンタクト８６３とが示されている。画素開口部８６１は、有機層が形成されている領域である。この画素開口部８６１の領域から光が発生する。画素開口部８６１における積層構造としては、有機層の上部に全ての画素に共通のカソード電極が形成され、有機層の下部に画素ごとに区切られたアノード電極が形成される。

アノード電極８６２は、発光素子のアノード電極である。このアノード電極が形成される領域は、画素開口部８６１の領域も含んでいる。アノードコンタクト８６３は、駆動トランジスタのソース領域とアノード電極との間を接続するためのコンタクトである。

このような画素を形成する際には、空中に浮遊する微細な異物などが発光素子のアノード電極とカソード電極との間に付着することにより、短絡欠陥が生じて発光素子が発光しなくなる。このように、短絡欠陥により発光しなくなった発光素子のことを滅点という。このときの発光素子の等価回路は、図２１における滅点である発光素子８２４に示すように、アノード電極とカソード電極が短絡しているため、発光素子に抵抗が並列接続される構成として表される。この場合、アノード電極の電位がカソード電極の電位とほぼ同一となり、発光素子８２４に駆動電流が流れなくなるため発光しなくなる。このように、アノード電極とカソード電極との間に異物が付着して発光素子が短絡すると、表示装置における画素の点欠陥として視認されてしまうという問題が生じる。

そこで、１つの画素内に発光素子と発光素子を駆動させる回路とを複数備えることによって画素を分割し、滅点による画素の点欠陥を目立たなくする手法が考えられる。例えば、画素を４つに分割した表示装置が提案されている（例えば、特許文献１参照。）。この場合、１つの発光素子が短絡して滅点となっても他の３つの発光素子が発光するため、画素の点欠陥として視認され難くなる。
特開２００８−０８３１０７号公報（図２） 特開２００４−２６４６３３号公報（図１）

上述の従来技術では、１つの画素を複数に分割することによって、１つの発光素子が滅点となっても画素の点欠陥として視認させ難くすることができる。しかしながら、画素の分割数を増やすことは、画素の構成素子数の増加や配線スペースの確保によって低歩留まりの原因となってしまう。そこで、図２２に示すように画素を２つに分割して、一方の発光素子が滅点となった場合には、以下のように、データ線からの映像信号の電位を高くすることによって滅点による輝度の低下分を補う手法が考えられる。

図２３は、画素を２つに分割した場合における画素の輝度と映像信号の電位との関係例を示すグラフである。ここでは、２つの発光素子が正常に発光する画素の輝度特性８８１が実線により示され、１つの発光素子が滅点となった場合における画素の輝度特性８８２が点線により示されている。また、横軸をデータ線から供給される映像信号の電位（Ｖｓｉｇ）とし、縦軸を画素の輝度（Ｌ）とする。

この場合、輝度特性８８１を有する画素においては、２つの発光素子が正常に発光するため、白表示における映像信号の電位がＶｓｉｇｗである場合には白発光輝度となる。一方、輝度特性８８２を有する画素においては、白表示における映像信号の電位としてＶｓｉｇｗを加えたとしても、１つの発光素子が滅点であるため白発光輝度に達しない。そこで、映像信号の電位をＶｓｉｇｗからΔＶｓｉｇだけ上げることによって、輝度特性８８２を有する画素の輝度を白色光輝度まで上げることができる。このように、データ線からの映像信号の電位を高くすることによって、１つの発光素子が滅点となっても、もう一方の発光素子により輝度の低下分を補うことができる。しかしながら、このような映像信号の電位を上げる手法では、データ線に映像信号の電位を供給する水平セレクタの耐圧性能を向上させる必要がある。そのため、高コストとなってしまうという別の問題が生じる。

本発明はこのような状況に鑑みてなされたものであり、滅点による画素の点欠陥を視認させ難くすることを目的とする。

本発明は、上記課題を解決するためになされたものであり、その第１の側面は、複数の画素回路と、上記複数の画素回路の各々に接続されたデータ線とを備え、上記複数の画素回路の各々は、入力端子に供給された入力電流に応じて発光する複数の発光素子と、上記複数の発光素子のそれぞれに対応する複数の保持容量と、上記複数の保持容量の各々と映像信号が供給される上記データ線との間を導通状態にすることによって上記複数の保持容量の各々に上記映像信号を書き込む書込みトランジスタと、上記複数の保持容量の各々に書き込まれた映像信号に応じた電流を上記入力電流としてそれぞれ対応する複数の発光素子の上記入力端子に供給する複数の駆動トランジスタと、上記複数の駆動トランジスタの各々における移動度に応じた電圧がそれぞれ対応する上記複数の保持容量に印加されている間には上記複数の発光素子の上記入力端子間を導通状態にするスイッチとを含む表示装置である。これにより、少なくとも１つの発光素子が短絡した場合には、他の発光素子に対応する保持容量に発光素子の出力端子の電位を設定させるという作用をもたらす。

また、この第１の側面において、上記スイッチは、上記複数の発光素子の上記入力端子間を導通状態にすることによって上記複数の発光素子の少なくとも１つが短絡した場合において上記複数の発光素子の上記入力端子の電位を上記複数の発光素子の出力端子の電位と同等にして上記複数の駆動トランジスタにより供給される上記入力電流を大きくするようにしてもよい。これにより、複数の発光素子の少なくとも１つが短絡した場合には他の発光素子の輝度を大きくさせるという作用をもたらす。

また、この第１の側面において、上記複数の画素回路の各々に接続された走査線と、上記書込みトランジスタを導通状態にさせるための制御信号を上記走査線に供給する走査駆動回路とをさらに備え、上記スイッチは、上記走査線からの上記制御信号に応じて上記複数の発光素子の上記入力端子間を導通状態にするようにしてもよい。これにより、走査線からの制御信号に応じて複数の発光素子の入力端子間を導通状態にさせるという作用をもたらす。

また、この第１の側面において、上記スイッチを電界効果トランジスタにしてもよい。これにより、ゲート端子に電位を印加することによって、複数の発光素子の入力端子間を導通状態にさせるという作用をもたらす。

また、この第１の側面において、上記スイッチを、上記複数の発光素子が発光している間には非導通状態にしてもよい。これにより、複数の発光素子が発光している間には複数の発光素子の入力端子間を非導通状態にさせるという作用をもたらす。

また、本発明の第２の側面は、入力端子に供給された入力電流に応じて発光する第１および第２の発光素子と、上記第１および第２の発光素子にそれぞれ対応する第１および第２の保持容量と、上記第１および第２の保持容量の各々と映像信号が供給されるデータ線との間を導通状態にすることによって上記第１および第２の保持容量の各々に上記映像信号を書き込む書込みトランジスタと、上記第１の保持容量に書き込まれた映像信号に応じた電流を上記入力電流として上記第１の発光素子の上記入力端子に供給する第１の駆動トランジスタと、上記第２の保持容量に書き込まれた映像信号に応じた電流を上記入力電流として上記第２の発光素子の上記入力端子に供給する第２の駆動トランジスタと、上記第１および第２の駆動トランジスタの各々における移動度に応じた電圧がそれぞれ対応する上記第１および第２の保持容量に印加されている間には上記第１および第２の発光素子の上記入力端子間を導通状態にするスイッチとを具備する画素回路である。これにより、第１および第２の発光素子いずれか一方が短絡した場合には、他方の発光素子に対応する保持容量に発光素子の出力端子の電位を設定させるという作用をもたらす。

また、本発明の第３の側面は、複数の画素回路と、上記複数の画素回路の各々に接続されたデータ線とを備え、上記複数の画素回路の各々は、入力端子に供給された入力電流に応じて発光する複数の発光素子と、上記複数の発光素子のそれぞれに対応する複数の保持容量と、上記複数の保持容量の各々と映像信号が供給される上記データ線との間をそれぞれ導通状態にすることによって上記複数の保持容量の各々に上記映像信号を書き込む複数の書込みトランジスタと、上記複数の保持容量の各々に書き込まれた映像信号に応じた電流を上記入力電流としてそれぞれ対応する複数の発光素子の上記入力端子に供給する複数の駆動トランジスタと、上記複数の駆動トランジスタの各々における移動度に応じた電圧がそれぞれ対応する上記複数の保持容量に印加されている間には上記複数の発光素子の上記入力端子間を導通状態にするスイッチとを含む表示装置である。これにより、少なくとも１つの書込みトランジスタが短絡した場合においても、他の書込みトランジスタにおいて他の書込みトランジスタに対応する発光素子を発光させるという作用をもたらす。この場合において、上記複数の画素回路の各々に接続された走査線と、上記複数の書込みトランジスタの各々を導通状態にさせるための制御信号を上記走査線に供給する走査駆動回路とをさらに備え、上記スイッチは、上記走査線からの上記制御信号に応じて上記複数の発光素子の上記入力端子間を導通状態にするようにしてもよい。これにより、走査線からの制御信号に応じて複数の発光素子の入力端子間を導通状態にさせるという作用をもたらす。

本発明によれば、滅点による画素の点欠陥を視認させ難くするという優れた効果を奏し得る。

次に本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の実施の形態における表示装置１００の第１の実施例の概念図である。表示装置１００は、画素アレイ部２００と、ライトスキャナ（ＷＳＣＮ）５００と、電源スキャナ（ＤＳＣＮ）６００と、水平セレクタ（ＨＳＥＬ）７００とを備える。さらに、表示装置１００は、ライトスキャナ（ＷＳＣＮ）５００、電源スキャナ（ＤＳＣＮ）６００および水平セレクタ（ＨＳＥＬ）７００にそれぞれ接続された走査線（ＷＳＬ）５１０、電源線（ＤＳＬ）およびデータ線（ＤＴＬ）７１０を備える。画素アレイ部２００は、ｎ×ｍの二次元マトリックス状に配列された画素回路３００を備える。

走査線（ＷＳＬ）５１０および電源線（ＤＳＬ）６１０は、画素回路３００の各行にそれぞれ配線され、データ線（ＤＴＬ）７１０は、画素回路３００の各列に配線される。また、走査線（ＷＳＬ）５１０、電源線（ＤＳＬ）６１０およびデータ線（ＤＴＬ）７１０は、それぞれ各画素回路３００に接続される。なお、この走査線（ＷＳＬ）５１０、電源線（ＤＳＬ）６１０およびデータ線（ＤＴＬ）７１０は、それぞれ特許請求の範囲に記載の走査線、電源線およびデータ線の一例である。

ライトスキャナ（ＷＳＣＮ）５００は、画素回路３００を線順次走査するものである。このライトスキャナ（ＷＳＣＮ）５００は、データ線（ＤＴＬ）７１０から供給されるデータ信号を画素回路３００に書き込むタイミングを行単位で制御するための制御信号を走査線（ＷＳＬ）５１０に供給する。なお、このライトスキャナ（ＷＳＣＮ）５００は、特許請求の範囲に記載の走査駆動回路の一例である。

電源スキャナ（ＤＳＣＮ）６００は、ライトスキャナ（ＷＳＣＮ）５００による線順次走査に合わせてＨレベルの電位（Ｖｃｃ）とＬレベルの電位（Ｖｓｓ）とを切り替えて電源信号として電源線（ＤＳＬ）６１０に供給するものである。なお、この電源スキャナ（ＤＳＣＮ）６００は、特許請求の範囲に記載の電源回路の一例である。

水平セレクタ（ＨＳＥＬ）７００は、画素回路３００を構成する駆動トランジスタの閾値電圧補正を行うための基準信号と映像信号とを切り替えてデータ信号としてデータ線（ＤＴＬ）７１０に供給するものである。なお、この水平セレクタ（ＨＳＥＬ）７００は、特許請求の範囲に記載のデータ駆動回路の一例である。

画素回路３００は、走査線（ＷＳＬ）５１０からの制御信号に基づいて、データ線（ＤＴＬ）７１０からの映像信号の電位を保持してその保持した映像信号の電位に応じて所定の期間発光するものである。なお、画素回路３００は、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素および青色を発光する青色発光副画素の３つの副画素から構成される。

図２は、本発明の実施の形態における表示装置１００の第１の実施例における画素回路３００の一構成例を示す模式的な回路図である。ここでは、画素回路３００を構成する各副画素における画素開口部を２つに分割することを想定している。なお、画素回路３００は、３つの副画素を備えるが、いずれの副画素に対しても画素回路３００の構成を適用することができる。そのため、説明の便宜上、１つの副画素を画素回路３００として説明する。また、この画素回路３００として説明する副画素は、特許請求の範囲に記載の画素回路および複数の画素回路の一例である。

画素回路３００は、書込みトランジスタ３０１と、駆動トランジスタ３１２および３２２と、保持容量３１３および３２３と、有機ＥＬ素子からなる発光素子３１４および３２４と、スイッチングトランジスタ３０７とを備える。

書込みトランジスタ３０１のゲート端子およびドレイン端子には、それぞれ走査線（ＷＳＬ）５１０およびデータ線（ＤＴＬ）７１０が接続される。そして、書込みトランジスタ３０１のソース端子には、保持容量３１３および３２３の一方の電極および駆動トランジスタ３１２および３２３のゲート端子（ｇ）が接続される。ここでは、書込みトランジスタ３０１のソース端子、保持容量３１３の一方の電極および駆動トランジスタ３１２のゲート端子（ｇ）の接続部位を第１ノード（ＮＤ１１）３１５とする。また、書込みトランジスタ３０１のソース端子、保持容量３２３の一方の電極および駆動トランジスタ３２２のゲート端子（ｇ）の接続部位を第１ノード（ＮＤ２１）３２５とする。

駆動トランジスタ３１２のドレイン端子（ｄ）には、電源線（ＤＳＬ）６１０が接続される。そして、駆動トランジスタ３１２のソース端子（ｓ）には、スイッチングトランジスタ３０７の一方のソースまたはドレイン端子、保持容量３１３の他方の電極および発光素子３１４の入力端子が接続される。ここでは、この接続部位を第２ノード（ＮＤ１２）３１６とする。駆動トランジスタ３２２のドレイン端子（ｄ）には、電源線（ＤＳＬ）６１０が接続される。そして、駆動トランジスタ３２２のソース端子（ｓ）には、スイッチングトランジスタ３０７の他方のソースまたはドレイン端子、保持容量３２３の他方の電極および発光素子３２４の入力端子が接続される。ここでは、この接続部位を第２ノード（ＮＤ２２）３２６とする。

スイッチングトランジスタ３０７のゲート端子には、走査線（ＷＳＬ）５１０が接続される。また、発光素子３１４および３２４の出力端子には、カソード線３０９が接続される。

書込みトランジスタ３０１は、走査線（ＷＳＬ）５１０の制御信号に応じてデータ線（ＤＴＬ）７１０からの基準信号の電位（Ｖｏｆｓ）または映像信号の電位（Ｖｓｉｇ）を保持容量３１３および３２３に書き込むものである。この書込みトランジスタ３０１は、走査線（ＷＳＬ）５１０の制御信号の電位がＨレベルのときに導通状態となり、Ｌレベルのときに非導通状態となる。なお、この書込みトランジスタ３０１は、特許請求の範囲に記載の書込みトランジスタの一例である。

駆動トランジスタ３１２は、電源線（ＤＳＬ）６１０からＨレベルの電位（Ｖｃｃ）を受けて、保持容量３１３に与えられた映像信号の電位（Ｖｓｉｇ）に応じた駆動電流を発光素子３１４に供給するものである。また、駆動トランジスタ３２２は、電源線（ＤＳＬ）６１０からＨレベルの電位（Ｖｃｃ）を受けて、保持容量３２３に与えられた映像信号の電位（Ｖｓｉｇ）に応じた駆動電流を発光素子３２４に供給するものである。この駆動トランジスタ３１２および３２２の閾値電圧および移動度のばらつきは、図１６乃至１９に示した閾値電圧補正動作および移動度補正動作によって補正される。また、駆動トランジスタ３１２および３２２は、Ｈレベルの電位（Ｖｃｃ）が加えられている状態では、飽和領域において動作する。なお、この駆動トランジスタ３１２および３２２は、特許請求の範囲に記載の複数の駆動トランジスタまたは第１および第２の駆動トランジスタの一例である。

保持容量３１３および３２３は、発光素子３１４および３２４に駆動電流を供給するための電圧が与えられるものである。この保持容量３１３および３２３に与えられた電圧によって、駆動トランジスタ３１２および３２２の駆動電流の大きさが定まり、発光素子３１４および３２４の輝度が決まる。なお、この保持容量３１３および３２３は、特許請求の範囲に記載の複数の保持容量または第１および第２の保持容量の一例である。

発光素子３１４は、駆動トランジスタ３１２により発光素子３１４の入力端子に供給された駆動電流に応じて発光するものである。また、発光素子３２４は、駆動トランジスタ３２２により発光素子３２４の入力端子に供給された駆動電流に応じて発光するものである。この発光素子３１４および３２４は、アノード電極およびカソード電極を備え、これらの間に有機層を備える。なお、発光素子３１４および３２４の入力端子側がアノード電極に対応し、発光素子３１４および３２４の出力端子側がカソード電極に対応する。なお、発光素子３１４および３２４は、特許請求の範囲に記載の複数の発光素子または第１および第２の発光素子の一例である。

スイッチングトランジスタ３０７は、発光素子３１４および３２４のうち何れか一方が滅点となった場合には、他方の発光素子３２４または３１４の輝度を大きくするためのスイッチである。また、このスイッチングトランジスタ３０７は、発光素子３１４および３２４の両者が正常である場合には、発光素子３１４および３２４の輝度が等しくなるように維持する役割を果たす。具体的には、このスイッチングトランジスタ３０７は、閾値補正期間および移動度補正期間において第２ノード（ＮＤ１２）３１６および第２ノード（ＮＤ２２）３２６の電位を互いに等しくする。なお、このスイッチングトランジスタ３０７は、走査線（ＷＳＬ）５１０からの制御信号の電位がＨレベルのときに導通状態となり、Ｌレベルのときに非導通状態となる。このスイッチングトランジスタ３０７は、例えば、電界効果トランジスタによって実現される。また、このスイッチングトランジスタ３０７は、特許請求の範囲に記載のスイッチの一例である。

ここで、画素回路３００における発光素子３２４が滅点である場合について次図を参照して説明する。

図３は、本発明の実施の形態における表示装置１００の第１の実施例において発光素子３２４が滅点となった場合における画素回路３００の模式的な回路図である。ここでは、図２に示した発光素子３２４に代えて滅点となった発光素子３３４が表されている。なお、それ以外の他の構成は、図２と同様のものであるため、ここでの詳細な説明は省略する。

発光素子３３４は、滅点になると、アノード電極とカソード電極が短絡したような状態となる。この滅点となった発光素子３３４は、アノード電極とカソード電極との電位が同等になるため、駆動トランジスタ３２２からの駆動電流が流れず発光しない。

この場合、滅点となった発光素子３３４の入力端子の電位は、その出力端子の電位（Ｖｃａｔ）と同等になる。ここで、例えば、移動度補正期間において、スイッチングトランジスタ３０７が導通状態になると、発光素子３１４の入力端子の電位は、滅点となった発光素子３３４の入力端子の電位（Ｖｃａｔ）と等しくなる。すなわち、保持容量３１３の他方の電極に対して、駆動トランジスタ３１２の移動度に応じた移動度補正量（ΔＶ）が加えられずに、滅点となった発光素子３３４の出力端子の電位、すなわちカソード電極の電位（Ｖｃａｔ）が設定されることになる。例えば、白表示における映像信号の電位（Ｖｓｉｇ）が第１ノード（ＮＤ１２）３１５に加えられることを想定すると、第２ノード（ＮＤ１２）３１６の電位は、カソード電極の電位と等しくなり、移動度補正量（ΔＶ）を加えたときに比べて低下する。そのため、保持容量３１３に与えられた電圧が大きくなり、駆動トランジスタ３１２による駆動電流が大きくなって発光素子３１４の輝度が高くなる。

図４は、図３における画素回路３００の動作に関するタイミングチャートである。ここでは、データ線（ＤＴＬ）７１０から白表示における映像信号の電位（Ｖｓｉｇ）が供給されることを想定している。また、横軸を共通の時間軸として、走査線（ＷＳＬ）５１０、電源線（ＤＳＬ）６１０、データ線（ＤＴＬ）７１０、第１ノード（ＮＤ１１）３１５および第２ノード（ＮＤ１２）３１６の電位変化を表わしている。第１ノード（ＮＤ１１）３１５および第２ノード（ＮＤ１２）３１６については、図３における電位変化を実線により示し、図２における電位変化を点線により示す。また、ここでは、図１６に示したＴＰ１乃至ＴＰ８の期間に対応する期間には同様の名称を付している。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。

発光期間ＴＰ８では、滅点となった発光素子３３４は発光せず、発光素子３１４のみ発光している状態にある。この発光期間ＴＰ８の終了直前においては、走査線（ＷＳＬ）５１０の制御信号の電位はＬレベル、電源線（ＤＳＬ）６１０の電源信号の電位はＨレベル（Ｖｃｃ）、データ線（ＤＴＬ）７１０は基準信号の電位（Ｖｏｆｓ）に設定されている。この後、線順次走査の新しいフィールドに入り、閾値補正準備期間ＴＰ１では、電源線（ＤＳＬ）６１０の電位がＬレベル（Ｖｓｓ）に設定される。これにより、第１ノード（ＮＤ１１）３１５および第２ノード（ＮＤ１２）３１６の電位が低下する。

続いて、閾値補正準備期間ＴＰ２では、走査線（ＷＳＬ）５１０の電位がＨレベルに上げられ、第１ノード（ＮＤ１１）３１５が基準信号の電位（Ｖｏｆｓ）に初期化される。ここで、スイッチングトランジスタ３０７は導通状態となり、第２ノード（ＮＤ１２）３１６の電位が発光素子３３４の出力端子の電位、すなわち、カソード電極の電位（Ｖｃａｔ）に設定される。これにより、第２ノード（ＮＤ１２）３１６の電位（Ｖｃａｔ）は、図２における画素回路３００に比べて電位が上昇する。

次に、閾値補正期間ＴＰ３では、走査線（ＷＳＬ）５１０の電位がＨレベルの状態にあるため、スイッチングトランジスタ３０７は導通状態のままである。そのため、閾値電圧補正動作は行われず、第２ノード（ＮＤ１２）３１６の電位にはカソード電極の電位（Ｖｃａｔ）が維持される。なお、図２における画素回路３００においては、閾値電圧補正動作が行われ、第１ノード（ＮＤ１１）３１５および第２ノード（ＮＤ１２）３１６の間に閾値電圧（Ｖｔｈ）に相当する電圧が保持される。このときの第２ノード（ＮＤ１２）３１６の電位（Ｖｃａｔ）は、図２における画素回路３００より高い状態が維持される。その後、ＴＰ４では、一旦、走査線（ＷＳＬ）５１０の制御信号がＬレベルの電位に落とされ、ＴＰ５では、データ線（ＤＴＬ）７１０のデータ信号が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に切り替えられる。このＴＰ４およびＴＰ５では、図３における画素回路３００の第２ノード（ＮＤ１２）３１６の電位はカソード電極の電位（Ｖｃａｔ）に維持される。

次に、書込み期間／移動度補正期間ＴＰ６では、走査線（ＷＳＬ）５１０の電位がＨレベルに上げられ、第１ノード（ＮＤ１１）３１５の電位は、映像信号の電位（Ｖｓｉｇ）まで上昇する。また、第２ノード（ＮＤ１２）３１６の電位は、スイッチングトランジスタ３０７が導通状態となるため、カソード電極の電位（Ｖｃａｔ）が維持される。ここで、図２における画素回路３００においては、移動度補正動作が行われるため、第２ノード（ＮＤ１２）３１６の電位が駆動トランジスタ３１２の移動度に応じた移動度補正量（ΔＶ）だけ上昇する。そのため、図３における画素回路３００の第２ノード（ＮＤ１２）３１６の電位（Ｖｃａｔ）は、ＴＰ６の終了時において図２における画素回路３００に比べて低くなる。これにより、図２における画素回路３００に比べて第１ノード（ＮＤ１１）３１５の電位と第２ノード（ＮＤ１２）３１６の電位との電位差（Ｖｓｉｇ−Ｖｃａｔ）が大きくなり、保持容量３１３に与えられる電圧が大きくなる。

この後、発光期間ＴＰ７およびＴＰ８では、走査線（ＷＳＬ）５１０の電位がＬレベルに落とされ、駆動トランジスタ３１２により保持容量３１３に与えられた電圧（Ｖｓｉｇ−Ｖｃａｔ）に応じた駆動電流が発光素子３１４に供給される。そして、発光素子３１４は、その駆動電流に応じた輝度により発光する。このとき、図３における画素回路３００においては、上述のとおり、保持容量３１３に与えられた電圧（Ｖｓｉｇ−Ｖｃａｔ）が図２における保持容量３１３に与えられた電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）より大きくなる。これにより、図３における発光素子３１４は、図２における発光素子３１４に比べて駆動トランジスタ３１２からの駆動電流が大きくなるため、輝度が高くなる。

また、発光期間におけるＴＰ７からＴＰ８の途中までの期間では、第１ノード（ＮＤ１１）３１５および第２ノード（ＮＤ１２）３１６の電位が上昇する。このとき、ブートストラップ動作によって第１ノード（ＮＤ１１）３１５と第２ノード（ＮＤ１２）３１６との電位差（Ｖｓｉｇ−Ｖｃａｔ）は維持される。また、駆動トランジスタ３１２により供給される駆動電流が図２における駆動電流より大きくなるため、図３における第２ノード（ＮＤ１２）３１６の電位は、図２における第２ノード（ＮＤ１２）３１６の電位より高くなる。なお、ＴＰ７からＴＰ８では、スイッチングトランジスタ３０７は、走査線（ＷＳＬ）５１０の電位がＬレベルに落とされているため、非導通状態になっている。

このように、スイッチングトランジスタ３０７を用いることによって、滅点となった発光素子３３４を含む画素回路３００においては、閾値電圧補正および移動度補正の動作が行われないことから、保持容量３１３に与えられる電圧が大きくなる。これにより、駆動トランジスタ３１２により供給される駆動電流が大きくなり、発光素子３１４の輝度が高くなる。そして、滅点となった発光素子３３４による輝度低下分を補うことができるようになる。

なお、図３および図４においては、図２における発光素子３２４が滅点となった場合を例にして説明したが、図２における発光素子３１４が滅点となった場合においても同様に動作する。この場合にも、保持容量３２３に与えられる電圧が「Ｖｓｉｇ−Ｖｃａｔ」となり、図２における保持容量３１３および３２３に比べて大きくなる。これにより、発光素子３２４の輝度が大きくなり、滅点となった発光素子３３４の輝度分を補うことができるようになる。

なお、本発明の実施の形態における第１の実施例では、画素回路３００を構成する各副画素の画素開口部を２つに分割することを想定したが、各副画素の画素開口部を３つ以上に分割するようにしてもよい。例えば、画素開口部を３つに分割することを想定すると、画素回路３００は、駆動トランジスタ３２２、保持容量３２３、スイッチングトランジスタ３０７および発光素子３２４と同様の構成を新たに１つ備えることによって実現することができる。

また、本発明の実施の形態における第１の実施例では、図３における画素回路３００において、白表示における映像信号の電位を加えたときの輝度が、図２における画素回路３００の白表示における輝度に比べて高くなりすぎる場合がある。そこで、図３における画素回路３００に対して、以下のように、白表示における輝度を所定の範囲に収まるように設定してもよい。なお、ここでは、表示装置１００の製品検査時などにおいて、図３における画素回路３００を検出し、その画素回路３００の輝度レベルを調整することを想定している。

図５は、画素回路３００の輝度と映像信号の電位との関係例を示すグラフである。上述のように、本発明の実施の形態における第１の実施例によれば、１つの発光素子が滅点となった場合に、他の発光素子の輝度が高くなる。ただし、各発光素子の輝度には個体差があるため、場合によっては輝度が高くなり過ぎることも考えられる。そこで、以下では図３における滅点となった発光素子３３４を含む画素回路３００の輝度が白表示の映像信号の電位（Ｖｓｉｇ）において所定のレベルより高くなってしまった場合を想定して、その対処法について説明する。また、図２における画素回路３００の輝度特性３３０が実線により示され、図３における画素回路３００の輝度特性３４０が点線により示されている。ここでは、横軸をデータ線（ＤＴＬ）７１０から供給される映像信号の電位（Ｖｓｉｇ）とし、縦軸を輝度（Ｌ）としている。

図２における画素回路３００の輝度特性３３０は、図２における発光素子３１４および３２４の両者が正常に発光する画素回路３００の輝度特性である。この輝度特性３３０においては、閾値電圧補正動作が行われるため、始点が原点から始まる。

一方、図３における画素回路３００の輝度特性３４０は、図３における滅点となった発光素子３３４を含む画素回路３００の輝度特性である。この輝度特性３４０においては、閾値電圧補正動作が行われないため、輝度特性３４０の始点がＶｔｈ＋Ｖｃａｔだけ右側に移動する。また、輝度特性３４０の傾きは、移動度補正動作が行われないため、図２における輝度特性３３０に比べて急峻になる。

この場合、図２における画素回路３００では、２つの発光素子３１４および３２４が正常に発光するため、白表示における映像信号の電位がＶｓｉｇｗである場合には白発光輝度になる。一方、図３における画素回路３００では、白表示における映像信号の電位としてＶｓｉｇｗが加えられると、白発光輝度より高くなってしまう。そこで、滅点となった発光素子３３４を含む画素回路３００においては、白表示における映像信号の電位をＶｓｉｇｗからΔＶｓｉｇ１だけ低下させる。すなわち、水平セレクタ（ＨＳＥＬ）７００において、その画素回路３００に対する映像信号の電位（Ｖｓｉｇ）の上限値が「Ｖｓｉｇｗ−ΔＶｓｉｇ１」に設定される。これにより、白表示における映像信号の電位を白発光輝度に設定することができる。

なお、図５において映像信号の電位（Ｖｓｉｇ）を調整することによって、図３における画素回路３００の白表示を適正な輝度レベルに設定する例を示したが、黒付近の色の表示を極力適正に表すために、以下のように、調整するようにしてもよい。

図６は、カソード電極に印加される電位を下げた場合における画素回路３００の輝度と映像信号の電位との関係例を示すグラフである。図５に示したように、図３における画素回路３００の輝度特性３４０は、閾値電圧補正動作が行われないため、輝度特性の始点がＶｔｈ＋Ｖｃａｔだけ右側に移動する。そのため、輝度特性３４０を有する図３における画素回路３００においては、黒付近の色が適正に表示されないことが考えられる。そこで、その対処法について説明する。図２における輝度特性３３０が実線により示され、図３における輝度特性３５０が点線により示されている。ここでは、横軸をデータ線（ＤＴＬ）７１０から供給される映像信号の電位（Ｖｓｉｇ）とし、縦軸を輝度（Ｌ）としている。

図２における輝度特性３３０は、図２における発光素子３１４および３２４が正常に発光する画素回路３００の輝度特性である。この輝度特性３３０は、図５で述べたとおり、閾値電圧補正動作が行われるため、始点が原点から始まる。一方、図３における輝度特性３５０は、カソード電極に印加される電位（Ｖｃａｔ）を下げたときの図３における画素回路３００の輝度特性である。

このように、カソード電極の電位（Ｖｃａｔ）を下げることによって、図５に示した輝度特性３４０の始点を原点に移動させることができる。これにより、図３における滅点となった発光素子３３４を含む画素回路３００は、黒付近の色の表示をより適正に表すことができるようになる。なお、この場合、カソード電極の電位（Ｖｃａｔ）を下げることによって、白表示における輝度レベルがさらに高くなる。そこで、図５と同様の手法により、映像信号の電位（Ｖｓｉｇ）をＶｓｉｇｗからΔＶｓｉｇ２だけ下げることによって、白表示における映像信号の電位を白発光輝度に設定するようにしてもよい。

また、図５および図６に示した手法の他に、図３における画素回路３００を適正な輝度レベルにする手法として、図３における輝度特性３４０を図２における輝度特性３３０になるように、映像信号の電位（Ｖｓｉｇ）を補正するようにしてもよい。ここで、映像信号の電位（Ｖｓｉｇ）の補正について次図を参照して説明する。

図７は、本発明の実施の形態における表示装置１００の第１の実施例における水平セレクタ（ＨＳＥＬ）７００の変形例を示すブロック図である。水平セレクタ（ＨＳＥＬ）７００は、補正前の映像信号（Ｖｏｒｇ）が入力される映像信号線７０１と、データ線（ＤＴＬ）７１０と、補正特性保持部７２０と、信号補正回路７３０と、信号ドライバ７４０と、基準信号線７４１と、切替制御線７４２とを備える。ここでは、画素回路３００を適正な輝度レベルに調整するために、補正前の映像信号（Ｖｏｒｇ）と画素回路３００の輝度（Ｌ）とが比例関係となるように映像信号の電位（Ｖｓｉｇ）を補正することを想定している。

補正特性保持部７２０は、映像信号の原信号である補正前の映像信号（Ｖｏｒｇ）と画素回路３００の輝度（Ｌ）とを比例関係にするための補正特性のデータを保持するものである。この補正特性保持部７２０は、図２における画素回路３００の補正特性および図３における画素回路３００の補正特性をそれぞれ保持する。さらに、補正特性保持部７２０は、滅点となった発光素子３３４を含む画素回路３００の表示画面上における位置（例えば第ｎ行目の第ｍ列目）を滅点位置として保持する。なお、ここでは、図２における画素回路３００の補正特性、図３における画素回路３００の補正特性および滅点位置は、補正特性保持部７２０に予め保持しておくことを想定している。

信号補正回路７３０は、補正特性保持部７２０に保持されている補正特性を用いて補正前の映像信号（Ｖｏｒｇ）を補正することによって映像信号の電位（Ｖｓｉｇ）を生成するものである。例えば、信号補正回路７３０は、補正特性保持部７２０に保持されている滅点位置に対応する画素回路３００に対して、図３における画素回路３００の補正特性を用いて補正前の映像信号（Ｖｏｒｇ）を補正する。また、信号補正回路７３０は、滅点位置以外の画素回路３００に対して、図２における画素回路３００の補正特性を用いて補正前の映像信号（Ｖｏｒｇ）を補正する。この信号補正回路７３０は、生成した映像信号の電位（Ｖｓｉｇ）を信号ドライバ７４０に供給する。

信号ドライバ７４０は、信号補正回路７３０により供給された映像信号の電位（Ｖｓｉｇ）と基準信号線７４１からの基準信号の電位（Ｖｏｆｓ）とを切替制御線７４２からの制御信号に基づいて切り替えることによってデータ信号を生成するものである。この信号ドライバ７４０は、生成したデータ信号をデータ線（ＤＴＬ）７１０に供給するものである。

このように、滅点となった発光素子３３４を含む画素回路３００の補正特性を用いることによって、図３における画素回路３００は、図５に示した図２における輝度特性３３０と同様の輝度特性を有するようになる。すなわち、図３における画素回路３００は、適正な輝度により表示することができるようになる。ここで、補正特性保持部７２０に保持される補正特性の一例について次図を参照して簡単に説明する。

図８は、図７における補正特性保持部７２０に保持される補正特性の一例を示すグラフである。ここでは、図２における画素回路３００の補正特性３３１が実線により示され、図３における画素回路３００の補正特性３４１が点線により示されている。また、縦軸を映像信号の電位（Ｖｓｉｇ）とし、横軸を補正前の映像信号（Ｖｏｒｇ）としている。

図２における画素回路３００の補正特性３３１は、図２における発光素子３１４および３２４の両者が正常に発光する画素回路３００の補正特性である。なお、この図２における画素回路３００の補正特性３３１を用いて映像信号の電位（Ｖｓｉｇ）を生成すると、図２における画素回路３００は、図５に示した輝度特性３３０を有し、適正な輝度により発光する。一方、図３における画素回路３００は、図２における画素回路３００の補正特性３３１を用いて生成された映像信号の電位（Ｖｓｉｇ）が供給されると、図５に示した輝度特性３４０を示す。

図３における画素回路３００の補正特性３４１は、滅点となった発光素子３３４を含む画素回路３００の補正特性である。この図３における画素回路３００の補正特性３４１を用いて映像信号の電位（Ｖｓｉｇ）を生成すると、図３における画素回路３００は、図５に示した輝度特性３３０を有し、適正な輝度により発光する。なお、駆動トランジスタの特性により映像信号の電位（Ｖｓｉｇ）と画素回路３００の輝度（Ｌ）との関係は２次関数によって表される。そのため、補正特性３３１および３４１は、補正前の映像信号（Ｖｏｒｇ）と画素回路３００の輝度（Ｌ）とを比例関係にするために、その逆関数を用いて輝度特性３３０および３４０を変換することによって求められる。

このように、図３における画素回路３００においては、補正特性保持部７２０に保持されている補正特性３４１により生成された映像信号の電位（Ｖｓｉｇ）がデータ線（ＤＴＬ）７１０を介して供給される。これにより、図３における画素回路３００は、適正な輝度により発光することができるようになる。

以上より、本発明の実施の形態における第１の実施例では、２分割した画素回路３００において２つの発光素子の入力端子間の接続の有無を切り替えるスイッチングトランジスタ３０７を備える。これにより、一方の発光素子が滅点になったとしても、映像信号の電位（Ｖｓｉｇ）を高くせずに、他方の発光素子の輝度を高くすることができる。したがって、滅点を含む画素回路３００を点欠陥として視認させ難くすることができるようになる。

次に、本発明の実施の形態における表示装置１００の第２の実施例について次図を参照して説明する。

図９は、本発明の実施の形態における表示装置１００の第２の実施例の概念図である。表示装置１００は、図１に示した画素回路（ＰＸＬＣ）３００に代えて画素回路（ＰＸＬＣ）４００を備える。ここでは、画素回路４００以外の他の構成は、図１と同様のものであるため、ここでの説明を省略する。

画素回路４００は、走査線（ＷＳＬ）５１０からの制御信号に基づいて、データ線（ＤＴＬ）７１０からの映像信号の電位（Ｖｓｉｇ）を保持してその保持した映像信号の電位（Ｖｓｉｇ）に応じて所定の期間発光するものである。なお、画素回路４００は、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素および青色を発光する青色発光副画素の３つの副画素から構成される。

図１０は、本発明の実施の形態における表示装置１００の第２の実施例における画素回路４００の一構成例を示す模式的な回路図である。画素回路４００は、図２に示した画素回路３００の構成に加えて書込みトランジスタ４０１を備える。なお、ここでは、書込みトランジスタ４０１以外の他の構成は、図２に示したものと同様であるため、ここでの説明を省略する。なお、画素回路４００は、３つの副画素を備えるが、この３つの副画素の構成は同じものである。そのため、説明の便宜上、１つの副画素を画素回路４００として説明する。また、この画素回路４００として説明する副画素は、特許請求の範囲に記載の画素回路および複数の画素回路の一例である。

書込みトランジスタ４０１のゲート端子およびドレイン端子には、それぞれ走査線（ＷＳＬ）５１０およびデータ線（ＤＴＬ）７１０が接続される。そして、書込みトランジスタ３０１のソース端子には、保持容量３２３の一方の電極および駆動トランジスタ３２２のゲート端子（ｇ）が接続される。また、書込みトランジスタ３０１のソース端子には、保持容量３１３の一方の電極および駆動トランジスタ３１２のゲート端子（ｇ）が接続される。

書込みトランジスタ４０１は、走査線（ＷＳＬ）５１０の制御信号に応じてデータ線（ＤＴＬ）７１０のデータ信号として基準信号の電位（Ｖｏｆｓ）または映像信号の電位（Ｖｓｉｇ）を保持容量３１３および３２３に書き込むものである。この書込みトランジスタ４０１は、例えば、走査線（ＷＳＬ）５１０からの制御信号の電位がＨレベルのときに導通状態となり、Ｌレベルのときに非導通状態となる。なお、書込みトランジスタ４０１は、特許請求の範囲に記載の複数の書込みトランジスタの一例である。

このように、本発明の実施の形態における第２の実施例では、発光素子３１４および３２４にそれぞれ対応する書込みトランジスタ３０１および４０１を備える。これにより、例えば、書込みトランジスタ３０１が短絡欠陥となっても、書込みトランジスタ４０１は正常に動作する。したがって、書込みトランジスタ４０１が動作することによって発光素子３２４は正常に発光するため、画素回路４００の点欠陥を目立たなくさせることができる。

以上より、本発明の実施の形態によれば、駆動トランジスタ３１２および３２２と、保持容量３１３および３２３と、発光素子３１４および３２４と、スイッチングトランジスタ３０７とを備える。これにより、滅点となった発光素子３３４を含む画素回路においては、水平セレクタ（ＨＳＥＬ）７００から供給される映像信号の電位（Ｖｓｉｇ）を高くせずに、滅点でない発光素子３１４または３２４の輝度を高くすることができる。なお、滅点となった発光素子３３４を含まない画素回路においては、駆動トランジスタ３１２および３２２の閾値電圧および移動度の補正を行うことができる。

また、画素回路の分割数を増やすことなく、滅点による画素回路の輝度の低下分を補うことができるため、高い歩留まりが期待できる。さらに、水平セレクタ（ＨＳＥＬ）７００の映像信号の電位を高くせずに、滅点による画素回路の輝度の低下分を補うことができるため、耐圧性能の高い水平セレクタを用いる必要がなく、低コストにより実現することがきる。

なお、本発明の実施の形態における表示装置１００の第１の実施例では、画素回路３００を備える表示装置１００について説明したが、画素回路３００以外の構成の画素回路を備える表示装置に対しても適用することができる。ここで、画素回路３００以外の他の画素回路の構成例として画素回路４４０について次図を参照して簡単に説明する。

図１１は、本発明の実施の形態における表示装置１００の第１の実施例における画素回路４４０の一構成例を示す模式的な回路図である。表示装置１００は、図２に示した電源スキャナ（ＤＳＣＮ）６００および電源線（ＤＳＬ）６１０に代えて電源スキャナ（ＤＳＣＮ）６２０、電源制御線（ＤＳＬ）６２１および第１トランジスタ６２２および６２３を備える。なお、電源スキャナ（ＤＳＣＮ）６２０、電源制御線（ＤＳＬ）６２１および第１トランジスタ６２２および６２３以外の他の構成は、図２に示したものと同様であるため、ここでの説明を省略する。

電源スキャナ（ＤＳＣＮ）６２０は、第１トランジスタ６２２および６２３を制御するための制御信号を電源制御線（ＤＳＬ）６２１に供給するものである。第１トランジスタ６２２および６２３は、電源制御線（ＤＳＬ）６２１からの制御信号に応じて駆動トランジスタ３１２および３２２に電源電位（Ｖｃｃ）をそれぞれ供給するものである。

さらに、本発明の実施の形態における表示装置１００の第１の実施例における画素回路３００以外の構成として上述のように画素回路４４０を示したが、以下に示す画素回路４５０を備える表示装置に対しても適用することができる。

図１２は、本発明の実施の形態における表示装置１００の第１の実施例における画素回路４５０の一構成例を示す模式的な回路図である。表示装置１００は、図１１に示した構成に加えて第１補正スキャナ６３０、第２トランジスタ制御線（ＡＺ１）６３１および第２トランジスタ６３２を備える。なお、第１補正スキャナ６３０、第２トランジスタ制御線（ＡＺ１）６３１および第２トランジスタ６３２以外の他の構成は、図１１に示したものと同様であるため、ここでの説明を省略する。

第１補正スキャナ６３０は、第２トランジスタ６３２を制御するための制御信号を第２トランジスタ制御線（ＡＺ１）６３１に供給するものである。第２トランジスタ６３２は、第２トランジスタ制御線（ＡＺ１）６３１からの制御信号に応じて第２ノード（ＮＤ１２）３１６および３２６に初期化するための電位（Ｖｓｓ）を設定するものである。

さらに、本発明の実施の形態における表示装置１００の第１の実施例における画素回路３００以外の構成として上述のように画素回路４５０を示したが、以下に示す画素回路４６０を備える表示装置に対しても適用することができる。

図１３は、本発明の実施の形態における表示装置１００の第１の実施例における画素回路４６０の一構成例を示す模式的な回路図である。表示装置１００は、図１２に示した水平セレクタ（ＨＳＥＬ）７００、データ線（ＤＴＬ）７１０に代えて水平セレクタ（ＨＳＥＬ）７５０およびデータ線（ＤＴＬ）７５１を備える。さらに、表示装置１００は、第２補正スキャナ７６０、第３トランジスタ制御線（ＡＺ２）７６１および第３トランジスタ７６２を備える。なお、水平セレクタ（ＨＳＥＬ）７５０、データ線７５１、第２補正スキャナ７６０、第３トランジスタ制御線（ＡＺ２）７６１および第３トランジスタ７６２以外の他の構成は、図１２に示したものと同様であるため、ここでの説明を省略する。

水平セレクタ（ＨＳＥＬ）７５０は、映像信号の電位（Ｖｓｉｇ）をデータ線７５１に供給するものである。第２補正スキャナ７６０は、第３トランジスタ７６２を制御するための制御信号を第３トランジスタ制御線（ＡＺ２）７６１に供給するものである。第３トランジスタ７６２は、第３トランジスタ制御線（ＡＺ２）７６１からの制御信号に応じて第１ノード（ＮＤ１１）３１５および３２５に基準信号の電位（Ｖｏｆｓ）を設定するものである。

なお、本発明の実施の形態における表示装置１００の第２の実施例では、画素回路４００を備える表示装置１００について説明したが、画素回路４００以外の構成の画素回路を備える表示装置に対しても適用することができる。例えば、図１１乃至１３に示したように、画素回路４４０乃至４６０の構成にそれぞれ書込みトランジスタ４０１を加えるようにしてもよい。

なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、上述のように特許請求の範囲における発明特定事項とそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。

本発明の実施の形態における表示装置１００の第１の実施例の概念図である。 本発明の実施の形態における表示装置１００の第１の実施例における画素回路３００の一構成例を示す模式的な回路図である。 本発明の実施の形態における表示装置１００の第１の実施例において発光素子３２４が滅点となった場合における画素回路３００の模式的な回路図である。 図３における画素回路３００の動作に関するタイミングチャートである。 画素回路３００の輝度と映像信号の電位との関係例を示すグラフである。 カソード電極に印加される電位を下げた場合における画素回路３００の輝度と映像信号の電位との関係例を示すグラフである。 本発明の実施の形態における表示装置１００の第１の実施例における水平セレクタ（ＨＳＥＬ）７００の変形例を示すブロック図である。 図７における補正特性保持部７２０に保持される補正特性の一例を示すグラフである。 本発明の実施の形態における表示装置１００の第２の実施例の概念図である。 本発明の実施の形態における表示装置１００の第２の実施例における画素回路４００の一構成例を示す模式的な回路図である。 本発明の実施の形態における表示装置１００の第１の実施例における画素回路４４０の一構成例を示す模式的な回路図である。 本発明の実施の形態における表示装置１００の第１の実施例における画素回路４５０の一構成例を示す模式的な回路図である。 本発明の実施の形態における表示装置１００の第１の実施例における画素回路４６０の一構成例を示す模式的な回路図である。 従来の表示装置の概念図である。 従来の表示装置８００における画素回路の一構成例を示す模式的な回路図である。 画素回路８１０の基本動作に関するタイミングチャートである。 ＴＰ８、ＴＰ１およびＴＰ２の期間にそれぞれ対応する画素回路８１０の動作状態を示す模式的な回路図である。 ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素回路８１０の動作状態を示す模式的な回路図である。 ＴＰ６およびＴＰ７の期間にそれぞれ対応する画素回路８１０の動作状態を示す模式的な回路図である。 一般的な画素のレイアウトを模式的に示す平面図である。 発光素子８０４が滅点となった場合における表示装置８００の画素回路８１０の一構成例を示す模式的な回路図である。 １つの画素を２分割した場合におけるレイアウトを模式的に示す平面図である。 画素を２つに分割した場合における画素の輝度と映像信号の電位との関係例を示すグラフである。

符号の説明

１００ 表示装置
２００ 画素アレイ部
３００、４００ 画素回路
３０１、４０１ 書込みトランジスタ
３０７ スイッチングトランジスタ
３０９ カソード線
３１２、３２２ 駆動トランジスタ
３１３、３２３ 保持容量
３１４、３２４、３３４ 発光素子
３１５、３２５ 第１ノード
３１６、３２６ 第２ノード
５００ ライトスキャナ
５１０ 走査線
６００ 電源スキャナ
６１０ 電源線
７００ 水平セレクタ
７０１ 映像信号線
７１０ データ線
７２０ 補正特性保持部
７３０ 信号補正回路
７４０ 信号ドライバ
７４１ 基準信号線
７４２ 切替制御線

Claims (8)

1. 複数の画素回路と、
   前記複数の画素回路の各々に接続されたデータ線とを備え、
   前記複数の画素回路の各々は、
   入力端子に供給された入力電流に応じて発光する複数の発光素子と、
   前記複数の発光素子のそれぞれに対応する複数の保持容量と、
   前記複数の保持容量の各々と映像信号が供給される前記データ線との間を導通状態にすることによって前記複数の保持容量の各々に前記映像信号を書き込む書込みトランジスタと、
   前記複数の保持容量の各々に書き込まれた映像信号に応じた電流を前記入力電流としてそれぞれ対応する複数の発光素子の前記入力端子に供給する複数の駆動トランジスタと、
   前記書込みトランジスタが前記複数の保持容量の各々と前記映像信号が供給される前記データ線との間を導通状態にしている間には前記複数の発光素子の前記入力端子間を導通状態にするスイッチと
   を含む表示装置。
2. 前記スイッチは、前記複数の発光素子の前記入力端子間を導通状態にすることによって前記複数の発光素子の少なくとも１つが短絡した場合において前記複数の発光素子の前記入力端子の電位を前記複数の発光素子の出力端子の電位と同等にして前記複数の駆動トランジスタにより供給される前記入力電流を大きくする
   請求項１記載の表示装置。
3. 前記複数の画素回路の各々に接続された走査線と、
   前記書込みトランジスタを導通状態にさせるための制御信号を前記走査線に供給する走査駆動回路とをさらに備え、
   前記スイッチは、前記走査線からの前記制御信号に応じて前記複数の発光素子の前記入力端子間を導通状態にする
   請求項１記載の表示装置。
4. 前記スイッチは、電界効果トランジスタからなる請求項１記載の表示装置。
5. 前記スイッチは、前記複数の発光素子が発光している間には非導通状態である請求項１記載の表示装置。
6. 入力端子に供給された入力電流に応じて発光する第１および第２の発光素子と、
   前記第１および第２の発光素子にそれぞれ対応する第１および第２の保持容量と、
   前記第１および第２の保持容量の各々と映像信号が供給されるデータ線との間を導通状態にすることによって前記第１および第２の保持容量の各々に前記映像信号を書き込む書込みトランジスタと、
   前記第１の保持容量に書き込まれた映像信号に応じた電流を前記入力電流として前記第１の発光素子の前記入力端子に供給する第１の駆動トランジスタと、
   前記第２の保持容量に書き込まれた映像信号に応じた電流を前記入力電流として前記第２の発光素子の前記入力端子に供給する第２の駆動トランジスタと、
   前記書込みトランジスタが前記第１および第２の保持容量の各々と映像信号が供給されるデータ線との間を導通状態にしている間には前記第１および第２の発光素子の前記入力端子間を導通状態にするスイッチと
   を具備する画素回路。
7. 複数の画素回路と、
   前記複数の画素回路の各々に接続されたデータ線とを備え、
   前記複数の画素回路の各々は、
   入力端子に供給された入力電流に応じて発光する複数の発光素子と、
   前記複数の発光素子のそれぞれに対応する複数の保持容量と、
   前記複数の保持容量の各々と映像信号が供給される前記データ線との間をそれぞれ導通状態にすることによって前記複数の保持容量の各々に前記映像信号を書き込む複数の書込みトランジスタと、
   前記複数の保持容量の各々に書き込まれた映像信号に応じた電流を前記入力電流としてそれぞれ対応する複数の発光素子の前記入力端子に供給する複数の駆動トランジスタと、
   前記複数の書込みトランジスタが前記複数の保持容量の各々と映像信号が供給される前記データ線との間をそれぞれ導通状態にしている間には前記複数の発光素子の前記入力端子間を導通状態にするスイッチと
   を含む表示装置。
8. 前記複数の画素回路の各々に接続された走査線と、
   前記複数の書込みトランジスタの各々を導通状態にさせるための制御信号を前記走査線に供給する走査駆動回路とをさらに備え、
   前記スイッチは、前記走査線からの前記制御信号に応じて前記複数の発光素子の前記入力端子間を導通状態にする
   請求項７記載の表示装置。