JP5498197B2

JP5498197B2 - アナログ信号をディジタル信号に変換する方法

Info

Publication number: JP5498197B2
Application number: JP2010033073A
Authority: JP
Inventors: ナレッシュ・ケサヴァン・ラオ; リチャード・ゴードン・クロンス; ジャンジュン・グオ
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2009-02-26
Filing date: 2010-02-18
Publication date: 2014-05-21
Anticipated expiration: 2030-02-18
Also published as: EP2224596A2; EP2224596A3; US8040270B2; US20100215146A1; JP2010194310A

Description

本発明は全般的には信号処理に関し、またさらに詳細にはディジタルＸ線撮像システムにおいてノイズフロアを低減するためのシステム及び方法に関する。

様々な設計の多数の放射線撮像システムが知られておりかつ現在使用されている。これらのシステムのあるものは、関心対象に向け導かれるＸ線の発生に基づく。Ｘ線は対象を横断し、ディジタル撮像システム内でディジタル検出器に当たる。こうしたＸ線システムは、対象の構造を通ることによって減衰、散乱または吸収を受けたＸ線を検出するためにディジタル回路を使用している。例えば医学診断のコンテキストでは、こうしたシステムは内部組織を視覚化し患者疾患を診断するために使用されることがある。別のコンテキストでは、その内容物を評価するためやその他の目的で、部品、手荷物、小包やその他の対象が撮像されることがある。

基本的なＸ線放射撮像システムは投影像を作成することだけを目的として設計されることがある。こうした投影像はよく知られた反転像として提示されることがあるが、画像データ自体は様々な提示法を受ける。Ｘ線放射撮像システム以外に、同様のＸ線放射の発生・検出に基づく蛍光透視システム、コンピュータ断層システム及びトモシンセシス（ＣＴ）システムを用いても画像が作成される。蛍光透視システムでは例えば、リアルタイムの動画像の作成のために低線量Ｘ線信号が使用されることがある。

計測システム内の量子及び電子ノイズは、前述のタイプのシステムのうちの任意の１つで収集した放射線学的データ内に様々なアーチファクトを生じさせる傾向がある。こうしたアーチファクトは注意を逸らさせるものとなるばかりではなく、医用コンテキストの診断の場合などで画像の有効な利用を損なうこともある。具体的には、こうしたアーチファクトが画像内で視認可能であるはずの微細なフィーチャあるいはより精細なフィーチャの検出や識別を困難にすることがある。したがって、ノイズフロアを低減すると画質が向上する結果となると共に、より低線量のプロトコルが可能となることがある。

マンモグラフィや放射線撮像などの用途では、Ｘ線源エネルギーが高く、かつ受信電子回路の利得は比較的低い。このため受信器は画像を高ダイナミックレンジで作成することが可能である。こうしたシステムでは、ノイズフロアは本来的なＸ線量子ノイズによって支配されており、また電子回路が発生させるノイズはそれほど重要ではない。蛍光透視システムなどの用途では、Ｘ線源エネルギーが低く、かつ受信器回路の利得は比較的高い。これによって、患者に対する全体的なＸ線照射を、適当な画像を依然として生成しながら低減することができる。これらのタイプのシステムでは、ノイズフロアは受信回路により支配される。

多種多様な用途でノイズフロアを低減させるための既存の技法は、所与のＸ線用途に適応するようにＸ線源信号の強度に基づいて調整されるのが典型的である。したがって、その各々がＸ線の用途に応じた異なるノイズ低減技法を備える複数の画像処理プラットフォームを開発する必要があった。

米国特許第７３２１８４７号

したがって、広範囲の信号レベルに対して使用できるような放射線画像データ内のノイズを低減し、これにより単一の画像処理プラットフォームを広範なＸ線用途で利用可能とするための改良型の技法を提供できると有利である。

本技法の実施形態では、広範囲のアナログ信号強度に関して低ノイズ計測を取得するためのシステム及び方法を提供する。本技法の一態様では、入力画素電荷の低利得計測が実施されており、この入力画素電荷は一緒になって１つの比較的低い積分器利得を提供するような２つのフィードバックコンデンサに分配されている。低利得計測の後で高利得計測が実施されており、ここではコンデンサのうちの一方がフィードバックループから除外されると共に、電荷は残りのコンデンサに再分配されている。別の実施形態では、入力画素電荷は初めに２つのフィードバックコンデンサに分配されており、かつ積分器利得を増加させるべきか否かを判定するために積分器の出力が計測されている。諾であれば、コンデンサのうちの一方をフィードバックループから除外すると共に、電荷を残りのコンデンサに再分配している。

本発明に関するこれらの特徴、態様及び利点、並びにその他の特徴、態様及び利点については、同じ参照符号が図面全体を通じて同じ部分を表している添付の図面を参照しながら以下の詳細な説明を読むことによってより理解が深まるであろう。

本発明の態様に従った改良型のノイズ低減技法が実現されている例示的なディジタルＸ線システムの模式図である。本発明の態様に従ったノイズを低減するための改良型技法を伴う図１に示したディジタルＸ線システムのための例示的なディジタル変換システムの模式図である。本発明の態様に従ったノイズを低減するための一技法を表している図２に示した例示的ディジタル変換システムの詳細模式図である。本発明の態様に従った図３に示した回路の動作を表しているタイミング図である。本発明の態様に従ったノイズを低減するための第２の技法を表している図２に示した例示的ディジタル変換システムの別の詳細模式図である。本発明の態様に従った図５に示した回路の動作を表しているタイミング図である。

以下のパラグラフでは、信号変換のための低ノイズ技法に関する様々な態様について詳細に説明することにする。以下では図面の支援を得ながら、単に一例として本技法の様々な態様について詳細に説明することにする。アナログ信号をディジタル信号に変換するための本低ノイズ技法について一般に、その全体を参照番号１０で示した例示的なディジタルＸ線システムを参照することによって記載することにする。しかし、本技法はある範囲の設定やシステムにおいて用途が見出され得ること、並びに図示したＸ線システムでの利用は単にこうした用途の１つに過ぎないことに留意されたい。

図１のディジタルＸ線システム１０は、医学的検査を受ける対象１２の身体の一部に関するＸ線投影を捕捉するように動作可能である。しかし、ディジタルＸ線システム１０が、鋳物、鍛造品やパイプラインなどの材料に関する非破壊検査（ＮＤＥ）、部品、小包及び手荷物の検査、並びにこうした別の用途について利用されることもあることは当業者であれば理解されよう。ディジタルＸ線システム１０は、対象１２のスキャンに用いられるＸ線源１４を備える。Ｘ線源１４は、コリメータ１６を通過した後に対象１２内を貫通するＸ線ビームを発生させる。典型的な医学的用途では、このＸ線ビームは、対象１２の身体の様々な部分において臓器、皮膚、病変部、筋肉、骨その他の密度に基づいて減衰を受けることがある。減衰を受けたＸ線は、１つの画素アレイを形成する複数のフォトダイオードを備えた図１に示すようなディジタルＸ線パネル１８により捕捉される。パネル１８は、１つまたは複数のスキャンモジュール２２によって各画素ラインのスキャンを有効にできるようにして、横列ごとあるいは縦列ごとに１つまたは複数のデータモジュール２０によって読み取られる。制御回路２４はデータモジュール２０及びスキャンモジュール２２の動作を制御するために使用される。

ディジタルＸ線パネル１８は、その各々が１つの画素マトリックスまたは画素アレイを形成するように隣接して配列された複数の画素２８を包含した複数の横列２６を備える。実施形態において各画素は、フォトダイオードなどの放射線検出素子を含む。Ｘ線パネル１８の動作時において、受け取ったＸ線放射はより低エネルギーの形態に変換されると共に、画素２８のフォトダイオードの各々は初期電荷を有しており、これが各画素２８のそれぞれの箇所に入射したＸ線放射量を表す量に従って減少する。データモジュール２０は画素２８のそれぞれからの電荷量を読み取っている。各横列２６は、データモジュール２０がスキャンモジュール２２と連係することによってスキャンを受け、当該の横列２６（または、縦列）内にあるすべての画素２８からの電荷量が読み取られる。ある横列２６に対応するスキャンモジュール２２は、当該横列２６内の画素２８の読み取りを有効にしている。画素２８の読み取りが有効になると、当該画素２８に対応するデータモジュール２０はフォトダイオードを再充電することによってフォトダイオードまたは画素２８上に蓄積された電荷を読み取る。複数の画素２８からの電荷値が読み取られると、データモジュール２０はこの電荷値をディジタル等価値に変換し、これがデータ収集回路３０に送られ、例えば放射線像や投影を作成するなどの後続の処理が行われる。

ディジタルＸ線システム１０は放射線撮像システム、マンモグラフィシステム、蛍光透視システムとすることがあり、あるいは幾つかのＸ線用途の機能を合成したシステムとすることがある。上で検討したように、Ｘ線源１４のエネルギー強度はディジタルＸ線システム１０でどの様な用途が実施されているかに従って様々となり得る。本明細書に記載したデータモジュール２０は、利用されるＸ線エネルギー強度に関わりなく多種多様なＸ線用途で使用することができる。これによって、１つのデータモジュールを多種多様な撮像システムで用いることができ、その結果より大きなスケールメリット並びに生産コストの低減が得られる。

図２は、本発明の態様に従った図３に示すような例示的なデータモジュール２０の模式図である。各データモジュール２０は、フォトダイオードまたは画素２８からの入力画素電荷３２を読み取りそのディジタル等価値をデータ収集回路３０に提供するように構成されている。幾つかの実施形態ではそのデータモジュール２０は、その各々が個々の１つの画素２８に結合されると共に当該画素２８からの画素電荷３２を処理するように構成された幾つかの処理チャンネルを含むことがある。データ収集回路３０は、データモジュール２０からディジタルデータを受け取り、そのデータを処理して画像を形成する。図示した実施形態では各データモジュール２０は、ノイズ低減のために低域通過フィルタ３６に供給される等価電圧値に変換するために、画素電荷３２を積分している１つの積分器３４を備える。低域通過フィルタ３６から出力された電圧信号はダブルサンプリング増幅器（ＤＳＡ）３８に供給される。ＤＳＡ３８の出力は、サンプルアンドホールド（Ｓ／Ｈ）回路４０内でサンプリング及びホールドを受ける。ＤＳＡ３８と積分器３４が連係することによって、オフセット及びフリッカノイズを低減する役割をする「相関型ダブルサンプリング（ｃｏｒｒｅｌａｔｅｄｄｏｕｂｌｅｓａｍｐｌｉｎｇ）」と呼ばれる計測技法を可能にすることができる。

Ｓ／Ｈ回路４０の出力は、計測されたアナログ信号（複数のこともある）をディジタルフォーマットに変換しこのデータを後続の処理のためにデータ収集回路３０に送っているアナログ対ディジタル変換器（ＡＤＣ）４２に供給されることがある。ＡＤＣ４２は、適当な任意のアナログ対ディジタル変換器とすることができる。幾つかの実施形態ではそのＡＤＣ４２は、比較器、ディジタル対アナログ変換器（ＤＡＣ）、カウンタ及びレジスタを含むことがある。この実施形態ではその比較器は、Ｓ／Ｈ回路４０の電圧出力とＤＡＣが提供する比較信号との比較に基づいて高出力と低出力のいずれか一方を提供する。レジスタには、比較信号を発生させるためにＤＡＣが提供したディジタルコードに比例するようなカウンタからのカウンタ値が提供される。このカウンタ値とＤＡＣにより提供されるディジタルコードの両者は、比較信号が徐々に増加するように時間の経過に従った増分を受ける。比較器の出力は、Ｓ／Ｈ回路４０の出力と比較信号とが等しいときにレジスタのカウンタ値をフリーズするように構成されることがある。ＤＡＣとレジスタに提供されるカウンタ値は比例しているため、レジスタ内でフリーズされたカウンタ値は対応する画素２８の入力画素電荷３２に関するディジタル化出力を表している。したがってその一部においてＳ／Ｈ回路の出力をどの程度迅速にディジタル化できるかは、比較信号の開始点によって決定されることになる。

積分器３４、低域通過フィルタ３６、ＤＳＡ３８、Ｓ／Ｈ回路４０及びＡＤＣ４２によって、単一のフォトダイオードまたは画素２８を読み取る単一のチャンネルを構成できることに留意されたい。各データモジュール２０はこうしたチャンネルを幾つか含むことがある。幾つかの実施形態ではそのデータモジュールは、Ｐ個の画素に対する同時読み取り及びディジタル化を可能にするだけの十分なチャンネルを含むことがある。したがって、Ｍ個の画素からなる横列を同時に読み取らなければならない場合、Ｍ／Ｐ個のデータモジュール２０が利用されることがある。

上述の回路は、例えば量子ノイズや電子ノイズなどの幾つかのノイズ源に影響されることがある。電子ノイズは、ディジタルＸ線システム１０の電子回路内で発生するノイズである。電子ノイズ及びオフセットは、相関型ダブルサンプル技法などのキャリブレーション技法を通じて低減することができる。量子ノイズは、Ｘ線画像にとって本来的なノイズであり、相関型ダブルサンプル技法によって低減できないことがある。Ｘ線ビームが発生させる量子ノイズの量は検出器１６上に入射するＸ線の数の平方根に等しい。したがってＸ線フラックスが高い場合、ディジタルＸ線システム１０は量子ノイズの影響をより多く受けやすくまた電子ノイズの影響は比較的小さいため、高エネルギーＸ線の計測に関して相関型ダブルサンプル技法はより重要でなくなる。本技法の実施形態によれば、相関型ダブルサンプリング法を介して低エネルギー（高利得）のＸ線計測のために電子ノイズを上手く低減できる一方、同じ入力画素電荷に関する高エネルギー（低利得）計測も可能となる。

図３は、本実施形態に従ったノイズを低減するための一技法を表している図２に示した例示的データモジュール２０のより詳細な模式図である。この実施形態では、画素電荷３２（Ｑ_{ｐｉｘｅｌ}）は、画素コンデンサ６２内に保持されることがあり、また画素スイッチ６４（Ｓ_{ｐｉｘｅｌ}）によって積分器３４の入力に結合されることがある。図示した実施形態では積分器３４は、フィードバックループ内に２つの積分コンデンサ４６及び４８を有する演算増幅器（オペアンプ）４４を備える。このコンデンサ４６と４８の両者はオペアンプの負入力端子に結合されている。さらにコンデンサ４６及び４８は、スイッチ５２（Ｓ２_ｒｅｆ）、５４（Ｓ２_ｏｕｔ）、５６（Ｓ１_ｒｅｆ）、５８（Ｓ１_ｏｕｔ）を介してオペアンプ４４の出力（すなわち、フィードバックモードの場合）と基準電圧５０（Ｖ_ｒｅｆ）のいずれかに選択的に結合されることがある。図４を参照しながら以下で詳細に説明することにするが、コンデンサ４６または４８がオペアンプ４４の出力に結合されているとき、該コンデンサはオペアンプ４４の電圧出力を増幅し画素電荷３２に比例した電荷を蓄積している。逆に、コンデンサ４６または４８が電圧基準５０の方に結合されているときは、該コンデンサは積分器３４に対する入力の様な挙動をし、その電荷をフィードバックループ内の残りのコンデンサに転送することがある。

図示した実施形態は２つのコンデンサを含む。コンデンサ４６（Ｃ_２）は高振幅Ｘ線信号を計測するために比較的大きくかつ対応して低利得計測を提供する一方、コンデンサ４８は低振幅Ｘ線信号を計測するために比較的小さくかつより高利得の計測を提供する。便宜上コンデンサを２つだけしか図示していないが、幾つかの実施形態ではその積分器３４は、広範囲の信号増幅を提供するように積分器３４の利得をプログラムできるように様々なキャパシタンス値をもつ追加的な並列コンデンサを含むことがある。こうした実施形態では、使用していないコンデンサは追加のスイッチを使用することによって積分器３４から分離させることがある。実施形態は、０．４５、０．４５、０．９、１．８及び７．２ピコファラッドという個別の値を有する５つの並列コンデンサからなる組を含むことがある。

積分器３４はさらに、積分器の出力が接地電圧に設定される初期条件に積分器３４をリセットするために使用されるリセットスイッチ６０（Ｓ_{ｒｅｓｅｔ}）を含む。幾つかの実施形態では、その接地電圧は−１．０ボルトに等しいことがあり、またその基準電圧５０は−１．４ボルトに等しいことがある。

図示した実施形態ではそのＤＳＡ３８は、積分器３４からの電荷を蓄積する入力コンデンサ６６（Ｃ_ＤＳＡ１）を含むことがある。入力コンデンサ６６は、オペアンプ６８に対して直列に結合されている。オペアンプ６８のフィードバックループは、オペアンプ６８の負入力に結合されたフィードバックコンデンサ７０（Ｃ_ＤＳＡ２）を含む。コンデンサ６６と７０の比によって、ＤＳＡ３８の利得が決定されることになる。積分器３４の場合と同様にＤＳＡ３８も、ＤＳＡ３８に対する追加の利得倍率を提供するためにＤＳＡ６８のフィードバックループに任意選択で結合し得るある幾つかの追加のフィードバックコンデンサを含むことがある。ＤＳＡ３８はさらに、以下で説明するように画素電荷の読み値が初期化されるまでＤＳＡ３８の出力を接地電圧に保持するクランプ用スイッチ７２（Ｓ_{ｃｌａｍｐ}）を含むことがある。オペアンプ６８の出力はＳ／Ｈ回路４０に結合されている。スイッチ５２、５４、５６、５８、６０、６４及び７２は、図１に示した制御回路２４によって制御されることがある。

図４を参照しながら以下で詳細に説明することにするが、データモジュール回路２０はその画素電荷が既知の基準電圧に対して比較されるような相関型ダブルサンプリング法の使用を可能にしている。相関型ダブルサンプリング法は高利得／低Ｘ線強度計測でより影響力が大きい電子ノイズの低減に関してよく機能する。しかし相関型ダブルサンプリング法は、低利得／高Ｘ線強度計測でより影響力が大きい固有の量子ノイズを低減させない。したがってデータ収集回路２０により、相関型ダブルサンプル技法を用いて同じ入力画素電荷に関する高利得計測と低利得計測を提供するような一連の計測を可能にしている。この相関型ダブルサンプル技法は、高利得計測におけるノイズの低減を有効にすることができる。

図４は、本発明の態様に従った図３に示したデータモジュール２０の動作を表しているタイミング図である。タイミング図７４は、入力画素電荷を対応するディジタル化値に正確に変換するための計測の全体組の間におけるスイッチ５２、５４、５６、５８、６０、６４及び７２の状態を表している。各スイッチの状態は、スイッチの時間的遷移を示した対応する信号トレースによって表している。信号が高い位置のときは、スイッチはオン状態にある（すなわち、閉じている）。信号が低い位置のときは、スイッチはオフ状態である（すなわち、開放されている）。

タイミング図７４で示した計測シーケンスは、４つのステップに分けることができる。その第１としてステップ７６において、データモジュール２０がリセットされて次の入力画素電荷３２に備える。このステップの間はＳ_{ｒｅｓｅｔ}とＳ_{ｃｌａｍｐ}の両方がオン状態（閉じた状態）にあり、これにより積分器３４とＤＳＡ３８の出力を接地電位にさせる。さらにＳ１_ｒｅｆとＳ２_ｒｅｆの両方をオン状態（閉じた状態）としかつＳ１_ｏｕｔとＳ２_ｏｕｔの両方をオフ状態（開放状態）とし、これによりコンデンサ４６と４８の両方を積分器３４のフィードバックループから脱結合させて基準電圧５０に結合させている。コンデンサ４６と４８の両者によって基準電圧に比例する電荷が生成されることになる。さらにＳ／Ｈ回路４０とＳ_{ｐｉｘｅｌ}の両方はオフ状態である。この期間中において画素コンデンサ６２は、パネル１８内の画素２８のうちの１つに符合する電荷を保持することがある。

次にステップ７８においてデータモジュール２０は、相関型ダブルサンプル技法の基準計測を提供するように構成し直されされる。ステップ７８の間において、コンデンサ４８は積分器３４のフィードバックループに結合されており、またコンデンサ４６は基準電圧５０に結合されたままである。コンデンサ４８をフィードバックループに結合させるために、先ず遷移８０の時点でＳ１_ｒｅｆがオンに変わり、次いで遷移８２の時点でＳ_{ｒｅｓｅｔ}がオフに変わり、さらに遷移８４の時点でＳ１_ｏｕｔがオンに変わる。このスイッチ遷移タイミングによってリセットスイッチ６０（Ｓ_{ｒｅｓｅｔ}）に跨ったコンデンサ４８の短絡が防止される。コンデンサ４８をフィードバックループに結合させた後では、コンデンサ４６と直列の基準電圧５０が積分器３４の入力となり、かつ積分器３４の出力は基準電圧５０に等しい。したがってコンデンサ６６もまた基準電圧５０に比例した充電を受けることになる。

次に、コンデンサ４８をフィードバックループに結合させた後でダブルサンプリング増幅器３８はクランプ解除される。したがってクランプ用スイッチ７２（Ｓ_{ｃｌａｍｐ}）が遷移８６の時点でオフに変わり、これによってＤＳＡオペアンプ６８の出力が積分器の将来出力に応答して上昇することが許容される。この時点におけるＤＳＡ３８の出力は接地電位のままであり、またＤＳＡ３８は相関型ダブルサンプル技法に関する基準計測を取得し終えている、すなわち入力コンデンサ６６両端の電圧は基準電圧５０に等しい。

次にステップ８８においてデータモジュール２０は、画素コンデンサ６２からの入力画素電荷３２を低積分器利得によって計測するように構成される。積分器３４の利得を低下させるためには、コンデンサ４６をコンデンサ４８と並列にしてフィードバックループに結合させる。したがって、遷移８８の時点でスイッチ５２（Ｓ２_ｒｅｆ）がオフに変わり、また遷移９０の時点でスイッチ５４（Ｓ２_ｏｕｔ）がオンに変わる。この時点はコンデンサ４６とコンデンサ４８の両方がフィードバック内にあり、これによって積分器３４の利得が低下すると共に入力画素電荷３２に関する大きな電荷蓄積容量を提供することができる。次に、遷移９２の時点で画素スイッチ６４（Ｓ_{ｐｉｘｅｌ}）がオンに変わり、また画素コンデンサにより保持されていた電荷が積分器３４に供給される。画素スイッチ６４（Ｓ_{ｐｉｘｅｌ}）をオンにした後、画素コンデンサ６２からの電荷が実際上コンデンサ４６及び４８に転送されることになり、また積分器３４の出力は入力画素電荷３２に比例して変化することになる。積分器３４の出力はまたＤＳＡ３８に供給され、その出力も入力画素電荷３２に比例して上昇することになる。さらに画素コンデンサ６２は放電されることになり、したがって遷移９４の時点において画素スイッチ６４（Ｓ_{ｐｉｘｅｌ}）をオフすることによって画素コンデンサ６２を積分器３４の入力から脱結合し、これによりパネル１８からのノイズを回避することができる。画素スイッチ６４をオフにした後、パネル１８の画素横列２６内の次の画素２８に電子回路を接続することができる。

次いで遷移９６の時点で、Ｓ／Ｈ回路４０により低利得計測が取り込まれる。Ｓ／Ｈ回路４０により計測されたアナログ電圧値は、ＡＤＣ４２により次いでディジタル値に変換される。上で言及したように、ＡＤＣ４２がアナログサンプルをディジタル値に変換する速度は比較器が使用する比較信号の開始点に依存することがある。したがってディジタル変換速度を増加させるためには、低利得計測が高Ｘ線強度信号の計測のためだけに使用することを目的としているため、比較信号を比較的高い値で開始させることがある。低利得サンプルが低過ぎる場合、ＡＤＣ４２はアンダーレンジとなり（すなわち、比較信号がＳ／Ｈ回路４０からの信号と比べて常により大きくなり）、またＡＤＣ４２はあるディジタル値に確定されないことになる。次いでこのデータは、ステップ１００において従う高利得計測の都合に合わせて無視されることがある。さらにある種の実施形態では、さらにＡＤＣ４２がアンダーレンジであることを用いて、ステップ１００を省略するのではなくステップ１００の高利得計測の実行に進むようにデータモジュール２０をトリガすることがある。最後に、ステップ８８の間にＡＤＣ４２が発生させたディジタル値が上述のようにデータ収集回路３０に送られることがある。

ある種の実施形態では、基準計測と画素電荷計測の両者は同じ回路構成（例えば、同じ積分器利得）を有する。タイミング図から分かるように、この回路構成は基準計測と低利得画素電荷計測とで同じではない。したがって相関型ダブルサンプル技法は低利得計測では有効でないことがある。しかし上で述べたように、相関型ダブルサンプリング法は低利得計測での使用に制約がある、というのは低利得計測のノイズフロアは電子ノイズではなく量子ノイズにより支配されるからである。逆にこの回路構成は、次のステップで分かるように基準計測及び高利得画素電荷計測に関して同じとなる。

次にステップ１００ではデータモジュール２０は、画素コンデンサ６２（Ｃ_{ｐｉｘｅｌ}）からの同じ入力画素電荷３２を今度は高積分器利得で計測するように構成される。上で述べたように画素コンデンサ６２は目下のところ放電された状態にあり、電荷は実際上２つの積分器コンデンサ４６及び４８に転送されている。入力画素電荷３２をより高い積分器利得で再度サンプリングするために、コンデンサ４６をフィードバックループから脱結合させて基準電圧５０に結合させることがある。したがって、遷移１０２の時点でスイッチ５２（Ｓ２_ｒｅｆ）がオンに変わり、また遷移１０４の時点でスイッチ５４（Ｓ２_ｏｕｔ）がオフに変わる。この時点は、積分器３４の利得を増大させるようにコンデンサ４８だけがフィードバック内にあり、またコンデンサ４６（Ｃ_２）は積分器３４の入力と基準電圧５０との間に結合されている。コンデンサ４６をフィードバックループから取り除いた後、コンデンサ４６からの電荷は残りのフィードバックコンデンサ４８に転送されることになり、また積分器３４の出力は転送された電荷に比例して変化することになる。積分器３４の出力は再度ＤＳＡ３８に供給されることになり、その出力も同じく転送された電荷に比例して変化することになる。次いでＤＳＡ３８の出力は遷移１０６の時点でＳ／Ｈ回路４０により取り込まれる。Ｓ／Ｈ回路４０により計測したアナログ電圧は次いで、ＡＤＣ４２によってディジタルサンプルに変換される。低利得サンプルと異なり、ＡＤＣ４２がアンダーレンジにならないようにアナログ対ディジタル変換の比較信号は比較的低い値で開始される。次いでこのディジタル値は上述のようにデータ収集回路３０に送られる。図示した実施形態では、高利得計測に関する回路構成は基準計測に関する回路構成と同一であり、したがって相関型ダブルサンプリング法が高利得計測に関して有効となることに留意すべきである。

最後に、データモジュール２０がリセットされ次の入力画素電荷３２に備える。したがって、ステップ７６が反復される。したがって、遷移１１０及び１１２のそれぞれにおいてＳ_{ｒｅｓｅｔ}及びＳ_{ｃｌａｍｐ}がオンに変わり、遷移１１４の時点でＳ１_ｒｅｆがオンに変わり、かつ遷移１１６の時点でＳ１_ｏｕｔオフに変わる。次いで、パネル１８の画素横列２６内の次の画素２８を計測するために上述した処理全体が反復される。

幾つかの実施形態では、処理７４はステップ８８からリセットステップ７６までスキップし、ステップ１００の高利得計測は省略されることがある。低利得計測の振幅が適当なディジタル値計測が得られるように十分に高いとき、あるいは低利得計測の振幅によって積分器利得の増大が積分器３４を飽和させることが示唆されるときにこれを実施するようにプログラムされることがある。第２の高利得計測を実施するか否かに関する判定は、第１の低利得計測がディジタル化されてデータ収集回路３０に送られた後にデータ収集回路３０または制御回路２４によって実施される。

上述した計測技法により幾つかの利点が提供される。本技法の実施形態によって、同じ入力画素電荷３２に関して高利得計測と低利得計測を実行することが可能となる。入力画素電荷３２は、大きなキャパシタンスによって最初に収集され、これにより積分器３４に起こり得る飽和や画素計測チャンネル間のチャンネル対チャンネルのクロストークが防止される。さらに高利得計測では、電子ノイズを低減するために相関型ダブルサンプル技法が利用されることがある。さらに、サンプル計測に要する時間も従来の方法と比べて短縮することができる。例えば上述のように、比較的高い比較信号で開始しかつＡＤＣ４２のアンダーレンジを許容することによって低利得サンプルをより迅速にディジタル値に変換することができる。さらに、低利得計測によって適当なディジタル値が得られれば第２の高利得計測は省略されることがある。

図５は、本実施形態に従ったノイズを低減するための第２の技法を表している図２に示した例示的なデータモジュール２０の別の詳細模式図である。図３に示した回路以外に、データモジュール２０はさらに比較器１１８とディジタル論理回路１２０とを含むことがある。比較器１１８は積分器３４の出力に結合されると共に、積分器３４の出力のしきい電圧１２２（Ｖ_ｔｈ）との比較を可能にする役割をすることがある。次いで比較器１１８の出力は、スイッチ５２（Ｓ２_ｒｅｆ）及び５４（Ｓ２_ｏｕｔ）を制御するディジタル論理回路１２０に送られることがある。ディジタル論理回路１２０は制御回路２４内に含まれることがあり、あるいはスタンドアロン回路とすることがある。図６に関連して以下で詳細に記載することにするが、図５のデータモジュール２０は積分器３４の利得を入力画素電荷３２の大きさに対して迅速に適応させることを可能にする。処理７４の場合と同様に低利得計測及び高利得計測を収集するのではなく、データモジュール２０により積分器３４に関する適当な利得倍率が決定された後ではＳ／Ｈ回路４０によって一方の計測サンプルだけが収集される。

図６は、本発明の態様に従った図５に示したデータモジュール２０の動作を表しているタイミング図である。タイミング図７４で示した計測シーケンスは４つのステップに分けることができる。最初の２つのステップ（ステップ７６及び７８）は処理７４の最初の２つのステップと同じまたは同様である。したがって上述の処理７４の場合と同様に、データモジュール２０はステップ７６においてリセットされて次の入力画素電荷３２に備えることがあり、かつデータモジュール２０はステップ７８において、相関型ダブルサンプル技法の基準計測を提供するように構成し直されされると共にダブルサンプリング増幅器３８がクランプ解除されることがある。

次にステップ１２６においてデータモジュール２０は、画素コンデンサ６２（Ｃ_{ｐｉｘｅｌ}）からの入力画素電荷を低積分器利得で計測するように構成される。積分器３４の利得を低下させるためには、コンデンサ４６（Ｃ_２）をコンデンサ４８と並列にしてフィードバックループに結合させる。したがって、遷移８８の時点でスイッチ５２（Ｓ２_ｒｅｆ）がオフに変わり、また遷移９０の時点でスイッチ５４（Ｓ２_ｏｕｔ）がオンに変わる。この時点においてコンデンサ４６とコンデンサ４８の両方がフィードバック内にあり、これによって積分器３４の利得が低下すると共に画素コンデンサ６２（Ｃ_{ｐｉｘｅｌ}）からの入力画素電荷３２に対して大きな電荷蓄積容量を提供することができる。

次に、遷移９２の時点で画素スイッチ６４（Ｓ_{ｐｉｘｅｌ}）がオンに変わり、また画素コンデンサ（Ｃ_{ｐｉｘｅｌ}）が保持していた電荷が積分器に供給される。画素スイッチ６４（Ｓ_{ｐｉｘｅｌ}）をオンにした後、画素コンデンサ６２からの電荷は実際上積分器コンデンサ４６及び４８に転送されることになり、また積分器３４の出力は入力画素電荷３２に比例して変化することになる。積分器３４の出力はさらにＤＳＡ３８に供給され、その出力も入力画素電荷３２に比例して上昇することになる。しかし計測サンプルはこの時点では収集していない。これに対して積分器３４の出力（また別の実施形態では、ＤＳＡの出力）がさらに比較器１１８に供給され、これを用いてステップ１２８に記載したように積分器利得が決定される。

したがってステップ１２８において、積分器３４の利得を増加させるか否かの判定が実施される。積分器の出力が比較器１１８により決定される指定のしきい電圧１２２（Ｖ_ｔｈ）未満であれば、積分器３４の利得を増加させる。利得を増加させるには、コンデンサ４６をフィードバックループから脱結合させて基準電圧５０に結合させることがある。このケースでは、遷移１３０の時点でスイッチ５２（Ｓ２_ｒｅｆ）がオンに変わり、また遷移１３２の時点でスイッチ５４（Ｓ２_ｏｕｔ）がオフに変わる。利得を増加させた後では、コンデンサ４８がフィードバック内にありかつコンデンサ４６（Ｃ_２）は積分器３４の入力に結合されることになる。上述のように、コンデンサ４６からの電荷は残りのフィードバックコンデンサ４８に転送されることになり、また積分器３４及びＤＳＡ３８の出力は転送された電荷に比例して変化することになる。しかし、積分器の出力が指定のしきい電圧１２２（Ｖ_ｔｈ）を超えていれば、積分器３４の利得は低い側の値に保持される。このケースでは、コンデンサ４６と４８の両方がフィードバック内に保持されたままであり、積分器回路には何も変更が起きない。したがって、スイッチ５２（Ｓ２_ｒｅｆ）はオフに保持され、かつスイッチ５４（Ｓ２_ｏｕｔ）はオンに保持されている。

次にステップ１３４において、Ｓ／Ｈ回路４０により遷移１３６の時点で計測値が取り込まれる。Ｓ／Ｈ回路４０により計測されたアナログ電圧値は次いで、ＡＤＣ４２によってディジタル値に変換され、上述のようにデータ収集回路３０に送られる。

図３及び４に関連して記載した実施形態と同様に、利得が高ければ、この計測向けの回路構成は基準計測向けの回路構成と同一となり、したがって相関型ダブルサンプリング法をこの計測時のノイズ低減に有効とさせることができる。しかし利得が低ければ、相関型ダブルサンプル技法はこの計測時のノイズ低減に有用とならないことがある。

最後にステップ７６が反復されると共に、データモジュール２０がリセットされ次の入力画素電荷３２に備える。したがって、遷移１１０及び１１２のそれぞれの時点でＳ_{ｒｅｓｅｔ}とＳ_{ｃｌａｍｐ}がオンに変わり、遷移１１４の時点でＳ１_ｒｅｆがオンに変わり、また遷移１１６の時点でＳ１_ｏｕｔオフに変わる。さらにステップ１２８において利得を増加させていれば、遷移１３８の時点でＳ２_ｒｅｆがオンに変わり、また遷移１４０の時点でＳ２_ｏｕｔオフに変わる。次いで、画素横列２６の次の画素２８を計測するために上述した処理全体が反復されることがある。

図５及び６に関連して上述した計測技法によれば、幾つかの利点が提供される。図３及び４に関連して検討した実施形態の場合と同様に、本技法の実施形態によれば同じ入力画素電荷３２に関して高利得計測及び低利得計測を実施することが可能となる。高利得計測に関して、相関型ダブルサンプル技法は電子ノイズの低減に有効となり得る。さらに入力画素電荷が大きなキャパシタンスによって初めに収集されており、これにより積分器３４に起こり得る飽和や画素計測チャンネル間のチャンネル対チャンネルのクロストークが防止される。さらに図５及び６に図示した実施形態では、ディジタル変換の実行が２回ではなく１回だけであるため、計測に要する時間をさらに短縮することができる。

本発明について限られた数の実施形態に関連して詳細に記載してきたが、本発明が開示したこうした実施形態に限定されないことは容易に理解できよう。それどころか本発明は、ここまでに記載していないが本発明の精神及び趣旨に相応するような任意の数の変形形態、修正形態、置換形態、等価形態の機構を組み込むように修正することが可能である。さらに、本発明に関して様々な実施形態を記載しているが、本発明の態様は記載した実施形態のうちの一部のみを含むこともあり得ることを理解すべきである。したがって、本発明は上述の記述によって限定されるものと理解すべきではなく、添付の特許請求の範囲の趣旨によってのみ限定されるものである。

１０ディジタルＸ線システム
１２対象
１４Ｘ線源
１６コリメータ
１８パネル
２０データモジュール
２２スキャンモジュール
２４制御回路
２６横列
２８画素
３０データ収集回路
３２入力画素電荷
３４積分器
３６低域通過フィルタ
３８ダブルサンプリング増幅器
４０サンプルアンドホールド（Ｓ／Ｈ）回路
４２アナログ対ディジタル変換器（ＡＤＣ）
４４演算増幅器（オペアンプ）
４６コンデンサ
４８コンデンサ
５０基準電圧
５２スイッチ
５４スイッチ
５６スイッチ
５８スイッチ
６０リセットスイッチ
６２画素コンデンサ
６４スイッチ
６６入力コンデンサ
６８演算増幅器（オペアンプ）
７０フィードバックコンデンサ
７２スイッチ
７４タイミング図
７６リセットステップ
７８基準値ステップ
８０遷移
８２遷移
８４遷移
８６遷移
８８低利得サンプリングステップ
９０遷移
９２遷移
９４遷移
９６遷移
１００高利得サンプリングステップ
１０２遷移
１０４遷移
１０６遷移
１１０遷移
１１２遷移
１１４遷移
１１６遷移
１１８比較器
１２０ディジタル論理回路
１２２しきい電圧
１２４タイミング図
１２６信号収集ステップ
１２８積分器利得の決定ステップ
１３０遷移
１３２遷移
１３４サンプリングステップ
１３６遷移
１３８遷移
１４０遷移

Claims

アナログ信号をディジタル信号に変換するための方法であって、
少なくとも第１のコンデンサ（４６）及び第２のコンデンサ（４８）をフィードバック構成で積分器（３４）に結合させる工程と、
積分器（３４）内に検出器アレイの複数の画素の少なくとも１つからの前記アナログ信号に対応する入力電荷（３２）を受け入れると共に、前記積分器（３４）からの第１の積分器出力が前記入力電荷（３２）に比例して変動するように、前記入力電荷（３２）を第１及び第２のコンデンサ（４６、４８）に分配する工程と、
前記第１の積分器出力をダブルサンプリング増幅器（３８）に供給して、前記入力電荷（３２）に比例して前記ダブルサンプリング増幅器（３８）の第１の出力を変化させる工程と、
前記入力電荷（３２）を前記積分器（３４）から脱結合する工程と、
前記ダブルサンプリング増幅器（３８）の前記第１の出力又は第１の積分器出力を第１のディジタル値に変換する工程と、
前記第２のコンデンサ（４８）の結合をフィードバック構成から積分器入力構成に変更すると共に、前記積分器（３４）からの第２の積分器出力が前記第２のコンデンサ（４８）から前記第１のコンデンサ（４６）に分配された電荷に比例して変動するように、前記第２のコンデンサ（４８）の電荷を前記第１のコンデンサ（４６）に転送する工程と、
前記第２の積分器出力をダブルサンプリング増幅器（３８）に供給して、前記転送された電荷に比例して前記ダブルサンプリング増幅器（３８）の第２の出力を変化させる工程と、
前記ダブルサンプリング増幅器（３８）の前記第２の出力又は第２の積分器出力を第２のディジタル値に変換する工程と、
を含む方法。
アナログ信号をディジタル信号に変換するための方法であって、
第１のコンデンサ（４６）を積分器（３４）のフィードバックループに結合する工程と、
前記積分器（３４）の入力と基準電圧の間に第２のコンデンサ（４８）を直列に結合する工程と、
前記積分器（３４）の出力に結合されたダブルサンプリング増幅器（３８）をクランプ解除する工程と、
前記第２のコンデンサ（４６）を前記基準電圧から脱結合し、前記第２のコンデンサ（４６）を前記フィードバックループに結合する工程と、
前記積分器（３４）内に検出器アレイの複数の画素の少なくとも１つからの前記アナログ信号に対応する入力電荷（３２）を受け入れると共に、前記積分器（３４）からの第１の積分器出力が前記入力電荷（３２）に比例して変動するように、前記入力電荷（３２）を第１及び第２のコンデンサ（４６、４８）に分配する工程と、
前記ダブルサンプリング増幅器（３８）の前記第１の出力を第１のディジタル値に変換する工程と、
前記第２のコンデンサ（４８）を前記積分器（３４）の出力から脱結合し、前記第２のコンデンサ（４８）を基準電圧に結合すると共に、前記積分器（３４）からの第２の積分器出力が前記第２のコンデンサ（４８）から前記第１のコンデンサ（４６）に分配された電荷に比例して変動するように、前記第２のコンデンサ（４８）の電荷を前記第１のコンデンサ（４６）に転送する工程と、
前記第２の積分器出力を第２のディジタル値に変換する工程と、
を含む方法。
アナログ信号をディジタル信号に変換するための方法であって、
第１のコンデンサ（４６）及び第２のコンデンサ（４８）を積分器（３４）のフィードバックループに並列に結合する工程と、
積分器（３４）内に検出器アレイの複数の画素の少なくとも１つからの前記アナログ信号に対応する入力電荷（３２）を受け入れると共に、前記積分器（３４）からの第１の積分器出力が前記入力電荷（３２）に比例して変動するように、前記入力電荷（３２）を第１及び第２のコンデンサ（４６、４８）に分配する工程と、
前記第１の積分器出力をダブルサンプリング増幅器（３８）に供給して、前記入力電荷（３２）に比例して前記ダブルサンプリング増幅器（３８）の第１の出力を変化させる工程と、
前記入力電荷（３２）を前記積分器（３４）から脱結合する工程と、
前記ダブルサンプリング増幅器（３８）の前記第１の出力又は、前記第１の積分器出力をしきい電圧（１２２）と比較する工程と、
前記ダブルサンプリング増幅器（３８）の前記第１の出力又は、前記第１の積分器出力が前記しきい電圧（１２２）よりも小さいときに、前記第２のコンデンサ（４８）の結合をフィードバック構成から積分器入力構成に変更すると共に、前記積分器（３４）からの第２の積分器出力が前記第２のコンデンサ（４８）から前記第１のコンデンサ（４６）に分配された電荷に比例して変動するように、前記第２のコンデンサ（４８）の電荷を前記第１のコンデンサ（４６）に転送する工程と、
前記第２の積分器出力をダブルサンプリング増幅器（３８）に供給して、前記転送された電荷に比例して前記ダブルサンプリング増幅器（３８）の第２の出力を変化させる工程と、
前記ダブルサンプリング増幅器（３８）の前記第２の出力を第２のディジタル値に変換する工程と、
を含む方法。
第１のコンデンサ（４６）及び第２のコンデンサ（４８）をフィードバック構成で積分器（３４）に結合させる前記工程は、第１及び第２のコンデンサの第２のリードを演算増幅器（４４）の出力端子に結合させる工程を含む、請求項１または３に記載の方法。
第２のコンデンサ（４８）の結合をフィードバック構成から積分器入力構成に変更する前記工程は、第２のコンデンサの第２のリードを基準電圧（５０）に結合させる工程を含む、請求項１または３に記載の方法。
第１のコンデンサ（４６）をフィードバック構成で積分器（３４）に結合させる工程、第２のコンデンサ（４８）を積分器入力構成で積分器（３４）に結合させる工程、並びにダブルサンプリング増幅器（３８）によって基準計測を収集する工程を含む請求項１乃至５のいずれかに記載の方法。
前記積分器（３４）は演算増幅器（４４）を含むと共に、前記第１及び第２のコンデンサの第１のリードが該演算増幅器（４４）の負入力端子に結合されている、請求項１乃至６のいずれかに記載の方法。
前記第１の積分器出力を低域通過フィルタリングし、前記ダブルサンプリング増幅器（３８）に供給する工程と、
前記第２の積分器出力を低域通過フィルタリングし、前記ダブルサンプリング増幅器（３８）に供給する工程と、
を含む、請求項１乃至７のいずれかに記載の方法。
前記検出器が、医用ディジタルＸ線パネルである、請求項１乃至８のいずれかに記載の方法。
前記検出器が、蛍光透視システム用のディジタルＸ線パネルである、請求項９に記載の方法。