JP5494077B2 - フェールセーフ制御装置 - Google Patents
フェールセーフ制御装置 Download PDFInfo
- Publication number
- JP5494077B2 JP5494077B2 JP2010064160A JP2010064160A JP5494077B2 JP 5494077 B2 JP5494077 B2 JP 5494077B2 JP 2010064160 A JP2010064160 A JP 2010064160A JP 2010064160 A JP2010064160 A JP 2010064160A JP 5494077 B2 JP5494077 B2 JP 5494077B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- majority
- fail
- switch
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Safety Devices In Control Systems (AREA)
Description
図1は、この発明に係る実施の形態1によるフェールセーフ制御装置の構成を示す図である。図において、フェールセーフ制御装置は、CPU(計算機)から構成される複数(5台)のコンピュータ1(1a〜1e)と、複数(5台)の多数決電源スイッチ3と、電源4から構成される。フェールセーフ制御装置は、2フェールセールを実現する冗長構成となっており、2つのコンピュータが同時に故障しても、他の3つのコンピュータが多数決によって、3つ目の故障を検出するまで正確に演算処理を継続することのできる冗長構成が組まれている。これは、5つのコンピュータの多数決処理によって、いかなる部位の2故障によっても、常に正しい演算処理結果を出力することができる2故障許容のフェールセーフ制御装置を構成している。各コンピュータ1a〜1eは、同一処理対象について同一処理計算を実行する。各コンピュータ1a〜1eは、データバスを通じて互いに接続されてデータの授受を行い、自系コンピュータの処理計算結果と他系コンピュータの処理計算結果とを相互に交換して照合することができるようになされている。
すなわち、コンピュータ1aは、自系コンピュータによる演算処理結果と、他系コンピュータ1b、1c、1d、1eのそれぞれの演算処理による出力データとのデータ照合を行い、それぞれの照合結果Ab、Ac、Ad、Aeを出力する。コンピュータ1bは、自系コンピュータによる演算処理結果と、他系コンピュータ1a、1c、1d、1eのそれぞれの演算処理による出力データとのデータ照合を行い、それぞれの照合結果Ba、Bc、Bd、Beを出力する。コンピュータ1cは、自系コンピュータによる演算処理結果と、他系コンピュータ1a、1b、1d、1eのそれぞれの演算処理による出力データとのデータ照合を行い、それぞれの照合結果Ca、Cb、Cd、Ceを出力する。コンピュータ1dは、自系コンピュータによる演算処理結果と、他系コンピュータ1a、1b、1c、1eのそれぞれの演算処理による出力データとのデータ照合を行い、それぞれの照合結果Da、Db、Dc、Deを出力する。コンピュータ1eは、自系コンピュータによる演算処理結果と、他系コンピュータ1a、1b、1c、1dのそれぞれの演算処理による出力データとのデータ照合を行い、それぞれの照合結果Ea、Eb、Ec、Edを出力する。
例えば、コンピュータ1b、1cが故障している場合、コンピュータ1b及び1cからの照合結果の出力データBa、Bc、Bd、Be及びCa、Cb、Cd、Ceは不一致となる。また、コンピュータ1dからの照合結果の出力データDb、Dcは不一致となり、出力データDa、Deは一致となる。コンピュータ1eからの照合結果の出力データEb、Ecは不一致となり、出力データEa、Edは一致となる。
この結果、多数決電源スイッチ3において、1列目、3列目〜6列目のスイッチは何れからのスイッチがOFFになるので電源4との接続が遮断されるが、2列目のスイッチはONになるので電源4との接続が維持された状態となる。すなわち、故障していないコンピュータ1aは、電源4に接続された状態が維持される。
この結果、多数決電源スイッチ3において、1列目〜6列目のスイッチは全てがOFFになるので、故障したコンピュータ1aは電源4との接続が遮断される。
なお、各スイッチの何れか1つがON故障(ONの状態のまま故障)になっても、直列に接続された他のスイッチがOFFになるので、電源4から確実に遮断されることとなる。
これによって、コンピュータ1が電源4から遮断されて、コンピュータ1が非作動状態となり、故障していない他系のコンピュータ1によって継続して演算処理が行われることとなる。
図2は、この発明に係る実施の形態2によるフェールセーフ制御装置の構成を示す図である。図において、フェールセーフ制御装置は、CPU(計算機)から構成される(2n+1)台のコンピュータ1と、複数(2n+1台)の多数決電源スイッチ3と、電源4から構成される。コンピュータ1は、n故障を許容する(同時複数故障を許容する)多重系コンピューターシステムを構成している。図において、フェールセーフnを自然数とするとき、n故障時でもフェールセーフを保証する多重系コンコンピューターシステム構成単位を示している。アクチュエータ5は、複数(n+1)台以上構成することにより、n故障時にも、フェールセーフを維持してアクチュエータを有した制御系の制御が行われる。
すなわち、他系多数決電源スイッチ3は、各スイッチを各コンピュータ1の組合せで制御することにより、自系の電源4を各コンピュータ1の照合結果6の多数決によってON/OFF制御できるように接続されることで、n故障を許容するフェールセーフ制御を実現する。
例えば、図1に示した多数決電源スイッチ3においては、直列に接続されたスイッチの内、いずれか1直列の照合結果出力データに対応したコンピュータ2台について、2台1組のスイッチがONで一致すればよい。
したがって、図2の他系多数決電源スイッチ3の場合は、スイッチの直列数はnとなり、このスイッチ直列回路の並列数は2n個からn個を取り出す組合せ2nCnで求められる数となり、この数が多数決電源スイッチにおける多数決の母数となる。
その他の詳細については、実施の形態1と同様に多数決処理が行われる。
また、多数決電源スイッチ3における電源スイッチ制御の電気信号は、LowでスイッチOn、HighでスイッチOffとすることにより、一旦多数決で電源Offされたコンピュータを、多数決処理の対象から排除するようにしても良い。
図3は、この発明に係る実施の形態3によるフェールセーフ制御装置の構成を示す図である。このフェールセーフ制御装置では、ハードウェアは同時複数故障を起こさないことを前提とした場合の、n故障時のフェールセーフを保証する、多重系コンピューターシステムの1構成単位を示すものである。実施の形態3によるフェールセーフ制御装置は、同一処理対象についてCPUにより同一処理計算を実行するn+2台のコンピュータ(計算機)1と、複数(n+2台)の多数決電源スイッチ3と、電源4から構成される。コンピュータ1は、自系のコンピュータ1の処理計算結果と他系のコンピュータ1の処理計算結果とを相互に交換して照合することで、n故障を許容する。アクチュエータ5は、主系、従系、第三系の3冗長構成が取られており、(n+2)台のコンピュータ1を用いて、フェールセーフを維持してアクチュエータを有した制御系の制御が行われる。
以上により、多数決電源スイッチ3は、構成するスイッチの直列数がnであり、スイッチ直列回路の並列数が母数n+1個からn個を取り出す組合せである、(n+1)Cnとなる。
なお、その他の詳細動作については、実施の形態1、2と同様に多数決処理が行われる。
図4は、この発明に係る実施の形態4によるフェールセーフ制御装置の構成を示す図である。このフェールセーフ制御装置は、図3に示す実施の形態3によるフェールセーフ制御装置において、特に2フェールセーフを保証する例を示している。フェールセーフ制御装置は、CPU(計算機)から構成される4台のコンピュータ1(1a〜1d)と、それぞれのコンピュータ1に接続された複数の多数決電源スイッチ3と、電源4から構成される。また、図4において、アクチュエータ5は、主系、従系、第三系の3冗長構成が取られており、4台のコンピュータ1を用いて、フェールセーフを維持して制御が行われる。その他の構成及び動作については、実施の形態3と同様であるため、説明を省く。
Claims (2)
- 同一処理対象について同一処理計算を実行し、自系コンピュータの処理計算結果と他系コンピュータの処理計算結果とを相互に交換して照合を行い、照合結果を出力する、(n×2+1)台(nは1以上の整数)のコンピュータと、
並列数を(n×2)個からn個を選ぶ組合せ数とし、直列数をn個とする行列状に配列された複数のスイッチからなり、自己の接続される自系の上記コンピュータと電源との間にそれぞれ接続された(n×2+1)個の多数決電源スイッチと、
を備え、
上記多数決電源スイッチは、他系の各上記コンピュータから出力される上記照合結果の組合せに基づいて上記各スイッチの入切を行い、当該各スイッチの入切によって、多数決で自系の上記コンピュータの入切を制御するフェールセーフ制御装置。 - 同一処理対象について同一処理計算を実行し、自系コンピュータの処理計算結果と他系コンピュータの処理計算結果とを相互に交換して照合を行い、照合結果を出力する、(n+2)台(nは1以上の整数)のコンピュータと、
並列数を(n+1)個、直列数をn個とする行列状に配列された複数のスイッチからなり、自己の接続される自系の上記コンピュータと電源との間にそれぞれ接続された(n+2)個の多数決電源スイッチと、
を備え、
上記多数決電源スイッチは、他系の各上記コンピュータから出力される上記照合結果の組合せに基づいて、上記各スイッチの入切を行い、当該各スイッチの入切によって、多数決で自系の上記コンピュータの入切を制御するフェールセーフ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064160A JP5494077B2 (ja) | 2010-03-19 | 2010-03-19 | フェールセーフ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064160A JP5494077B2 (ja) | 2010-03-19 | 2010-03-19 | フェールセーフ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011198038A JP2011198038A (ja) | 2011-10-06 |
JP5494077B2 true JP5494077B2 (ja) | 2014-05-14 |
Family
ID=44876154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010064160A Active JP5494077B2 (ja) | 2010-03-19 | 2010-03-19 | フェールセーフ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5494077B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6368902A (ja) * | 1986-09-10 | 1988-03-28 | Hitachi Ltd | 多重化制御装置のバイパス機構 |
JPH0377145A (ja) * | 1989-08-18 | 1991-04-02 | Fujitsu Ltd | 二重化システム |
JPH0462641A (ja) * | 1990-06-30 | 1992-02-27 | Toshiba Corp | マルチプロセッサシステム |
JPH05313931A (ja) * | 1992-02-06 | 1993-11-26 | Nec Corp | コンピュータの耐障害方式 |
JPH05286499A (ja) * | 1992-04-10 | 1993-11-02 | Mitsubishi Electric Corp | 宇宙機のランデブドッキング制御装置 |
JP3751746B2 (ja) * | 1998-03-11 | 2006-03-01 | 東日本旅客鉄道株式会社 | フェールセーフ出力装置 |
JP4961247B2 (ja) * | 2007-04-04 | 2012-06-27 | 株式会社日立製作所 | フェールセーフ制御方式 |
-
2010
- 2010-03-19 JP JP2010064160A patent/JP5494077B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011198038A (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7877627B1 (en) | Multiple redundant computer system combining fault diagnostics and majority voting with dissimilar redundancy technology | |
US6732300B1 (en) | Hybrid triple redundant computer system | |
RU2758229C2 (ru) | Система управления с тройной избыточностью для летательного аппарата и способ управления этой системой (варианты) | |
US7047440B1 (en) | Dual/triple redundant computer system | |
JP5660798B2 (ja) | 情報処理装置 | |
EP2573636B1 (en) | Multi-channel control switchover logic | |
RU2769359C2 (ru) | Система управления полетом (варианты) и способ её использования | |
BRPI1102364A2 (pt) | sistema de comando de voo para aeronave e aeronave | |
US9690678B2 (en) | Fault tolerant systems and method of using the same | |
US20140100718A1 (en) | Flight control system using simplex computers and aircraft comprising same | |
US7979746B2 (en) | Dual-dual lockstep processor assemblies and modules | |
JPS62150439A (ja) | 高信頼性コンピユ−タ方式 | |
US20160004241A1 (en) | Control device | |
CN112498664B (zh) | 飞行控制系统以及飞行控制方法 | |
US9367375B2 (en) | Direct connect algorithm | |
US6367031B1 (en) | Critical control adaption of integrated modular architecture | |
CN110710164A (zh) | 飞行控制系统 | |
US9053245B2 (en) | Partial redundancy for I/O modules or channels in distributed control systems | |
JP5494077B2 (ja) | フェールセーフ制御装置 | |
Gohil et al. | Redundancy management and synchronization in avionics communication products | |
JP2012025223A (ja) | フェイルセーフ制御システム | |
JP6618427B2 (ja) | 二重化対応電流出力システム | |
Xue et al. | The distributed dissimilar redundancy architecture of fly-by-wire flight control system | |
JP6642040B2 (ja) | 情報処理システム、情報処理方法、及び、プログラム | |
CN202748776U (zh) | 即时无缝备援系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5494077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |