JP5493684B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5493684B2 JP5493684B2 JP2009240358A JP2009240358A JP5493684B2 JP 5493684 B2 JP5493684 B2 JP 5493684B2 JP 2009240358 A JP2009240358 A JP 2009240358A JP 2009240358 A JP2009240358 A JP 2009240358A JP 5493684 B2 JP5493684 B2 JP 5493684B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- opening
- fuse element
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
この発明は、半導体装置に配置されるヒューズ素子をレーザー光で溶断する際に、チップ面積を増大させずにヒューズ素子を確実に溶断でき、ヒューズ素子の周辺に配置される回路構成素子等の信頼性を向上できる半導体装置およびその製造方法に関するものである。 According to the present invention, when a fuse element disposed in a semiconductor device is melted with a laser beam, the fuse element can be surely melted without increasing the chip area, and the reliability of circuit components disposed around the fuse element can be improved. The present invention relates to a semiconductor device that can improve performance and a method for manufacturing the same.
半導体装置において、レーザートリミング技術が多用されており、ポリシリコンなどで形成されたヒューズ素子を、レーザー光によって溶断することにより、半導体製品の特性を調整することが知られている。 Laser trimming techniques are frequently used in semiconductor devices, and it is known to adjust the characteristics of semiconductor products by fusing fuse elements formed of polysilicon or the like with laser light.
この場合、微細なヒューズ素子を正確に溶断する必要があることから、レーザー光のパワーを層間絶縁膜を介してヒューズ素子へ確実に到達させる必要がある。
図38は、第1の従来例である半導体装置に配置されたヒューズ素子の要部平面図であり、図39は図38のX−X線で切断した要部断面図である。
In this case, since it is necessary to melt the fine fuse element accurately, it is necessary to reliably reach the fuse element with the power of the laser beam through the interlayer insulating film.
FIG. 38 is a fragmentary plan view of the fuse element disposed in the semiconductor device of the first conventional example, and FIG. 39 is a fragmentary sectional view taken along line XX in FIG.
ここで、ヒューズ素子63は、シリコン酸化膜からなる絶縁膜62上に形成されており、ヒューズ素子63上にはシリコン酸化膜からなる層間絶縁膜64とその上にシリコン窒化膜からなり開口部66を有する保護膜65が形成されている。図中の61は半導体基板、67はヒューズ素子63を溶断するレーザー光である。
Here, the
シリコン窒化膜(保護膜65)は、レーザー光67のパワーを吸収するために、ヒューズ素子63上の保護膜65は除去され開口部66が形成されている。
一方、シリコン酸化膜(層間絶縁膜64)は、レーザー光67のパワーをほどんと吸収せず透過するので、ヒューズ素子63上の層間絶縁膜64はヒューズ素子63を保護するために残存させている。但し、前記のレーザー光67の波長は、例えば、1047nmである。
In the silicon nitride film (protective film 65), the
On the other hand, the silicon oxide film (interlayer insulating film 64) transmits the
しかし、この層間絶縁膜64の厚みが厚くなると、図39で示すように、瞬間的にヒューズ素子63へ伝達されたレーザー光67のパワーによる発熱が外部へ拡散できず蓄積される。この蓄積された熱により発生した内部応力によりヒューズ素子63の回りの領域69に応力が蓄積し、その応力が伝播し層間絶縁膜64内にクラック71が発生する。応力伝播方向70はヒューズ素子63を中心にして放射状になり、開口部66方向は勿論のこと、横方向にも応力は伝播する。さらに、ヒューズ素子63の上方が厚い層間絶縁膜64で被覆されているので、ヒューズ素子63を溶断したときの衝撃は層間絶縁膜64で放射状に広がり(応力伝播方向70と同じ)、この衝撃によってクラック71が発生し伝播する。
However, when the thickness of the
そのため、このクラック71はヒューズ素子63の上方の層間絶縁膜64だけでなく、溶断したヒューズ素子63周辺の回路構成素子73や隣接する溶断しないヒューズ素子63aを被覆する層間絶縁膜64へも伝播する。このクラック71から侵入した水分などでヒューズ素子63に隣接する回路構成素子73や隣接する溶断しないヒューズ素子63aの信頼性を低下させる。
Therefore, the
このことは、メタル配線層数の増加に伴い、メタル配線層間を電気的に絶縁する層間絶縁膜が厚くなり内部応力の蓄積が増大し、横方向へのクラックが肥大化する傾向となる。これを解決する方策として第2の従来例を説明する。 As the number of metal wiring layers increases, the interlayer insulating film that electrically insulates the metal wiring layers becomes thicker, the accumulation of internal stress increases, and cracks in the lateral direction tend to enlarge. As a measure for solving this, a second conventional example will be described.
第2の従来例である特許文献1では、第1の従来例による前記の課題を解決する製造方法が開示されている。
図40は、第2の従来例における工程毎のヒューズ素子領域の要部断面図である。図示しない半導体基板上に形成された絶縁膜76上に、ヒューズ素子77が形成されており、更に、ヒューズ素子77上には、最下層の第1の層間絶縁膜78(例えば、BPSG膜)、第1のメタル配線層79、第2の層間絶縁膜80(例えば、TEOS膜)が形成されている(図40(a))。
In
FIG. 40 is a fragmentary cross-sectional view of the fuse element region for each process in the second conventional example. A
次に、第1のメタル配線層79と電気的な接続を行うためのスルーホール81を開口するのと同時に、ヒューズ素子領域の第2の層間絶縁膜80(例えば、TEOS膜)にも開口部82を形成する。このとき開口部82下の第1の層間絶縁膜78の表面層も除去される(図40(b))。
Next, at the same time as opening the through
次に、第2のメタル配線層83(例えば、パッド電極)を形成し、スルーホール81を介して、第1のメタル配線層79と電気的な接続を行い、全面に保護膜84(詳細には2層の保護膜で、下方がシリコン酸化膜で上方がシリコン窒化膜からなる)を形成し、第2のメタル配線層83(パッド電極)上とヒューズ素子77上に開口部85,86を有するレジストパターン92を形成する(図40(c))。
Next, a second metal wiring layer 83 (for example, a pad electrode) is formed, electrically connected to the first
次に、レジストパターン92をマスクとして、第2のメタル配線層83(パッド電極)上とヒューズ素子77上の保護膜84に開口部93,94を形成する(図40(d))。
通常、メタル配線層数の増加に伴い、層間絶縁膜の層数も増加するが、この例では、層間絶縁膜が形成される都度、前記、スルーホール形成と同様に、ヒューズ素子77上の層間絶縁膜も開口すること(特許文献1の請求項2に記載されている)で、ヒューズ素子77上に形成される層間絶縁膜の残膜の厚さ(層間絶縁膜78の厚さ)を一定に保持できるため、適正なレーザー光のパワーでクラックを発生させずにヒューズ素子77を溶断できると説明されている。
Next, using the
Normally, as the number of metal wiring layers increases, the number of interlayer insulating films also increases. In this example, each time the interlayer insulating film is formed, the interlayer on the
この場合、ヒューズ素子77上の層間絶縁膜が薄く形成されており、この薄い箇所がヒューズ素子の溶断の衝撃で飛び散ることで衝撃が他の箇所へ伝播するのを防止できるものと考えられる。また残膜が薄いことで発熱が拡散し易くなり、クラックの発生が回避されるものと考えられる。しかしこの従来例には、以下に示す課題がある。
In this case, it is considered that the interlayer insulating film on the
第1に、適正なレーザー強度でクラックが発生しないようにヒューズ素子77を溶断するために、ヒューズ素子77上の層間絶縁膜をスルーホール形成の都度、除去し、層間絶縁膜の残膜の厚さを一定の厚みまで薄くしており、結果として、ヒューズ素子77上の層間絶縁膜の凹み(くぼみ)の深さが大きくなる。
First, in order to blow the
この凹みが大きくなると、凹みを形成した後の製造工程において、レジストがこの深くなった凹みに吸収され、ヒューズ素子77に隣接した回路構成素子上のレジスト膜厚が局所的に薄くなる。そうすると加工寸法の変動が大きくなり、ヒューズ素子77に隣接する回路構成素子の微細化ができない等、回路設計上の制約が生じる。
When this dent becomes large, in the manufacturing process after the dent is formed, the resist is absorbed into the deepened dent, and the resist film thickness on the circuit component adjacent to the
さらに、ヒューズ素子77上の層間絶縁膜の凹みの深さが著しく大きい場合には、凹み周辺のレジスト膜厚が不十分となり、ドライエッチング時にレジストが無くなる結果、凹みの周辺に形成される回路構成素子が消失するといった不具合も発生する。
Further, when the depth of the recess of the interlayer insulating film on the
また、通常、メタル配線層等の段差軽減の平坦化には、平坦化材料としてSOG(スピンオングラス)などの塗布系の材料が用いられる。そうするとレジストと同様に、凹みに平坦化材料が吸収されてヒューズ素子77に隣接した回路構成素子上の層間絶縁膜や保護膜の平坦化が悪化する。この現象は、とりわけメタル配線層の増加に伴い、メタル配線層間を電気的に絶縁分離する層間絶縁膜の厚みが増加する程顕著になる。そうすると、平坦化が悪化した領域(凹み領域)を避けてヒューズ素子周辺の回路構成素子を配置することになり、チップ面積が増加して好ましくない。
In general, a coating material such as SOG (spin-on-glass) is used as a planarizing material for leveling reduction of a metal wiring layer or the like. Then, like the resist, the planarizing material is absorbed in the recess, and the planarization of the interlayer insulating film and the protective film on the circuit constituent element adjacent to the
また、層間絶縁膜が厚くなると凹みの深さが大きくなる。スルーホール形成後に行われるメタル配線層となる金属膜の形成で凹みの底部の淵(外周部)に沿って、メタル残渣が残存する。そうすると、後工程で熱処理や薬品洗浄にメタル残渣が晒されて、工程途中で剥がれて異物となり、メタル配線層間の電気的な短絡等の不具合を発生させる懸念がある。 Further, when the interlayer insulating film becomes thicker, the depth of the recess becomes larger. A metal residue remains along the ridge (outer peripheral portion) at the bottom of the dent in the formation of the metal film to be the metal wiring layer performed after the formation of the through hole. As a result, the metal residue is exposed to heat treatment or chemical cleaning in a subsequent process, and peeled off in the middle of the process to become a foreign substance, which may cause a problem such as an electrical short circuit between the metal wiring layers.
さらに本方法では、ヒューズ素子77領域上のシリコン酸化膜である層間絶縁膜80の開口部82側壁が露出しているため、この側壁から水分等が浸入して、多層の層間絶縁膜間を剥離したり、ヒューズ素子77に隣接した回路構成素子の長期信頼性における特性変動を発生させたりする。第3の従来例として特許文献2および特許文献3にそのれを解決する製造方法が開示されている。
Further, in this method, since the sidewall of the
図41は、第3の従来例(特許文献2)における工程毎のヒューズ素子の要部断面図である。
この例では、第2の従来例において、全面に保護膜84を形成し、その後、ヒューズ素子97上が開口したレジストパターン87を形成する(図41(a))。この時、ヒューズ素子97上の保護膜84を開口するためのレジストパターン87の開口部88は、保護膜84の凹みの開口部89よりも内側に形成されている。
FIG. 41 is a fragmentary cross-sectional view of the fuse element for each process in the third conventional example (Patent Document 2).
In this example, in the second conventional example, a
次に、ヒューズ素子97上の保護膜84をレジストパターン87により開口し、ヒューズ素子97上に保護膜84の開口部84aを形成する(図41(b))。この時、ヒューズ素子97上のシリコン窒化膜からなる保護膜84の開口部84aは、シリコン酸化膜からなる層間絶縁膜99の開口部99aよりも内側で開口することから、保護膜84を構成するシリコン窒化膜がシリコン酸化膜からなる層間絶縁膜99の側壁に形成される。シリコン窒化膜でシリコン酸化膜からなる層間絶縁膜をの開口部側壁を被覆しているので水分などの浸入を防止することができる。
Next, the
しかしながら、この第3の従来例には、以下に示す課題がある。
第1に、ヒューズ素子97の保護膜84の開口部84aを層間絶縁膜99の開口部99aよりも内側に形成し開口部99aが深い場合、保護膜84の開口部84aを精度よく形成するためには、層間絶縁膜99の開口部99aを余裕を持って大きくする必要がある。通常、ヒューズ素子97は単独(一つ)で用いられることは少なく、多数の素子で構成されるため、この層間絶縁膜99の開口部99aも多数形成されることになり、チップ面積が増加することになる。
However, this third conventional example has the following problems.
First, when the
第2に、ヒューズ素子97上の保護膜84の開口部84aの開口面積は、典型的には10μm□程度と小さく、メタル配線層数の増加に伴う層間絶縁膜の厚みは厚膜化される。そのため、保護膜84の開口部84aの深さを増加させ、この開口部のアスペクト比を増大させる。アスペクト比が増大することで、開口部(凹み)の底部を安定に加工することが一層困難となる。尚、図中の95は絶縁膜、96は下層の層間絶縁膜、98は下層のメタル配線層、100は上層のメタル配線層、101はストッパ膜である。
Second, the opening area of the
また、特許文献4において、ヒューズ素子上のシリコン酸化膜である層間絶縁膜の開口部の側壁から水分が浸入するのを防止するために側壁をシリコン窒化膜で被覆することが開示されている。
前記したように、第1の従来例では、メタル層数の増加に伴う層間絶縁膜(シリコン酸化膜)の厚膜化で、ヒューズ素子のレーザートリミング時(溶断時)に発生する熱エネルギーの発散が瞬時に行うことが困難となるために、内部応力が蓄積される。また、ヒューズ素子の溶断の衝撃が層間絶縁膜内で四方八方へ伝播する。この蓄積された内部応力と衝撃の伝播により上層の層間絶縁膜だけでなく、ヒューズ素子周辺の層間絶縁膜へのクラック伝播を引き起こす。このクラックの伝播により、隣接するヒューズ素子の破壊や回路構成素子の故障、そしてこのクラックから水分侵入等を引き起こし、半導体装置の信頼性の低下を招く。 As described above, in the first conventional example, the increase in the thickness of the interlayer insulating film (silicon oxide film) accompanying the increase in the number of metal layers results in the divergence of thermal energy generated during laser trimming (blowout) of the fuse element. Since it becomes difficult to perform instantaneously, internal stress is accumulated. Further, the fusing impact of the fuse element propagates in all directions in the interlayer insulating film. This accumulated internal stress and propagation of impact cause crack propagation not only to the upper interlayer insulating film but also to the interlayer insulating film around the fuse element. Propagation of this crack causes destruction of adjacent fuse elements, failure of circuit constituent elements, moisture intrusion, and the like from this crack, leading to a decrease in reliability of the semiconductor device.
第2の従来例では、ヒューズ素子上の層間絶縁膜の残膜の厚みを薄くすることが可能であるものの、メタル配線層の層数が増えると、ヒューズ素子上の層間絶縁膜の開口部の深さ(凹みの深さ)が著しく大きくなる結果、ヒューズ素子に隣接した回路パターン(回路構成素子の電極や配線などの回路パターン)の加工上の問題が発生することとなり、ヒューズ素子周辺の回路パターン配置に制約が生じてチップ面積の増加を招くこととなる。 In the second conventional example, the thickness of the remaining film of the interlayer insulating film on the fuse element can be reduced. However, when the number of metal wiring layers increases, the opening of the interlayer insulating film on the fuse element is increased. As a result of the remarkably large depth (depth of the dent), a problem in processing a circuit pattern adjacent to the fuse element (circuit pattern of circuit constituent elements such as electrodes and wiring) occurs. There is a restriction on the pattern arrangement, which increases the chip area.
また、ヒューズ素子上の層間絶縁膜の凹みにおいて、その底部の淵に沿ってメタル配線の残渣が生じ易くなる。このメタル残渣が工程途中で剥がれて異物になると、メタル配線層間の電気的な短絡や回路パターンに欠陥が発生する。 In addition, in the recess of the interlayer insulating film on the fuse element, metal wiring residue is likely to be generated along the bottom of the recess. If this metal residue is peeled off during the process and becomes a foreign substance, an electrical short circuit between metal wiring layers or a defect in the circuit pattern occurs.
さらに、ヒューズ素子上の層間絶縁膜の開口部において、その開口部の側壁が露出しており、この露出した部分から水分等の侵入を招き、層間絶縁膜の剥離や、ヒューズ素子に隣接した回路構成素子の長期信頼性を低下させるといった問題を引き起こす。 Further, in the opening of the interlayer insulating film on the fuse element, the side wall of the opening is exposed. Intrusion of moisture or the like from this exposed part causes peeling of the interlayer insulating film or a circuit adjacent to the fuse element. This causes a problem that the long-term reliability of the component is lowered.
第3の従来例では、前記の開口部の側壁にシリコン窒化膜からなる保護膜が形成されているため、水分等の侵入が防止され、層間絶縁膜の剥離やヒューズ素子に隣接した回路構成素子の長期信頼性が低下するという問題は回避される。しかし、保護膜の開口部がヒューズ素子上の層間絶縁膜の開口部の内側に配置されており、保護膜の開口部の大きさを必要な大きさに確保しようとすると、層間絶縁膜の開口部の大きさは必要以上に大きくなり、チップ面積の増加を引き起こす。 In the third conventional example, since a protective film made of a silicon nitride film is formed on the side wall of the opening, entry of moisture and the like is prevented, and the circuit component element adjacent to the peeling of the interlayer insulating film and the fuse element The problem of lowering long-term reliability is avoided. However, since the opening of the protective film is disposed inside the opening of the interlayer insulating film on the fuse element, if an attempt is made to secure the opening size of the protective film to a required size, the opening of the interlayer insulating film The size of the part becomes larger than necessary, causing an increase in chip area.
さらに、メタル配線層の層数が増加すると、層間絶縁膜が厚膜化し、ヒューズ素子上の層間絶縁膜の開口部の深さが増し、アスペクト比が増大することから、開口部の底部を精密に加工するのが困難になる。 Furthermore, as the number of metal wiring layers increases, the interlayer insulating film becomes thicker, the depth of the opening of the interlayer insulating film on the fuse element increases, and the aspect ratio increases, so the bottom of the opening is precisely It becomes difficult to process.
また、特許文献4では、ヒューズ素子上のシリコン酸化膜である層間絶縁膜の開口部の側壁を水分を吸収しにくいシリコン窒化膜である保護膜で被覆することで、水分の導入は阻止される。しかし、層間絶縁膜の開口部の側壁が保護膜で被覆されるため層間絶縁膜の開口部を保護膜の開口部より大きくする必要があり、特許文献3の場合と同じようにチップ面積が大きくなる。
Further, in
この発明の目的は、前記の課題を解決して、半導体装置に配置されるヒューズ素子をレーザー光で溶断する際に、チップ面積を増大させずにヒューズ素子を確実に溶断でき、ヒューズ素子の周辺に配置される回路構成素子等の信頼性を向上できる半導体装置およびその製造方法を提供することにある。 The object of the present invention is to solve the above-mentioned problems, and when fusing a fuse element arranged in a semiconductor device with a laser beam, the fuse element can be surely blown without increasing the chip area. An object of the present invention is to provide a semiconductor device capable of improving the reliability of circuit components and the like disposed in the semiconductor device and a method for manufacturing the same.
前記の目的を達成するために、特許請求の範囲の請求項1記載の発明によれば、半導体基板上に絶縁膜を介してヒューズ素子を形成する工程と、該ヒューズ素子上と前記絶縁膜上に最下層の層間絶縁膜を形成する工程と、該最下層の層間絶縁膜上に最下層の配線層を形成する工程と、前記最下層の層間絶縁膜上と前記最下層の配線層上に層間絶縁膜と配線層を順次積層した積層層を少なくとも1層形成する工程と、最上層の層間絶縁膜を挟んで上下に配置される最上層の配線層と一層下の配線層を接続する第1開口部を形成すると同時に、前記ヒューズ素子上の少なくとも最上層の層間絶縁膜に第2開口部を形成する工程と、前記一層下の配線層と前記第1開口部を介して電気的に接続する前記最上層の配線層を形成する工程と、前記最上層の層間絶縁膜上と前記最上層の配線層上と前記第2開口部上に亘って保護膜を被覆する工程と、該保護膜に前記最上層の配線層に達する第3開口部をドライエッチングで形成すると同時に、前記ヒューズ素子上の前記保護膜に前記第2開口部の底部および前記第2開口部に隣接する前記最上層の層間絶縁膜に達する前記第2開口部より大きい第4開口部を前記ドライエッチングで形成し、前記第2開口部の側壁に前記保護膜の一部を残存させる工程とを含むことを特徴とする半導体装置の製造方法とする。
In order to achieve the above object, according to the first aspect of the present invention, a step of forming a fuse element on a semiconductor substrate via an insulating film, and the fuse element and the insulating film are formed. Forming a lowermost interlayer insulating film on the lowermost layer, forming a lowermost wiring layer on the lowermost interlayer insulating film, on the lowermost interlayer insulating film and on the lowermost wiring layer A step of forming at least one stacked layer in which an interlayer insulating film and a wiring layer are sequentially stacked ; and a step of connecting the uppermost wiring layer and the lower wiring layer disposed above and below the uppermost interlayer insulating film. Forming a second opening in at least the uppermost interlayer insulating film on the fuse element simultaneously with forming the first opening, and electrically connecting the lower wiring layer to the first opening through the first opening; Forming the uppermost wiring layer, and the uppermost layer A step of covering a protective film over the interlayer insulating film, the uppermost wiring layer, and the second opening, and a third opening reaching the uppermost wiring layer on the protective film by dry etching and simultaneously forming said fuse element and said protective film in the second opening of the bottom portion and the second you adjacent opening the reach uppermost interlayer insulating film and the second opening is larger than the fourth opening on the Forming a part of the protective film on the side wall of the second opening, and a method of manufacturing a semiconductor device.
特許請求の範囲の請求項2記載の発明によれば、請求項1記載の発明において、前記第4開口部の大きさが、前記第2開口部を形成するためのマスクパターンの開口部の大きさより1μm以上大きいとよい。 According to the second aspect of the present invention, in the first aspect, the size of the fourth opening is the size of the opening of the mask pattern for forming the second opening. 1 μm or more is preferable.
特許請求の範囲の請求項3記載の発明によれば、請求項1記載の発明において、前記ヒューズ素子が、ポリシリコンで形成されるとよい。
特許請求の範囲の請求項4記載の発明によれば、請求項1記載の発明において、前記最下層から前記最上層の層間絶縁膜が、シリコン酸化膜であるとよい。
According to a third aspect of the present invention, in the first aspect, the fuse element may be formed of polysilicon.
According to the fourth aspect of the present invention, in the first aspect, the interlayer insulating film from the lowermost layer to the uppermost layer may be a silicon oxide film.
特許請求の範囲の請求項5記載の発明によれば、請求項1記載の発明において、前記保護膜が、シリコン窒化膜であるとよい。
特許請求の範囲の請求項6記載の発明によれば、請求項1ないし5のいずれか1つに記載の発明において、前記一層下の配線層が前記最下層の配線層であるとよい。
特許請求の範囲の請求項7記載の発明によれば、請求項1ないし6のいずれか1つに記載の発明において、前記保護膜を被覆する工程では、前記保護膜は、前記第2開口部上に凹部を有するように被覆されるとよい。
特許請求の範囲の請求項8記載の発明によれば、半導体基板上の絶縁膜上に配置されるヒューズ素子と、該ヒューズ素子上と前記絶縁膜上に配置される最下層の層間絶縁膜と、該最下層の層間絶縁膜上に配置される最下層の配線層と、該最下層の配線層上と前記最下層の層間絶縁膜上に配置される最上層の層間絶縁膜と、該最上層の層間絶縁膜に配置され、該最上層の層間絶縁膜の一つ下に配置される下層の配線層に達する最上層の第1開口部と、前記ヒューズ素子上の前記最上層の層間絶縁膜に配置される第2開口部と、前記最上層の層間絶縁膜上に配置され前記第1開口部を介して前記下層の配線層と電気的に接続される最上層の配線層と、該最上層の配線層上と前記最上層の層間絶縁膜上に配置される保護膜とを有し、前記保護膜が前記最上層のメタル配線層に達する開口部と、前記ヒューズ素子上の前記第2開口部に達し該第2開口部に隣接する前記最上層の層間絶縁膜に達する開口部とを有し、前記第2開口部の側壁に前記保護膜の一部で前記最上層の層間絶縁膜上の前記保護膜と分離されたスペーサ状の保護膜を備えた構成の半導体装置とする。
According to the invention described in
According to the sixth aspect of the present invention, in the invention according to any one of the first to fifth aspects, the lower wiring layer may be the lowermost wiring layer.
According to a seventh aspect of the present invention, in the invention according to any one of the first to sixth aspects, in the step of covering the protective film, the protective film is the second opening. It is good to coat | cover so that it may have a recessed part on it.
According to invention of
この発明によれば、第1に、最上層の層間絶縁膜に開口部(スルーホール)を形成するのと同時に、ヒューズ素子上の最上層の層間絶縁膜を開口することで、ヒューズ素子上の層間絶縁膜に凹み構造が作られる。この結果、ヒューズ素子上の層間絶縁膜が部分的に薄くなるため、レーザートリミング時に発生する熱エネルギーがこの凹み領域を介して優先的に発散し、横方向の他領域への伝播が低減される。その結果、凹み周辺領域の横方向へのクラックの伝播が軽減される。 According to the present invention, first, an opening (through hole) is formed in the uppermost interlayer insulating film, and at the same time, the uppermost interlayer insulating film on the fuse element is opened. A recess structure is formed in the interlayer insulating film. As a result, since the interlayer insulating film on the fuse element is partially thinned, the thermal energy generated during laser trimming is preferentially dissipated through this recessed region, and propagation to other regions in the lateral direction is reduced. . As a result, the propagation of cracks in the lateral direction in the peripheral area of the dent is reduced.
また、ヒューズ素子上の最上層の層間絶縁膜に開口部を形成することにより、ヒューズ素子上の層間絶縁膜の厚さが薄くなり、トリミング時に発生するヒューズ素子の溶断による衝撃をこの薄くなった層間絶縁膜の箇所に集中させ、周辺領域へクラックが伝播する現象を抑制できる。これらにより、溶断されたヒューズ素子に隣接する溶断されていないヒューズ素子が破壊することなくなり、またヒューズ素子領域周辺の層間絶縁膜にクラックの伝播がなくなり、水分の侵入が防止しされることで、周辺領域の回路構成素子の信頼性を向上させることができる。 Also, by forming an opening in the uppermost interlayer insulating film on the fuse element, the thickness of the interlayer insulating film on the fuse element is reduced, and the impact due to fusing of the fuse element that occurs during trimming is reduced. It is possible to suppress the phenomenon in which cracks propagate to the peripheral region by concentrating on the portion of the interlayer insulating film. By these, the unfused fuse element adjacent to the fused fuse element will not be destroyed, the crack will not propagate to the interlayer insulating film around the fuse element region, and moisture intrusion is prevented, The reliability of the circuit components in the peripheral region can be improved.
第2に、ヒューズ素子上の層間絶縁膜の開口部の深さを最上層の層間絶縁膜の厚さ程度(1μm〜2μm)にすることで、ヒューズ素子領域に隣接した回路パターンを加工する製造上の不具合を軽減することが可能となる。 Second, the fabrication of processing the circuit pattern adjacent to the fuse element region by setting the depth of the opening of the interlayer insulating film on the fuse element to the thickness of the uppermost interlayer insulating film (1 μm to 2 μm). The above problems can be reduced.
第3に、最上層の配線パターン形成時に、ヒューズ素子領域の層間絶縁膜が開口された凹み(開口部)の底部の淵(外周)に沿って残存するメタル残渣は、開口部の側壁にスペーサ状に残存した保護膜により被覆され、メタル残渣は保護膜で閉じ込められた構造となることから、後工程で剥がれて異物となる不具合が発生することは無い。また、スペーサ状の保護膜は、表面を被覆する保護膜の異方性エッチング時に残存するので、特別の追加工程は不要であり、従って製造コストの増大はない。 Third, when the uppermost wiring pattern is formed, the metal residue remaining along the bottom (periphery) of the recess (opening) where the interlayer insulating film in the fuse element region is opened is separated from the spacer on the side wall of the opening. Since the structure is covered with the protective film remaining in the shape and the metal residue is confined by the protective film, there is no problem that it is peeled off in the subsequent process and becomes a foreign substance. Further, since the spacer-like protective film remains at the time of anisotropic etching of the protective film covering the surface, no special additional process is required, and therefore the manufacturing cost does not increase.
第4に、ヒューズ素子上の開口された層間絶縁膜の側壁には、シリコン窒化膜からなるスペーサ状の保護膜が残存しているため、水分等の侵入を防止できる。その結果、ヒューズ素子領域周辺の回路構成素子は長期信頼性を向上させることができる。 Fourth, since a spacer-like protective film made of a silicon nitride film remains on the side wall of the opened interlayer insulating film on the fuse element, it is possible to prevent intrusion of moisture and the like. As a result, the circuit components around the fuse element region can improve long-term reliability.
また、このスペーサ状の保護膜は薄く層間絶縁膜の側壁に残存するので、層間絶縁膜の開口部を広げる必要がなく、チップ面積の増大を引き起こすことはない。
第5に、ヒューズ素子上の保護膜の開口部を層間絶縁膜の開口部よりも大きくする(1μm以上が好ましい)ため、層間絶縁膜の平坦な箇所で保護膜を開口できるため、保護膜の開口は安定した加工が可能となる。
Further, since the spacer-like protective film is thin and remains on the side wall of the interlayer insulating film, it is not necessary to widen the opening of the interlayer insulating film, and the chip area is not increased.
Fifth, since the opening of the protective film on the fuse element is made larger than the opening of the interlayer insulating film (preferably 1 μm or more), the protective film can be opened at a flat portion of the interlayer insulating film. The opening can be processed stably.
実施の形態を以下の実施例で説明する。 Embodiments will be described in the following examples.
図1〜図15は、この発明の第1実施例の半導体装置の製造方法を工程順に示した要部製造工程断面図である。この実施例はメタル配線層が2層の場合であり、この図はヒューズ素子とパッド電極(ボンディングパッド)が形成された箇所の要部断面図である。 FIG. 1 to FIG. 15 are cross-sectional views showing a main part manufacturing process showing the semiconductor device manufacturing method according to the first embodiment of the present invention in the order of steps. This embodiment is a case where there are two metal wiring layers, and this figure is a cross-sectional view of an essential part of a portion where a fuse element and a pad electrode (bonding pad) are formed.
半導体基板1上に、例えば、シリコン酸化膜からなる絶縁膜2を形成し、更にその上に、例えば、ポリシリコンからなるヒューズ素子3を形成する(図1)。
次に、例えば、シリコン酸化膜からなる第1の層間絶縁膜4を全面にわたり形成する(図2)。
An insulating
Next, a first
次に、第1の層間絶縁膜4の図示しない箇所に半導体基板1と電気的に接続するコンタクトホールを形成し、続いて、例えば、アルミニウム配線層からなる第1のメタル配線層5を形成する(図3)。
Next, a contact hole electrically connected to the
次に、例えば、シリコン酸化膜からなる第2の層間絶縁膜6を全面にわたり形成する(図4)。
次に、この第2の層間絶縁膜6上に第1のメタル配線層5上に開口部8、ヒューズ素子3上に開口部9を有するレジストパターン7を形成する(図5)。
Next, for example, a second
Next, a resist
次に、レジストパターン7をマスクとして、例えば、ドライエッチングを行うことにより、第1のメタル配線層5と電気的に接続するスルーホール10を形成する。この時、スルーホール10の形成と同時に、ヒューズ素子3上の第2の層間絶縁膜6にも開口部11を形成する(図6)。これにより、開口部11の層間絶縁膜が周辺部よりも薄くなることから、ヒューズ素子の溶断時に発生する熱エネルギーが開口部11を介して優先的に発散し、ヒューズ素子3の周辺領域への熱エネルギーの伝播は抑制される。また、レーザー光のパワーでヒューズ素子3が溶断するときに発生する衝撃も、層間絶縁膜が薄く、脆い構造である開口部11で優先的に開放されるため、周辺領域へのクラック伝播を抑えることができる。すなわち、開口部11を形成することで、熱エネルギーや衝撃を開口部11に集中させることができる。この開口部11は第2の層間絶縁膜6を貫通して第1の層間絶縁膜4内に達し、第1の層間絶縁膜4と第2の層間絶縁膜6を合わせた層間絶縁膜6aに凹み12を形成する。第1の層間絶縁膜4内に凹み12の底部13が形成される。この底部13は第1層間絶縁膜4と第2の層間絶縁膜6の界面14に位置させても構わない。また、底部13を第2の層間絶縁膜6の途中に位置させても構わない。
Next, using the resist
次に、レジストパターン7を除去する(図7)。
次に、例えば、アルミニウム膜などの金属膜15をスパッタ法などにより全面に形成し、スルーホール10を介し、下層の第1のメタル配線層5との電気的な接続を行う(図8)。この時、金属膜15は下層の第1のメタル配線層5とスルーホール10を介して電気的に接続しても良いし、図示しない箇所でスルーホールを介して第1のメタル配線層5と接続しても良い。
Next, the resist
Next, for example, a
次に、金属膜15上にレジストパターン16を形成する(図9)。
次に、レジストパターン16をマスクとして、例えば、ドライエッチングを行うことにより、金属膜15を加工して第2のメタル配線層17、18を形成する(図10)。この時、ヒューズ素子3上の開口部11における金属膜15は完全にエッチング除去されることが好ましいが、開口部11の底部13の淵20(底部の外縁)に沿ってメタル残渣19が残存することがある。
Next, a resist
Next, using the resist
次に、レジストパターン16を除去する(図11)。
次に、例えば、シリコン窒化膜からなる保護膜21を全面にわたり形成する(図12)。これにより、前記メタル残渣19は保護膜21で被覆される。
Next, the resist
Next, a
次に、保護膜21上にレジストパターン22を形成し、第2のメタル配線層17上とヒューズ素子3上のレジストパターン22には開口部23と開口部24が形成されている。第2のメタル配線層17上の保護膜21の開口はレジストパターン22の開口部23で行い、ヒューズ素子3上の保護膜21の開口はレジストパターン22の開口部24で行う(図13)。この時、開口部24の大きさW2を凹み12の開口部の大きさW1(第2の層間絶縁膜6の開口部11の大きさ)に対し大きくする。W1は、加工ばらつき等を考慮して、W2より1μm以上にすることが好ましい。
Next, a resist
次に、レジストパターン22をマスクとして、例えば、ドライエッチングを行い、保護膜21に開口部25、26を形成する(図14)。これにより、レジストパターン22の開口部25では、第2のメタル配線層18が露出して、ボンディングパッド領域(パッド電極)が形成される。
Next, using the resist
一方、ヒューズ素子3上の保護膜21についても、この過程で除去されるが、レジスト22の開口部24が開口部11よりも大きく開口した状態でドライエッチングが行われる結果、凹み12の側壁27にはスペーサ状の保護膜28が形成される(保護膜21の一部がスペーサ状に残存する)。このドライエッチングは等方性エッチングよりも異方性エッチングの方がスペーサ状の保護膜28を残存させるためには好ましい。ウェットエッチングではスペーサ状の保護膜28を残存させるのが難しいので好ましくない。
On the other hand, the
尚、図35にドライエッチングで凹みの側壁にスペーサー状の保護膜28が形成される様子を示した。凹みの淵では保護膜の厚さは幾何学的形状から平坦部より膜厚が厚くなる。またドライエッチングではエッチングガスが凹みに入りにくいこともあって、凹みの側壁(特に凹みの淵)には保護膜21が残留してスペーサー状の保護膜28となる。このスペーサー状の保護膜28の形成に当たってはレジストパターンは不要である。
FIG. 35 shows how the spacer-like
最後にレジストパターン22を除去して、ヒューズ素子3とメタル配線層5、17、18を有する半導体装置が完成する(図15)。
このようにして製造された半導体装置について、発明のポイントを図36を用いて説明する。
Finally, the resist
With respect to the semiconductor device thus manufactured, the points of the invention will be described with reference to FIG.
図36は、本発明の半導体装置(図15)のヒューズ素子3近傍を拡大した図である。
ヒューズ素子3上に形成された凹み12の下側の層間絶縁膜4の厚みT1は、ヒューズ素子3周辺の領域で凹み12が形成されない層間絶縁膜4の厚みT2(第1および第2の層間絶縁膜4、6を合わせた層間絶縁膜6aの厚みT2)より薄くなることから、ヒューズ素子の溶断時に発生する熱エネルギーが開口部11を介して優先的に発散し、ヒューズ素子3の周辺領域への熱エネルギーの伝播は抑制される。
FIG. 36 is an enlarged view of the vicinity of the
The thickness T1 of the
また、ヒューズ素子3上の層間絶縁膜4は、開口部11(凹み12)の形成により、ヒューズ素子3の上部の層間絶縁膜4の厚さが薄くなる。レーザー光のパワーでヒューズ素子3が溶断するときに発生する衝撃29が、この凹み12部分で優先的に開放されることで、周辺領域へのクラック伝播が抑制される。つまり、開口部11を形成することで、熱エネルギーや衝撃29を開口部11に集中させることができる。
Further, in the
この結果、層間絶縁膜4内に発生するクラック30がヒューズ素子3の周辺領域へ伝播することが抑制され、図示しない隣接するヒューズ素子が破壊されたり、層間絶縁膜4のクラック30から水分侵入等が発生することが防止される。その結果、溶断したヒューズ素子の周辺領域に形成される回路構成素子の信頼性の向上や隣接する溶断されないヒューズ素子の信頼性の向上を図ることができる。
As a result, the
また、凹み12の側壁27にスペーサ状の保護膜28を形成することで、層間絶縁膜6の側壁27から水分が浸入するのが防止され、ヒューズ素子3の周辺領域に形成される回路構成素子の信頼性の向上を図ることができる。
Further, by forming the spacer-like
さらに、このスペーサー状の保護膜28でメタル残渣19を被覆するため、メタル残渣19は、ドライエッチングの過程で露出することなく、保護膜21により被覆されたままのため、エッチングガスや薬品等に晒されることはなく、剥がれ等による異物の発生を回避することができる。また、メタル残渣19は、スペーサ状の保護膜28により閉じ込められた状態のため、後の工程で熱処理が行われる場合でも、応力等により剥がれで、異物の発生につながる問題を回避することができる。
Further, since the
また、このスペーサー状の保護膜28は、保護膜21に開口部26を形成するときに、同時に形成されて、追加の工程は不要であるので製造コストの上昇はない。
スペーサー状の保護膜28の形成に当たって、レジストパターンを用いた場合、層間絶縁膜6の開口部11底面で、段差に起因したレジスト膜厚変動が少なくなる箇所で開口を行う必要があり、かつ開口部11底部のレジストパターンでスペーサー状の保護膜28の位置が決定されるため、寸法精度が要求される。
Further, the spacer-like
In the formation of the spacer-like
しかし、本発明では、層間絶縁膜6の開口部11よりも大きく保護膜21を開口していれば、スペーサー状の保護膜28は、レジストパターンの影響を受けることなく残存し、層間絶縁膜6の側壁27を保護する。つまり、スペーサー状の保護膜28を形成するためのレジストパターンは不要となるので、レジストパターンにおいてレイアウト的な制約を受けることはない。
However, in the present invention, if the
また、本発明では、スペーサ状の保護膜28の形成はレジストパターンを用いないので、側壁27からの厚さはレジストパターンを用いた場合より薄くなり、スペーサー状の保護膜28の開口部28aはレジストパターンを用いて形成した場合より大きくなる。
In the present invention, the formation of the spacer-like
そのため、スペーサー状の保護膜28の開口部28aを同じ大きさにした場合には、レジストパターンを用いてスペーサー状の保護膜28を形成した場合に比べて、レジストパターンなしで形成する本発明の場合の方が層間絶縁膜6の開口部11を小さくできる。
Therefore, in the case where the
以上のことから、本発明の半導体装置においては、チップ面積を増大させずにヒューズ素子を確実に溶断でき、ヒューズ素子の周辺に配置される回路構成素子等の信頼性を向上させることができる。 From the above, in the semiconductor device of the present invention, the fuse element can be surely blown without increasing the chip area, and the reliability of the circuit components disposed around the fuse element can be improved.
尚、本発明は、CrSiで形成された薄膜抵抗の高精度なトリミングにおいても適用できて、その効果もヒューズ素子3の場合と同様である。
The present invention can also be applied to highly accurate trimming of a thin film resistor formed of CrSi, and the effect is the same as that of the
図16〜図34は、この発明の第2実施例の半導体装置の製造方法を工程順に示した要部製造工程断面図である。これはメタル配線層が3層の場合である。尚、ここでは、第1実施例の工程と同一工程(図1〜図4)の説明は省略し、図4に続く第1実施例と異なる工程について説明する。 16 to 34 are cross-sectional views showing a main part manufacturing process showing the semiconductor device manufacturing method according to the second embodiment of the present invention in the order of processes. This is a case where there are three metal wiring layers. Here, description of the same steps (FIGS. 1 to 4) as those of the first embodiment is omitted, and steps different from those of the first embodiment following FIG. 4 will be described.
図4の工程に続いて、第2の層間絶縁膜24上に開口部8を有するレジストパターン7を形成する(図16)。
次に、レジストパターン7をマスクとして、例えば、ドライエッチングを行うことにより、第1のメタル配線層5上にスルーホール10を形成する(図17)。
Subsequent to the step of FIG. 4, a resist
Next, through
次に、レジストパターン7を除去する(図18)。
次に、第2のメタル配線層17となる金属膜15を、例えば、スパッタ法により全面に形成し、スルーホール10を介し、下層の第1のメタル配線層5との電気的な接続を行う(図19)。この時、金属膜15は図示しない箇所のスルーホールを介して、第1のメタル配線層5と接続しても良い。
Next, the resist
Next, a
次に、金属膜15上にレジストパターン16を形成する(図20)。
次に、レジストパターン16をマスクとして、例えば、ドライエッチングを行うことにより、第2のメタル配線層17を形成する(図21)。
Next, a resist
Next, using the resist
次に、レジストパターン16を除去する(図22)。
次に、第3の層間絶縁膜31を全面に亘り形成する(図23)。
次に、第3の層間絶縁膜31上に開口部33および開口部34を有するレジストパターン32を形成する(図24)。
Next, the resist
Next, a third
Next, a resist
次に、レジストパターン32をマスクとして、ドライエッチングを行うことにより、第2のメタル配線層17上の第2の層間絶縁膜31にスルーホール35を形成する。この時、スルーホール35の形成と同時に、ヒューズ素子3上の第2の層間絶縁膜31に開口部36を形成する(図25)。
Next, through
次に、レジストパターン32を除去する(図26)。
次に、第3のメタル配線層となる金属膜40を、例えば、スパッタ法により全面に形成し、スルーホール35を介して下層の第2のメタル配線層17との電気的な接続を行う(図27)。
Next, the resist
Next, a
次に、金属膜40上に、レジストパターン41を形成する(図28)。
次に、レジストパターン41をマスクとして、例えば、ドライエッチングを行うことにより、金属膜41を加工して第3のメタル配線層42、43(第2のメタル配線層43はパッド電極となる)を形成し、ヒューズ素子3上の金属膜41は除去する(図29)。この時、ヒューズ素子3上の開口部36における金属膜41は完全にエッチング除去されることが好ましいが、凹み37の底部の淵45(外周部)に沿ってメタル残渣44が残存することが多い。また、第3のメタル配線層42は下層の第2のメタル配線層17とスルーホール35を介して電気的に接続する。
Next, a resist
Next, using the resist
次に、レジストパターン41を除去する(図30)。
次に、主に、シリコン窒化膜からなる保護膜46を全面にわたり形成する(図31)。これにより、前記メタル残渣44は保護膜46で被覆される。
Next, the resist
Next, a
次に、保護膜46上に開口部48および開口部49を有するレジストパターン47を形成する(図32)。この時、レジストパターン47の開口部49の大きさW2を、第3の層間絶縁膜31(最上層の層間絶縁膜)の開口部36の大きさW1に対し大きく加工する。その大きさW2は、加工ばらつき等を考慮してW1より1μm以上大きくするのが好ましい。
Next, a resist
次に、レジストパターン47をマスクとして、例えば、ドライエッチングを行い、保護膜46に開口部50および開口部51を形成する(図33)。これにより、レジストパターン47の開口部48下には第3のメタル配線層43(パッド電極)の表面が露出し、ボンディングパッド領域が形成される。
Next, using the resist
一方、ヒューズ素子3上の保護膜47も同時に除去されるが、レジストパターン47の開口部49が第3の層間絶縁膜31の開口部36よりも大きい状態でドライエッチングが行われる結果、開口部36(凹み37)の側壁37aにはスペーサ状の保護膜52が形成されメタル残渣44は被覆される。
On the other hand, although the
次に、レジストパターン47を除去して、ヒューズ素子3とメタル配線層5、17、42、43を有する半導体装置が完成する(図34)。
これは3層の場合であるが、さらに層数が増えた場合でも最上層の層間絶縁膜にスルーホールを形成する工程で、同時にヒューズ素子上の最上層の層間絶縁膜に開口部を形成することで、第1実施例と同様の効果が得られる。
Next, the resist
This is a case of three layers. Even when the number of layers is further increased, an opening is simultaneously formed in the uppermost interlayer insulating film on the fuse element in the step of forming a through hole in the uppermost interlayer insulating film. Thus, the same effect as in the first embodiment can be obtained.
前記の第1実施例および第2実施例において、ヒューズ素子上の層間絶縁膜の開口部(凹み)の深さを最上層の層間絶縁膜の膜厚程度(通常、1μm〜2μmである)にすることで、凹みの深さを浅くでき、ヒューズ素子に隣接した回路構成素子を形成する上での不具合を軽減することが可能となる。この不具合とはレジストが開口部に入り、開口部周辺のレジスト厚みが薄くなるなどである。 In the first embodiment and the second embodiment, the depth of the opening (dent) of the interlayer insulating film on the fuse element is set to the thickness of the uppermost interlayer insulating film (usually 1 μm to 2 μm). By doing so, the depth of the dent can be made shallower, and it is possible to reduce problems in forming a circuit component element adjacent to the fuse element. This defect is that the resist enters the opening and the resist thickness around the opening is reduced.
前記の最上層の層間絶縁膜は、第1実施例では第2の層間絶縁膜であり、第2実施例では第3の層間絶縁膜であり、さらに多層の場合には一番上の層間絶縁膜である。
つまり、ヒューズ素子21上の層間絶縁膜の凹みが、本発明では、最上層の層間絶縁膜にスルーホールを形成する時にのみ行うため、凹みの段差が小さく、フォトリソグラフィー工程での加工性に与える影響は少ない。
The uppermost interlayer insulating film is the second interlayer insulating film in the first embodiment, the third interlayer insulating film in the second embodiment, and the uppermost interlayer insulating film in the case of multiple layers. It is a membrane.
That is, in the present invention, the recess of the interlayer insulating film on the
これに対し、第2の従来例の特許文献1にあるように、層間絶縁膜が形成される都度、スルーホールの形成過程でヒューズ素子上の開口部を形成する場合には、スルーホール形成毎に、フォトリソグラフィー工程等の加工性に影響が及び、設計上の制約が生じる。更には、層間絶縁膜に対するスルーホールの開口が行われる度に、凹み段差が積算され段差が大きくなるために、最終工程におけるフォトリソグラフィー工程等の加工は非常に困難となる。
On the other hand, as described in
通常、層間絶縁膜を構成する材料としては、主に、シリコン酸化膜系の材料が用いられ、この材料は光学的に透明であるため、従来例のように、ヒューズ素子上の開口部をスルーホール形成毎に行うことで、層間絶縁膜を薄くする必要はない。 Usually, silicon oxide film-based materials are mainly used as the material constituting the interlayer insulating film, and since this material is optically transparent, the openings on the fuse elements are passed through as in the conventional example. It is not necessary to make the interlayer insulating film thin by performing each time a hole is formed.
本発明によれば、層間絶縁膜としてシリコン酸化膜系の材料を用いると、光学的には透明なのでその厚みには制約がない。厚みの制約はむしろ放熱の観点と、ヒューズ素子の溶断時の衝撃を開放する観点からである。そのため、ヒューズ素子上の最上層の層間絶縁膜を周辺部の層間絶縁膜より多少薄くする程度で、衝撃を層間絶縁膜の上方の薄い箇所から開放し、横方向への伝播を抑制すればよい。 According to the present invention, when a silicon oxide film-based material is used as the interlayer insulating film, the thickness is not limited because it is optically transparent. The thickness restriction is rather from the viewpoint of heat dissipation and from the viewpoint of releasing the impact when the fuse element is blown. Therefore, it is only necessary to suppress the propagation in the lateral direction by releasing the impact from the thin portion above the interlayer insulating film so that the uppermost interlayer insulating film on the fuse element is slightly thinner than the peripheral interlayer insulating film. .
従がって、本発明のように、ヒューズ素子上の最上層の層間絶縁膜に開口部(凹み)を設けることで衝撃を層間絶縁膜の上方の薄い箇所から開放できる。
また、ヒューズ素子上の層間絶縁膜に1μm〜2μm程度の凹みを形成することで、ヒューズ素子の溶断による衝撃をこの凹みの箇所から開放できる。凹みから衝撃が開放されることで、ヒューズ素子の周辺の回路構成素子へクラックの伝播を阻止できて、信頼性を向上させることができる。
Therefore, as in the present invention, by providing an opening (dent) in the uppermost interlayer insulating film on the fuse element, the impact can be released from a thin portion above the interlayer insulating film.
Further, by forming a recess of about 1 μm to 2 μm in the interlayer insulating film on the fuse element, it is possible to release the impact caused by the fusing of the fuse element from the position of the recess. By releasing the impact from the recess, the propagation of cracks to the circuit components around the fuse element can be prevented, and the reliability can be improved.
1 半導体基板
2 絶縁膜
3 ヒューズ素子
4 第1の層間絶縁膜
5 第1のメタル配線層
6 第2の層間絶縁膜
7 レジストパターン
8、9、11、23、24,25,26 開口部
10 スルーホール
12 凹み
13 底部
14 境界
15 金属膜
16 レジストパターン
17、18 第2のメタル配線層
19 メタル残渣
20 底部の淵
21 保護膜
22 レジストパターン
27 側壁
28 スペーサ状の保護膜
DESCRIPTION OF
Claims (9)
前記保護膜が前記最上層のメタル配線層に達する開口部と、前記ヒューズ素子上の前記第2開口部に達し該第2開口部に隣接する前記最上層の層間絶縁膜に達する開口部とを有し、前記第2開口部の側壁に前記保護膜の一部で前記最上層の層間絶縁膜上の前記保護膜と分離されたスペーサ状の保護膜を備えたことを特徴とする半導体装置。 An opening where the protective film reaches the uppermost metal wiring layer; and an opening which reaches the second opening on the fuse element and reaches the uppermost interlayer insulating film adjacent to the second opening. And a spacer-like protective film separated from the protective film on the uppermost interlayer insulating film by a part of the protective film on a side wall of the second opening.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240358A JP5493684B2 (en) | 2009-10-19 | 2009-10-19 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009240358A JP5493684B2 (en) | 2009-10-19 | 2009-10-19 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086863A JP2011086863A (en) | 2011-04-28 |
JP5493684B2 true JP5493684B2 (en) | 2014-05-14 |
Family
ID=44079583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009240358A Expired - Fee Related JP5493684B2 (en) | 2009-10-19 | 2009-10-19 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5493684B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350756A (en) * | 1989-07-18 | 1991-03-05 | Nec Corp | Manufacture of semiconductor integrated circuit |
JPH07130845A (en) * | 1993-10-29 | 1995-05-19 | Nec Corp | Manufacture of semiconductor device |
-
2009
- 2009-10-19 JP JP2009240358A patent/JP5493684B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011086863A (en) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI505428B (en) | Chip package and method for forming the same | |
JP5175066B2 (en) | Semiconductor device | |
JP6061726B2 (en) | Semiconductor device and semiconductor wafer | |
JP5968711B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5893287B2 (en) | Semiconductor device and substrate | |
JP2009123734A (en) | Semiconductor device, and manufacturing method thereof | |
TW201306188A (en) | Chip package and fabrication method thereof | |
JP5326282B2 (en) | Semiconductor device, method of manufacturing the same, and exposure mask | |
JP2007103656A (en) | Semiconductor device and its manufacturing method | |
JP6688490B2 (en) | Electronic device and manufacturing method thereof | |
JP5493684B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4675146B2 (en) | Semiconductor device | |
JP2009218504A (en) | Semiconductor device | |
JP4273356B2 (en) | Manufacturing method of semiconductor device | |
JP2007214178A (en) | Semiconductor device and manufacturing method therefor | |
TWI549243B (en) | Semiconductor structure and manufacturing method thereof | |
JP6435562B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2011091130A (en) | Semiconductor device | |
KR100722774B1 (en) | Fuse structure in semiconductor device and method of manufacturing the same | |
JP2008066440A (en) | Semiconductor device and its manufacturing method | |
JP5483772B2 (en) | Semiconductor device | |
JP2009218503A (en) | Semiconductor device and manufacturing method thereof | |
KR101025738B1 (en) | Fuse in semiconductor device and method for manufacturing the same | |
JP3269491B2 (en) | Semiconductor device, fuse structure used therefor, and method of manufacturing the same | |
JP6524730B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5493684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |