JP3269491B2 - Semiconductor device, fuse structure used therefor, and method of manufacturing the same - Google Patents

Semiconductor device, fuse structure used therefor, and method of manufacturing the same

Info

Publication number
JP3269491B2
JP3269491B2 JP16177099A JP16177099A JP3269491B2 JP 3269491 B2 JP3269491 B2 JP 3269491B2 JP 16177099 A JP16177099 A JP 16177099A JP 16177099 A JP16177099 A JP 16177099A JP 3269491 B2 JP3269491 B2 JP 3269491B2
Authority
JP
Japan
Prior art keywords
wiring
layer
fuse
semiconductor device
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16177099A
Other languages
Japanese (ja)
Other versions
JP2000349155A (en
Inventor
由紀子 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16177099A priority Critical patent/JP3269491B2/en
Publication of JP2000349155A publication Critical patent/JP2000349155A/en
Application granted granted Critical
Publication of JP3269491B2 publication Critical patent/JP3269491B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びそれ
に用いるヒューズ構造並びにその製造方法に関し、特に
不良回路を冗長回路に切り替えるためのヒューズを使用
した半導体装置の製造方法に関する。
The present invention relates to a semiconductor device, a fuse structure used therefor, and a method of manufacturing the same, and more particularly to a method of manufacturing a semiconductor device using a fuse for switching a defective circuit to a redundant circuit.

【0002】[0002]

【従来の技術】従来、この種の半導体装置においては、
図7に示すように、上層配線9を導体部11を介して下
層配線10と接続しているヒューズ構造をとっており、
レーザ照射位置である導体部12は平面方向に同一の座
標軸上に配置され、パッシベーション膜はレーザ照射の
ために開口している(ヒューズ開口部1)。
2. Description of the Related Art Conventionally, in this type of semiconductor device,
As shown in FIG. 7, a fuse structure in which the upper wiring 9 is connected to the lower wiring 10 via the conductor portion 11 is adopted.
The conductor portion 12, which is the laser irradiation position, is arranged on the same coordinate axis in the plane direction, and the passivation film is opened for laser irradiation (fuse opening 1).

【0003】導体部12をレーザ照射によって破壊して
切断した場合、図8に示すように、切断面及びその付近
に破壊後の残渣13が飛散し、その飛散物が原因となっ
て隣接する他の配線と電気的に接続されてしまう。上記
のような状態を防ぐためにヒューズの間隔をある程度あ
けておく必要がある。
When the conductor portion 12 is broken by laser irradiation and cut, as shown in FIG. 8, the broken residue 13 scatters on the cut surface and in the vicinity thereof, and the residue 13 Is electrically connected to the wiring. In order to prevent the above-mentioned state, it is necessary to provide a certain interval between fuses.

【0004】また、図9に示すように、上層配線が単層
のみのヒューズ構造では上層配線14を、レーザ照射焦
点16にレーザの照準を合わせてレーザ照射で切断しよ
うとした場合、レーザ照射装置のレーザエネルギとメタ
ル配線の切断に適したエネルギとが異なり、切断対象と
なる上層配線15を完全に切断することが難しく、歩留
まりを落とすこととなる。
As shown in FIG. 9, in a fuse structure in which the upper wiring is only a single layer, when the upper wiring 14 is cut by laser irradiation while aiming at a laser irradiation focal point 16 with a laser, a laser irradiation apparatus is used. Is different from the energy suitable for cutting the metal wiring, it is difficult to completely cut the upper wiring 15 to be cut, and the yield is reduced.

【0005】さらに、上層配線15が切断されても、上
記のように、飛散残渣物が図8に示す破壊後の残渣13
と同様に残渣17が残ってしまい、不具合が生じること
となる。上記のような現象が起きると、図10(切断後
1)に示すように、切断対象とする上層配線15は残渣
17によって電気的に接続されたままの状態となる。
Further, even if the upper wiring 15 is cut, the scattered residue remains as shown in FIG.
Residue 17 remains in the same manner as described above, and a problem occurs. When the above phenomenon occurs, as shown in FIG. 10 (1 after cutting), the upper wiring 15 to be cut remains electrically connected by the residue 17.

【0006】さらにまた、切断対象とする上層配線15
を完全に切断するためにレーザ照射を強くすると、切断
部の上層配線15が周辺に広く飛散し、図11(切断後
2)及び図12(切断後3)に示すように、上層配線1
5が残渣18によって隣接した上層配線19と電気的に
接続されてしまう。
Furthermore, the upper wiring 15 to be cut is
When the laser irradiation is intensified to completely cut the upper layer wiring 1, the upper layer wiring 15 scatters widely around the cut portion, as shown in FIG. 11 (after cutting 2) and FIG. 12 (after cutting 3).
5 is electrically connected to the adjacent upper wiring 19 by the residue 18.

【0007】[0007]

【発明が解決しようとする課題】上述した従来の半導体
装置では、従来の方法の場合、上述したように、切断後
の残渣物が残ってしまい、切断対象とする上層配線を完
全に切断することができないか、または切断対象の上層
配線が切断面付近に広く飛散して隣接する上層配線と電
気的に接続されるという問題が常に伴う。上述した問題
を避けるためには、上記の状況を考慮してヒューズの間
隔を広くとることが必須となる。
In the conventional semiconductor device described above, in the case of the conventional method, the residue after cutting remains as described above, and the upper wiring to be cut is completely cut. Or a problem that the upper wiring to be cut is scattered widely in the vicinity of the cut surface and is electrically connected to the adjacent upper wiring. In order to avoid the above-mentioned problem, it is essential to increase the interval between the fuses in consideration of the above situation.

【0008】しかしながら、ヒューズの間隔を広く確保
するということはそれだけ多くの面積を有することとな
り、半導体の高集積化や微小化が進む現在においては好
ましくない。
However, securing a wide fuse interval requires a correspondingly large area, which is not preferable at present as semiconductors become more highly integrated and miniaturized.

【0009】そこで、本発明の目的は上記の問題点を解
消し、ヒューズの間隔を広く確保することなく、レーザ
照射による切断の成功率を向上させることができる半導
体装置及びそれに用いるヒューズ構造並びにその製造方
法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned problems and to improve the success rate of cutting by laser irradiation without securing a wide fuse interval, a fuse structure used therefor, and a fuse structure therefor. It is to provide a manufacturing method.

【0010】[0010]

【課題を解決するための手段】本発明による半導体装置
は、ヒューズ配線を含む半導体装置であって、前記ヒュ
ーズ配線を形成する第1層の配線と、前記ヒューズ配線
として前記第1層の配線と異なる層に形成される第2層
配線と、前記第1層の配線と前記第2層の配線とが交
互に隣接し、前記第1層の配線と前記第2層の配線との
間に形成される少なくとも1以上の層間絶縁膜と
備えている。
A semiconductor device according to the present invention is a semiconductor device including a fuse wiring, wherein a first-layer wiring forming the fuse wiring and a fuse wiring are provided.
As a second layer formed on a layer different from the first layer wiring
Wiring, the wiring of the first layer and the wiring of the second layer intersect.
Mutually adjacent, and a, and at least one layer of the interlayer insulating film is formed between the wiring lines and the second layer of the first layer.

【0011】本発明による他の半導体装置は、ヒューズ
配線を含む半導体装置であって、前記ヒューズ配線を形
成する上層配線と、前記上層配線よりも下層に前記ヒュ
ーズ配線として形成される異層の配線と、前記上層配線
と前記異層の配線との間に形成される少なくとも1層以
上の層間絶縁膜とを有し、 前記ヒューズ配線は、前記上
層配線と前記異層の配線とが交互に並ぶように形成され
ている。
Another semiconductor device according to the present invention comprises a fuse
A semiconductor device including wiring, wherein the fuse wiring is formed.
The upper layer wiring to be formed and the hue below the upper layer wiring.
A different layer wiring formed as a closed wiring, and the upper layer wiring
And at least one or more layers formed between
And an upper interlayer insulating film, wherein the fuse wiring is
The layer wiring and the wiring of the different layer are formed so as to be alternately arranged .

【0012】本発明による半導体装置の製造方法は、
ューズ配線を含む半導体装置の製造方法であって、 層間
絶縁膜上に第1層の配線を前記ヒューズ配線として形成
する第1の工程と、前記第1層の配線上に前記層間絶縁
膜を少なくとも1層以上形成する第2の工程と、その少
なくとも1層以上形成された層間絶縁膜上に第2層の配
線を前記ヒューズ配線として形成する第3の工程とを
前記第1の工程及び前記第3の工程において、前記
第1層の配線と前記第2層の配線とが交互に隣接するよ
うにしている。
[0012] A method of manufacturing a semiconductor device according to the present invention, the ratio
A method of manufacturing a semiconductor device including a Yuzu wiring layers
Forming a first layer wiring as the fuse wiring on an insulating film;
A first step of performing
A second step of forming at least one layer of a film;
The second layer is formed on at least one interlayer insulating film.
A third step of forming a line as the fuse wiring , wherein the first step and the third step
The wiring of the first layer and the wiring of the second layer are alternately adjacent to each other.
I'm trying .

【0013】すなわち、本発明の半導体装置は、半導体
基板上に形成された下層配線と、その下層配線上に層間
絶縁膜を介して下層配線の一部と重畳する領域をもつよ
うに形成された上層配線とを導体部で電気的に接続する
ような立体構造を持ち、上層配線による不良回路を冗長
回路に切り替えるためのヒューズを含む半導体装置にお
いて、隣り合うヒューズ配線を、上層配線と、上層配線
との間に少なくとも1つ以上の層間絶縁膜を介して形成
される異層の配線とから形成している。
That is, the semiconductor device of the present invention is formed so as to have a lower wiring formed on a semiconductor substrate and a region on the lower wiring overlapping with a part of the lower wiring via an interlayer insulating film. In a semiconductor device having a three-dimensional structure in which a conductor is electrically connected to an upper layer wiring and including a fuse for switching a defective circuit due to the upper layer wiring to a redundant circuit, adjacent fuse wiring is replaced by an upper layer wiring and an upper layer wiring And a different-layer wiring formed with at least one or more interlayer insulating films therebetween.

【0014】これによって、ヒューズの間隔を小さくす
ることが可能となり、ヒューズに有する面積を小さくす
ることが可能となるので、ヒューズの間隔を広く確保す
ることなく、レーザ照射による切断の成功率を向上させ
ることが可能となる。
As a result, the interval between the fuses can be reduced, and the area of the fuse can be reduced. Therefore, the success rate of cutting by laser irradiation can be improved without securing a wide interval between the fuses. It is possible to do.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1(a)は本発明の一実施例
による半導体装置の平面図であり、図1(b)は図1
(a)のAA線に沿う断面図である。図1において、本
発明の一実施例による半導体装置では不良回路を冗長回
路に切り替えるためのヒューズ配線が上層配線2と、上
層配線2との間に1枚の層間絶縁膜4を介して形成され
る異層の配線3とによって形成されている。また、本発
明の一実施例による半導体装置にはヒューズ配線に対し
て切断用のレーザ光を照射するためのヒューズ開口部1
が設けられている。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1A is a plan view of a semiconductor device according to one embodiment of the present invention, and FIG.
It is sectional drawing which follows the AA line of (a). In FIG. 1, in the semiconductor device according to one embodiment of the present invention, a fuse wiring for switching a defective circuit to a redundant circuit is formed between the upper wiring 2 and the upper wiring 2 via one interlayer insulating film 4. And the wiring 3 of a different layer. Further, the semiconductor device according to the embodiment of the present invention has a fuse opening 1 for irradiating a laser beam for cutting to a fuse wiring.
Is provided.

【0016】この場合、上層配線2と異層の配線3とは
隣り合うように形成されており、異層の配線3は隣り合
う上層配線2との間に層間絶縁膜4を挟んで形成されて
いる。つまり、ヒューズ開口部1から見ると、ヒューズ
配線としては上層配線2と異層の配線3とが交互に並ん
でいることになる。
In this case, the upper layer wiring 2 and the different layer wiring 3 are formed adjacent to each other, and the different layer wiring 3 is formed with the interlayer insulating film 4 interposed between the adjacent upper layer wiring 2. ing. That is, when viewed from the fuse opening 1, upper wirings 2 and wirings 3 of different layers are alternately arranged as fuse wirings.

【0017】上記の半導体装置を製造する場合、まず異
層の配線3を層間絶縁膜4上に形成し、その異層の配線
3の上に1枚の層間絶縁膜4を形成してから上層配線2
を形成し、上層配線2上にヒューズ開口部1を形成する
ことになる。
When manufacturing the above-described semiconductor device, first, a different-layer wiring 3 is formed on the interlayer insulating film 4, and one interlayer insulating film 4 is formed on the different-layer wiring 3, and then the upper layer is formed. Wiring 2
Is formed, and the fuse opening 1 is formed on the upper wiring 2.

【0018】図2(a)は本発明の一実施例による切断
前のヒューズを有する半導体装置の平面図であり、図2
(b)は図2(a)のBB線に沿う断面図である。図2
において、半導体基板(図示せず)上に形成された素子
(図示せず)や配線層(図示せず)等の上に下層配線6
と1枚の層間絶縁膜4を有する上層配線5とが形成され
ている。
FIG. 2A is a plan view of a semiconductor device having a fuse before cutting according to an embodiment of the present invention.
FIG. 2B is a sectional view taken along the line BB of FIG. FIG.
In this case, the lower wiring 6 is formed on an element (not shown) or a wiring layer (not shown) formed on a semiconductor substrate (not shown).
And an upper layer wiring 5 having one interlayer insulating film 4.

【0019】この場合、上記構成の半導体装置において
はヒューズ開口部1から上層配線5または下層配線6の
レーザ照射焦点8にレーザの照準を合わせてレーザ照射
を行い、上層配線5または下層配線6を切断することで
ヒューズを切り替えている。
In this case, in the semiconductor device having the above structure, laser irradiation is performed by aiming a laser at the laser irradiation focal point 8 of the upper wiring 5 or the lower wiring 6 from the fuse opening 1 to irradiate the upper wiring 5 or the lower wiring 6. The fuse is switched by cutting.

【0020】図3(a)は図2に示すレーザ照射焦点8
にレーザを照射して切断した後の半導体装置の平面図で
あり、図3(b)は図3(a)のCC線に沿う断面図で
ある。図3において、隣接するヒューズ配線、つまり上
層配線5と下層配線6とは間に1枚の層間絶縁膜4が挟
まれているため、1枚の層間絶縁膜4が壁の役割を果た
し、レーザを照射しても同じ層の配線が隣接して配置さ
れている場合(図9及び図10)よりも、隣接する配線
(上層配線5及び下層配線6)への影響が少ない。
FIG. 3A shows a laser irradiation focus 8 shown in FIG.
FIG. 3B is a plan view of the semiconductor device after cutting by irradiating the semiconductor device with a laser beam, and FIG. 3B is a cross-sectional view taken along the line CC in FIG. In FIG. 3, one interlayer insulating film 4 is sandwiched between adjacent fuse wirings, that is, the upper wiring 5 and the lower wiring 6, so that one interlayer insulating film 4 serves as a wall, Irradiation has less influence on adjacent wirings (upper wiring 5 and lower wiring 6) than when adjacent wirings of the same layer are arranged adjacently (FIGS. 9 and 10).

【0021】したがって、レーザ照射を強くすることが
でき、切断の対象である配線(上層配線5または下層配
線6)を層間絶縁膜4上に残すことなく、完全に切断す
ることができる。
Therefore, the laser irradiation can be intensified, and the wiring to be cut (the upper wiring 5 or the lower wiring 6) can be completely cut without leaving it on the interlayer insulating film 4.

【0022】また、レーザ照射を強くしても層間絶縁膜
4が防御壁の役割を果たすため、切断後の配線(上層配
線5または下層配線6)の飛散も最小限に押さえられ、
隣接する配線(上層配線5及び下層配線6)と電気的に
接続されてしまうこともない。
Further, even if the laser irradiation is intensified, the interlayer insulating film 4 serves as a protective wall, so that the scattered wiring (upper wiring 5 or lower wiring 6) after cutting is minimized.
There is no possibility of being electrically connected to the adjacent wiring (the upper wiring 5 and the lower wiring 6).

【0023】したがって、同じ層の配線が隣接して配置
されている場合(図11及び図12)よりも、ヒューズ
配線の間隔(上層配線5と下層配線6との間隔)を狭く
することが可能となり、ヒューズに要する面積も小さく
なる。
Therefore, it is possible to reduce the interval between the fuse wires (the interval between the upper interconnect 5 and the lower interconnect 6) as compared with the case where the wires of the same layer are arranged adjacently (FIGS. 11 and 12). And the area required for the fuse is also reduced.

【0024】図4(a)は本発明の他の実施例による半
導体装置の平面図であり、図4(b)は図4(a)のD
D線に沿う断面図である。図4において、本発明の他の
実施例による半導体装置では不良回路を冗長回路に切り
替えるためのヒューズ配線が上層配線2と、上層配線2
との間に2枚の層間絶縁膜4を介して形成される異層の
配線3とによって形成されている。また、本発明の他の
実施例による半導体装置にはヒューズ配線に対して切断
用のレーザ光を照射するためのヒューズ開口部1が設け
られている。
FIG. 4A is a plan view of a semiconductor device according to another embodiment of the present invention, and FIG.
It is sectional drawing which follows the D line. In FIG. 4, in a semiconductor device according to another embodiment of the present invention, a fuse wiring for switching a defective circuit to a redundant circuit includes an upper wiring 2 and an upper wiring 2.
And two different layers of wiring 3 formed with two interlayer insulating films 4 interposed therebetween. A semiconductor device according to another embodiment of the present invention is provided with a fuse opening 1 for irradiating a fuse wiring with a laser beam for cutting.

【0025】この場合、上層配線2と異層の配線3とは
隣り合うように形成されており、異層の配線3は隣り合
う上層配線2との間に2枚の層間絶縁膜4を挟んで形成
されている。つまり、ヒューズ開口部1から見ると、ヒ
ューズ配線としては上層配線2と異層の配線3とが交互
に並んでいることになる。
In this case, the upper wiring 2 and the different wiring 3 are formed adjacent to each other, and the different wiring 3 sandwiches two interlayer insulating films 4 between the adjacent upper wiring 2. It is formed with. That is, when viewed from the fuse opening 1, upper wirings 2 and wirings 3 of different layers are alternately arranged as fuse wirings.

【0026】上記の半導体装置を製造する場合、まず異
層の配線3を層間絶縁膜4上に形成し、その異層の配線
3の上に2枚の層間絶縁膜4を形成してから上層配線2
を形成し、上層配線2上にヒューズ開口部1を形成する
ことになる。
In manufacturing the above-described semiconductor device, first, a different-layer wiring 3 is formed on the interlayer insulating film 4, and two interlayer insulating films 4 are formed on the different-layer wiring 3, and then the upper layer is formed. Wiring 2
Is formed, and the fuse opening 1 is formed on the upper wiring 2.

【0027】図5(a)は本発明の他の実施例による切
断前のヒューズを有する半導体装置の平面図であり、図
5(b)は図5(a)のEE線に沿う断面図である。図
5において、半導体基板(図示せず)上に形成された素
子(図示せず)や配線層(図示せず)等の上に下層配線
6と2枚の層間絶縁膜4を有する上層配線5とが形成さ
れている。
FIG. 5A is a plan view of a semiconductor device having a fuse before cutting according to another embodiment of the present invention, and FIG. 5B is a sectional view taken along line EE in FIG. 5A. is there. 5, an upper wiring 5 having a lower wiring 6 and two interlayer insulating films 4 on an element (not shown) or a wiring layer (not shown) formed on a semiconductor substrate (not shown). Are formed.

【0028】この場合、上記構成の半導体装置において
はヒューズ開口部1から上層配線5または下層配線6の
レーザ照射焦点8にレーザの照準を合わせてレーザ照射
を行い、上層配線5または下層配線6を切断することで
ヒューズを切り替えている。
In this case, in the semiconductor device having the above-described structure, laser irradiation is performed by aiming a laser at the laser irradiation focal point 8 of the upper wiring 5 or the lower wiring 6 from the fuse opening 1 to irradiate the upper wiring 5 or the lower wiring 6. The fuse is switched by cutting.

【0029】図6(a)は図5に示すレーザ照射焦点8
にレーザを照射して切断した後の半導体装置の平面図で
あり、図6(b)は図6(a)のFF線に沿う断面図で
ある。図6において、隣接するヒューズ配線、つまり上
層配線5と下層配線6とは間に2枚の層間絶縁膜4が挟
まれているため、2枚の層間絶縁膜4が壁の役割を果た
し、レーザを照射しても同じ層の配線が隣接して配置さ
れている場合(図9及び図10)よりも、隣接する配線
(上層配線5及び下層配線6)への影響が少ない。
FIG. 6A shows a laser irradiation focus 8 shown in FIG.
FIG. 6B is a plan view of the semiconductor device after being cut by irradiating the semiconductor device with a laser, and FIG. 6B is a cross-sectional view taken along the line FF of FIG. In FIG. 6, two interlayer insulating films 4 are sandwiched between adjacent fuse wires, that is, an upper layer wire 5 and a lower layer wire 6, so that the two interlayer insulating films 4 serve as walls and the laser Irradiation has less influence on adjacent wirings (upper wiring 5 and lower wiring 6) than when adjacent wirings of the same layer are arranged adjacently (FIGS. 9 and 10).

【0030】したがって、レーザ照射を強くすることが
でき、切断の対象である配線(上層配線5または下層配
線6)を層間絶縁膜4上に残すことなく、完全に切断す
ることができる。
Therefore, the laser irradiation can be intensified, and the wiring to be cut (the upper wiring 5 or the lower wiring 6) can be completely cut without leaving it on the interlayer insulating film 4.

【0031】また、レーザ照射を強くしても2枚の層間
絶縁膜4が防御壁の役割を果たすため、切断後の配線
(上層配線5または下層配線6)の飛散も最小限に押さ
えられ、隣接する配線(上層配線5及び下層配線6)と
電気的に接続されてしまうこともない。この場合、本発
明の他の実施例では2枚の層間絶縁膜4を防御壁として
いるので、本発明の一実施例よりもこれらの効果が得や
すくなる。
Further, even if the laser irradiation is intensified, the two interlayer insulating films 4 serve as a protective wall, so that the scattered wiring (upper wiring 5 or lower wiring 6) after cutting is minimized. There is no possibility of being electrically connected to the adjacent wiring (the upper wiring 5 and the lower wiring 6). In this case, in the other embodiment of the present invention, since the two interlayer insulating films 4 are used as the protective walls, these effects can be more easily obtained than in the embodiment of the present invention.

【0032】したがって、同じ層の配線が隣接して配置
されている場合(図11及び図12)よりも、ヒューズ
配線の間隔(上層配線5と下層配線6との間隔)を狭く
することが可能となり、ヒューズに要する面積も小さく
なる。
Therefore, it is possible to make the interval between the fuse wires (the interval between the upper interconnect 5 and the lower interconnect 6) narrower than the case where the wires of the same layer are arranged adjacently (FIGS. 11 and 12). And the area required for the fuse is also reduced.

【0033】このように、隣り合うヒューズ配線、つま
り上層配線2と異層の配線3との間、または上層配線5
と下層配線6との間に1枚以上の層間絶縁膜4を挟むこ
とによって、ヒューズの間隔を小さくすることができ、
ヒューズに有する面積を小さくすることができるので、
ヒューズの間隔を広く確保することなく、レーザ照射に
よる切断の成功率を向上させることができる。
As described above, the adjacent fuse wiring, that is, between the upper wiring 2 and the wiring 3 of the different layer, or the upper wiring 5
By interposing one or more interlayer insulating films 4 between the semiconductor device and the lower wiring 6, the interval between the fuses can be reduced,
Since the area of the fuse can be reduced,
The success rate of cutting by laser irradiation can be improved without securing a wide fuse interval.

【0034】[0034]

【発明の効果】以上説明したように本発明によれば、不
良回路を冗長回路に切り替えるためのヒューズ配線を含
む半導体装置において、ヒューズ配線を、上層配線と、
上層配線よりも下層に1枚以上の層間絶縁膜を介して形
成された異層の配線とから構成することによって、ヒュ
ーズの間隔を広く確保することなく、レーザ照射による
切断の成功率を向上させることができるという効果があ
る。
As described above, according to the present invention, in a semiconductor device including a fuse wiring for switching a defective circuit to a redundant circuit, the fuse wiring is replaced by an upper wiring.
By using a different layer of wiring formed below the upper layer wiring with one or more interlayer insulating films interposed therebetween, the success rate of cutting by laser irradiation can be improved without securing a wide fuse interval. There is an effect that can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は本発明の一実施例による半導体装置の
平面図、(b)は(a)のAA線に沿う断面図である。
FIG. 1A is a plan view of a semiconductor device according to one embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line AA in FIG.

【図2】(a)は本発明の一実施例による切断前のヒュ
ーズを有する半導体装置の平面図、(b)は(a)のB
B線に沿う断面図である。
FIG. 2A is a plan view of a semiconductor device having a fuse before cutting according to an embodiment of the present invention, and FIG.
It is sectional drawing which follows the B line.

【図3】(a)は図2に示すレーザ照射焦点にレーザを
照射して切断した後の半導体装置の平面図、(b)は
(a)のCC線に沿う断面図である。
3A is a plan view of the semiconductor device after cutting by irradiating a laser to a laser irradiation focus shown in FIG. 2, and FIG. 3B is a cross-sectional view taken along line CC of FIG.

【図4】(a)は本発明の他の実施例による半導体装置
の平面図、(b)は(a)のDD線に沿う断面図であ
る。
4A is a plan view of a semiconductor device according to another embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along the line DD in FIG.

【図5】(a)は本発明の他の実施例による切断前のヒ
ューズを有する半導体装置の平面図、(b)は(a)の
EE線に沿う断面図である。
FIG. 5A is a plan view of a semiconductor device having a fuse before cutting according to another embodiment of the present invention, and FIG. 5B is a cross-sectional view taken along line EE of FIG.

【図6】(a)は図5に示すレーザ照射焦点にレーザを
照射して切断した後の半導体装置の平面図、(b)は
(a)のFF線に沿う断面図である。
6A is a plan view of the semiconductor device after the laser irradiation focus shown in FIG. 5 is cut by irradiating the laser irradiation focus, and FIG. 6B is a cross-sectional view taken along the FF line of FIG.

【図7】従来例による切断前のヒューズを有する半導体
装置の平面図である。
FIG. 7 is a plan view of a conventional semiconductor device having a fuse before cutting.

【図8】従来例によるヒューズ切断後の半導体装置の平
面図である。
FIG. 8 is a plan view of a conventional semiconductor device after a fuse is cut.

【図9】(a)は従来例による切断前のヒューズを有す
る半導体装置の平面図、(b)は(a)のGG線に沿う
断面図である。
FIG. 9A is a plan view of a conventional semiconductor device having a fuse before cutting, and FIG. 9B is a cross-sectional view taken along line GG of FIG. 9A.

【図10】(a)は従来例によるヒューズ切断後の半導
体装置の平面図、(b)は(a)のHH線に沿う断面図
である。
10A is a plan view of a conventional semiconductor device after a fuse is cut, and FIG. 10B is a cross-sectional view taken along line HH in FIG. 10A.

【図11】(a)は従来例によるヒューズ切断後の半導
体装置の平面図、(b)は(a)のII線に沿う断面図
である。
11A is a plan view of a conventional semiconductor device after a fuse is cut, and FIG. 11B is a cross-sectional view taken along line II of FIG.

【図12】(a)は従来例によるヒューズ切断後の半導
体装置の平面図、(b)は(a)のJJ線に沿う断面図
である。
FIG. 12A is a plan view of a conventional semiconductor device after a fuse is cut, and FIG. 12B is a cross-sectional view taken along the line JJ of FIG.

【符号の説明】[Explanation of symbols]

1 ヒューズ開口部 2,5 上層配線 3 異層の配線 4 層間絶縁膜 6 下層配線 8 レーザ照射焦点 DESCRIPTION OF SYMBOLS 1 Fuse opening part 2, 5 Upper layer wiring 3 Different layer wiring 4 Interlayer insulating film 6 Lower layer wiring 8 Laser irradiation focus

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ヒューズ配線を含む半導体装置であっ
て、前記ヒューズ配線を形成する第1層の配線と、前記
ヒューズ配線として前記第1層の配線と異なる層に形成
される第2層の配線と、前記第1層の配線と前記第2層
の配線とが交互に隣接し、前記第1層の配線と前記第2
層の配線との間に形成される少なくとも1以上の層間
絶縁膜とを有することを特徴とする半導体装置。
1. A semiconductor device including a fuse wiring.
Te, the wiring of the first layer to form the fuse wire, wherein
The wiring of the second layer which is formed on the wiring different from the layer of the first layer as a fuse wire, the second layer and the wiring of the first layer
Are alternately adjacent to each other, and the wiring of the first layer and the second
Wherein a has an, at least one or more layers of an interlayer insulating film formed between the layer of wires.
【請求項2】 ヒューズ配線を含む半導体装置であっ
て、前記ヒューズ配線を形成する上層配線と、前記上層
配線よりも下層に前記ヒューズ配線として形成される異
層の配線と、前記上層配線と前記異層の配線との間に形
成される少なくとも1層以上の層間絶縁膜とを有し、 前記ヒューズ配線は、前記上層配線と前記異層の配線と
が交互に並ぶように形成されたことを特徴とする半導体
装置。
2. A semiconductor device including a fuse wiring.
An upper wiring for forming the fuse wiring;
An error formed as the fuse wiring below the wiring
Between the upper layer wiring and the different layer wiring.
A semiconductor device having at least one or more interlayer insulating films formed, wherein the fuse wiring is formed such that the upper wiring and the wiring of the different layer are alternately arranged.
【請求項3】 前記ヒューズ配線に対して切断用のレー
ザ光を照射するためのヒューズ開口部を含み、前記ヒュ
ーズ開口部側から見た時に前記上層配線と前記異層の配
線とが交互に並ぶように形成されたことを特徴とする請
求項記載の半導体装置。
3. A fuse opening for irradiating a laser beam for cutting to the fuse wiring, wherein the upper wiring and the wiring of the different layer are alternately arranged when viewed from the fuse opening side. 3. The semiconductor device according to claim 2 , wherein the semiconductor device is formed as described above.
【請求項4】 ヒューズ配線を含む半導体装置の製造方
法であって、 層間絶縁膜上に第1層の配線を前記ヒューズ配線として
形成する第1の工程と、前記第1層の配線上に前記層間
絶縁膜を少なくとも1層以上形成する第2の工程と、そ
の少なくとも1層以上形成された層間絶縁膜上に第2層
の配線を前記ヒューズ配線として形成する第3の工程と
を有し、 前記第1の工程及び前記第3の工程において、前記第1
層の配線と前記第2層の配線とが交互に隣接するように
したことを特徴とする半導体装置の製造方法。
4. A method of manufacturing a semiconductor device including a fuse wiring.
A wiring of a first layer on the interlayer insulating film as the fuse wiring
Forming a first step, and forming the interlayer on the wiring of the first layer.
A second step of forming at least one or more insulating films;
A second layer on the interlayer insulating film formed on at least one layer of
Forming a third wiring as the fuse wiring;
And in the first step and the third step, the first step
So that the wiring of the layer and the wiring of the second layer are alternately adjacent to each other.
A method of manufacturing a semiconductor device, comprising:
【請求項5】 ヒューズ配線を含む半導体装置の製造方
法であって、 層間絶縁膜上に第1の配線層を前記ヒューズ配線として
形成する第1の工程と、前記第1の配線層上に前記層間
絶縁膜を少なくとも1層以上形成する第2の工程と、そ
の少なくとも1層以上形成された層間絶縁膜上に第2の
配線層を前記ヒューズ配線として形成する第3の工程と
を有し、 前記第1及び前記第3の工程において、前記第1及び第
2の配線層が交互に並 ぶように形成するようにしたこと
を特徴とする半導体装置の製造方法。
5. A method of manufacturing a semiconductor device including a fuse wiring.
A first wiring layer on the interlayer insulating film as the fuse wiring
Forming a first step, and forming the interlayer on the first wiring layer;
A second step of forming at least one or more insulating films;
A second layer formed on at least one layer of the interlayer insulating film.
A third step of forming a wiring layer as the fuse wiring;
Having the first and third steps in the first and third steps.
The second wiring layer is to be formed in parallel dance alternately
A method for manufacturing a semiconductor device, comprising:
【請求項6】 前記ヒューズ配線に対して切断用のレー
ザ光を照射するためのヒューズ開口部を形成する第4の
工程を含み、前記第1及び前記第3の工程において、前
記ヒューズ開口部側から見た時に前記第1及び第2の配
線層が交互に並ぶように形成するようにしたことを特徴
とする請求項7記載の半導体装置の製造方法。
6. A fuse for cutting a fuse wiring,
Fourth forming a fuse opening for irradiating the light
And wherein in the first and third steps,
The first and second arrangements as viewed from the fuse opening side.
The feature is that the line layers are formed alternately.
The method for manufacturing a semiconductor device according to claim 7, wherein
JP16177099A 1999-06-09 1999-06-09 Semiconductor device, fuse structure used therefor, and method of manufacturing the same Expired - Fee Related JP3269491B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16177099A JP3269491B2 (en) 1999-06-09 1999-06-09 Semiconductor device, fuse structure used therefor, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16177099A JP3269491B2 (en) 1999-06-09 1999-06-09 Semiconductor device, fuse structure used therefor, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000349155A JP2000349155A (en) 2000-12-15
JP3269491B2 true JP3269491B2 (en) 2002-03-25

Family

ID=15741581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16177099A Expired - Fee Related JP3269491B2 (en) 1999-06-09 1999-06-09 Semiconductor device, fuse structure used therefor, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3269491B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703983B1 (en) 2006-02-07 2007-04-09 삼성전자주식회사 Semiconductor device and method for fabricating the same
KR100817069B1 (en) 2006-10-26 2008-03-27 삼성전자주식회사 Method of fuse arrangement in fuse box and semiconductor memory device using the method

Also Published As

Publication number Publication date
JP2000349155A (en) 2000-12-15

Similar Documents

Publication Publication Date Title
US8071469B2 (en) Semiconductor device and method of fabricating the same
JP2005209903A (en) Semiconductor device and its manufacturing method
JP2000299381A (en) Semiconductor device and manufacturing method
US20060017153A1 (en) Interconnections of semiconductor device and method of forming the same
US7728406B2 (en) Semiconductor device
US7449764B2 (en) Semiconductor device and method of manufacturing the same
JP5537137B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3485110B2 (en) Semiconductor device
KR100332456B1 (en) semiconductor device having fuse and method for fabricating the same
JP2001284352A (en) Semiconductor device and its manufacturing method
JP5436867B2 (en) Method for manufacturing a fuse element
JP3269491B2 (en) Semiconductor device, fuse structure used therefor, and method of manufacturing the same
JP3489088B2 (en) Semiconductor device having redundant means and method of manufacturing the same
US7667290B2 (en) Semiconductor device including a laser light blocking layer which overlaps fuses
JP5459941B2 (en) Semiconductor device fuse box and method of forming the same
JP2001156173A (en) Semiconductor device and manufacturing method therefor
JP2833275B2 (en) Semiconductor device
JPH08264654A (en) Electronic device having fuse interconnection
KR101025738B1 (en) Fuse in semiconductor device and method for manufacturing the same
JP4059240B2 (en) Semiconductor chip mounting structure
JP2006515470A (en) Chip stack manufacturing method
JP2023515550A (en) SEMICONDUCTOR STRUCTURE AND METHOD OF FORMING THE SAME, LASER FUSE BUTTING METHOD
JPH1167764A (en) Semiconductor device
KR100833588B1 (en) Method of manufacturing semiconductor device
JP2008192972A (en) Trimming fuse structure, formation method therefor, and trimming method for the trimming fuse

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees