JP5491508B2

JP5491508B2 - Ａｓｉｃ、データ収集システム及び単一光子放出コンピュータ断層撮像システム

Info

Publication number: JP5491508B2
Application number: JP2011525035A
Authority: JP
Inventors: ラオ，ナレシュ・ケサヴァン; ヤノフ，ブライアン・デビッド; デュー，ヤンフェン; グオ，ジャンジュン
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2008-08-27
Filing date: 2009-06-26
Publication date: 2014-05-14
Anticipated expiration: 2029-06-26
Also published as: IL204893A0; US8044681B2; WO2010024967A1; NO20100514L; JP2012501443A; US20090132789A1; NO338493B1

Description

本発明の実施形態は全般的には放射線検出器に関し、またさらに詳細には、放射線検出器からの電子データの収集及び処理のための装置及び方法に関する。

セキュリティスクリーニングや医用撮像の分野では、その目に付きにくさ、容易さ、速さを含む利点のために放射線検出器を利用した非侵襲的な撮像技法の重要性が増している。今日では数多くの非侵襲的な撮像技法が存在している。単光子放出形コンピュータ断層（ＳＰＥＣＴ）撮像やＸ線コンピュータ断層（ＣＴ）撮像がその例の２つである。

セキュリティスクリーニングにおける放射線検出器の重要性の増大は、近年におけるテロ活動の増加、並びに旅行者数の増加という少なくとも２つの要因により説明される。手荷物、貨物用コンテナや小型運搬手段に入れられかつ様々な輸送方法が取られる爆発物や放射性物質などの禁制品の検出が益々重要になっている。こうした検出の必要性の増大を満たすために、手荷物やその他の収容体に入れて運ばれる不審物が検出可能であるのみならず、これらが爆発物や放射性物質を含んでいるか否かの判定が可能であるような高度なシステムが開発されている。

さらに、多種多様な線源からの放射性物質を検出可能な高分解能ガンマ線検出器が必要とされている。広範に利用できるためにはこれらの放射線検出器は、廉価であり、可搬が容易であり、かつ電力消費が低くなければならない。テルル化カドミウム（ＣｄＴｅ）やテルル化カドミウム亜鉛（ＣＺＴ）の結晶などの半導体材料は、コンパクトな放射線検出器に対する適用可能性を有している。ＣｄＴｅやＣＺＴの検出器は、特にシンチレータベースの検出器と比較して良好なエネルギー分解能を示すことが分かっている。これらは直接変換デバイスである（すなわち、光子などの放射性粒子を直接電子信号に変換する）ため、ＣｄＴｅやＣＺＴの検出器によれば嵩高な光電子増倍管が不要となる。さらにＣｄＴｅやＣＺＴの放射線検出器では、高純度ゲルマニウム放射線検出器の場合のような極低温冷却の必要がない。

ＳＰＥＣＴやＣＴ撮像システムはこうした半導体（すなわち、固体素子）の放射線検出器テクノロジーを組み込むことが可能である。ＣＴシステムは、手荷物の内部にある物品に関する質量及び密度情報（並びに、実効原子番号など材料特異的な情報）を収集することが可能である。物体の密度は重要な量であるが、密度データの線形変換を示す「ＣＴナンバー」または「ＣＴ値」などの代理物をその脅威を指示する量として用いることがある。質量、密度、実効原子番号などの特徴によれば、こうした量に関する統計学的モーメント、テクスチャ、その他といった派生量が具現化される。

ＣＴ撮像システムでは、Ｘ線源が対象または物体（例えば、患者や手荷物など）に向けて扇形状のビームを放出する。明細書の以下において「対象」や「物体」の用語は撮像可能な任意の物を含むものとする。このビームは、物体によって減衰を受けた後、放射線検出器のアレイ上に入射する。検出器アレイの位置で受け取った減衰ビーム状放射線の強度は典型的には、物体によるＸ線ビームの減衰に依存する。検出器アレイの各検出器素子は、各検出器素子が受け取った減衰ビームの強度を指示する電気信号を別々に発生させている。これらの電気信号は検出器アレイからデータ処理システムまで送られ、最終的に画像を作成するように解析される。

ＳＰＥＣＴ撮像システムでは典型的には、ガンマカメラや同様の放射線検出器が患者などの対象や放射性物質を包含した手荷物などの物体から放出された放射線を見つけ出す。上述したように「対象」と「物体」は区別なく用いている。患者を撮像する際に、ガンマ線を放出するトレーサ材料が患者に投与される。典型的には、関心対象臓器によるトレーサ材料の吸収は別の臓器と比べてその程度が大きい。これらのシステムでは、検出器アレイの各素子は、物体から放出された放射線の局所的強度に関連する信号を発生させる。従来のＸ線撮像の場合と同様に、内部に置かれた物体や身体部位に従って放出信号の強度が減衰を受ける。検出器アレイの各素子は検出器素子上に入射した光子を示す電気信号を別々に発生させる。この電気信号は検出器アセンブリからデータ処理システムに送られ、最終的に画像を作成するように解析される。

ＳＰＥＣＴ撮像では、関心対象部位の周りの様々な角度で複数の画像が収集される。画像を収集するために、患者の周りでガンマカメラが回転する。軸横断断層撮像法では一般に、患者の周りで等しい角度増分で一連の２−Ｄ画像（すなわち、２次元ビュー）が取得される。典型的には、３〜６度ごとに投影が収集される。幾つかケースでは、最適な再構成を得るために３６０度の全回転が使用される。マルチヘッド型ガンマカメラによれば画像収集の高速化を提供することが可能である。例えば、検出器を１８０度だけ離間させたデュアルヘッド型カメラを使用することができ、これにより各ヘッドに１８０度の回転を要求した同時に２投影の収集が可能となる。１２０度の離間によるトリプルヘッド型カメラも使用される。

患者の周りで一連のビューを再構成して軸横断スライス（すなわち、回転軸を横切るスライス）が形成される。この再構成は、コンピュータによって実行されており、コンピュータは複数のビューに対して断層画像再構成アルゴリズムを適用して３−Ｄデータ組を得ている。次いでこのデータ組は、ＣＴやＰＥＴなどの別の断層撮像技法から取得されるものと同様に、身体の選択した任意の軸に沿った薄層スライスを表すように操作を受けることがある。

ガンマカメラ放射線検出器アセンブリはマルチチャンネルコリメータ及びガンマ線検出器を利用してガンマ線光子からのエネルギーを電気信号に変換することがあり、この電気信号を解釈し平面検出器内のガンマ線相互作用の位置を特定することが可能である。ガンマカメラはさらに、患者が放出したガンマ線などの放射線刺激に応答する大型のシンチレーション結晶と、該結晶と光学的に結合させた光電子増倍管のアレイと、を含むことがある。動作時において患者が放出した検出器方向へのガンマ線は結晶の上に来るようにコリメートされる。結晶と相互作用する各ガンマ線光子雲は、相互作用点の近傍で光電子増倍器により検出される複数の光事象を発生させる。光電子増倍器が検出した各光事象により１つの電気信号が生成される。光電子増倍器アレイからの各電気信号が合成され、ガンマ線放出位置の推定値が提供される。信号のアナログ及びディジタル処理の結果、収集したデータから画像が作成される。

しかしガンマカメラはさらに、シンチレータ／光電子増倍器システムに置き換えるようにテルル化カドミウム亜鉛（ＣＺＴ）素子などの半導体検出器素子を利用することがある。ＣＺＴ検出器素子はガンマ線光子からの信号を直接電子信号に変換する。シンチレータ／光電子増倍器カメラで必要な光変換過程が不要であることによって、半導体放射線検出器を用いるガンマカメラは、より高い信号対雑音比及びより高い感度を発揮することができ、これによりエネルギーレベル分解能の向上及び撮像コントラスト分解能の向上を得ることが可能である。

半導体検出器アレイテクノロジーを内蔵したＳＰＥＣＴやＣＴ撮像システムによれば、スペクトルＸ線撮像を用いて全体的な画質を向上させかつ患者に対するＸ線量を低減させる一方で組織の組成解析を提供することができる。テルル化カドミウム亜鉛（ＣＺＴ）検出器やその他の直接変換（すなわち半導体）検出器の開発に関する最近の進展によってこうした検出は、医用撮像（すなわち、ＳＰＥＣＴやＣＴシステム）、セキュリティスクリーニング、核実験の用途、並びに石油の探査及び採掘用途にまで及んでいる。これらの検出器に見出される用途が拡がるに連れて、検出器の電子部品に対する需要が増大しつつある。ＣＺＴ検出器用のフロントエンド読み出し用電子回路またはデータ収集システムは一般に、低いノイズ、高い直線性、広いダイナミックレンジ、及び良好な駆動性能を示すことが期待される。可搬式システムはこれらの要件以外にさらに、低いパワーで低コストでチャンネルカウントが高いデータ収集システムを要求する。

本来的に、フロントエンド読み出し用電子回路は放射線検出器から、放射線のエネルギーレベルとその検出タイミングという２つの情報を取り込んでいる。エネルギーレベルは放射線のエネルギースペクトルを指示している一方、タイミング情報は画像再構成に必要な３Ｄ全位置感度を提供するような相互作用の深度を決定するために使用される。放射線検出器向けのフロントエンド読み出し用電子回路として機能するように幾つかの特定用途向け集積回路（ＡＳＩＣ）が開発されている。典型的にはこれらのＡＳＩＣは、消費されるパワーが大きくかつ提供するのがアナログ出力だけであり、このためコストの増大及び信頼度の低下を起こすのが典型的であるような外部ディジタイザーを設ける必要がある。さらに、これら最近開発された読み出し用ＡＳＩＣのうちの幾つかは、エネルギーレベルや検出タイミングに関して不完全な情報を提供することがある。

米国特許出願第２００７／０５７６９９（Ａ１）号

低パワーで少ないノイズで動作し、完全なエネルギーレベル及び時間弁別性能を提供し、かつディジタル出力を提供することが可能な放射線検出器向けのデータ収集システムがあることが望ましい。

本発明の一態様による特定用途向け集積回路（ＡＳＩＣ）は、その各々が時間及びエネルギー弁別用の回路を有する複数のチャンネルと、その各々が該回路向けの少なくとも１つの構成パラメータを出力するように構成された複数のプログラム可能レジスタと、該複数のチャンネルのうちの構成させようとするチャンネルを特定するように構成されたチャンネル選択レジスタと、を備える。本ＡＳＩＣはさらに、チャンネル構成で使用するためのプログラム可能レジスタを特定するように構成された構成選択レジスタと、該チャンネル選択レジスタ、構成選択レジスタ及び複数のプログラム可能レジスタのうちの１つに制御器から受け取った命令を伝送するように構成された通信インタフェースと、を含む。

本発明の別の態様によるＡＳＩＣを製造する方法は、その各々が時間弁別回路及びエネルギー弁別回路を有する複数のチャンネルを設ける工程と、構成パラメータを提供するように複数のプログラム可能レジスタを構成する工程と、チャンネル構成で使用するためのプログラム可能レジスタを特定するように構成選択レジスタを構成する工程と、を含む。本方法はさらに、構成しようとするチャンネルを特定するようにチャンネル選択レジスタを構成する工程と、該チャンネル選択及び構成選択レジスタの内容に基づいて構成パラメータを個別に受け取るように複数のチャンネルを構成する工程と、を含む。

本発明のさらに別の態様によるデータ収集システムは、複数の出力を有するセンサアレイと、制御器と、ＡＳＩＣと、を含んでおり、該ＡＳＩＣは、センサアレイ出力から複数の信号を受け取るように構成された複数のチャンネルと、その各々が少なくとも１つのプログラムパラメータを複数のチャンネルに出力するように構成された複数のプログラム可能レジスタと、複数のチャンネルのうちのプログラムしようとするチャンネルを特定するように構成されたチャンネル選択レジスタと、を備える。本ＡＳＩＣはさらに、複数のプログラム可能レジスタのうちのチャンネルプログラミングで使用するためのプログラム可能レジスタを特定するように構成された構成選択レジスタと、制御器から命令を受け取りこれらの命令をチャンネル選択レジスタ、構成選択レジスタ及び複数のプログラム可能レジスタのうちの１つに伝送するように構成された通信インタフェースと、を含む。さらにデータ収集システム制御器は、複数のチャンネルのそれぞれを一意にプログラムするようＡＳＩＣに指令するように構成されている。

これらの利点及び特徴、並びにその他の利点及び特徴は、添付の図面に関連して提供した本発明の好ましい実施形態に関する以下の詳細な説明を読むことによってより容易に理解できよう。

本発明の一実施形態によるＳＰＥＣＴ撮像システムの外観図である。図１に表したシステムのブロック図である。図１に表したシステムで利用可能な半導体放射線検出器向けのデータ収集システムの一実施形態のブロック図である。図３に表したシステムで利用可能なアナログ対ディジタル変換器回路のブロック図である。図３に表したシステムで利用可能なチャンネル構成レジスタのブロック図である。プログラム可能レジスタとアナログチャンネル回路の間の対話を表したブロック図である。図３に表したシステムで利用可能なラッチの回路図である。図３に表したシステムで利用可能なエネルギー弁別回路のブロック図である。図８に表したエネルギー弁別回路内で使用するための電荷感応型増幅器回路の概要図である。図３に表したシステムで利用可能な時間弁別回路のブロック図である。図１０に表した時間弁別回路で使用するための立ち上がり弁別器回路の概要図である。図１０に表した時間弁別回路で使用するための時間対電圧変換器回路の概要図である。図３に表したシステムで利用可能なロックアウト論理のタイミング図である。非侵襲的な梱包物検査システムで使用するためのＣＴシステムの外観図である。

本発明の動作環境についてコンピュータ断層（ＣＴ）と単一光子放出コンピュータ断層（ＳＰＥＣＴ）撮像システムの両者に関連して説明することにする。しかし、本発明が可搬式放射線検出器などの別のシステムでも、また放射線検出器以外のセンサアレイを有するシステムにおいても等しく適用可能であることは当業者であれば理解されよう。さらに本発明の実施形態について、ガンマ線の検出及び変換に関連して説明することにする。しかし当業者であればさらに、本発明の態様が別の高周波電磁気エネルギーの検出及び変換にも等しく適用可能であることを理解されよう。

図１を参照すると、本発明の一実施形態を組み入れた単一光子放出コンピュータ断層（ＳＰＥＣＴ）撮像システム１０についてガントリ１２を含むように表している。ガントリ１２は、対象２２から放出されたガンマ線からの光子を検出するガンマ線検出器１８を有する。対象２２が人間であるように表しているが、ＳＰＥＣＴ撮像システム１０は検査撮像などの工業用途向けや、セキュリティの観点から例えば手荷物や梱包物などの関心対象の物品を撮像するように構成されることもあることを理解されたい。ここで図２を参照すると、検出器アセンブリ１８は複数の放射線検出器２０及びデータ収集システム（ＤＡＳ）３２によって形成されている。複数の放射線検出器２０は対象２２を透過したガンマ線１６を検知しており、またＤＡＳ３２はこのデータを後続の処理のためにディジタル信号に変換している。各検出器２０は、入射したガンマ線光子雲、さらにはこれが対象２２を透過した際に減衰を受けた光子雲の強度を表したアナログ電気信号を発生させている。

スキャンの間に、ガントリ１２及びこれに装着された構成要素は回転中心２４の周りで回転する。ガントリ１２の回転はＳＰＥＣＴシステム１０のガントリモータ制御器３０によって統御される。ガントリモータ制御器３０はガントリ１２の回転速度及び位置を制御する。画像再構成装置３４はサンプリングされディジタル化されたデータをＤＡＳ３２から受け取って高速再構成を実行する。この再構成画像はコンピュータ３６に対して入力として加えられ、コンピュータ３６はこの画像を大容量記憶装置３８内に保存する。

コンピュータ３６はさらに、キーボード、マウス、音声作動制御器、または適当な別の任意の入力装置など何らかの形態をしたオペレータインタフェースを有するコンソール４０を介してオペレータからコマンド及びスキャンパラメータを受け取っている。付属のディスプレイ４２によってオペレータは、コンピュータ３６からの再構成画像その他のデータを観察することができる。コンピュータ３６は、オペレータが提供したコマンド及びパラメータを用いてＤＡＳ３２及びガントリモータ制御器３０に対して制御信号及び情報を提供している。さらにコンピュータ３６は、対象２２及びガントリ１２を位置決めするようにモータ式テーブル４６を制御しているテーブルモータ制御器４４も操作する。具体的にはテーブル４６によって図１のガントリ開口４８内に対象２２の全体またはその一部を通過させている。

図３は、本発明の一実施形態によるＣＺＴ検出器などのセンサアレイまたは半導体（すなわち、固体素子）放射線検出器１０５からデータを収集するための電子システム１００のブロック概要図である。電子システム１００は、１２６個の陽極チャンネル１０６、１０８及び２個の陰極チャンネル１０７、１０８を有する低ノイズで低パワーでマルチチャンネルとした読み出し用ＡＳＩＣ１０２を含む。各チャンネル１０６〜１０９は、１つのエネルギー弁別回路（図８に関連して以下で検討する）と、１つの時間弁別回路（図１０に関連して以下で検討する）と、を有する。ＡＳＩＣ１０２はさらに、図８のエネルギーサブチャンネル２００及び図１０のタイミングサブチャンネル２５０からの信号をディジタル化するための内蔵型アナログ対ディジタル変換器（ＡＤＣ）１１０またはディジタイザーを有する。一実施形態ではＡＳＩＣ１０２は、２０ナノ秒のタイミング分解能を達成する一方、１チャンネルあたりの消費を１ｍＷ未満とすると共に２ピコファラッドの寄生キャパシタンスにおいて陽極エネルギー読み値に付加される等価ノイズを４．５ｋｅＶ（ＦＷＨＭ）未満とするようなＣＭＯＳ処理法を用いて製作されている。１０ピコファラッドの寄生キャパシタンスにおいて陰極読み値に関する電子ノイズによって一般に付加されるのは７ｋｅＶ未満である。

図３のブロック図は、センサアレイまたは半導体放射線検出器１０５と連係して使用することが可能なデータ収集システム１００向けのフロントエンド読み出し用電子回路の一実施形態を表している。陽極チャンネル１０６のうちの１２４チャンネルは検出器１０５の陽極（図示せず）とインタフェースするように構成されており、また陰極チャンネル１０７は検出器１０５の陰極（図示せず）とインタフェースするように構成されている。ＡＳＩＣ１０２に対するスタンドアロン試験を容易にするために２つの試験チャンネル１０８（陽極１つ及び陰極１つ）を存在させている。環境条件によるＡＳＩＣ１０２のパラメータ変動を監視しかつディジタル制御器１１２に較正データを提供するようにトラッカーチャンネル１０９が構成されている。

トラッカーチャンネル１０９によってＤＡＳは、ＡＳＩＣ１０２の回路に対する温度変化の影響を補償することができる。温度トラッキング回路を含む制御器１１２は、すべての入力チャンネル１０６〜１０９の入力に対して温度不感応の基準信号（例えば、バンドギャップ信号）を送っている。基準信号に関連するエネルギー及びタイミング情報は複数のＡＤＣ１１０によって処理されかつディジタル化される。制御器１１２は、チャンネル１０６〜１０９から出力された基準信号からのＡＳＩＣ１０２のディジタル出力の変動をトラッキングすると共に補正係数を作成している。次いでこの補正係数は、温度誘導の誤差を排除または低減するためにチャンネル１０６〜１０９からの後続のディジタル出力に適用されることがある。

図３の実施形態では、現場プログラム可能ゲートアレイ（ＦＰＧＡ）がディジタル制御器１１２の役割をする。制御器１１２は、放射線検出器１０５から信号を受け取る前にＡＳＩＣ１０２を公称周波数（例えば、１から２メガヘルツ）で動作させることによってＡＳＩＣ１０２のエネルギー使用量を最小化するように構成されることがある。ＡＳＩＣ１０２が放射線検出器１０５からの信号を待っている間に、制御器１１２はＡＳＩＣ１０２との通信がほとんどまたは全くない期間である静寂モード（ｑｕｉｅｔｍｏｄｅ）で動作する。静寂モード動作は、ＡＳＩＣ１０２により実行されるエネルギー及びタイミング計測に誤差を導入する可能性があるあらゆる信号ノイズを最小化するために利用される。ＨＩＴ信号などの信号によってＡＳＩＣ１０２が検出放射線を検出器から受け取ったことが指示された後で制御器１１２は、ディジタル出力を生成するのに要する時間を最小化するためにＡＳＩＣクロック周波数が公称周波数から約２０メガヘルツまで増加する期間であるアクティブモードに移行する。ＡＳＩＣ１０２がディジタル出力を発生させている期間のことを「不感時間（ｄｅａｄｔｉｍｅ）」と呼ぶ（この時間中はＡＳＩＣが後続の検出器信号を処理できないため）。ＨＩＴ信号後のＡＳＩＣクロックの高速化によって不感時間が減少する。アクティブモードでは、制御器１１２内部の処理回路（図示せず）が有効化されると共に、ＡＳＩＣ１０２のマルチプレクサ１１４は陽極チャンネル１０６及び陰極チャンネル１０７からのエネルギー及びタイミング信号が指定のＡＤＣ１１０に直接割り当てられるように指令を受ける。次いで制御器１１２はディジタル対アナログ変換器（ＤＡＣ）１１５に対して、エネルギー及びタイミング信号のディジタル化に使用されるアナログの信号ランプ（ｓｉｇｎａｌｒａｍｐ）または基準信号を発生させる。ディジタル化に続いて制御器１１２は、ＡＳＩＣ１０２が放射線検出器１０５から新たな信号を受け取り処理する準備をしかつＡＳＩＣ１０２のクロック周波数が再度公称周波数に設定される期間である静寂モードにＡＳＩＣ１０２をリセットさせるために使用される波形の生成を開始する。

単一のガンマ線が複数の検出器チャンネルにエネルギーを預託することがある。検出器が検出した放射線のことを一般に「イベント」と呼ぶ。典型的には任意の放射線イベントについて、信号を記録した陽極チャンネル１０６の各々はディジタルＨＩＴフラグを立て、これがＨＩＴレジスタ１２０内に保存される。このディジタルＨＩＴフラグはイベント時間をサンプリングするようにタイムスタンプ回路をトリガする一方、エネルギーチャンネルは電荷預託のレベルを計測する。ＨＩＴレジスタ１２０内に記録されたヒット（ｈｉｔ）は合成されて、制御器１１２に対して制御トリガまたはイベントトリガ１２１が出力される。本発明の一実施形態では、ＨＩＴレジスタ１２０はＡＳＩＣ１０２の各チャンネルごとに１ビットとした１２８ビットを包含している。これらのビットは最初に、検出されたヒットが全くないことを指示する状態に設定されることになる。具体的にあるチャンネル上で放射線が検出されるとそのＨＩＴレジスタ１２０内の対応するビットが、ｌｏｗからｈｉｇｈに、あるいはｈｉｇｈからｌｏｗに遷移を受けることになる。ＨＩＴレジスタ１２０に対して問い合わせを出して全１２８ビットを読み取ることによって制御器１１２は、検出されたヒットの数並びにどのチャンネル上でヒットが発生したかを決定する。

動作時においてＡＳＩＣ１０２からイベントトリガ１２１を受け取ると制御器１１２はＤＡＣ１１５に対して、信号ランプの形態をした基準信号を発生させてデータ変換を開始させており、このデータ変換においてアナログのエネルギーレベル及びタイミング情報がディジタル化すなわちディジタル形式に変換される。ディジタル化の間はイベントトリガ１２１がデアサートされており、ディジタル化が完了すると次いでこれが再度アサートされる。イベントトリガ１２１の再アサートはＤＡＣ１１５からのランプ信号を停止させる。ディジタル化が完了すると制御器１１２は、ＡＳＩＣをリセットすると共にイベントトリガ１２１をデアサートさせ、ＡＳＩＣ１０２を次のイベントに備えさせる。エネルギーレベル情報は、４．５ｋｅＶのエネルギー分解能に対応する１２ビット分解能でディジタル化されることが好ましく、またタイミング情報は５ナノ秒のタイミング分解能に対応する１０ビット分解能でディジタル化されることが好ましい。より大きなチャンネルカウントを達成するために単一の制御器１１２及びＤＡＣ１１５に対して複数のＡＳＩＣ１０２を繋ぐことがある。例えば制御器１１２はさらに、異なるＡＳＩＣ１０２上で同時に検出が起こる同時放射線イベントに関するエネルギーレベル及びタイミングを決定するために複数のＡＳＩＣ１０２からのＨＩＴデータを同期させることが可能である。

図４を参照すると、アナログ対ディジタル変換器のブロック概要図を表している。ＡＳＩＣ１０２内の図３回路内のアナログ対ディジタル変換器（ＡＤＣ）１１０は、ディジタル制御器１１２により制御を受ける単独のディジタル対アナログ変換（ＤＡＣ）１１５チップからのアナログ信号を使用し、ＡＳＩＣのディジタル出力を生成させる。陽極チャンネル１０６及び陰極チャンネル１０７からのアナログのエネルギー及びタイミング信号は、２つの入力を有する１対の比較器１２５まで導かれる。一方の比較器への入力は、エネルギー弁別回路の出力とＤＡＣ１１５の出力とを含む。もう一方の比較器は時間弁別回路の出力とＤＡＣ１１５の出力とを受け取っている。制御器１１２は同時にカウンタ１２８をスタートさせると共に、ＤＡＣ１１５に対して信号ランプまたは基準信号を該１対の比較器１２５に供給させている。ＤＡＣ１１５の基準信号の電圧が比較器１２５上のエネルギー信号の電圧を超えて上昇したときに、比較器１２５の出力をトリップさせ、比較器１２５がトリップした時点のカウンタ１２８の値をレジスタ１３０にラッチさせる。比較器１２５のトリップ時点でレジスタ１３０にラッチさせるカウンタ１２８の値は、アナログエネルギー信号に関するディジタル値すなわちタイムスタンプを表している。残りの比較器１２５上のタイミング信号に関するディジタル値を取得するためにこの処理は反復される。エネルギーとタイミング信号の両者のディジタル化に関して同じ基準信号を使用することがある。さらにシステムが単一の制御器１１２に繋げられた複数のＡＳＩＣ１０２を包含していれば、当該制御器１１２に繋げられたＡＳＩＣ１０２のすべてに関するディジタル出力を生成するために共通の基準信号を使用することがある。

ＡＳＩＣの内蔵型ＡＤＣ１１０の回路は、図４に示すように８対のランプベースの比較器１２５を含む。各１対の比較器１２５は１つのチャンネルからのエネルギー及び時間情報を処理する。１対の比較器１２５を陰極チャンネル１０７、１０８の専用とすることがあり、また別の１対の比較器１２５をトラッカーチャンネル１０９の専用とすることがあることが企図される。陽極チャンネル１０６が１つのヒットを記録すると、制御器１１２はそのＨＩＴレジスタ１２０を読み取り、各ヒットチャンネルに１つの比較器１２５対を割り当て、かつＤＡＣ１１５からのアナログランプを開始させることによってディジタル化を制御する。

図３及び４を参照すると、ＡＳＩＣ１０２は複数のプログラム可能レジスタ１２２を含む。一実施形態ではＡＳＩＣ１０２上に２５６個のプログラム可能レジスタ１２２を存在させており、これらのうちの６８個がバス接続、チャンネルの有効化／無効化、ディジタル試験ビットなどのチャンネル特異的な操作用に確保されている。残りの１８８個のプログラム可能レジスタ１２２は、波形生成、試験及びチャンネル構成のために使用される。

チャンネル構成にはエネルギー及び時間弁別回路に関してある種のパラメータを設定することが不可欠である。これらのパラメータには、低トリミングしきい値、電源レベル、シェーピング（ｓｈａｐｉｎｇ）時定数並びにマルチプレクサ１１４へのチャンネル接続の設定が含まれる。各陽極チャンネル１０６を別々に構成すると、異なるチャンネルに及ぶ電子デバイス特性の変動を考慮することによりＡＳＩＣ１０２の有効性が増大する。低トリミングしきい値とは、その値を超えるとその信号が有効なヒットと見なされるような陽極チャンネル信号しきい値電圧のことを指す。低トリミングしきい値未満の陽極信号はノイズまたはディジタルクロストークであると見なされる。陽極チャンネル１０６に接続された放射線検出器１０５の素子は可変の漏れ電流を示すため、低トリミングしきい値及び漏れ補償を各陽極チャンネル１０６ごとに別々に設定することが可能であるとより効果的である。

図５は、ＡＳＩＣ１０２（図３参照）のチャンネル構成レジスタのブロック図である。一実施形態では、１２８個の陽極及び陰極チャンネル１０６〜１０９のすべてを３つの専用レジスタ１３２、１３４だけを使用して構成することが可能である。ＡＳＩＣ１０２は、構成しようとする指定のチャンネルに関する所望の構成パラメータを保存するように構成された１つまたは複数の構成レジスタの箇所を包含した２つの構成選択レジスタ１３２を含む。アクティブ化チャンネル番号レジスタ１３４は構成しようとするチャンネルの数を包含している。１２８個の陽極及び陰極チャンネルすべてを構成するために３つのレジスタ１３２、１３４だけを使用するため、（図３の）ＡＳＩＣ１０２のレイアウトが（各陽極及び陰極チャンネルごとに別々の構成レジスタを使用する読み出しデバイスと比較した場合に特に）簡略化される。さらに、チャンネル特異的構成に専用のレジスタを３個のみかつＡＤＣ（図３の１１０）を８個のみ使用する結果として、各チャンネルごとに１つのＡＤＣとしまた構成レジスタをより多く備えた読み出しデバイスと比較したときにＡＳＩＣ１０２のアナログ区画へのディジタル信号がより少なくなる。チップのディジタル区画とアナログ区画間の信号がより少ないため、アナログからディジタルへのクロストークの量並びに生じるノイズが低下する。ＡＳＩＣ１０２上のレジスタのレイアウトが簡略化されることによって、チャンネル構成に使用されるレジスタ１３２、１３４を各ＡＳＩＣチャンネル１０６〜１０９に専用のレジスタに一致させることが可能である。このため、ＡＳＩＣのチャンネルレジスタに出入りするディジタル信号がＡＳＩＣのアナログ信号と実質的に直交して進入し、これによりアナログからディジタルへのクロストークがさらに最小化される。

チャンネル回路内に埋め込まれたバッファ１３５を使用することによって、より敏感なアナログラインに対するディジタルラインからのノイズの影響が低減される。ディジタル信号をアナログ信号に変換しようとする際に、信号のパワーがディジタル電源領域からアナログ電源領域に移転する。バッファ１３５の各々は、ディジタル電源（図示せず）に向けた１つの入力と、アナログ電源（図示せず）に向けた１つの出力と、を含む。これによって様々な電圧レベルを有する一方、アナログライン上へのディジタルノイズの影響を低減した供給源の使用が可能となる。

通信インタフェース１３６によって、制御器１１２（図３参照）及びアクティブチャンネル番号レジスタ１３４、構成選択レジスタ並びに複数のプログラム可能レジスタ３０４（以下の図６参照）の間の通信が容易になる。通信インタフェース１３６は、制御器１１２からの構成パラメータを適当なプログラム可能レジスタ３０４に伝送するように構成される。さらにインタフェース１３６は構成選択レジスタ１３２に対して、指定のプログラム可能レジスタ３０４のうちの選択チャンネルに関する指定のアナログ回路３０２（以下の図６参照）を構成する（すなわち、プログラミングする）ために使用する箇所を含むデータを伝送する。通信インタフェース１３６はさらに、プログラミングのために選択されるチャンネルを特定するデータをチャンネル選択レジスタ１３４に伝送している。

図６のブロック図は、本発明の一実施形態によるプログラム可能レジスタとＡＳＩＣチャンネル回路の様々な素子との間の例示的な相互作用マップを表している。このマップの最上行は、各チャンネルに対して特異的な時間及びエネルギー弁別回路のアナログ構成要素３０２（すなわち、ＣＳＡ、シェーピング器、ピーク検出、立ち上がり弁別器、ヒットラッチ、時間対電圧変換器、マルチプレクサ）を含む。各アナログ回路ブロック３０２はその下に、当該回路ブロック３０２のプログラム可能機能を備えた１つまたは複数のブロック３０３を有する。複数のプログラム可能レジスタ３０４はこのプログラム可能機能３０３を各プログラム可能レジスタ３０４に対応する行に沿って設定している。アナログ回路３０２の各々は信号対雑音比を最適化するための何らかのチャンネル特異的構成を含む。チャンネル特異的構成では、漏れ電流、コンデンサ及び抵抗器公差などの検出器特性の不均一性、立ち上がり弁別器２５１（以下の図８参照）のランダムなオフセット、並びに時間対電圧変換器２５８（以下の図８参照）内の電流源の不整合を考慮している。

図６及び７を参照すると、チャンネル特異的構成は各ＡＳＩＣチャンネルのアナログ回路内に埋め込まれた複数の低ノイズラッチ３２０を介して有効化される。各ラッチ３２０の出力３２２はスイッチ（例えば、ＲｅｓｅｔＴＶＣスイッチ２７４（図１２参照））を動作させており、これにより当該チャンネルを構成させるアナログ特性が制御される。構成レジスタ３０４からラッチ３２０までのデータ入力線３２４は典型的には、ＡＳＩＣ１０２（図３参照）上でノースからサウスへ延びている。チャンネル特異的信号線３２６は、ラッチ３２０を有効化するための信号を提供する。典型的にはアナログ信号線はＡＳＩＣ１０２上でイーストからウェストへ延びている。例えばチャンネル３９の試験のために、ＣＳＡ内の低ノイズラッチ３２０に試験を制御させるコマンドを送っている。ＡＳＩＣ１０２のディジタル部分内のＣｏｎｆｉｇＤａｔａ２（３２８）レジスタは、ＡｔｅｓｔＥｎｂｌ（３２９）ビットをｈｉｇｈに設定にした状態でロードされる。これによって、ＡｔｅｓｔＥｎｂｌ（３２９）のノース−サウスデータ線がｈｉｇｈに設定される。制御器１１２（図３参照）はＡＳＩＣ１０２内のアクティブ化チャンネル番号レジスタ１３４（図５参照）に、ＣｏｎｆｉｇＤａｔａ２（３２８）の内容によりチャンネル３９を試験させる命令を有するコマンドを送っている。一方ＡＳＩＣは、チャンネル３９向けに有効化信号Ｃｈａｎ＿ＣｏｎｆｉｇＤａｔａ２Ｅｎ（３３１）を発生させている。

図６に示すようにＣｏｎｆｉｇＤａｔａ２（３２８）は、チャンネルの試験及び無効化を構成する役割をする。ＣｏｎｆｉｇＤａｔａ２（３２８）はさらに、１対のＭＵＸビット３３２を介してチャンネルをディジタイザーに接続しているマルチプレクサ１１４（図３参照）を制御する。同様にＣｏｎｆｉｇＤａｔａ１（３３３）は、ＬｅａｋａｇｅＣｎｒｌ、ＳｈａｐｅｒＴｉｍｅＣｏｎｓｔａｎｔ及びＴｒｉｍＤＡＣを構成する役割をする。ＣｏｎｆｉｇＤａｔａ１（３３３）パラメータに関連するチャンネルをチューニングすべき場合は、制御器１１２（図３参照）はＣｏｎｆｉｇＤａｔａ１（３３３）及びアクティブ化チャンネル番号レジスタ１３４をプログラムする。これに応じてＡＳＩＣ１０２は指定されたチャンネルに関するＣｈａｎ＿ＣｏｎｆｉｇＤａｔａ１Ｅｎ（３３５）を発生させる。アクティブ化チャンネル番号レジスタ１３４内の指定のコードによって単一の構成レジスタ３０４からまたは構成レジスタ３０４のすべてからのすべてのチャンネルに関するプログラミングが有効化される。この方式ではすべてのチャンネルはそのベースラインをチャンネル特異的構成の前に設定させることがある。こうしたケースでは、すべてのチャンネルに関してＣｈａｎ＿ＣｏｎｆｉｇＤａｔａ１（２）Ｅｎ（３３１、３３５）を同時に発生させている。ＧｌｏｂａｌＤｙｎａｍｉｃ（３３７）の構成レジスタが発生させるＲｅｓｅｔＣＳＡ、ＡｔｅｓｔＳａｍｐｌｅ及びＡｔｅｓｔＨｏｌｄなどの幾つかディジタル信号３３６はすべてのチャンネルに対して同時に加えられるように企画されている。同様にＧｌｏｂａｌＳｔａｔｉｃ（３３９）の構成レジスタは、指定の構成を生成するために使用されており、すべてのチャンネルを同時に構成するＣｏｕｔやＣＦＢ３４１などのディジタル信号を発生させている。

図８は、ＡＳＩＣ１０２に関するエネルギー弁別回路２００の一実施形態を表したブロック図である。エネルギー弁別回路２００は、ガンマ線の吸収によって検出器１０５（図３参照）内に生成される電荷を計測するように設計されている。エネルギー弁別回路２００は検出器１０５からの電荷Ｑ_ｉｎを収集し、これが電荷感応型増幅器２０２によって増幅される。電荷感応型増幅器２０２からの信号は、後続の処理を容易にするために信号に対して分離及び利得を提供する増幅器／バッファ２０３内で再度増幅される。増幅器／バッファ２０３からの電荷パルスの形状は、バンド幅を制限しかつ後続のパルスピーク検出のためにパルスの持続時間を増加させることによって信号対雑音比を向上させるために低速シェーピング器２０４によって修正される。本発明の一実施形態は、１次ＣＲ−ＲＣパルスシェーピング器２０４をそのプログラム可能シェーピング時間を５００ナノ秒から４マイクロ秒として使用している。さらにシェーピング器２０４の利得も可能な４つの値のうちの１つとするようにプログラムすることができる。

次いでピーク検出／保持（ＰＤＨ）回路２０５は、低速シェーピング器２０４からのパルス出力のピークをディジタル化のために検出し保持する。ＰＤＨ回路２０５はパルスのピーク値を抽出し、アナログ信号からディジタル形式に変換できるようにするためそのピーク値を保持する。このピーク検出信号は有効なＨＩＴ信号によりゲート制御される。陽極時間弁別回路からの有効なＨＩＴ信号がなければピーク検出信号はいずれも無視されることになる。ピーク検出からピーク保持へのモードの自動遷移をトリガするようにピーク検出が完結したときにＰＤＨ回路２０５はさらに、ディジタルピーク判明信号を発生させる。

図９の実施形態では、図８の電荷感応型増幅器（ＣＳＡ）２０２の回路図を表している。ＣＳＡ２０２は、検出器１０５（図３参照）が収集した電荷Ｑ_ｉｎを積分しこれを電圧に変換する。ＣＺＴ検出器などの半導体放射線検出器１０５からの信号Ｑ_ｉｎは典型的には、検出器のサイズ及びバイアス電圧に応じて１ナノ秒〜１０マイクロ秒の間で持続する電流パルスとして伝達される電荷の量である。図９は、フィードバックコンデンサ２１０上の電荷を積分するＣＳＡ２０２の一実施形態を表している。

ＣＳＡ２０２の別の機能は、信号に対して付与されるノイズの量を最小化することである。典型的には、放射線検出器向けのフロントエンド読み出し用電子回路は、収集信号に対して数百個未満の電子を付加すると予測されるのが一般的である。通常は抵抗性素子であるような連続リセット素子２１２は、ＤＣ結合型検出器内の漏れ電流を補償すると共にＣＳＡ２０２が飽和するのを防止する。本発明の一実施形態では、陽極漏れ電流は典型的には約４５０ピコアンペアである。図３の陰極チャンネル１０７などの陰極チャンネルでは、陰極チャンネルからの信号Ｑ_ｉｎをコンデンサ（図示せず）を通してＡＳＩＣ１０２（図３参照）にＡＣ結合させることが好ましいため連続リセット素子２１２を不要とすることができる。陰極漏れ電流は例えば、概ね４５ナノアンペアとすることがある。

図１０を参照すると、本発明の一実施形態によるＡＳＩＣ１０２の時間弁別回路２５０を表したブロック図を示している。時間弁別回路２５０は、イベントを特定しＨＩＴフラグを立てること、並びに２０ナノ秒ＦＷＨＭ（半波高全幅値）以内のイベントにタイムスタンプを付与することという２つの機能を提供する。したがって単一のチャンネルは、１つのディジタルＨＩＴフラグと１つのアナログタイムスタンプ信号という２つの出力を有する。時間弁別回路２５０は、ガンマ線が検出されたときにＨＩＴフラグを立てる立ち上がり弁別器（ＬＥＤ）２５１を含む。ＬＥＤ２５１は、高速ＣＲシェーピング器２５２及びＬＥＤ比較器２５４を含む。ＣＲシェーピング器２５２の一実施形態は、ジッタ並びに２５ナノ秒から４００ナノ秒までの４ビットプログラム可能シェーピング時間を最適化するためのプログラム可能抵抗器アレイを含む。

再度図１０を参照すると、立ち上がり弁別器２５１及びラッチ２５６の後には、イベント時間に比例した電圧を提供する時間対電圧変換器（ＴＶＣ）２５８が続いている。ＴＶＣ２５８は、ラッチ２５６からのＨＩＴ信号及び制御器１１２からのＴＶＣＳｔｏｐ信号という２つの入力を有する。ＴＶＣＳｔｏｐ信号は、制御器１１２内のクロック信号発生器（ＣＳＧ）２５７からのクロック信号の状態と、ＨＩＴ信号が発生した時点におけるＡＳＩＣ１０２（図３）内のロックアウト信号発生器２５９（ＬＳＧ）からのロックアウト信号の状態と、に基づいて発生させている。ＴＶＣ２５８は、ＨＩＴ信号が生じた時間の線形関数であるようなアナログ出力電圧を発生させる。

図１０を参照すると、上述したＨＩＴフラグを立てている立ち上がり弁別器比較器２５４及びラッチ２５６の回路図を表している。本発明の別の実施形態ではコンスタントフラクション弁別器またはＣＲゼロ交差弁別器を用いることがある。図１０の３段式比較器２５４は約１０００の全体利得を提供する。３つの低利得段を使用することによって増幅器チェーン全体にわたる直線性の保証が支援される。ＮＡＮＤラッチ２５６はディジタル互換の信号出力を提供する。典型的には、ベースライン電圧が中間レール（ｍｉｄ−ｒａｉｌ）の近くに設定されると共に、しきい値電圧はベースライン電圧より１２〜７５ｋｅＶ上になるように変動させている。本発明の一実施形態では、しきい値電圧を構成するために５ビットが利用可能である。この構成は具体的なあるチャンネルに対して一意とさせることが可能である。ベースライン電圧としきい値電圧は図３の陰極チャンネル１０７に関して反転させている。

図１２は、タイミング回路比較器１２５（図４参照）からのＨＩＴ信号によってオンに切り換えられかつＴＶＣＳｔｏｐスイッチ２７０の閉鎖によってオフに切り換えられる電流源２６６を有する積分器であると認識されるようなＴＶＣ２５８回路の概要図を表している。ＴＶＣＳｔｏｐスイッチ２７０を閉じるための信号は、本発明の一実施形態によるＡＳＩＣクロックの次の立ち上がりエッジ上に制御器１１２によって発生させるのが通常である。積分器は、演算相互コンダクタンス増幅器（ＯＴＡ）２８０と、フィードバックコンデンサ２７６のバンクと、一連のスイッチと、を含む。ＴＶＣ出力２７２の位置の電圧は積分時間に比例しており、その比例定数は積分電流とキャパシタンスの比となっている。

リセットスイッチ２７４はＴＶＣ２５８をイニシャライズするために使用される。積分の期間中にコンデンサバンク２７６に対して電流源２６６が接続される。これ以外のときには電流源２６６は演算相互コンダクタンス増幅器（ＯＴＡ）２８０の共通モードノード２７８に対してシンクさせている。上で言及したように、放射線イベント（図３参照）を示す制御トリガ信号１２１の受信によって積分が開始される。電流源２６６が積分器に接続され、これによりコンデンサバンク２７６内の１つまたは複数のコンデンサが充電される。コンデンサバンク２７６の電圧は積分中に上昇を続ける。制御器１１２は、制御器１１２に結合されたすべてのＡＳＩＣ１０２向けのシステムクロック信号を発生させるクロック発生器を含む。ＡＳＩＣシステムクロックの次の立ち上がりエッジにおいて、電流源２６６は積分器から共通ノード２７８に切り換えられる。システムは、コンデンサバンク２７６の電圧レベルを電流源２６６が切断されていたときの値に維持している。図４及び１０を参照すると、コンデンサバンク２７６の電圧はマルチプレクサ１１４によりルート設定されＡＳＩＣ比較器１２５のうちの１つの入力まで導かれる。ＤＡＣ１１５は比較器１２５に第２の入力を提供する。上で説明したように、ＤＡＣ１１５からの基準信号がランプアップすると、制御器１１２はカウンタ１２８をスタートさせる。基準信号電圧がコンデンサバンク２７６電圧に到達すると、比較器１２５の出力がトリップし、カウンタ１２８の値がレジスタ１３０内にラッチされる。レジスタ１３０の値は検出放射線に関するタイムスタンプである。

図１２に示した本発明の一実施形態では、コンデンサバンク２７６のキャパシタンス値は典型的には、２５０フェムトファラッドから１ピコファラッドまでの範囲にある。コンデンサＣ０、Ｃ１の両側にあるスイッチＣｓｅｌ０、Ｃｓｅｌ１は、回路に対してコンデンサＣ０、Ｃ１を必要に応じて接続または切断することが可能である。コンデンサスイッチＣｓｅｌ０、Ｃｓｅｌ１を２ビット制御するようにプログラミングすることによって４つのコンデンサ値の選択が可能である。積分電流はキャパシタンスに比例するため、典型的には５００ナノアンペアから２マイクロアンペアまでの範囲にあるような可能な４つの値をこの電流は有している。

不完全な積分を防止し積分非線形性（ＩＮＬ）誤差を減少させるような最小積分時間が存在する。ＡＳＩＣ１０２（図２）のロックアウト信号発生器２５９（図１０）は、確実に最小積分時間要件を満たさせるために制御器１１２が提供するクロック信号の位相シフトバージョンにあたるロックアウト信号を発生させる（これについては以下で説明することにする）。積分は放射線イベントを示す制御トリガ信号によって非同期式に開始させ、また制御器１１２が発生させるＴＶＣＳｔｏｐコマンドによって終了させており、ＡＳＩＣ積分クロック信号の正状態によって開始させることが可能である。ロックアウト信号が無いと、これにより１マイクロ秒の最大積分期間（すなわち、１クロックサイクルの期間）が維持されるが、ＨＩＴ信号の発生がクロックの立ち上がりエッジに近すぎるとこれが任意に短い積分期間に繋がる可能性がある。クロック信号周波数が１メガヘルツであるようなＡＳＩＣ１０２（図３参照）の一実施形態では、積分時間を２５０ナノ秒と１．２５マイクロ秒の間に保持するためにＴＶＣロックアウト信号が使用される。

図１３を参照すると、ロックアウトクロック信号２８２をＡＳＩＣシステムクロック信号または積分クロック信号２８４と直交しておりこれらに先行するように表している。積分クロック信号２８４とロックアウトクロック信号２８２の間の位相シフトが最小積分時間を意味している。例えば、積分クロック信号２８４及びロックアウトクロック信号２８２が１マイクロ秒のサイクルタイムを有する場合、図１３に表した９０度位相シフトが２５０ナノ秒の最小積分時間に変換される。イベント２８６がロックアウトクロック信号２８２の立ち上がりエッジ前に発生する場合、その積分は積分クロック信号２８４の次の立ち上がりエッジまで持続する。これはイベント２８６が積分クロック信号２８４の立ち上がりエッジの前と後のいずれで発生するのかと関係なく成り立っており、これにより本発明の一実施形態による２５０ナノ秒と７５０ナノ秒の間の積分時間が保証される。イベント２８６がロックアウトクロック信号２８２の立ち上がりエッジ後に発生する場合、１．２５マイクロ秒の最大積分時間を保証する一方、２５０ナノ秒未満の積分期間、また対応する積分非線形性（ＩＮＬ）誤差が回避されるように追加のクロック期間にわたって積分が継続する。

積分クロック信号２８４及びロックアウトクロック信号２８２を基準としたイベント２８６のエッジ箇所をトラッキングするためには、２ビットカウンタ（図示せず）が使用される。イベント２８６は、２ビットカウンタが生成した４つのクロックスタンプのうちの１つを取得する。これらのクロックスタンプは循環バッファ内に保存される。すべてのヒットの相対的位置は、ディジタル化積分、あるいはタイムスタンプ値、及びクロックスタンプによって決定される。２ビットカウンタはシステム内のすべてのＡＳＩＣにわたって制御器１１２（図３）によって同期させており、またタイムスタンプの有効性を確認し制御器１１２（図３）に積分幅２８８に関する情報を提供することが可能であり、これによって必要なときに、追加のクロック積分期間をイベント２８６のタイムスタンプから差し引くことができる。制御器１１２（図３参照）は、複数のＡＳＩＣ１０２（図３参照）に及ぶロックアウト状態を調整し記録された各イベント２８６の同時性を決定する。

ここで図１４を参照すると、本発明の実施形態を組み入れた梱包物／手荷物検査システム５００は、梱包物や手荷物をその内部に通過させることができる開口部５０４をその内部に有する回転可能なガントリ５０２を含む。回転可能なガントリ５０２は、高周波電磁気エネルギー源５０６、並びに図６または７に示したものと同様のＣＺＴ検出器素子などの検出器アセンブリ５０８半導体放射線検出器素子を収容している。さらにコンベアシステム５１０が設けられ、これにはスキャン対象の梱包物や手荷物５１６を開口部５０４内に自動的かつ連続的に通過させるための構造５１４により支持されたコンベアベルト５１２を含ませている。物体５１６は開口部５０４を通るようにコンベアベルト５１２によって供給されており、次いで撮像データが収集されており、かつコンベアベルト５１２によって制御された連続方式で開口部５０４から梱包物５１６が取り除かれる。これによって郵便物検査員、手荷物取扱者及びその他セキュリティ要員は、梱包物５１６の中身に爆発物、刃物、銃器、禁制品、その他がないかどうか非侵襲的に検査することができる。

本発明の例示的な実施形態は、放射線検出器向けのデータ収集システム内におけるイベントタイミング回路の使用に関して開示している。しかし、本発明がこれらの実施形態に限定されるものでなく、非同期のイベントにタイムスタンプを付けることが有利であるような別の用途にも利用できることは当業者であれば理解されよう。

開示した方法及び装置に関する技術的貢献は、放射線検出器からの電子データの収集及び処理を実現した制御器を提供できることである。

本発明の一実施形態による特定用途向け集積回路（ＡＳＩＣ）は、その各々が時間及びエネルギー弁別用の回路を有する複数のチャンネルと、その各々が該回路向けの少なくとも１つの構成パラメータを出力するように構成された複数のプログラム可能レジスタと、該複数のチャンネルのうちの構成させようとするチャンネルを特定するように構成されたチャンネル選択レジスタと、を備える。本ＡＳＩＣはさらに、チャンネル構成で使用するためのプログラム可能レジスタを特定するように構成された構成選択レジスタと、該チャンネル選択レジスタ、構成選択レジスタ及び複数のプログラム可能レジスタのうちの１つに制御器から受け取った命令を伝送するように構成された通信インタフェースと、を含む。

本発明の別の実施形態によるＡＳＩＣを製造する方法は、その各々が時間弁別回路及びエネルギー弁別回路を有する複数のチャンネルを設ける工程と、構成パラメータを提供するように複数のプログラム可能レジスタを構成する工程と、チャンネル構成で使用するためのプログラム可能レジスタを特定するように構成選択レジスタを構成する工程と、を含む。本方法はさらに、構成しようとするチャンネルを特定するようにチャンネル選択レジスタを構成する工程と、該チャンネル選択及び構成選択レジスタの内容に基づいて構成パラメータを個別に受け取るように複数のチャンネルを構成する工程と、を含む。

本発明のさらに別の実施形態によるデータ収集システムは、複数の出力を有するセンサアレイと、制御器と、ＡＳＩＣと、を含んでおり、該ＡＳＩＣは、センサアレイ出力から複数の信号を受け取るように構成された複数のチャンネルと、その各々が少なくとも１つのプログラムパラメータを複数のチャンネルに出力するように構成された複数のプログラム可能レジスタと、複数のチャンネルのうちのプログラムしようとするチャンネルを特定するように構成されたチャンネル選択レジスタと、を備える。本ＡＳＩＣはさらに、複数のプログラム可能レジスタのうちのチャンネルプログラミングで使用するためのプログラム可能レジスタを特定するように構成された構成選択レジスタと、制御器から命令を受け取りこれらの命令をチャンネル選択レジスタ、構成選択レジスタ及び複数のプログラム可能レジスタのうちの１つに伝送するように構成された通信インタフェースと、を含む。さらにデータ収集システム制御器は、複数のチャンネルのそれぞれを一意にプログラムするようＡＳＩＣに指令するように構成されている。

本発明について限られた数の実施形態のみに関連して詳細に記載してきたが、本発明が開示したこうした実施形態に限定されないことは容易に理解できよう。それどころか本発明は、ここまでに記載していないが本発明の精神及び趣旨に相応するような任意の数の変形形態、修正形態、置換形態、等価形態の機構を組み込むように修正することが可能である。さらに、本発明に関して様々な実施形態を記載しているが、本発明の態様は記載した実施形態のうちの一部のみを含むこともあり得ることを理解すべきである。したがって、本発明は上述の記述によって限定されるものと理解すべきではなく、添付の特許請求の範囲の趣旨によってのみ限定されるものである。

１０単一光子放出コンピュータ断層（ＳＰＥＣＴ）撮像システム
１２ガントリ
１６ガンマ線
１８ガンマ線検出器
２０放射線検出器
２２対象
２４回転中心
３０ガントリモータ制御器
３２データ収集システム（ＤＡＳ）
３４画像再構成装置
３６コンピュータ
３８大容量記憶装置
４０コンソール
４２ディスプレイ
４４テーブルモータ制御器
４６モータ式テーブル
４８ガントリ開口
１００データ収集システム
１０２マルチチャンネル読み出し用ＡＳＩＣ
１０５半導体放射線検出器
１０６陽極チャンネル
１０７陰極チャンネル
１０８試験チャンネル
１０９トラッカーチャンネル
１１０アナログ対ディジタル変換器（ＡＤＣ）
１１２ディジタル制御器
１１４マルチプレクサ
１１５ＤＡＣ
１２０ＨＩＴレジスタ
１２１制御トリガまたはイベントトリガ
１２５比較器
１２８カウンタ
１３０レジスタ
１３２構成選択レジスタ
１３４アクティブ化チャンネル番号レジスタ
１３５バッファ
１３６通信インタフェース
２００エネルギー弁別回路
２０２電荷感応型増幅器（ＣＳＡ）
２０３増幅器／バッファ
２０４低速シェーピング器
２０５ピーク検出／保持（ＰＤＨ）回路
２１２連続リセット素子
２５０タイミングサブチャンネル
２５０時間弁別回路
２５１立ち上がり弁別器（ＬＥＤ）
２５２高速ＣＲシェーピング器
２５４立ち上がり弁別器比較器（ＬＥＤ）
２５６ＮＡＮＤラッチ
２５６ラッチ
２５７クロック信号発生器（ＣＳＧ）
２５８時間対電圧変換器（ＴＶＣ）
２５９ロックアウト信号発生器（ＬＳＧ）
２６６電流源
２７０ＴＶＣＳｔｏｐスイッチ
２７４ＲｅｓｅｔＴＶＣスイッチ
２７６コンデンサバンク
２７８共通モードノード
２８０演算相互コンダクタンス増幅器（ＯＴＡ）
２８２ロックアウトクロック信号
２８４積分クロック信号
２８６イベント
２８８積分幅
３０２アナログ回路ブロック
３０４プログラム可能レジスタ
３２０低ノイズラッチ
３２４データ入力線
３２６チャンネル特異的信号線
３３２ＭＵＸビット
３３６ディジタル信号
５００梱包物／手荷物検査システム
５０２回転可能なガントリ
５０４開口部
５０６高周波電磁気エネルギー源
５０８検出器アセンブリ
５１０コンベアシステム
５１２コンベアベルト
５１４自動連続通過構造
５１６スキャン対象、梱包物、手荷物
Ｃ０コンデンサ
Ｃ１コンデンサ
Ｃｓｅｌ０コンデンサスイッチ
Ｃｓｅｌ１コンデンサスイッチ

Claims

その各々が入力信号を受け、該入力信号の時間及びエネルギー弁別用の回路を有する複数のチャンネルと、
その各々が前記時間及びエネルギー弁別用の回路が弁別するエネルギー又は時間を変更する少なくとも１つの構成パラメータを出力するように構成された複数のプログラム可能レジスタであって、前記少なくとも１つの構成パラメータに応じて前記時間及びエネルギー弁別用の回路が出力信号を生成する、前記複数のプログラム可能レジスタと、
前記複数のチャンネルのうちの前記少なくとも１つの構成パラメータを適用するチャンネルを特定するように構成されたチャンネル選択レジスタと、
前記適用するチャンネルのための前記少なくとも１つの構成パラメータを出力するプログラム可能レジスタを特定するように構成された構成選択レジスタと、
制御器が通信インタフェースを介して前記チャンネル選択レジスタ、構成選択レジスタ及び複数のプログラム可能レジスタを制御する、前記通信インタフェースと、
を備え、
前記制御器による制御により、前記少なくとも１つの構成パラメータが前記適用するチャンネルに入力される、
ＡＳＩＣ。
前記通信インタフェースは、複数のプログラム可能レジスタのうちの選択したプログラム可能レジスタに制御器からの構成パラメータを伝送するように構成されている、請求項１に記載のＡＳＩＣ。
前記通信インタフェースは、チャンネル選択レジスタに対して複数のチャンネルのうちの構成しようとするチャンネルを特定するデータを伝送するように構成されている、請求項２に記載のＡＳＩＣ。
前記通信インタフェースは、構成選択レジスタに対して複数のプログラム可能レジスタのうちの前記少なくとも１つの構成パラメータを出力するプログラム可能レジスタの箇所を伝送するように構成されている、請求項３に記載のＡＳＩＣ。
前記プログラム可能レジスタの内容をラッチするためにチャンネル選択レジスタ内で特定したチャンネルを前記少なくとも１つの構成パラメータを受け付けない無効か状態から前記少なくとも１つの構成パラメータを受け付ける有効化状態に変化させるチャンネル有効化信号を発生させるように構成された回路を備える請求項４に記載のＡＳＩＣ。
各チャンネルはプログラム可能レジスタから前記少なくとも１つの構成パラメータを受け取るように構成された複数のラッチを備え、
前記複数のプログラム可能レジスタは、プログラム可能レジスタからのディジタル信号線が複数のチャンネルからのアナログ信号線と直角に延びるように複数のラッチと整列している、請求項１乃至４のいずれかに記載のＡＳＩＣ。
各チャンネルは、その各々がディジタル信号入力を受け取るように構成されかつアナログ信号出力を発生させるように構成された複数のバッファを備える、請求項１乃至６のいずれかに記載のＡＳＩＣ。
前記制御器と、
複数のセンサアレイの複数の出力から複数の信号を受け取る、請求項１乃至７のいずれかに記載のＡＳＩＣと、
を備えるデータ収集システム。
前記複数のチャンネルが、
前記センサアレイの陽極とインタフェースする陽極チャンネルと、
前記センサアレイの陰極とインタフェースする陰極チャンネルと、
前記ＡＳＩＣに対するスタンドアロン試験のために使用する試験チャンネルと、
前記ＡＳＩＣのパラメータ変動を監視しかつ前記制御器に較正データを提供するトラッカーチャンネルと、
を備える、請求項８に記載のデータ収集システム。
前記センサアレイが放射線を検出したことを表す放射線イベントに応答して入力されるＨＩＴフラグを保存し、前記制御器にイベントトリガを出力するＨＩＴレジスタを備える、
請求項８または９に記載のデータ収集システム。
前記複数のチャンネルの出力を比較器の第１の入力に接続するマルチプレクサと、
前記比較器の第２の入力に基準信号を出力するＤＡＣと、
を備える、請求項８乃至１０のいずれかに記載のデータ収集システム。
前記センサアレイを含み、対象から放出されたガンマ線からの光子を検出するガンマ線検出器と、
請求項８乃至１１のいずれかに記載のデータ収集システムと、
を備える単一光子放出コンピュータ断層撮像システム。