JP5488682B2 - 組電池の管理装置 - Google Patents

Description

本発明は、１又は隣接する複数個の電池セルであるブロックの直列接続体としての組電池について、該組電池を構成するブロックのうちの所定の複数個のそれぞれ毎に各別に設けられて且つ対応するブロックの状態の監視及び制御の少なくとも一方に関する処理を行う処理手段を備える組電池の管理装置に関する。

この種の組電池の管理装置としては、例えば下記特許文献１に見られるように、組電池を構成する電池セルを複数個の電池セル毎にグループ化してブロックとし、各ブロック毎に、電池セルが過度の充電状態や過度の放電状態にあるかを判断する処理を行う専用の集積回路を備えるものも提案されている。これにより、電池セルの状態については、過充電、過放電の有無を管理することができる。そして、ブロックの状態については、別途ブロックの電圧を検出するようにしている。

こうしたブロック電圧の検出手段としては、例えば下記特許文献２に見られるように、フライングキャパシタを備えるものも提案されている。すなわち、特定のブロックを選択的にフライングキャパシタに接続することで、フライングキャパシタをブロック電圧に充電し、フライングキャパシタの充電電圧の検出を通じてブロック電圧を検出する。

特開２００３−９２８４０号公報 特開２００２−１５６３９２号公報

ところで、ブロック電圧のみを検出し、電圧検出系統を１つしか有さない場合、電圧検出系統の信頼性を確保できないという課題がある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

請求項１記載の発明は、１又は隣接する複数個の電池セルであるブロックの直列接続体としての組電池について、該組電池を構成するブロックのうちの所定の複数個のそれぞれ毎に各別に設けられて且つ対応するブロックの状態の監視及び制御の少なくとも一方に関する処理を行う処理手段と、キャパシタと、前記所定の複数個のブロックの両端のそれぞれ及び前記キャパシタ間の電気経路を開閉する高電圧開閉手段と、前記キャパシタの充電電圧を検出する検出手段とを備え、前記処理手段は、前記電池セル毎の電圧を検出し、電圧検出系統を２重系とすることを特徴とする。

請求項２記載の発明は、請求項１記載の発明において、前記処理手段は、前記電池セル毎に電圧を検出するためのアナログディジタル変換器を備えることを特徴とする。

上記発明では、部品点数の増加を抑制しつつも、過度の充電状態にあるか否かを判断する処理や、過度の放電状態にあるか否かを判断する処理の信頼性を向上させることができる。

上記発明では、部品点数の増加を抑制しつつも、ブロック内の電圧ばらつきを低減する処理の信頼性を向上させることができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかる管理ユニットのうちの均等化放電処理部の構成を示す回路図。 同実施形態にかかる管理ユニットのうちの過充電、過放電の有無の判断処理部を示す回路図。 同実施形態にかかる過充電、過放電異常の判断処理の手順を示す流れ図。 第２の実施形態にかかるブロック内均等化処理の手順を示す流れ図。

（第１の実施形態）
以下、本発明にかかる組電池の管理装置を車載ハイブリッド車に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステムの全体構成を示す。

図示される組電池１０は、２次電池である電池セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜４）の直列接続体である。これら電池セルＣｉｊは、リチウムイオン２次電池である。これら電池セルＣｉｊは、隣接する４つずつでグループ化され、ブロックを構成している。

上記各ブロックには、管理ユニットＵｉが設けられており、ブロックを構成する電池セルＣｉ１〜Ｃｉ４の状態は、管理ユニットＵｉによって監視される。管理ユニットＵｉは、ブロック内の電池セルＣｉ１〜Ｃｉ４の状態の監視、及び制御を行う専用のハードウェア手段であり、集積回路にて構成されている。詳しくは、管理ユニットＵｉは、ブロック内の電池セルＣｉ１〜Ｃｉ４の状態の監視、及び制御を行うハードウェア手段として、ブロック内の電池セルＣｉ１〜Ｃｉ４の容量のばらつきを低減する処理を行う均等化部Ｕａ、及び電池セルＣｉ１〜Ｃｉ４のそれぞれが過度の充電状態や過度の放電状態にあるか否かを検出する過充放電検出部Ｕｂを備えている。なお、これら均等化部Ｕａや過充放電検出部Ｕｂは、対応するブロック（電池セルＣｉ１〜Ｃｉ４）を電源とするものである。なお、均等化部Ｕａと、これに対応するブロックとは、スイッチング素子Ｓｃによって接続されており、過充放電検出部Ｕｂと、これに対応するブロックとは、スイッチング素子Ｓｄによって接続されている。ここで、スイッチング素子Ｓｃは、均等化部Ｕａ及び対応するブロック間の電気的な開閉を行う開閉器であり、過充放電検出部Ｕｂは、過充放電検出部Ｕｂ及び対応するブロック間の電気的な開閉を行う開閉器である。

上記各電池セルＣｉ１〜Ｃｉ４にて構成されるブロックの両端は、マルチプレクサＭＰＸを構成するスイッチング素子Ｓｉ，Ｓ（ｉ＋１）に接続されている。スイッチング素子Ｓｉ，Ｓ（ｉ＋１）は、ブロックの両端とフライングキャパシタ１１との電気的な開閉を行う開閉器である。フライングキャパシタ１１の両端は、スイッチング素子Ｓａ，Ｓｂを介して電圧検出回路１２に接続されている。スイッチング素子Ｓａ，Ｓｂは、フライングキャパシタ１１の両端と電圧検出回路１２の一対の入力端子との電気的な開閉を行う開閉器である。なお、上記フライングキャパシタ１１は、セラミックコンデンサにて構成されている。

一方、マイクロコンピュータ（マイコン１４）は、管理ユニットＵｉに各種処理を行うよう指令を出したり、管理ユニットＵｉにおける過充電や過放電の有無の検出結果や電圧検出回路１２による電圧検出結果を取得したりする装置である。ここで、マイコン１４は、組電池１０を備えて構成される車載高圧システムから絶縁された車載低圧システムを構成するものであるため、管理ユニットＵｉとの通信を、フォトカプラ等の絶縁手段を備えて構成されるインターフェース１６を介して行う。

なお、上記組電池１０は、メインリレー１８，２０を介して車載電力変換回路に接続される。ここで、車載電力変換回路とは、車載主機としてのモータジェネレータに接続されるインバータや、組電池１０の電圧を降圧して車載補機類の電源（低圧バッテリ）に印加する降圧コンバータ等のことである。

図２（ａ）に、上記均等化部Ｕａの回路構成を示す。この回路は、電池セルＣｉ１〜Ｃｉ４のうちの隣接するもの同士の接続点の電位と、電池セルＣｉ１〜Ｃｉ４の両端の電圧を電池セル数で均等分圧した各電位との大小比較に基づき、電池セルＣｉ１〜Ｃｉ４のうちの電圧の高いものを放電させる回路である。

詳しくは、各電池セルＣｉ１〜Ｃｉ４のそれぞれには、抵抗体Ｒ１〜Ｒ４及びＮＰＮ型バイポーラトランジスタ（放電スイッチＳＷ１〜ＳＷ４）の直列接続体が並列接続されている。そして、放電スイッチＳＷ１〜ＳＷ４の導通制御端子（ベース）には、論理和回路ＯＲ１〜ＯＲ４の出力が印加されている。これにより、論理和回路ＯＲ１〜ＯＲ４が論理「Ｈ」の信号を出力することで、放電スイッチＳＷ１〜ＳＷ４がオン状態となり、抵抗体Ｒ１〜Ｒ４及び放電スイッチＳＷ１〜ＳＷ４を備える放電回路を介して電池セルＣｉ１〜Ｃｉ４が放電される。

上記論理和回路ＯＲ１〜ＯＲ４は、いずれも２入力の回路であり、その一方の端子には、ブロック内の電池セルＣｉ１〜Ｃｉ４の電圧のばらつきを低減すべく、ブロック内の電池セルＣｉ１〜Ｃｉ４のうち電圧の高い電池セルを放電するための信号が入力される。これは、以下に説明する回路によって実現される。

ブロックの両端（電池セルＣｉ１〜Ｃｉ４の直列接続体の両端）には、ブロックを構成する電池セル数に等しい数の抵抗体３１〜３４の直列接続体が並列接続されている。これら抵抗体３１〜３４は、互いにその抵抗値が等しく設定されている。このため、抵抗体３１〜３４の接続点の電位は、ブロック内の電池セルＣｉ１〜Ｃｉ４の電圧が等しい場合に想定されるブロック内の電池セル同士の接続点電位（電池セルＣｉ２，Ｃｉ３，Ｃｉ４の正極電位）となる。

ブロック内の電池セル同士の接続点電位（電池セルＣｉ２，Ｃｉ３，Ｃｉ４の正極電位）と、対応する抵抗体３１〜３４の接続点の電位とは、それぞれ比較回路ＣＭＰのセル端子Ｃ及び分圧端子Ｒに入力される。比較回路ＣＭＰは、出力端子として高電圧端子Ｈと低電圧端子Ｌとを備えている。そして、図２（ｂ）に示すように、セル端子Ｃの電位の方が分圧端子Ｒの電位よりも所定値Δ以上高い場合に、高電圧端子Ｈが論理「Ｈ」となり、セル端子Ｃの電位の方が分圧端子Ｒの電位よりも所定値Δ以上低い場合に、低電圧端子Ｌが論理「Ｌ」となる。

上記比較回路ＣＭＰのうち最高電位のものの低電圧端子Ｌの出力電圧が、最高電位の論理和回路ＯＲ１に印加され、また、最低電位のものの高電圧端子Ｈの出力電圧が、最低電位の論理和回路ＯＲ４に印加される。また、中間の論理和回路ＯＲ２，ＯＲ３には、論理回路ＬＣの出力電圧が印加される。

上記論理回路ＬＣは、隣接する一対の比較回路ＣＭＰの各信号を入力とし、出力信号を生成するものである。図２（ｃ）に、論理回路ＬＣの回路構成を示す。図示されるように、論理回路ＬＣは、高電位側の比較回路ＣＭＰの低電圧端子Ｌの出力信号を論理反転させる論理反転回路４０と、低電位側の比較回路ＣＭＰの低電圧端子Ｌの出力信号と論理反転回路４０の出力電圧との論理積信号を生成する論理積回路４２とを備える。また、低電位側の比較回路ＣＭＰの高電圧端子Ｈの出力信号を論理反転させる論理反転回路４４と、高電位側の比較回路ＣＭＰの高電圧端子Ｈの出力信号と論理反転回路４４の出力電圧との論理積信号を生成する論理積回路４６とを備える。更に、これら論理積回路４２，４６の出力信号の論理和信号を生成する論理和回路４８を備える。

こうした構成によれば、論理回路ＬＣは、高電位側の比較回路ＣＭＰのセル端子Ｃの電位が分圧端子Ｒの電位よりも所定値Δ以上高く且つ低電位側の比較回路ＣＭＰのセル端子Ｃの電位が分圧端子Ｒの電位よりも所定値Δ以上高くない場合に論理「Ｈ」となる。また、論理回路ＬＣは、高電位側の比較回路ＣＭＰのセル端子Ｃの電位が分圧端子Ｒの電位よりも所定値Δ以上低くなくて且つ低電位側の比較回路ＣＭＰのセル端子Ｃの電位が分圧端子Ｒの電位よりも所定値Δ以上低い場合に論理「Ｈ」となる。

こうした構成を有する均等化部Ｕａによれば、ブロック内の電池セルＣｉ１〜Ｃｉ４の電圧の絶対値を検出することなく、抵抗体３１〜３４による分圧値と対応する正極電位との比較に基づき、電圧の高いセルを選択的に放電することができる。

一方、上記論理和回路ＯＲ１〜ＯＲ４の他方の入力端子には、マイコン１４からの指令信号を取り込む端子Ｔ１が接続されている。これにより、端子Ｔ１を介してマイコン１４から論理「Ｈ」の信号が入力されることで、全放電スイッチＳＷ１〜ＳＷ４がオンとなり、ブロック内の全電池セルＣｉ１〜Ｃｉ４が放電される。これは、ブロック同士の電圧ばらつきを低減する処理を行う際に用いられるものである。すなわち、マイコン１４では、フライングキャパシタ１１を用いて各ブロックの電圧を検出すると、その検出結果に基づき、電圧の高いブロックに対応する管理ユニットＵｉの端子Ｔｉに放電指令信号を出力する。これにより、ブロック間の電圧ばらつきを低減することもできる。このように、本実施形態では、上記均等化部Ｕａを用いることで、ブロック内の電池セルＣｉ１〜Ｃｉ４の電圧ばらつきを低減する処理（ブロック内均等化処理）のみならず、ブロック間の電圧のばらつきを低減する処理（ブロック間均等化処理）を行うことも可能となっている。

図３に、上記過充放電検出部Ｕｂの回路構成を示す。

この回路は、各電池セルＣｉ１〜Ｃｉ４毎に、その両端の電圧を閾値電圧と比較するコンパレータ５１を備えている。コンパレータ５１の反転入力端子には、各電池セルＣｉ１〜Ｃｉ４の負極電位を基準とする基準電圧源５２の基準電圧Ｖｒｅｆが印加されている。一方、コンパレータ５１の非反転入力端子には、各電池セルＣｉ１〜Ｃｉ４の両端の電圧の所定の分圧が印加される。そして、この分圧と基準電圧Ｖｒｅｆとによって、閾値電圧が設定されるようになっている。

具体的には、各電池セルＣｉｊの両端には、抵抗５３，５４の直列接続体が接続されており、これら抵抗５３及び抵抗５４の接続点であるノードＮ１がコンパレータ５１の非反転入力端子と接続されている。また、各電池セルＣｉ１〜Ｃｉ４の正極側には、トランジスタ５６のエミッタが接続されており、トランジスタ５６のコレクタが抵抗５５を介してノードＮ１と接続されている。そして、トランジスタ５６のベースは、ダイオード５７、スイッチング素子ＳＷのコレクタ及びエミッタを介して、電池セルＣｉ１〜Ｃｉ４の負極側と接続されている。

スイッチング素子ＳＷは、クロック入力端子Ｔ２を介してマイコン１４から入力されるクロック信号ＣＬＫに応じて駆動される。すなわち、上記クロック入力端子Ｔ２は、抵抗５８，５９を介して電池セルＣｉ１〜Ｃｉ４の負極側と接続されており、抵抗５８，５９の接続点がスイッチング素子ＳＷのベースと接続されることで、クロック信号ＣＬＫが論理「Ｈ」であるときに、スイッチング素子ＳＷが導通状態となる。これにより、トランジスタ５６がオンとなるため、ノードＮ１の電圧が変化する。これは以下の理由による。

今、抵抗５３，５４，５５の抵抗値をそれぞれ抵抗値Ｒａ，Ｒｂ，Ｒｃとし、各電池セルＣｉ１〜Ｃｉ４の両端の電圧値を電圧Ｖとする。このとき、トランジスタ５６がオフ状態であるときには、ノードＮ１の電圧は、「Ｖ×Ｒｂ／（Ｒａ＋Ｒｂ）」となる。一方、トランジスタ５６がオン状態となると、ノードＮ１の電圧は、「Ｖ×Ｒｂ／｛Ｒｂ×Ｒｃ／（Ｒｂ＋Ｒｃ）＋Ｒｂ｝」となる。このように、トランジスタ５６がオンとなることで、非反転入力端子に入力される値が上昇する。このため、トランジスタ５６をオンさせることで、各電池セルＣｉ１〜Ｃｉ４の両端の電圧と比較する閾値電圧を低下させるのと同一の効果を得ることができる。そして、本実施形態では、クロック信号ＣＬＫが論理「Ｈ」であるときの閾値電圧を、上記過放電状態と対応する電圧とする。また、クロック信号ＣＬＫが論理「Ｌ」であるときの閾値電圧を、上記過充電状態と対応する電圧とする。

上記各コンパレータ５１の出力とクロック信号ＣＬＫとは、論理合成部６０によって論理合成されることで、過充電又は過放電の検出結果信号となる。そしてこの検出結果信号は、出力端子Ｔ３を介してマイコン１４に出力される。

ところで、管理ユニットＵｉは、管理対象とするブロックを電源とするものであるため、管理ユニットＵｉの動作に伴って一時的に管理ユニットＵｉ内の電圧降下が顕著となり、管理ユニットＵｉの動作が不安定化するおそれがある。また、電池セルＣｉ１〜Ｃｉ４と管理ユニットＵｉとを接続する電気経路にノイズが混入することで、管理ユニットＵｉが誤動作するおそれもある。

こうした事態を、それぞれの管理ユニットＵｉにバイパスコンデンサを設けることなく回避すべく、本実施形態では、図４に示す態様にて過充電検出処理、過放電検出処理を行う。

図４は、本実施形態にかかる過充電検出処理（過放電検出処理）の処理手順である。この処理は、マイコン１４によって、例えば所定周期で繰り返し実行される。なお、以下では、便宜上、過充電検出処理を例にとって説明するが、過放電検出処理の場合も同様である。

この一連の処理では、まずステップＳ１０において、過充電検出処理の対象となるブロック番号ｉを「１」とする。換言すれば、過充電検出処理を行う管理ユニットＵｉを管理ユニットＵ１とする。続くステップＳ１２では、マルチプレクサＭＰＸを構成するスイッチング素子Ｓｉ、Ｓ（ｉ＋１）をオン操作し、残りのスイッチング素子をオフ操作する。この処理は、過充電検出対象となるブロック（電池セルＣｉ１〜Ｃｉ４）とフライングキャパシタ１１とを電気的に接続するためのものである。

続くステップＳ１４では、管理ユニットＵｉに対して過充電検出指令を出す。ここでは、まず管理ユニットＵｉ内のスイッチング素子Ｓｄをオン操作することで、過充放電検出部Ｕｄの電源をオンとする。なお、スイッチング素子Ｓｄをオン操作するタイミングは、管理ユニットＵｉの対象ブロックとフライングキャパシタ１１との電気的な接続後、フライングキャパシタ１１の充電電圧が安定すると想定されるタイミング以降に設定することが望ましい。次に、過充放電検出部Ｕｄの上記クロック入力端子Ｔ２に、論理「Ｌ」の信号を出力する。続くステップＳ１６では、過充放電検出部Ｕｄの出力端子Ｔ３から出力される上記論理合成信号を取り込む。これにより、マイコン１４では、電池セルＣｉ１〜Ｃｉ４に過充電のものがあるか否かを把握することができる。

こうした一連の処理は、全ブロックについて行われる。すなわち、ステップＳ１８において、現在のブロック番号ｉがｎで無いと判断される場合、ステップＳ２０においてｉをインクリメントし、ステップＳ１２に戻る。

こうした処理によれば、過充電検出処理がなされる際には、検出対象となるブロックの両端が必ずフライングキャパシタ１１に接続されるようになる。このため、フライングキャパシタ１１を、管理ユニットＵｉのバイパスコンデンサとして機能させることができる。特に、本実施形態では、フライングキャパシタ１１を、高周波数特性を有するコンデンサであるセラミックコンデンサにて構成したため、外部からのノイズの混入や管理ユニットＵｉによる電力消費量の変化に迅速に反応することができる。このため、フライングキャパシタ１１によって、バイパスコンデンサとしての機能を十分に実現することができる。

なお、本実施形態では、均等化部Ｕａの行う処理であるブロック内均等化処理については、先の図１に示したメインリレー１８，２０が開状態とされる期間において、各ブロックとフライングキャパシタ１１とを遮断した状態で、全ブロック同時に行うようにする。この場合、電力変換回路の停止状態であるため、ノイズの少ない期間にブロック内均等化処理を行うこととなる。このため、管理ユニットＵｉの電力消費量の変化による管理ユニットＵｉの動作の不安定化の懸念についてはこれを払拭できないものの、外部のノイズの影響を抑制するうえでのバイパスコンデンサの必要性は低いものとなっている。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）管理ユニットＵｉによってブロックの状態の管理に関する処理がなされる際、当該処理の対象となるブロックをフライングキャパシタ１１に接続し、フライングキャパシタ１１に接続されたブロックについて上記処理がなされるようにマルチプレクサＭＰＸを操作した。これにより、フライングキャパシタをバイパスコンデンサとして利用するができる。このため、管理ユニットＵｉの動作を安定化させつつも、部品点数の増加を抑制することができる。

（２）ブロックを構成する電池セルＣｉ１〜Ｃｉ４のそれぞれが、過度の充電状態にあるか否かを判断する処理及び過度の放電状態にあるか否かを判断する処理を行う際に、対象となるブロックをフライングキャパシタ１１に接続した。これにより、過度の充電状態にあるか否かを判断する処理や、過度の放電状態にあるか否かを判断する処理の信頼性を向上させることができる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、ブロック内の電池セルＣｉ１〜Ｃｉ４の容量の均等化処理（電圧ばらつきの低減処理）を、メインリレー１８，２０が閉状態とされている期間においても行う。ただし、１度に、ブロック内均等化処理対象となるブロックを１つとする。換言すれば、１のブロックにおいて均等化処理を行った後、別のブロックにて均等化処理を行うようにする。そして、均等化処理は、対象となるブロックをフライングキャパシタ１１に接続した状態で行う。

図５に、本実施形態にかかるブロック内の均等化処理の手順を示す。この処理は、マイコン１４によって、例えば所定周期で繰り返し実行される。なお、図５において、先の図４に示した処理に対応する処理については、便宜上同一のステップ番号を付している。

この一連の処理では、まずステップＳ３０において、ブロック内均等化処理の要求があるか否かを判断する。ここでは、例えば所定期間が経過する毎に要求ありと判断すればよい。そして、要求ありと判断される場合、先の図４同様、ステップＳ１０、Ｓ１２の処理を得て、ステップＳ３２において、ｉ番目のブロックに均等化放電処理の指令を出す。この処理は、マイコン１４により、管理ユニットＵｉ内のスイッチング素子Ｓｃをオン操作することで、均等化部Ｕａの電源をオンとする処理である。これにより、先の図２に示した回路によって、電池セルＣｉ１〜Ｃｉ４の電圧のばらつきが低減されることとなる。

上記均等化部Ｕａによる処理は、所定時間に渡って行われる（ステップＳ３４）。ここで所定時間は、均等化部Ｕａによる均等化処理が完了すると想定される時間に設定すればよい。

以上説明した本実施形態によれば、先の第１の実施形態の上記（１）、（２）の効果に加えて、更に以下の効果が得られるようになる。

（３）ブロックとフライングキャパシタ１１とを電気的に接続した状態で、このブロック内の電池セルＣｉ１〜Ｃｉ４の電圧のばらつきを低減する処理を行った。これにより、ブロック内の電圧ばらつきを低減する処理の信頼性を向上させることができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記第１の実施形態においては、メインリレー１８，２０が開状態とされることで組電池１０及び車載電力変換回路間が電気的に遮断される期間において、全ブロック同時にブロック内均等化処理を行ったがこれに限らない。例えば、この期間であっても、上記第２の実施形態同様、順次ブロック内均等化を行ってもよい。

・上記各実施形態では、全ブロックについて過充電の有無の判断処理と過放電の有無の判断処理との一方が完了した後他方を行うようにしたがこれに限らない。例えば、各ブロックについて過充電の有無の判断処理と過放電の有無の判断処理との双方が完了する都度、次のブロックでの処理に移行するようにしてもよい。この場合、電池セルの電圧と比較するための閾値を変更する際に管理ユニットＵｉの消費電力が変化することに鑑みれば、この影響を緩和するためにフライングキャパシタ１１をバイパスコンデンサとして利用することは特に有効である。もっとも、過充電の有無及び過放電の有無を同一の比較手段を用いて判断するものに限らず、各別の比較手段を用いて判断する場合であっても、これら各判断処理を行う都度これに先立ち対応する比較手段の電源をオンとする構成であるなら、過充電の有無の判断処理と過放電の有無の判断処理との切替に際して管理ユニットＵｉの消費電力が大きく変動すると考えられる。このため、こうした場合であっても、フライングキャパシタ１１をバイパスコンデンサとして利用することは特に有効である。

・上記各実施形態では、各電池セルの電圧との比較対象とする閾値の数以上の分解能で電池セルの電圧を検出する手段を備えない構成としたが、これに限らない。例えば、電池セルの電圧を４段階以上の分解能で検出するためのアナログディジタル変換器（ＡＤ変換器）を、電池セル毎に備える構成であってもよい。この場合であっても、フライングキャパシタを備えてブロック電圧を検出するようにすることで、電圧検出系統を２重系とすることができ、ひいては電圧検出系統の信頼性を向上させることができる。そして、フライングキャパシタをバイパスコンデンサとして利用することで、管理ユニットＵｉの動作を安定化させつつも、部品点数の増加を抑制することができる。

・均等化部Ｕａとしては、上記各実施形態で例示したように、ブロックの負極電位に対する電池セル同士の接続点の電位のそれぞれと、ブロック電圧を電池セル数によって分圧するための抵抗体の各接続点の電位のそれぞれとの大小比較に基づくものに限らない。例えば、電池セルの電圧を検出するＡＤ変換器を備え、これによって検出される電圧値同士の比較に基づき、電圧の高い電池セルを放電させる処理を行うマイコンを備えて構成してもよい。

・管理装置としては、フライングキャパシタを１つ備えるものに限らず、例えば、２つ備えるものであってもよい。これによれば、一度に２つのブロックの電圧を検出することができる。そしてこの場合、同時に２つの管理ユニットにおいて、フライングキャパシタをバイパスコンデンサとして用いつつ、過充電検出や過放電検出、ブロック内均等化処理を行うことができる。

・上記各実施形態では、過充電の有無を判断する手段、過放電の有無を判断する手段、及びブロック内均等化処理を行う手段を構成する論理回路に対する給電を遮断する手段を備えたがこれに限らない。例えば、過充電の有無を判断する手段や過放電の有無を判断する手段を構成する論理回路が常時ブロックによって給電される構成であってもよい。また、ブロック内均等化処理に均等化を禁止する指令信号を入力可能とするなら、ブロック内均等化処理を行う手段を構成する論理回路についても常時ブロックによって給電がなされる構成としてもよい。

・ブロックを構成する電池セル数としては、「４」に限らず、任意の自然数でよい。

・上記各実施形態では、過充電の有無の判断対象、過放電の有無の判断対象、及び容量の均等化対象を、全て電池セルとしたがこれに限らない。例えばブロックを構成する隣接する複数個の電池セルを過充電や過放電の有無の判断対象としたり、これら隣接する複数個の電池セル同士の容量を均等化したりしてもよい。更に、ブロックを単一の電池セルとして、管理ユニットＵｉをその過充電の有無や過放電の有無を判断する処理を行う集積回路としてもよい。

・電池セルとしては、リチウムイオン２次電池に限らない。例えばニッケル水素２次電池であってもよい。また、２次電池にも限らず、例えば燃料電池であってもよい。

・フライングキャパシタとしては、セラミックコンデンサにて構成されるものに限らず、例えばタンタルコンデンサ等にて構成されるものであってもよい。

１０…組電池、１１…フライングキャパシタ、１２…電圧検出回路（検出手段の一実施形態）、１４…マイコン（操作手段、検出手段の一実施形態）、ＭＰＸ…マルチプレクサ（接続手段の一実施形態）、Ｕｉ…管理ユニット（処理手段の一実施形態）。

Claims (2)

1. １又は隣接する複数個の電池セルであるブロックの直列接続体としての組電池について、該組電池を構成するブロックのうちの所定の複数個のそれぞれ毎に各別に設けられて且つ対応するブロックの状態の監視及び制御の少なくとも一方に関する処理を行う処理手段と、
   キャパシタと、
   前記所定の複数個のブロックの両端のそれぞれ及び前記キャパシタ間の電気経路を開閉する高電圧開閉手段と、
   前記キャパシタの充電電圧を検出する検出手段とを備え、
   前記処理手段は、前記電池セル毎の電圧を検出し、電圧検出系統を２重系とすることを特徴とする組電池の管理装置。
2. 前記処理手段は、前記電池セル毎に電圧を検出するためのアナログディジタル変換器を備えることを特徴とする請求項１に記載の組電池の管理装置。
   

Images