JP5471413B2 - 動作合成装置及び方法 - Google Patents
動作合成装置及び方法 Download PDFInfo
- Publication number
- JP5471413B2 JP5471413B2 JP2009288871A JP2009288871A JP5471413B2 JP 5471413 B2 JP5471413 B2 JP 5471413B2 JP 2009288871 A JP2009288871 A JP 2009288871A JP 2009288871 A JP2009288871 A JP 2009288871A JP 5471413 B2 JP5471413 B2 JP 5471413B2
- Authority
- JP
- Japan
- Prior art keywords
- description
- concealment
- hardware module
- behavioral
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
前記関数化された秘匿部に代わって置き換えられた処理に、前記秘匿部に対応するハードウェアモジュールを割り当てる秘匿部考慮スケジューリング/バインディング手段と、
を有し、
前記動作記述分割手段は、
前記動作記述の制御フロー解析、前記動作記述のポインタ解析及びデータフロー解析、並びに前記秘匿部を関数とみなして行うプロシージャー間解析を実行し、前記秘匿部が分割可能と判断した場合に該秘匿部を分割し、
前記秘匿部考慮スケジューリング/バインディング手段は、
予め定義されるインターフェース生成規則と前記秘匿部に対応するハードウェアモジュールから決定されるインターフェースのプロトコルにしたがってスケジューリング行う構成である。
前記公開部に対応するハードウェアモジュールとのデータの送受信に用いる入出力ポートの定義を含む、前記秘匿部に対応するハードウェアモジュールの動作合成結果であるRTL記述を生成する公開部考慮スケジューリング/バインディング手段と、
を有し、
前記動作記述分割手段は、
前記動作記述の制御フロー解析、前記動作記述のポインタ解析及びデータフロー解析、並びに前記秘匿部を関数とみなして行うプロシージャー間解析を実行し、前記秘匿部が分割可能と判断した場合に該秘匿部を分割し、
前記公開部考慮スケジューリング/バインディング手段は、
前記公開部に対応するハードウェアモジュールを外部モジュールとして取り扱い、前記秘匿部に対応するハードウェアモジュールの情報で示されるインターフェース及び前記秘匿部の動作記述から動作合成時に考慮すべき情報である秘匿部動作合成指示を満たすようにスケジューリング及びバインディングを行う構成である。
動作記述の制御フロー解析、前記動作記述のポインタ解析及びデータフロー解析、並びに秘匿化が指定された記述ブロックである秘匿部を関数とみなして行うプロシージャー間解析を実行し、
前記秘匿部が分割可能と判断した場合、前記動作記述を該秘匿部と該秘匿部を除く記述である公開部とに分割し、
前記秘匿部の記述を関数化すると共に該関数を呼び出す処理の記述に置き換え、
前記関数化された秘匿部に代わって置き換えられた処理に、前記秘匿部に対応するハードウェアモジュールを割り当て、
予め定義されるインターフェース生成規則と前記秘匿部に対応するハードウェアモジュールから決定されるインターフェースのプロトコルにしたがってスケジューリング行う方法である。
動作記述の制御フロー解析、前記動作記述のポインタ解析及びデータフロー解析、並びに秘匿化が指定された記述ブロックである秘匿部を関数とみなして行うプロシージャー間解析を実行し、
前記秘匿部が分割可能と判断した場合、前記動作記述を該秘匿部と該秘匿部を除く記述である公開部とに分割し、
前記秘匿部の記述を関数化すると共に該関数を呼び出す処理の記述に置き換え、
前記公開部に対応するハードウェアモジュールとのデータの送受信に用いる入出力ポートの定義を含む、前記秘匿部に対応するハードウェアモジュールの動作合成結果であるRTL記述を生成し、
前記公開部に対応するハードウェアモジュールを外部モジュールとして取り扱い、前記秘匿部に対応するハードウェアモジュールの情報で示されるインターフェース及び前記秘匿部の動作記述から動作合成時に考慮すべき情報である秘匿部動作合成指示を満たすようにスケジューリング及びバインディングを行う方法である。
(第1の実施の形態)
図1は第1の実施の形態の動作合成装置の一構成例を示すブロック図である。
(第2の実施の形態)
次に本発明の第2の実施の形態について説明する。
(第1実施例)
まず、本発明の動作合成装置の第1実施例について図面を用いて説明する。第1実施例は、上述した第1の実施の形態の動作合成装置に対応している。
(第2実施例)
次に第2実施例について図面を用いて説明する。
101 動作記述分割手段
102 テンプレート生成手段
103 秘匿部考慮スケジューリング/バインディング手段
104 公開部考慮スケジューリング/バインディング手段
110 記憶装置
111 動作記述記憶部
112 動作記述分割指示記憶部
113 秘匿部動作記述記憶部
114 公開部動作記述記憶部
115 秘匿部ハードウェアモジュール情報記憶部
116 秘匿部ハードウェアモジュールRTL記述テンプレート記憶部
117 公開部動作合成指示記憶部
118 公開部ハードウェアモジュールRTL記述記憶部
119 秘匿部動作合成指示記憶部
120 秘匿部ハードウェアモジュールRTL記述記憶部
Claims (8)
- 動作記述を、秘匿化が指定された記述ブロックである秘匿部と前記秘匿部を除く記述である公開部とに分割し、前記秘匿部の記述を関数化すると共に該関数を呼び出す処理の記述に置き換える動作記述分割手段と、
前記関数化された秘匿部に代わって置き換えられた処理に、前記秘匿部に対応するハードウェアモジュールを割り当てる秘匿部考慮スケジューリング/バインディング手段と、
を有し、
前記動作記述分割手段は、
前記動作記述の制御フロー解析、前記動作記述のポインタ解析及びデータフロー解析、並びに前記秘匿部を関数とみなして行うプロシージャー間解析を実行し、前記秘匿部が分割可能と判断した場合に該秘匿部を分割し、
前記秘匿部考慮スケジューリング/バインディング手段は、
予め定義されるインターフェース生成規則と前記秘匿部に対応するハードウェアモジュールから決定されるインターフェースのプロトコルにしたがってスケジューリング行う動作合成装置。 - 前記秘匿部に対応するハードウェアモジュールで用いる入出力ポートを定義したRTL記述を、前記秘匿部のテンプレートとして生成するテンプレート生成手段を有する請求項1記載の動作合成装置。
- 動作記述を、秘匿化が指定された記述ブロックである秘匿部と前記秘匿部を除く記述である公開部とに分割し、前記秘匿部の記述を関数化すると共に該関数を呼び出す処理の記述に置き換える動作記述分割手段と、
前記公開部に対応するハードウェアモジュールとのデータの送受信に用いる入出力ポートの定義を含む、前記秘匿部に対応するハードウェアモジュールの動作合成結果であるRTL記述を生成する公開部考慮スケジューリング/バインディング手段と、
を有し、
前記動作記述分割手段は、
前記動作記述の制御フロー解析、前記動作記述のポインタ解析及びデータフロー解析、並びに前記秘匿部を関数とみなして行うプロシージャー間解析を実行し、前記秘匿部が分割可能と判断した場合に該秘匿部を分割し、
前記公開部考慮スケジューリング/バインディング手段は、
前記公開部に対応するハードウェアモジュールを外部モジュールとして取り扱い、前記秘匿部に対応するハードウェアモジュールの情報で示されるインターフェース及び前記秘匿部の動作記述から動作合成時に考慮すべき情報である秘匿部動作合成指示を満たすようにスケジューリング及びバインディングを行う動作合成装置。 - 前記関数化された秘匿部に代わって置き換えられた処理に、前記秘匿部に対応するハードウェアモジュールを割り当てる秘匿部考慮スケジューリング/バインディング手段を有する請求項3記載の動作合成装置。
- コンピュータが、
動作記述の制御フロー解析、前記動作記述のポインタ解析及びデータフロー解析、並びに秘匿化が指定された記述ブロックである秘匿部を関数とみなして行うプロシージャー間解析を実行し、
前記秘匿部が分割可能と判断した場合、前記動作記述を該秘匿部と該秘匿部を除く記述である公開部とに分割し、
前記秘匿部の記述を関数化すると共に該関数を呼び出す処理の記述に置き換え、
前記関数化された秘匿部に代わって置き換えられた処理に、前記秘匿部に対応するハードウェアモジュールを割り当て、
予め定義されるインターフェース生成規則と前記秘匿部に対応するハードウェアモジュールから決定されるインターフェースのプロトコルにしたがってスケジューリング行う動作合成方法。 - 前記コンピュータが、
前記秘匿部に対応するハードウェアモジュールで用いる入出力ポートを定義したRTL記述を、前記秘匿部のテンプレートとして生成する請求項5記載の動作合成方法。 - コンピュータが、
動作記述の制御フロー解析、前記動作記述のポインタ解析及びデータフロー解析、並びに秘匿化が指定された記述ブロックである秘匿部を関数とみなして行うプロシージャー間解析を実行し、
前記秘匿部が分割可能と判断した場合、前記動作記述を該秘匿部と該秘匿部を除く記述である公開部とに分割し、
前記秘匿部の記述を関数化すると共に該関数を呼び出す処理の記述に置き換え、
前記公開部に対応するハードウェアモジュールとのデータの送受信に用いる入出力ポートの定義を含む、前記秘匿部に対応するハードウェアモジュールの動作合成結果であるRTL記述を生成し、
前記公開部に対応するハードウェアモジュールを外部モジュールとして取り扱い、前記秘匿部に対応するハードウェアモジュールの情報で示されるインターフェース及び前記秘匿部の動作記述から動作合成時に考慮すべき情報である秘匿部動作合成指示を満たすようにスケジューリング及びバインディングを行う動作合成方法。 - 前記コンピュータが、
前記関数化された秘匿部に代わって置き換えられた処理に、前記秘匿部に対応するハードウェアモジュールを割り当てる請求項7記載の動作合成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009288871A JP5471413B2 (ja) | 2009-12-21 | 2009-12-21 | 動作合成装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009288871A JP5471413B2 (ja) | 2009-12-21 | 2009-12-21 | 動作合成装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011129020A JP2011129020A (ja) | 2011-06-30 |
JP5471413B2 true JP5471413B2 (ja) | 2014-04-16 |
Family
ID=44291522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009288871A Active JP5471413B2 (ja) | 2009-12-21 | 2009-12-21 | 動作合成装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5471413B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5803537B2 (ja) * | 2011-10-06 | 2015-11-04 | 大日本印刷株式会社 | データ処理システム及び微細構造物製造システム、並びにデータ処理方法及び微細構造物製造方法 |
JP6255880B2 (ja) * | 2013-10-10 | 2018-01-10 | 株式会社ソシオネクスト | 高位合成用データ生成装置、高位合成装置、高位合成用データ生成方法及びプログラム |
JP2016177454A (ja) * | 2015-03-19 | 2016-10-06 | 富士通株式会社 | 動作合成方法、動作合成プログラムおよび動作合成装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963454A (en) * | 1996-09-25 | 1999-10-05 | Vlsi Technology, Inc. | Method and apparatus for efficiently implementing complex function blocks in integrated circuit designs |
JP2001222567A (ja) * | 2000-02-10 | 2001-08-17 | Nec Corp | Wwwを用いたipマクロ供給システム及び方法並びに記録媒体 |
JP2001344298A (ja) * | 2000-06-01 | 2001-12-14 | Toshiba Corp | システム設計装置、システム設計方法およびシステム設計プログラムを格納したコンピュータ読取り可能な記録媒体 |
JP2002163312A (ja) * | 2000-11-27 | 2002-06-07 | Sony Corp | ハードウェア設計情報変換装置及びその変換方法 |
GB2371640B (en) * | 2001-01-26 | 2004-09-01 | Advanced Risc Mach Ltd | Validating integrated circuits |
JP2005063121A (ja) * | 2003-08-11 | 2005-03-10 | Ricoh Co Ltd | ソースコード変換装置、及びソースコード変換方法、ソースコード変換プログラム、記憶媒体 |
JP2005063136A (ja) * | 2003-08-12 | 2005-03-10 | Toshiba Corp | 半導体集積回路の設計装置、設計方法、及び設計プログラム |
JP2006190119A (ja) * | 2005-01-07 | 2006-07-20 | Hitachi Industrial Equipment Systems Co Ltd | プログラマブルコントローラ |
JP2007164596A (ja) * | 2005-12-15 | 2007-06-28 | Toshiba Corp | 設計システムおよび設計方法 |
-
2009
- 2009-12-21 JP JP2009288871A patent/JP5471413B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011129020A (ja) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210081258A1 (en) | Synthesis Path For Transforming Concurrent Programs Into Hardware Deployable on FPGA-Based Cloud Infrastructures | |
So et al. | A unified hardware/software runtime environment for FPGA-based reconfigurable computers using BORPH | |
JP2007193529A (ja) | 半導体集積回路の高位合成方法 | |
JP5225003B2 (ja) | メモリ保護方法、情報処理装置、メモリ保護プログラム及びメモリ保護プログラムを記録した記録媒体 | |
US7165229B1 (en) | Generating optimized and secure IP cores | |
EP1899877A2 (en) | Method for specifying stateful, transaction-oriented systems and apparatus for flexible mapping to structurally configurable in-memory processing semiconductor device | |
JP4492803B2 (ja) | 動作合成装置及びプログラム | |
KR20100008703A (ko) | 메모리 인터페이스를 사용한 SoC 디바이스 검증 모델 | |
JP2006048525A (ja) | シミュレーション方法 | |
JP5471413B2 (ja) | 動作合成装置及び方法 | |
JP2008186252A (ja) | テストベンチ生成機能を有する動作合成装置と方法及びプログラム | |
US20090249262A1 (en) | Behavioral synthesis device, behavioral synthesis method, and computer program product | |
JP2003196333A (ja) | システムlsiの設計方法及びこれを記憶した記録媒体 | |
US7574679B1 (en) | Generating cores using secure scripts | |
JP2007310565A (ja) | システムlsi検証装置及びシステムlsi検証プログラム | |
JP5233355B2 (ja) | プロパティ生成システムおよびプロパティ検証システム | |
Balarin et al. | Processes, interfaces and platforms. Embedded software modeling in Metropolis | |
Bucaioni et al. | From low-level programming to full-fledged industrial model-based development: the story of the Rubus Component Model | |
Schirner et al. | System-level development of embedded software | |
JP2007011957A (ja) | 回路設計装置およびプログラム | |
JP5577619B2 (ja) | 論理回路設計装置 | |
JP2012083901A (ja) | 構成情報管理装置、その方法及びそのプログラム並びに動作合成装置 | |
JP2006202330A (ja) | システムlsiの設計方法及びこれを記憶した記録媒体 | |
JP2008204341A (ja) | インタフェース合成装置 | |
JP2007172546A (ja) | 動作合成システム、動作合成方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5471413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |