JP2002163312A - ハードウェア設計情報変換装置及びその変換方法 - Google Patents

ハードウェア設計情報変換装置及びその変換方法

Info

Publication number
JP2002163312A
JP2002163312A JP2000359704A JP2000359704A JP2002163312A JP 2002163312 A JP2002163312 A JP 2002163312A JP 2000359704 A JP2000359704 A JP 2000359704A JP 2000359704 A JP2000359704 A JP 2000359704A JP 2002163312 A JP2002163312 A JP 2002163312A
Authority
JP
Japan
Prior art keywords
name
design information
conversion
hardware design
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000359704A
Other languages
English (en)
Inventor
Hiroki Fujiyama
裕樹 藤山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000359704A priority Critical patent/JP2002163312A/ja
Publication of JP2002163312A publication Critical patent/JP2002163312A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 設計者以外の者に容易にアルゴリズムを解析
されることを防止する。 【解決手段】 設計者等のユーザは、変換配列リスト3
00を作成し、変換配列リスト記憶手段110に記憶し
ておく。次に、設計情報読み込み手段120によりデバ
ッグ終了後の設計情報ファイル200を読み込む。名称
抽出手段130は、設計情報データからモジュール名、
ネットリスト名、インスタンス名等の変換前の第1の名
称を抽出する。変換配列リスト検索手段140は、抽出
した第1の名称を変換配列リストから検索し、対応する
第2の名称を取り出す。名称変換手段150は、設計情
報データの該当する第1の名称を検索された第2の名称
に置き換える。第1の名称が登録されていない場合、対
応する第2の名称を生成し、第1の名称とともに変換配
列リストに登録する。上記手順の処理を繰り返し、設計
情報データ中の第1の名称を全て第2の名称に変換し、
変換が終了した変換ファイル400を出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はハードウェア設計情
報変換装置及びその変換方法に関し、特にハードウェア
記述言語を用いて生成されたハードウェア設計情報を変
換するハードウェア設計情報変換装置及びその変換方法
に関する。
【0002】
【従来の技術】近年、LSI等の設計対象ハードウェア
の大規模化に伴い、設計を人手だけで作業することは不
可能になってきた。このため、設計効率の向上を目的と
して機能設計のような設計の上位工程から設計を支援す
るEDA(Electronic Design Au
tomation:自動設計)環境の整備が行なわれて
いる。EDAで活躍するツールとして、システム設計に
用いる協調設計ツールや動作合成ツール、機能設計・論
理設計に用いる論理シミュレータや論理合成ツール、レ
イアウト設計に用いるフロアプランナやレイアウト検証
ツール等が多く実用化されている。このようなEDAに
おけるハードウェア動作記述は、一般にHDL(Har
dware Description Languag
e:ハードウェア記述言語)で表現している。このHD
Lによるシステム設計の動作記述表現は、一般にソフト
のプログラムのように動作を逐次記述する。図6に、H
DLによる動作記述とその論理合成の一例を示す。
【0003】図6では、一例として、入力AとBを加算
して、出力Yを得る動作を行なう論理回路を形成する手
順を示している。動作合成ツールにより、HDLの一種
であるVHDLまたはVerilog−HDLを用いて
所望の動作を記述する。動作合成ツールでは、動作順
序、レジスタ、カウンタ、演算機等の構成、データ・バ
ス回路等の具体的なアーキテクチャ詳細を自動的に生成
する。出力となる設計データは、HDLを用いてRTL
(Register Transfer Level)
記述されている。ここでは、モジュール名“AND−
2”に、信号A、Bを入力し、AとBのANDをとり、
出力Yを得る動作が記述されている。次に、このRTL
記述について論理シミュレータを用い、論理機能が正常
かどうかについて論理機能検証を行なう。
【0004】続いて、動作合成ツールから検証されたH
DLで表現されたRTL記述が論理合成ツールに入力さ
れる。ここでゲート・レベルの論理設計が自動的に行な
われ、論理回路(以下、ネットリストとする)が得られ
る。
【0005】
【発明が解決しようとする課題】しかし、従来のHDL
を用いた動作記述では、設計者以外の者がアルゴリズム
の解析を容易に行なうことができるという問題がある。
【0006】設計者がHDLを用いて設計を行なう場
合、モジュールや入出力信号や回路を構成するセルにつ
ける名称は、設計者がわかりやすいようにその機能等を
表す名称が付けられる。EDAを用いた設計環境では、
設計者は、段階でシミュレーションを用いてデバッグを
行なっている。このとき、モジュールの名称等をその動
作を表すようなわかりやすいものとすることで、容易に
デバッグが行なえるようにしている。しかしながら、こ
のように設計者にとってわかりやすい名称は、設計者以
外の者がそのアルゴリズムを解析することも容易にする
という問題がある。一般に、LSIの設計から製造まで
の工程は多岐に渡るため、他部門あるいは社外との分業
により工程が進められている。このため、他部門あるい
は社外にRTL記述で記述された設計データやネットリ
ストが提供される。この結果、モジュールの名称等に設
計者がデバッグしやすいようにわかりやすい名称が付け
られていた場合、他部門あるいは社外の者が容易にアル
ゴリズムを解析できるようになってしまうという問題が
生じる。一方、わかりにくい名称でHDL記述を行なう
と、設計者のデバックがしにくくなってしまう。
【0007】本発明はこのような点に鑑みてなされたも
のであり、デバッグ終了後の設計データあるいはネット
リストの記述を変換し、設計者以外の者に容易にアルゴ
リズムを解析されることを防止するハードウェア設計情
報変換装置及びその変換方法を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明では上記課題を解
決するために、ハードウェア記述言語を用いて生成され
たハードウェア設計情報を変換するハードウェア設計情
報変換装置において、前記ハードウェア設計情報の構造
を示す情報に付与されている第1の名称と前記第1の名
称と置き換える所定の第2の名称とを対応付けた変換配
列リストを記憶する変換配列リスト記憶手段と、前記ハ
ードウェア設計情報を読み込む設計情報読み込み手段
と、前記読み込まれたハードウェア設計情報より前記ハ
ードウェア設計情報に記述された元の名称である前記第
1の名称を抽出する名称抽出手段と、前記抽出された第
1の名称に対応する前記第2の名称を前記変換配列リス
トより検索する変換配列リスト検索手段と、前記変換配
列リスト検索手段の検索結果に応じて前記ハードウェア
設計情報に付与されている第1の名称を前記第2の名称
に変換し、名称の変換が行なわれたハードウェア設計情
報を出力する名称変換手段と、を有することを特徴とす
るハードウェア設計情報変換装置、が提供される。
【0009】このような構成のハードウェア設計情報変
換装置では、変換配列リスト記憶手段にハードウェア設
計情報の構造を示す情報に付与されている第1の名称
と、この第1の名称と置き換える第2の名称とを対応付
けた変換配列リストを記憶しておく。続いて設計情報読
み込み手段によりハードウェア設計情報を読み込む。名
称抽出手段は、設計情報読み込み手段により読み込まれ
たハードウェア設計情報に含まれるハードウェア設計情
報に記述された元の名称である第1の名称を抽出する。
変換配列リスト検索手段は、名称抽出手段の抽出した第
1の名称に対応する第2の名称を変換配列リスト記憶手
段に記憶された変換配列リストより検索する。名称変換
手段は、検索結果に応じてハードウェア設計情報に含ま
れる第1の名称を第2の名称に変換し、全ての第1の名
称について変換が終了した後、名称が変換されたハード
ウェア設計情報を出力する。
【0010】また、上記課題を解決するために、ハード
ウェア記述言語を用いて生成されたハードウェア設計情
報を変換するハードウェア設計情報変換方法において、
前記ハードウェア設計情報の構造を示す情報に付与され
ている第1の名称と前記第1の名称と置き換える所定の
第2の名称とを対応付けた変換配列リストを記憶してお
き、前記ハードウェア設計情報を読み込み、前記読み込
まれたハードウェア設計情報より前記ハードウェア設計
情報に記述された元の名称である前記第1の名称を抽出
し、前記抽出された第1の名称に対応する前記第2の名
称を前記変換配列リストより検索し、前記検索した結果
に応じて前記ハードウェア設計情報に付与されている第
1の名称を前記第2の名称に変換し、前記ハードウェア
設計情報に前記第1の名称が他に含まれている場合には
前記第1の名称の抽出からの手順を繰り返し行ない、前
記ハードウェア設計情報に含まれる前記第1の名称につ
いて前記第2の名称への変換が終了した後、名称が変換
されたハードウェア設計情報を出力する手順を有するこ
とを特徴とするハードウェア設計情報変換方法、が提供
される。
【0011】このような手順のハードウェア設計情報変
換方法では、まず、ハードウェア設計情報の構造を示す
情報に付与されている第1の名称と前記第1の名称と置
き換える所定の第2の名称とを対応付けた変換配列リス
トを記憶しておく。次に、ハードウェア設計情報を読み
込み、読み込まれたハードウェア設計情報より第1の名
称を抽出し、抽出された第1の名称に対応する第2の名
称を変換配列リストより検索し、ハードウェア設計情報
に付与されている第1の名称を検索された第2の名称に
変換する。ハードウェア設計情報に前記第1の名称が他
に含まれている場合には第1の名称の抽出から検索され
た第2の名称への変換までの手順を繰り返し行なう。ハ
ードウェア設計情報に含まれる全ての第1の名称につい
て前記第2の名称への変換が終了した後、名称が変換さ
れたハードウェア設計情報を出力する。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の一実施形態であ
るハードウェア設計情報変換装置の構成図である。
【0013】本発明に係るハードウェア設計情報変換装
置(以下、設計情報変換装置とする)100は、設計情
報ファイル200を読み込み、変換配列リスト300に
基づいて、設計情報の構造を示す情報に付与されている
第1の名称を別の第2の名称に変換し、名称を変換した
変換ファイル400を出力する。
【0014】設計情報ファイル200は、ハードウェア
設計の各段階で生成される情報である。ハードウェア設
計の流れと各段階で生成される設計情報について、LS
Iの設計・製造工程で説明する。図2は、LSI作成の
フローチャートである。
【0015】LSIの作成工程では、まず、システム設
計(図示せず)が行なわれる。近年、LSIの集積規模
が増大したため、設計対象を1つのシステムとして考え
ることが必要となっている。システム設計では、動作す
る電子回路全体を幾つかの機能モジュール(サブ・シス
テム)に分割し、これを組み立てて1つのシステムが動
作するように設計を行なう。さらに、それぞれの機能モ
ジュールについて機能設計(S20)を行なう。機能設
計(S20)では、HDLで動作を記述して所望の論理
を表現する。この出力となる設計情報は、HDLを用い
てRTL記述されている。以下、機能設計(S20)に
より生成された設計情報をRTL201とする。続い
て、RTL201のコンパイル(S21)により、ゲー
ト・レベルの論理設計が自動的に行なわれ、設計情報で
あるネットリスト202が得られる。次に、レイアウト
設計(S22)では、電子回路をシリコン・チップ上に
配置するために、機能モジュールを効率よく配置し、そ
れぞれの素子を接続して配線が行なわれ、マスクデータ
203が生成される。マスクデータ203が製造工程で
あるプロセス(S23)に送られ、ウエハ204が製造
される。続いて、組み立て処理(S24)が行なわれ、
LSIチップ205が製造される。
【0016】このような工程において、本発明に係る設
計情報変換装置100は、設計情報ファイル200とし
て、具体的には、RTL201とネットリスト202と
についての変換処理を行なう。
【0017】図1に戻って説明する。設計情報変換装置
100は、変換配列リスト300を記憶する変換配列リ
スト記憶手段110、設計情報ファイル200の読み込
みを行なう設計情報読み込み手段120、設計情報より
名称を抽出する名称抽出手段130、抽出された名称を
変換配列リスト300より検索する変換配列リスト検索
手段140、及び検索結果に基づいて名称の変換を行な
う名称変換手段150とから構成される。
【0018】変換配列リスト記憶手段110は、変換配
列リスト300の内容を記憶する記憶装置である。変換
配列リスト300は、RTL201及びネットリスト2
02に記述されている設計情報の構造を示す情報に付与
されている第1の名称と、第1の名称と置き換えを行な
う第2の名称とを対応付けたリストである。設計情報の
構造を示す情報に付与されている第1の名称とは、モジ
ュールやモジュールの回路構造を示すネットリスト(ピ
ン、ワイヤー、レジスタ、シグナル)、及びソフトウェ
アアルゴリズム上用いるインスタンス等に付与されてい
る設計者にわかりやすい名称のことである。モジュール
であれば、そのモジュールの機能や動作を表す名称が付
与される。例えば、モジュールが所定の値をカウントす
るカウンタであれば、カウンタを表すように「cnt」
という名称を付与する。ネット名(ピン名、ワイヤー
名、レジスタ名、シグナル名)も同様に、例えば、クロ
ックであれば、「clk」という名称を付与する。この
ような第1の名称に対し、第2の名称は、モジュールの
機能等が名称からは推測できないような名称である。例
えば、モジュールであれば、モジュールを表す文字と、
モジュールの出現順に付与した番号とから構成される名
称(例:m0001、m0002、・・・)が付与され
る。第2の名称は、ユーザが任意に登録することもでき
るし、設計情報変換装置100が自動的に生成すること
もできる。変換配列リスト300は、このような第1の
名称と第2の名称とが対応付けられた一覧表である。変
換配列リスト記憶手段110に記憶されている変換配列
リストは、そのログである変換配列リスト300を必要
に応じて出力することができる。
【0019】設計情報読み込み手段120は、設計情報
ファイル200、例えば、上記説明のRTL201やネ
ットリスト202の設計情報データを設計情報変換装置
100内に読み込む。
【0020】名称抽出手段130は、設計情報読み込み
手段120の読み込んだ設計情報データから第1の名称
である変換前のモジュール名、ネットリスト名、インス
タンス名等の名称を抽出し、抽出した抽出名称を変換配
列リスト検索手段140へ送る。
【0021】変換配列リスト検索手段140は、名称抽
出手段130により抽出された第1の名称を変換配列リ
スト記憶手段110に記憶された変換配列リストより検
索する。該当する第1の名称が存在した場合には、対応
する第2の名称を取り出し、名称変換手段150へ送
る。該当する第1の名称が存在しない場合は、該当なし
の検索結果を名称変換手段150へ送る。
【0022】名称変換手段150は、変換配列リスト検
索手段140の検索結果に応じて、抽出された名称の変
換を行なう。抽出された第1の名称に対応する第2の名
称があった場合には、設計情報データの該当する箇所の
名称を第2の名称に変更する。該当する第1の名称が変
換配列リスト記憶手段110に記録されていなかった場
合、抽出した第1の名称を変換配列リスト記憶手段11
0の変換配列リストに登録するとともに対応する第2の
名称を生成して登録する。第2の名称は、例えば、モジ
ュールであれば、モジュールを表す文字と、モジュール
の出現順に付与した番号とから構成される名称(例:m
0001、m0002、・・・)を生成する。さらに、
設計情報データの該当する箇所の名称を生成した第2の
名称に変更する。全ての名称についての変換が終了する
と、設計情報データの第1の名称を第2の名称に置き換
えた変換ファイル400を出力する。
【0023】抽出した名称がない場合の第2の名称の生
成と変換配列リストへの登録は、変換配列リスト検索手
段140が実施するとしてもよい。このような構成の設
計情報変換装置100の動作について説明する。設計者
等のユーザは、設計及びデバッグ時に使用する第1の名
称と、設計後に第1の名称と置き換える第2の名称とを
対応付けた変換配列リスト300を作成し、変換配列リ
スト記憶手段110に記憶しておく。変換配列リスト3
00の作成は、設計情報変換装置100に自動的に行な
わせることもできる。次に、設計情報読み込み手段12
0によりデバッグ終了後のRTL201やネットリスト
202等の設計情報ファイル200を読み込む。名称抽
出手段130は、設計情報読み込み手段120の読み込
んだ設計情報データからモジュール名、ネットリスト
名、インスタンス名等の第1の名称を抽出する。変換配
列リスト検索手段140は、名称抽出手段130の抽出
した第1の名称を変換配列リスト記憶手段110に記憶
された変換配列リストから検索し、対応する第2の名称
を取り出す。名称変換手段150は、設計情報データの
該当する第1の名称を検索された第2の名称に置き換え
る。第1の名称が登録されていない場合、対応する第2
の名称を生成し、第1の名称とともに変換配列リストに
登録する。上記手順の処理を繰り返し、設計情報データ
中の第1の名称を全て第2の名称に変換する。名称変換
手段150は、変換が終了した変換ファイル400を出
力する。また、必要に応じて、変換配列リスト記憶手段
110に記憶されている最新の変換配列リストが変換配
列リスト300として出力される。
【0024】このように、設計者によるデバッグ終了後
に、モジュール名、ネットリスト名、インスタンス名等
の設計情報の構造を示す情報をわかりにくい名称に変換
することにより、その回路のアルゴリズムをわかりにく
くすることができる。このため、他社、あるいは他部門
にHDLでの回路の供給を行なった場合等、その回路が
容易に解析されることが防止でき、その回路を参考に別
の回路が作られなくなる。もちろん、デバッグ等の作業
時は、設計者のわかりやすい第1の名称で記述されてい
るため、デバッグ作業の効率が低下することはない。
【0025】次に、本発明に係るハードウェア設計情報
変換方法について説明する。図3は、本発明の一実施の
形態であるハードウェア設計情報変換のフローチャート
である。
【0026】ハードウェア設計情報変換処理が開始され
ると(S10)、変換を行なう上位のモジュール(以
下、TOPモジュールとする)名を入力するコマンドラ
インが表示され、TOPのモジュール名を入力する(S
11)。次に、モジュール名、ネット名(ピン名、ワイ
ヤー名、レジスタ名、シグナル名)、及びインスタンス
名の第1の名称と、第1の名称を変換したときに置き換
えを行なう第2の名称とが対応して配列された変換配列
リストが準備され、その読み込みが行なわれる(S1
2)。配列は、変更前の第1の名称と変更後の第2の名
称とが、それぞれに用意される。以下、それぞれの変換
配列リストをモジュールリスト配列、ネットリスト配
列、インスタンス配列とする。ネットリスト配列、イン
スタンスリスト配列はモジュール毎に用意する。
【0027】次に、該当するTOPモジュールを含むH
DLで記述された設計情報ファイルの読み込みが行なわ
れる(S13)。設計情報ファイルの先頭から、モジュ
ール毎に名前の変更が行なわれる。モジュール名を検索
し(S14)、モジュール名がTOPモジュールである
かどうかをチェックする(S15)。モジュール名がT
OPモジュールであった場合には、変換処理を行なわず
にS17へ進む。モジュール名がTOPモジュールでな
かった場合には、モジュール名の変換処理を行なう(S
16)。モジュール名の変換処理(S16)については
後述する。
【0028】モジュール名の変換処理が終了後、モジュ
ールの先頭からネット名、インスタンス名、モジュール
名(下位の階層)を抽出する(S17)。抽出された名
称について、変換配列リストを用いた名称変換処理が行
なわれる(S18)。名称変換処理(S18)について
は後述する。
【0029】抽出した名称がモジュールの最後であるど
うか、すなわちモジュール内の検索が終了したかどうか
をチェックし(S19)、終了していなければS17か
らの処理を繰り返す。終了していれば、設計情報ファイ
ルの検索が終了したかどうかをチェックし(S20)、
終了していなければS14からの処理を繰り返す。終了
していれば、モジュールリスト配列、ネットリスト配
列、及びインスタンスリスト配列から構成される変換配
列リストをログとして出力し(S21)、処理を終了す
る(S22)。
【0030】次に、モジュール名変換処理(S16)と
モジュール内の名称変換処理(S18)について説明す
る。モジュール名変換処理(S16)では、モジュール
名がモジュールリスト配列にあるかどうかを検索する。
モジュール名がモジュールリスト配列にある場合、モジ
ュールリスト配列にある名称に変換する。モジュール名
がモジュールリスト配列にない場合、変換後のモジュー
ル名を生成し、変換前と変換後のモジュール名をモジュ
ールリスト配列に登録する。変換後のモジュールは、例
えば、「モジュール名を表す文字」+「モジュール名の
変換した数」(例:m0001、m0002、…)とす
る。「モジュール名を表す文字」は、コマンドラインよ
り変更することができる。
【0031】モジュール内の名称変換処理(S18)に
ついて説明する。図4は、本発明の一実施の形態である
名称変換処理のフローチャートである。モジュール名変
換処理が変換参照する変換配列リストとして、対応する
モジュールリスト配列を用いることを除き、ほぼ同一の
手順で処理を行なう。
【0032】変換処理が開始されると(S181)、ま
ず、抽出した名称に対応する変換配列リストが選択され
る(S182)。変換配列リストは、抽出した名称がモ
ジュール名の場合はモジュールリスト配列、ネット名の
場合はネットリスト配列、インスタンス名の場合はイン
スタンスリスト配列、が選択される。
【0033】選択した変換配列リストから抽出した名称
を検索する(S183)。変換配列リストに該当する名
称が存在するか否かがチェックされ(S184)、ない
場合には変換後の名称を作成し、変換配列リストに登録
する(S185)。ある場合には、変換名称作成を省略
し、以前に登録された名称を用いる。変換後の名称の作
成は、ネット名であれば「ネット名を表す文字」+「ネ
ット名の変換した数」で作成し、インスタンス名であれ
ば「インスタンス名を表す文字」+「インスタンス名の
変換した数」で作成し、モジュール名であれば「モジュ
ール名を表す文字」+「モジュール名の変換した数」で
作成する。例えば、n0001、n0002、…、とい
うように作成される。ただし、「モジュール名を表す文
字」、「ネット名を表す文字」、及び「インスタンス名
を表す文字」は、コマンドラインより変更することがで
きる。このようにして作成された変換後の名称と変換前
の名称は、該当する変換配列リストに登録する。
【0034】最後に、抽出した名称を変換配列リストに
登録された変換後の名称に書き換え(S186)、変換
処理を終了する(S187)。このような手順で変換さ
れた設計情報の一例を示す。図5は、本発明の一実施の
形態であるハードウェア設計情報変換が施された設計情
報の変換前と変換後のHDL記述の例である。ここで
は、カウンタ処理を行なうTOPモジュール「cnt6
0」がHDL記述されている。変換前の設計情報では、
ワイヤー名が出力信号coに関連することを示す名称
(co_10、co_6)が付けられているが、変換後
はネット名の変換した数を示す名称(n0001、n0
002)となっており、接続関係がわかりにくくなって
いる。同様に、レジスタ名も、変換前は、カウンタに関
連することを示す名称(cnt10、cnt6)が付け
られているが、変換後はネット名の変換した数を示す名
称(n0003、n0004)となっており、どのよう
な役割をするレジスタであるかがわかりにくくなってい
る。このように、変換後の設計情報は、変換前に比べて
アルゴリズムの解析を容易に行なうことができない。こ
の結果、変換後の設計情報は設計者以外が見たときにア
ルゴリズムの解析がしにくく、その回路が他者に利用さ
れることを防止できるようになる。
【0035】なお、上記の処理機能は、コンピュータに
よって実現することができる。その場合、ハードウェア
設計情報変換装置が有すべき機能の処理内容は、コンピ
ュータで読み取り可能な記録媒体に記録されたプログラ
ムに記述しておく。そして、このプログラムをコンピュ
ータで実行することにより、上記処理がコンピュータで
実現される。コンピュータで読み取り可能な記録媒体と
しては、磁気記録装置や半導体メモリ等がある。市場に
流通させる場合には、CD−ROM(Compact Disc Read
Only Memory)やフロッピー(登録商標)ディスク等の
可搬型記録媒体にプログラムを格納して流通させたり、
ネットワークを介して接続されたコンピュータの記憶装
置に格納しておき、ネットワークを通じて他のコンピュ
ータに転送することもできる。コンピュータで実行する
際には、コンピュータ内のハードディスク装置等にプロ
グラムを格納しておき、メインメモリにロードして実行
する。
【0036】
【発明の効果】以上説明したように本発明のハードウェ
ア設計情報変換装置では、ハードウェア設計情報の構造
を示す情報に付与されている第1の名称と、第1の名称
と置き換える第2の名称とを対応付けた変換配列リスト
を記憶しておく。ハードウェア設計情報を読み込み、こ
れに含まれる第1の名称を抽出し、対応する第2の名称
を変換配列リストより検索する。検索結果に応じて第1
の名称を第2の名称に変換し、名称が変換されたハード
ウェア設計情報を出力する。
【0037】このように、ハードウェア設計情報に含ま
れる設計情報の構造を示す情報に付与されている第1の
名称を自動的に第2の名称に変換する。例えば、第1の
名称を設計者にわかりやすい名称とし、第2の名称をわ
かりにくい名称として、設計者のデバッグ時には第1の
名称を用い、デバッグ終了後に第2の名称に変換する。
これにより、設計者以外が見たときにアルゴリズムの解
析がしにくくなり、その回路が他者に利用されることを
防止できるようになる。
【0038】また、本発明のハードウェア設計情報変換
方法では、まず、ハードウェア設計情報の構造を示す情
報に付与されている第1の名称と前記第1の名称と置き
換える所定の第2の名称とを対応付けた変換配列リスト
を記憶しておく。次に、ハードウェア設計情報を読み込
み、第1の名称を抽出し、第1の名称に対応する第2の
名称を変換配列リストより検索し、第1の名称を検索さ
れた第2の名称に変換する。ハードウェア設計情報に含
まれる全ての第1の名称について前記第2の名称への変
換が終了した後、変換されたハードウェア設計情報を出
力する。
【0039】このように、ハードウェア設計情報つい
て、そこに含まれる設計情報の構造を示す情報に付与さ
れている第1の名称を変換配列リストに基づいて自動的
に第2の名称に変換する。例えば、第1の名称を設計者
にわかりやすい名称とし、第2の名称をわかりにくい名
称として、設計者のデバッグ時には第1の名称を用い、
デバッグ終了後に第2の名称に変換する。これにより、
設計者以外が見たときにアルゴリズムの解析がしにくく
なり、その回路が他者に利用されることを防止できるよ
うになる。
【図面の簡単な説明】
【図1】本発明の一実施形態であるハードウェア設計情
報変換装置の構成図である。
【図2】LSI作成のフローチャートである。
【図3】本発明の一実施の形態であるハードウェア設計
情報変換のフローチャートである。
【図4】本発明の一実施の形態である名称変換処理のフ
ローチャートである。
【図5】本発明の一実施の形態であるハードウェア設計
情報変換が施された設計情報の変換前と変換後のHDL
記述の例である。
【図6】HDLによる動作記述とその論理合成の一例で
ある。
【符号の説明】
100…設計情報変換装置、110…変換配列リスト記
憶手段、120…設計情報読み込み手段、130…名称
抽出手段、140…変換配列リスト検索手段、150…
名称変換手段、200…設計情報ファイル、300…変
換配列リスト、400…変換ファイル

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ハードウェア記述言語を用いて生成され
    たハードウェア設計情報を変換するハードウェア設計情
    報変換装置において、 前記ハードウェア設計情報の構造を示す情報に付与され
    ている第1の名称と前記第1の名称と置き換える所定の
    第2の名称とを対応付けた変換配列リストを記憶する変
    換配列リスト記憶手段と、前記ハードウェア設計情報を
    読み込む設計情報読み込み手段と、前記読み込まれたハ
    ードウェア設計情報より前記ハードウェア設計情報に記
    述された元の名称である前記第1の名称を抽出する名称
    抽出手段と、 前記抽出された第1の名称に対応する前記第2の名称を
    前記変換配列リストより検索する変換配列リスト検索手
    段と、前記変換配列リスト検索手段の検索結果に応じて
    前記ハードウェア設計情報に付与されている第1の名称
    を前記第2の名称に変換し、名称の変換が行なわれたハ
    ードウェア設計情報を出力する名称変換手段と、 を有することを特徴とするハードウェア設計情報変換装
    置。
  2. 【請求項2】 前記名称変換手段は、前記変換配列リス
    ト検索手段による検索で前記第1の名称に対応する前記
    第2の名称が検出できなかった場合には、前記第1の名
    称に対応する新たな名称を生成して前記第2の名称とし
    て変換を行なうとともに、前記生成した新たな名称を前
    記第1の名称に対応する第2の名称として前記変換配列
    リストに登録することを特徴とする請求項1記載のハー
    ドウェア設計情報変換装置。
  3. 【請求項3】 前記生成する新たな名称は、前記抽出さ
    れた名称が示す情報を表す文字と番号を表す数字とから
    構成されることを特徴とする請求項2記載のハードウェ
    ア設計情報変換装置。
  4. 【請求項4】 前記ハードウェア設計情報は回路設計情
    報であって、前記構造を示す情報に付与されている第1
    の名称は、モジュール単位の名称、前記モジュールの回
    路構造を示すネットリストの名称、及びソフトウェアア
    ルゴリズム上用いられるインスタンスの名称であること
    を特徴とする請求項1記載のハードウェア設計情報変換
    装置。
  5. 【請求項5】 ハードウェア記述言語を用いて生成され
    たハードウェア設計情報を変換するハードウェア設計情
    報変換方法において、 前記ハードウェア設計情報の構造を示す情報に付与され
    ている第1の名称と前記第1の名称と置き換える所定の
    第2の名称とを対応付けた変換配列リストを記憶してお
    き、前記ハードウェア設計情報を読み込み、前記読み込
    まれたハードウェア設計情報より前記ハードウェア設計
    情報に記述された元の名称である前記第1の名称を抽出
    し、 前記抽出された第1の名称に対応する前記第2の名称を
    前記変換配列リストより検索し、前記検索した結果に応
    じて前記ハードウェア設計情報に付与されている第1の
    名称を前記第2の名称に変換し、前記ハードウェア設計
    情報に前記第1の名称が他に含まれている場合には前記
    第1の名称の抽出からの手順を繰り返し行ない、前記ハ
    ードウェア設計情報に含まれる前記第1の名称について
    前記第2の名称への変換が終了した後、名称が変換され
    たハードウェア設計情報を出力する手順を有することを
    特徴とするハードウェア設計情報変換方法。
  6. 【請求項6】 コンピュータによってハードウェア記述
    言語を用いて生成されたハードウェア設計情報を変換す
    るハードウェア設計情報変換プログラムを記録したコン
    ピュータ読み取り可能な記録媒体において、 前記ハードウェア設計情報の構造を示す情報に付与され
    ている第1の名称と前記第1の名称と置き換える所定の
    第2の名称とを対応付けた変換配列リストを記憶してお
    き、前記ハードウェア設計情報を読み込み、前記読み込
    まれたハードウェア設計情報より前記ハードウェア設計
    情報に記述された元の名称である前記第1の名称を抽出
    し、 前記抽出された第1の名称に対応する前記第2の名称を
    前記変換配列リストより検索し、前記検索した結果に応
    じて前記ハードウェア設計情報に付与されている第1の
    名称を前記第2の名称に変換し、前記ハードウェア設計
    情報に前記第1の名称が他に含まれている場合には前記
    第1の名称の抽出からの手順を繰り返し行ない、前記ハ
    ードウェア設計情報に含まれる前記第1の名称について
    前記第2の名称への変換が終了した後、名称が変換され
    たハードウェア設計情報を出力する手順をコンピュータ
    に実行させるプログラムを記録したことを特徴とするコ
    ンピュータ読み取り可能な記録媒体。
JP2000359704A 2000-11-27 2000-11-27 ハードウェア設計情報変換装置及びその変換方法 Pending JP2002163312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000359704A JP2002163312A (ja) 2000-11-27 2000-11-27 ハードウェア設計情報変換装置及びその変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000359704A JP2002163312A (ja) 2000-11-27 2000-11-27 ハードウェア設計情報変換装置及びその変換方法

Publications (1)

Publication Number Publication Date
JP2002163312A true JP2002163312A (ja) 2002-06-07

Family

ID=18831432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000359704A Pending JP2002163312A (ja) 2000-11-27 2000-11-27 ハードウェア設計情報変換装置及びその変換方法

Country Status (1)

Country Link
JP (1) JP2002163312A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129020A (ja) * 2009-12-21 2011-06-30 Nec Corp 動作合成装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129020A (ja) * 2009-12-21 2011-06-30 Nec Corp 動作合成装置及び方法

Similar Documents

Publication Publication Date Title
US5831869A (en) Method of compacting data representations of hierarchical logic designs used for static timing analysis
US8468475B2 (en) Conversion of circuit description to an abstract model of the circuit
US6292931B1 (en) RTL analysis tool
US6263483B1 (en) Method of accessing the generic netlist created by synopsys design compilier
US6378123B1 (en) Method of handling macro components in circuit design synthesis
US7162706B2 (en) Method for analyzing and validating clock integration properties in circuit systems
US20050268258A1 (en) Rule-based design consultant and method for integrated circuit design
US7958473B2 (en) Method and computer program for configuring an integrated circuit design for static timing analysis
JP2006285333A (ja) 動作合成装置及び方法
US6898767B2 (en) Method and apparatus for custom design in a standard cell design environment
US7076410B1 (en) Method and apparatus for efficiently viewing a number of selected components using a database editor tool
US6834379B2 (en) Timing path detailer
US6820243B1 (en) Hybrid system of static analysis and dynamic simulation for circuit design
JP5056511B2 (ja) 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法
JP2002163312A (ja) ハードウェア設計情報変換装置及びその変換方法
US6877140B1 (en) Method and system for generating a schematic representing bus structures
US7742909B2 (en) Reconstruction of data from simulation models
JPH07287051A (ja) 論理シミュレータ用入力データ作成装置
JP4448048B2 (ja) 構造解析プログラム
JP2930087B2 (ja) 論理設計支援システム
JP5262678B2 (ja) 動作合成システム、動作合成方法、及び動作合成用プログラム
US7272542B1 (en) Method and system for re-targeting integrated circuits
JP2845154B2 (ja) 論理シミュレーション用モデルの作成方法
US20060136851A1 (en) Method for the generation of static noise check data
Bergmann et al. Vex—A CAD toolbox