JP5469261B2 - Wiring circuit board and manufacturing method thereof - Google Patents
Wiring circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP5469261B2 JP5469261B2 JP2013024925A JP2013024925A JP5469261B2 JP 5469261 B2 JP5469261 B2 JP 5469261B2 JP 2013024925 A JP2013024925 A JP 2013024925A JP 2013024925 A JP2013024925 A JP 2013024925A JP 5469261 B2 JP5469261 B2 JP 5469261B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- wiring pattern
- insulating layer
- insulating
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000007747 plating Methods 0.000 claims description 133
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 239000000725 suspension Substances 0.000 description 63
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 53
- 239000000758 substrate Substances 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 230000002238 attenuated effect Effects 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
本発明は、配線回路基板およびその製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing the same.
配線回路基板の製造時には、基板上にサブトラクティブ法等により導体パターンが配線パターンとして形成される。また、導体パターンの一部に電解めっきを施すことにより接続端子が形成される。電解めっきを行うためには、導体パターンに給電を行う必要がある。そのため、導体パターンの形成時に、接続端子を形成すべき部分から基板上の一端部まで延びる給電用の配線部(以下、めっき用リード線と呼ぶ)が形成される。このめっき用リード線から導体パターンに給電が行われる。 At the time of manufacturing the printed circuit board, a conductor pattern is formed on the board as a wiring pattern by a subtractive method or the like. Moreover, a connection terminal is formed by electroplating a part of conductor pattern. In order to perform electroplating, it is necessary to supply power to the conductor pattern. Therefore, when the conductor pattern is formed, a power supply wiring portion (hereinafter referred to as a plating lead wire) extending from a portion where the connection terminal is to be formed to one end portion on the substrate is formed. Power is supplied to the conductor pattern from the lead wire for plating.
例えば、特許文献1によれば、半導体装置に用いられるBGA(Ball Grid Array)と呼ばれる配線回路基板を製造する場合、サブトラクティブ法により形成された導体パターンのボンディングパッド上に電解ニッケルめっきおよび電解金めっきが施されることにより接続端子が形成される。
For example, according to
基板上のボンディングパッドから基板上の一端部まで延びるめっき用リード線を外部のめっき用電極と電気的に接続することにより給電を行う。そして、ボンディングパッド上に電解ニッケルめっきが行われた後、電解金めっきが行われる。 Power is supplied by electrically connecting a plating lead wire extending from a bonding pad on the substrate to one end on the substrate with an external plating electrode. Then, after electrolytic nickel plating is performed on the bonding pad, electrolytic gold plating is performed.
しかしながら、上記方法では、電解めっきが終了した後もめっき用リード線が不要な部分として配線回路基板上に残存する。配線回路基板の接続端子に他の電子回路が接続された状態で、導体パターンを電気信号が伝送される場合、上記のめっき用リード線は伝送線路から枝分かれしたスタブとなる。このようなスタブでは、特定の周波数で共振が起こる。それにより、電気信号の特定の周波数成分が減衰する。その結果、電気信号の波形が鈍る等の不都合が生じる場合がある。 However, in the above method, the lead wire for plating remains on the printed circuit board as an unnecessary portion even after the electrolytic plating is completed. When an electrical signal is transmitted through the conductor pattern in a state where another electronic circuit is connected to the connection terminal of the printed circuit board, the lead wire for plating is a stub branched from the transmission line. In such a stub, resonance occurs at a specific frequency. Thereby, a specific frequency component of the electric signal is attenuated. As a result, inconveniences such as a dull waveform of the electric signal may occur.
めっき用リード線は電解めっきの終了後には不要である。そこで、電解めっきの終了後に、めっき用リード線を除去することも考えられる。しかしながら、めっき用リード線を除去する工程が必要となるため製造コストが増加する。 The lead wire for plating is unnecessary after the completion of the electrolytic plating. Therefore, it is conceivable to remove the lead wire for plating after the end of electrolytic plating. However, since a process for removing the lead wire for plating is required, the manufacturing cost increases.
本発明の目的は、めっき用リード部が電気信号の波形に与える影響が低減された配線回路基板およびその製造方法を提供することである。 An object of the present invention is to provide a printed circuit board in which the influence of a lead part for plating on the waveform of an electric signal is reduced, and a method for manufacturing the same.
(1)第1の発明に係る配線回路基板は、第1の絶縁層と、第1の絶縁層上に形成される配線パターンと、配線パターンの一部に設けられる端子部と、配線パターンから延びるように形成されるめっき用リード部と、配線パターンを覆うように第1の絶縁層上に形成される第2の絶縁層とを備え、めっき用リード部に重なる領域の実効比誘電率が配線パターンに重なる領域の実効比誘電率よりも小さくなるように第1および第2の絶縁層の一方はめっき用リード部と重なりかつ他方はめっき用リード部の少なくとも一部と重ならないように設けられたものである。 (1) A printed circuit board according to a first invention includes a first insulating layer, a wiring pattern formed on the first insulating layer, a terminal portion provided in a part of the wiring pattern, and a wiring pattern. The plating lead portion formed so as to extend and the second insulating layer formed on the first insulating layer so as to cover the wiring pattern, and the effective relative dielectric constant of the region overlapping the plating lead portion is One of the first and second insulating layers is provided so as to overlap the plating lead portion and the other does not overlap at least a part of the plating lead portion so as to be smaller than the effective relative dielectric constant of the region overlapping the wiring pattern. It is what was done.
その配線回路基板においては、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さく設定される。この状態で、配線パターンを通して電気信号が伝送される場合、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、めっき用リード部における共振による信号成分の減衰が電気信号の波形に与える影響を低減することができる。その結果、めっき用リード部を除去することなく電気信号の波形の歪みを低減することができる。 In the printed circuit board, the effective relative permittivity of the region overlapping the plating lead portion is set smaller than the effective relative permittivity of the region overlapping the wiring pattern. In this state, when an electrical signal is transmitted through the wiring pattern, the resonance frequency in the plating lead portion is increased, and the frequency of the signal component attenuated by the resonance is increased. Thereby, it is possible to reduce the influence of the attenuation of the signal component due to resonance in the plating lead portion on the waveform of the electric signal. As a result, the distortion of the waveform of the electric signal can be reduced without removing the plating lead portion.
また、第1および第2の絶縁層の他方はめっき用リード部の少なくとも一部と重ならないように設けられるので、めっき用リード部に重なる領域に空間が形成される。空気(大気)の比誘電率は第1および第2の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。 Further, since the other of the first and second insulating layers is provided so as not to overlap at least part of the plating lead portion, a space is formed in a region overlapping the plating lead portion. Since the relative permittivity of air (atmosphere) is smaller than the relative permittivity of the first and second insulating layers, the effective relative permittivity of the region overlapping the lead portion for plating can be reduced. Thereby, the frequency of the signal component attenuated by resonance can be increased without using an additional material having a small relative dielectric constant.
(2)第1および第2の絶縁層の他方は、1または複数の開口部が形成された低誘電率部を有し、低誘電率部は、めっき用リード部と重なるように設けられてもよい。 (2) The other of the first and second insulating layers has a low dielectric constant part in which one or a plurality of openings are formed, and the low dielectric constant part is provided so as to overlap with the lead part for plating. Also good.
(3)めっき用リード部に重なる第1および第2の絶縁層の一方または他方の部分の厚さが配線パターンに重なる第1および第2の絶縁層の一方または他方の厚さよりも小さく設定されてもよい。 (3) The thickness of one or the other portion of the first and second insulating layers overlapping the lead portion for plating is set smaller than the thickness of one or the other of the first and second insulating layers overlapping the wiring pattern. May be.
(4)低誘電率部に複数の開口部がメッシュ状に形成されてもよい。 (4) A plurality of openings may be formed in a mesh shape in the low dielectric constant portion.
(5)1または複数の開口部は、スリット状に設けられてもよい。 (5) One or a plurality of openings may be provided in a slit shape .
(6)1または複数の開口部内に第1および第2の絶縁層の他方よりも低い比誘電率を有する材料が充填されてもよい。 (6) One or a plurality of openings may be filled with a material having a lower relative dielectric constant than the other of the first and second insulating layers.
(7)第1および第2の絶縁層の他方はめっき用リード部と重ならないように形成されてもよい。 (7) The other of the first and second insulating layers may be formed so as not to overlap the lead portion for plating.
(8)第2の発明に係る配線回路基板の製造方法は、第1の絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部を含む導体パターンを形成する工程と、端子部を除いて配線パターンおよびめっき用リード部を覆うように第1の絶縁層上に第2の絶縁層を形成する工程と、めっき用リード部を通して配線パターンに給電することにより配線パターンの一部にめっき層で被覆された端子部を形成する工程と、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さくなるようにめっき用リード部に重なる第1または第2の絶縁層の一方の部分に開口を形成する工程とを備えたものである。 (8) A method for manufacturing a printed circuit board according to a second invention includes a wiring pattern, a terminal portion provided in a part of the wiring pattern, and a lead portion for plating extending from the wiring pattern on the first insulating layer. Forming a pattern; forming a second insulating layer on the first insulating layer so as to cover the wiring pattern and the plating lead except for the terminal; and feeding the wiring pattern through the plating lead As a result, the effective relative permittivity of the region overlapping the lead portion for plating is smaller than the effective relative permittivity of the region overlapping the wiring pattern and the step of forming the terminal portion covered with the plating layer on a part of the wiring pattern. And a step of forming an opening in one portion of the first or second insulating layer overlapping the lead portion for plating.
その製造方法によれば、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さく設定される。この状態で、配線パターンを通して電気信号が伝送される場合、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、めっき用リード部における共振による信号成分の減衰が電気信号の波形に与える影響を低減することができる。その結果、めっき用リード部を除去することなく電気信号の波形の歪みを低減することができる。 According to the manufacturing method, the effective relative permittivity of the region overlapping the plating lead portion is set smaller than the effective relative permittivity of the region overlapping the wiring pattern. In this state, when an electrical signal is transmitted through the wiring pattern, the resonance frequency in the plating lead portion is increased, and the frequency of the signal component attenuated by the resonance is increased. Thereby, it is possible to reduce the influence of the attenuation of the signal component due to resonance in the plating lead portion on the waveform of the electric signal. As a result, the distortion of the waveform of the electric signal can be reduced without removing the plating lead portion.
また、めっき用リード部に重なる第1および第2の絶縁層の一方の部分に開口が形成されるので、めっき用リード部に重なる領域に空間が形成される。空気(大気)の比誘電率は第1および第2の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。 In addition, since an opening is formed in one portion of the first and second insulating layers that overlap the lead portion for plating, a space is formed in a region that overlaps the lead portion for plating. Since the relative permittivity of air (atmosphere) is smaller than the relative permittivity of the first and second insulating layers, the effective relative permittivity of the region overlapping the lead portion for plating can be reduced. Thereby, the frequency of the signal component attenuated by resonance can be increased without using an additional material having a small relative dielectric constant.
(9)製造方法は、めっき用リード部に重なる第1および第2の絶縁層の一方の部分に形成された開口内に第1または第2の絶縁層よりも低い比誘電率を有する材料を充填する工程をさらに備えてもよい。 (9) In the manufacturing method, a material having a lower relative dielectric constant than that of the first or second insulating layer is formed in an opening formed in one portion of the first and second insulating layers overlapping the lead portion for plating. You may further provide the process of filling.
本発明によれば、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、めっき用リード部における共振による信号成分が電気信号の波形に与える影響を低減することができる。 According to the present invention, the resonance frequency in the plating lead portion is increased, and the frequency of the signal component attenuated by the resonance is increased. Thereby, the influence which the signal component by the resonance in the lead part for plating has on the waveform of the electric signal can be reduced.
以下、本発明の参考形態および実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。以下の参考形態および実施の形態においては、配線回路基板の一例として、ハードディスクの読み取りおよび書き込みに用いられるサスペンション基板について説明する。 Hereinafter, a printed circuit board according to a reference embodiment and an embodiment of the present invention and a manufacturing method thereof will be described with reference to the drawings. In the following reference embodiments and embodiments, a suspension board used for reading and writing of a hard disk will be described as an example of a printed circuit board.
(1)参考形態
(1−1)サスペンション基板の構造
図1は本発明の参考形態に係るサスペンション基板の上面図である。図1に示すように、サスペンション基板1は、金属製の長尺状基板により形成されるサスペンション本体部10を備える。サスペンション本体部10には複数の孔部Hが形成されている。サスペンション本体部10上には、複数の配線パターン20が形成されている。各配線パターンの一端部および他端部には、電極パッド23,30がそれぞれ設けられている。
(1) Reference Form (1-1) Structure of Suspension Board FIG. 1 is a top view of a suspension board according to a reference form of the present invention. As shown in FIG. 1, the
サスペンション本体部10の先端部には、U字状の開口部21を形成することにより磁気ヘッド搭載部(以下、タング部と呼ぶ)12が設けられている。タング部12は、サスペンション本体部10に対して所定の角度をなすように破線Rの箇所で折り曲げ加工される。タング部12の端部に複数の電極パッド23が形成されている。
A magnetic head mounting portion (hereinafter referred to as a tongue portion) 12 is provided at the distal end portion of the suspension
タング部12上に、ハードディスクに対して読み取りおよび書き込みを行う磁気ヘッドが実装される。磁気ヘッドの端子部は、複数の電極パッド23にそれぞれ接続される。
On the
サスペンション本体部10の他端部に複数の電極パッド30が形成されている。また、複数の電極パッド30から配線パターン20と逆側に延びるように複数のめっき用リード線Sが形成されている。
A plurality of
製造時には、金属製の支持基板50に複数のサスペンション基板1が同時に形成された後、各サスペンション基板1が支持基板50の他の領域から分離される。この場合、サスペンション本体部10は支持基板50の一部分からなる。
During manufacturing, after a plurality of
各サスペンション基板1の複数のめっき用リード線Sは、各サスペンション基板1の外側の支持基板50上の領域まで延び、給電端子に接続されている。各サスペンション基板1が完成した後、一点鎖線Z1において各サスペンション本体部10が支持基板50の他の領域から分離される。
The plurality of lead wires S for plating of each
図2および図3は、めっき用リード線Sおよびその周辺部分の模式的縦断面図である。なお、図2には、めっき用リード線Sに垂直な方向における断面が示され、図3には、めっき用リード線Sおよび配線パターン20に沿った方向における断面が示される。
2 and 3 are schematic longitudinal sectional views of the lead wire S for plating and the peripheral portion thereof. 2 shows a cross section in the direction perpendicular to the plating lead wire S, and FIG. 3 shows a cross section in the direction along the plating lead wire S and the
図2および図3に示すように、例えばステンレス鋼(SUS)からなるサスペンション本体部10上に、例えばポリイミドからなるベース絶縁層11が形成される。
As shown in FIGS. 2 and 3, a
ベース絶縁層11上に、例えば銅からなる複数のめっき用リード線S(配線パターン20)が互いに所定距離を隔てて形成される。なお、図3に示すように、各配線パターン20と各めっき用リード線Sとは互いに一体的に形成される。
On the
複数のめっき用リード線Sおよび複数の配線パターン20を覆うように、ベース絶縁層11上に、例えばポリイミドからなるカバー絶縁層13が形成される。複数のめっき用リード線Sが形成されるベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みは、ベース絶縁層11の他の領域上におけるカバー絶縁層13の部分の厚みよりも小さく設定される。
A
図3に示すように、各配線パターン20の電極パッド30上におけるカバー絶縁層13の部分には、各電極パッド30の上面に達する孔部14が形成される。孔部14を埋めるように、例えば金からなるめっき層30aが形成される。
As shown in FIG. 3, a
(1−2)サスペンション基板の製造方法
以下、参考形態に係るサスペンション基板1の製造方法について説明する。ここでは、図1のタング部12、複数の電極パッド23および孔部Hの形成工程についての説明は省略する。
(1-2) Manufacturing Method of Suspension Board Hereinafter, a manufacturing method of the
図4〜図6は、本発明の参考形態に係るサスペンション基板1の製造工程を示す模式的工程断面図である。なお、図4には、図2と同じ箇所の断面における製造工程が示され、図5および図6には、図3と同じ箇所の断面における製造工程が示される。
4 to 6 are schematic process cross-sectional views showing the manufacturing process of the
最初に、例えばステンレス鋼(SUS)からなる支持基板50を用意する。次に、図4(a)および図5(a)に示すように、支持基板50上に、例えばポリイミドからなるベース絶縁層11を形成する。
First, a
支持基板50の材料としては、ステンレス鋼に代えてアルミニウム等の他の材料を用いてもよい。支持基板50の厚みは、5μm以上2000μm以下であることが好ましく、10μm以上1000μm以下であることがより好ましい。
As a material of the
ベース絶縁層11の材料としては、ポリイミドに代えてエポキシ等の他の絶縁材料を用いてもよい。ベース絶縁層11の厚みは、5μm以上2000μm以下であることが好ましく、10μm以上1000μm以下であることがより好ましい。
As a material of the
次に、図4(b)および図5(b)に示すように、ベース絶縁層11上に例えば銅からなる複数の配線パターン20および複数のめっき用リード線Sを形成する。この場合、各配線パターン20の端部に電極パッド30が設けられ、各電極パッド30から配線パターン20と逆側に延びるようにめっき用リード線Sが設けられる。
Next, as shown in FIGS. 4B and 5B, a plurality of
配線パターン20およびめっき用リード線Sは、例えばセミアディティブ法を用いて形成してもよく、サブトラクティブ法等の他の方法を用いて形成してもよい。配線パターン20およびめっき用リード線Sの材料としては、銅に代えて金、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いてもよい。
The
配線パターン20およびめっき用リード線Sの厚みは、例えば4μm以上200μm以下であることが好ましく、10μm以上50μm以下であることがより好ましい。配線パターン20およびめっき用リード線Sの幅は、例えば10μm以上1000μm以下であることが好ましく、20μm以上200μm以下であることがより好ましい。
The thicknesses of the
次に、図4(c)および図5(c)に示すように、複数の配線パターン20およびめっき用リード線Sを覆うように、ベース絶縁層11上に例えばポリイミドからなるカバー絶縁層13を形成する。カバー絶縁層13の材料としては、ポリイミドに代えてエポキシ等の他の材料を用いてもよい。
Next, as shown in FIGS. 4C and 5C, a
次に、図4(d)および図5(d)に示すように、複数のめっき用リード線Sが形成されるベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の上面をエッチングすることにより、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みを、ベース絶縁層11の他の領域上におけるカバー絶縁層13の部分の厚みよりも小さくする。
Next, as shown in FIGS. 4D and 5D, the upper surface of the
エッチング深さは、エッチングを行わないカバー絶縁層13の部分の厚みの70%以下であることが好ましく、50%以下であることがより好ましい。ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みは、1μm以上1000μm以下であることが好ましく、2μm以上50μm以下であることがより好ましい。
The etching depth is preferably 70% or less, more preferably 50% or less, of the thickness of the portion of the
なお、エッチングの代わりに、階調露光技術またはレーザ加工によりベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みを小さくしてもよい。
Instead of etching, the thickness of the
なお、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みを小さくする代わりに、ベース絶縁層11の領域R1の厚みを小さくしてもよい。
Instead of reducing the thickness of the portion of the insulating
次に、図5(e)に示すように、例えばエッチングまたはレーザ加工により、各配線パターン20の電極パッド30上におけるカバー絶縁層13の部分に、電極パッド30の上面に達する孔部14を形成する。
Next, as shown in FIG. 5E, a
次に、図6に示すように、電解めっきにより、孔部14を埋めるように例えば金からな
るめっき層30aを形成する。この場合、めっき用リード線Sを通して、電解めっきのための給電が行われる。めっき層30aが形成された後、一点鎖線Z1において、支持基板50、ベース絶縁層11、めっき用リード線Sおよびカバー絶縁層13を切断する。それにより、サスペンション本体部10を有するサスペンション基板1が完成する。
Next, as shown in FIG. 6, a
(1−3)サスペンション基板とFPC基板との接合
サスペンション基板1の複数の電極パッド30は、他の配線回路基板(例えばフレキシブル配線回路基板)の端子部と接合される。以下、サスペンション基板1の電極パッド30とフレキシブル配線回路基板(以下、FPC基板と呼ぶ)の端子部との接合例について説明する。
(1-3) Joining of Suspension Board and FPC Board The plurality of
図7は、FPC基板の模式的断面図であり、図8は、サスペンション基板1の電極パッド30とFPC基板の端子部との接続状態を示す模式的断面図である。なお、図8においては、図7のFPC基板の上下が逆に示される。
FIG. 7 is a schematic cross-sectional view of the FPC board, and FIG. 8 is a schematic cross-sectional view showing a connection state between the
図7に示すように、FPC基板100aは、例えばポリイミドからなるベース絶縁層41を備える。ベース絶縁層41上に、例えば銅からなる複数の配線パターン42が形成される。なお、図7および図8には、1つの配線パターン42のみが示される。
As shown in FIG. 7, the FPC board 100a includes a
各配線パターン42の端部に、端子部45が形成される。複数の配線パターン42を覆うように、ベース絶縁層41上に例えばポリイミドからなるカバー絶縁層43が形成される。各配線パターン42の端子部45上におけるカバー絶縁層43の部分には、孔部44が形成される。各孔部44を埋めるように、例えば金からなるめっき層45aが形成される。
A
図8に示すように、サスペンション基板1の電極パッド30とFPC基板100aの端子部45とが互いに接触するようにサスペンション基板1およびFPC基板100aが配置され、例えば超音波または半田を用いて電極パッド30と端子部45(めっき層45a)とが互いに接合される。
As shown in FIG. 8, the
(1−4)めっき用リード線Sによる周波数成分の減衰
ここで、サスペンション基板1とFPC基板100aとの間で電気信号が伝送される際のめっき用リード線Sによる周波数成分の減衰について説明する。
(1-4) Attenuation of Frequency Component by Plating Lead Wire S Here, the attenuation of the frequency component by the plating lead wire S when an electric signal is transmitted between the
サスペンション基板1の配線パターン20およびFPC基板100aの配線パターン42を電気信号が伝送される場合、配線パターン20および配線パターン42が伝送経路となり、めっき用リード線Sは伝送経路から枝分かれするスタブとなる。
When electric signals are transmitted through the
この場合、スタブにおいて特定の周波数で共振が起こる。それにより、伝送経路を伝送する電気信号の共振周波数の成分が減衰する。 In this case, resonance occurs at a specific frequency in the stub. Thereby, the component of the resonance frequency of the electric signal transmitted through the transmission path is attenuated.
デジタル信号には複数の周波数成分が含まれる。例えば、矩形波からなるデジタル信号の周波数をfとすると、そのデジタル信号には周波数fの整数倍の複数の周波数成分が含まれる。そのため、デジタル信号に含まれる特定の周波数成分が減衰すると、デジタル信号の波形が鈍り、立上がりエッジおよび立下がりエッジの傾きが穏やかになる。 A digital signal includes a plurality of frequency components. For example, if the frequency of a digital signal composed of a rectangular wave is f, the digital signal includes a plurality of frequency components that are integer multiples of the frequency f. Therefore, when a specific frequency component included in the digital signal is attenuated, the waveform of the digital signal becomes dull, and the slopes of the rising edge and the falling edge become gentle.
ここで、サスペンション基板1の配線パターン20およびFPC基板100aの配線パターン42を電気信号が伝送する場合におけるめっき用リード線Sの有無による電気信号の透過性の違いをシミュレーションにより求めた。
Here, a difference in electrical signal transparency depending on the presence or absence of the lead wire S for plating when the electrical signal is transmitted through the
図9は、めっき用リード線Sがある場合およびない場合の電気信号の透過特性のシミュレーション結果を示す図である。 FIG. 9 is a diagram showing simulation results of electrical signal transmission characteristics with and without the plating lead wire S. FIG.
縦軸は、差動モード入力および差動モード出力(Sdd21)での減衰量を示し、横軸は周波数を示す。 The vertical axis represents the attenuation at the differential mode input and differential mode output (Sdd21), and the horizontal axis represents the frequency.
図9において、サスペンション基板1にめっき用リード線Sが形成されている
場合の電気信号の透過特性が実線で示され、めっき用リード線Sが形成されていない場合の電気信号の透過特性が点線で示される。
In FIG. 9, the transmission characteristic of the electric signal when the plating lead wire S is formed on the
図9に示すように、めっき用リード線Sが形成されていない場合は、全周波数領域でほとんど減衰が生じない。一方、めっき用リード線Sが形成されている場合、特定の周波数領域(共振周波数領域)で大きな減衰が生じる。 As shown in FIG. 9, when the plating lead wire S is not formed, the attenuation hardly occurs in the entire frequency region. On the other hand, when the plating lead wire S is formed, large attenuation occurs in a specific frequency region (resonance frequency region).
ここで、めっき用リード線Sの長さをLとし、波長をλとすると、L=λ/4を満たす周波数で共振が起こる。共振周波数をfrとし、電気信号の伝送速度をvとすると、めっき用リード線Sによる共振周波数frは次式(1)で表される。 Here, if the length of the lead wire S for plating is L and the wavelength is λ, resonance occurs at a frequency satisfying L = λ / 4. The resonance frequency is f r, when the transmission speed of the electrical signal and v, the resonance frequency f r by plating lead wire S is expressed by the following formula (1).
fr=v/(4L)・・・(1)
めっき用リード線Sの周囲の実効比誘電率をεrとすると、電気信号の伝送速度vは、次式(2)で表される。ここで、実効比誘電率εrは、めっき用リード線Sの周囲の要素(例えば、ベース絶縁層11、カバー絶縁層13および大気を含む)の比誘電率の合成値である。
f r = v / (4L) (1)
When the effective relative permittivity around the plating lead wire S is ε r , the electric signal transmission speed v is expressed by the following equation (2). Here, the effective relative dielectric constant ε r is a composite value of relative dielectric constants of elements around the lead wire S for plating (for example, including the
v=3×108/(√εr)・・・(2)
式(1)および式(2)から次式(3)が導かれる。
v = 3 × 10 8 / (√ε r ) (2)
The following equation (3) is derived from the equations (1) and (2).
fr=3×108/(4L√εr)・・・(3)
式(3)からわかるように、実効比誘電率εrを小さくすることにより、めっき用リード線Sにおける電気信号の共振周波数frを高くすることができる。それにより、めっき用リード線Sの共振周波数frを、電気信号の波形に与える影響が小さい値に設定することが可能となる。
f r = 3 × 10 8 / (4L√ε r ) (3)
As can be seen from equation (3), by reducing the effective dielectric constant epsilon r, it is possible to increase the resonance frequency f r of the electrical signal in the lead wire for plating S. Thereby, the resonance frequency f r of the lead wire for plating S, it becomes possible to set the small value affects the waveform of the electrical signal.
(1−5)参考形態の効果
本参考形態に係るサスペンション基板1においては、複数のめっき用リード線Sが形成されるベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みが、ベース絶縁層11の他の領域上におけるカバー絶縁層13の厚みよりも小さく設定される。それにより、複数のめっき用リード線Sの周囲の実効比誘電率εrが小さくなり、めっき用リード線Sにおける電気信号の共振周波数が高くなる。したがって、めっき用リード線Sにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Sでの共振による電気信号の波形の鈍りが抑制される。
(1-5) Effect of Reference Embodiment In the
(2)第1の実施の形態
本発明の第1の実施の形態に係るサスペンション基板について、上記参考形態と異なる点を説明する。
(2) First Embodiment A suspension board according to a first embodiment of the present invention will be described with respect to differences from the reference embodiment.
図10は、第1の実施の形態に係るサスペンション基板1aの断面図である。図10に示すように、第1の実施の形態に係るサスペンション基板1aにおいては、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みがベース絶縁層11の他の領域上におけるカバー絶縁層13の厚みよりも小さく設定される代わりに、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分に複数の開口部15が形成されている。例えば、メッシュ状に複数の開口部15が形成されてもよく、スリット状に複数の開口部15が形成されてもよい。
FIG. 10 is a cross-sectional view of the
ここで、ベース絶縁層11の領域R1とは、ベース絶縁層11上のめっき用リード線Sが形成された部分の領域をいう。
Here, the region R1 of the insulating
サスペンション基板1aの製造時には、上記参考形態における図4(c)および図5(c)の工程の後、例えばエッチングにより、カバー絶縁層13に複数の開口部15を形成する。なお、フォトリソグラフィー技術またはレーザを用いてカバー絶縁層13に複数の開口部15を形成してもよい。めっき用リード線Sに重なる開口部15の部分の面積の合計は、めっき用リード線Sに接するベース絶縁層11の部分の面積の3割以上であることが好ましく、5割以上であることがより好ましい。
At the time of manufacturing the
この場合も、上記参考形態と同様に複数のめっき用リード線Sの周囲の実効比誘電率εrが小さくなり、めっき用リード線Sにおける電気信号の共振周波数が高くなる。したがって、めっき用リード線Sにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Sでの共振による電気信号の波形の鈍りが抑制される。 Also in this case, the effective relative permittivity ε r around the plurality of lead wires S for plating is reduced, and the resonance frequency of the electric signal in the lead wire S for plating is increased as in the above-described reference embodiment. Therefore, the influence of resonance in the plating lead wire S on the waveform of the electric signal is reduced. As a result, the blunting of the waveform of the electric signal due to resonance in the plating lead wire S is suppressed.
なお、ベース絶縁層11の領域R1に複数の開口部15を形成してもよい。
Note that a plurality of
(3)第2の実施の形態
本発明の第2の実施の形態に係るサスペンション基板1bについて、上記参考形態と異なる点を説明する。
(3) Second Embodiment
図11は、第2の実施の形態に係るサスペンション基板1bの断面図である。図11に示すように、第2の実施の形態に係るサスペンション基板1bにおいては、ベース絶縁層11の領域R1上にカバー絶縁層13が形成されない。
FIG. 11 is a cross-sectional view of the
サスペンション基板1bの製造時には、上記参考形態における図4(c)および図5(c)の工程の後、例えばエッチングにより、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分を取り除く。
When manufacturing the
この場合、上記参考形態および第1の実施の形態に比べて複数のめっき用リード線Sの周囲の実効比誘電率εrがより小さくなり、めっき用リード線Sにおける電気信号の共振周波数がより高くなる。したがって、めっき用リード線Sにおける共振が電気信号の波形に与える影響がより小さくなる。その結果、めっき用リード線Sでの共振による電気信号の波形の鈍りが十分に抑制される。 In this case, the effective relative permittivity ε r around the plurality of lead wires S for plating is smaller than that of the reference embodiment and the first embodiment, and the resonance frequency of the electric signal in the lead wires S for plating is further increased. Get higher. Therefore, the influence of the resonance in the plating lead wire S on the waveform of the electric signal becomes smaller. As a result, the blunting of the waveform of the electric signal due to resonance in the plating lead S is sufficiently suppressed.
なお、カバー絶縁層13の部分を取り除く代わりにベース絶縁層11の領域R1を取り除いてもよい。
Instead of removing the insulating
(4)第3の実施の形態
本発明の第3の実施の形態に係るサスペンション基板1cについて、上記第1の実施の形態と異なる点を説明する。
(4) Third Embodiment A suspension board 1c according to a third embodiment of the present invention will be described while referring to differences from the first embodiment.
図12は、第3の実施の形態に係るサスペンション基板1cの断面図である。図12に示すように、第3の実施の形態に係るサスペンション基板1cにおいては、カバー絶縁層13の開口部15内にカバー絶縁層13よりも低い誘電率を有する誘電体16が充填されている。誘電体16としては、例えば、複数の気孔を有する多孔体状の誘電材料(例えば、ポリイミド)が用いられる。
FIG. 12 is a cross-sectional view of the suspension board 1c according to the third embodiment. As shown in FIG. 12, in the suspension board 1c according to the third embodiment, the
この場合、複数のめっき用リード線Sの周囲の実効比誘電率εrが小さくなり、めっき用リード線Sにおける電気信号の共振周波数が高くなる。したがって、めっき用リード線Sにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Sでの共振による電気信号の波形の鈍りが抑制される。また、めっき用リード線Sが露出しないので、めっき用リード線Sの腐食が防止される。 In this case, the effective relative dielectric constant ε r around the plurality of plating lead wires S decreases, and the resonance frequency of the electrical signal in the plating lead wire S increases. Therefore, the influence of resonance in the plating lead wire S on the waveform of the electric signal is reduced. As a result, the blunting of the waveform of the electric signal due to resonance in the plating lead wire S is suppressed. Further, since the plating lead wire S is not exposed, corrosion of the plating lead wire S is prevented.
なお、ベース絶縁層11に開口部15を形成した後、開口部15内部に誘電体16を充填してもよい。
In addition, after forming the
(5)他の実施の形態
上記参考形態および第1〜第3の実施の形態の構成が組み合わされてもよい。例えば、複数のめっき用リード線Sが形成されるベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みが、ベース絶縁層11の他の領域上におけるカバー絶縁層13の部分の厚みよりも小さく設定されるとともに、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分に複数の開口部15が形成されてもよい。また、その開口部15内にカバー絶縁層13よりも低い誘電率を有する誘電体16が充填されてもよい。
(5) Other Embodiments The configurations of the reference embodiment and the first to third embodiments may be combined. For example, the thickness of the portion of the insulating
また、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みが、ベース絶縁層11の他の領域上におけるカバー絶縁層13の部分の厚みよりも小さく設定されるとともに、ベース絶縁層11の領域R1に複数の開口部15が形成されてもよい。また、その開口部15内にベース絶縁層11よりも低い誘電率を有する誘電体16が充填されてもよい。
Further, the thickness of the portion of the insulating
また、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みが、ベース絶縁層11の他の領域上におけるカバー絶縁層13の部分の厚みよりも小さく設定されるとともに、ベース絶縁層11の領域R1が取り除かれてもよい。
Further, the thickness of the portion of the insulating
また、ベース絶縁層11の領域R1の厚みが、ベース絶縁層11の他の領域の厚みよりも小さく設定されるとともに、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分に複数の開口部15が形成されてもよい。また、その開口部15内にカバー絶縁層13よりも低い誘電率を有する誘電体16が充填されてもよい。
In addition, the thickness of the region R1 of the
また、ベース絶縁層11の領域R1の厚みが、ベース絶縁層11の他の領域の厚みよりも小さく設定されるとともに、ベース絶縁層の領域R1上におけるカバー絶縁層13の部分が取り除かれてもよい。
Further, the thickness of the region R1 of the
(6)参考例および比較例
(6−1)参考例
次の条件で上記参考形態のサスペンション基板1を作製した。
(6) Reference Example and Comparative Example (6-1) Reference
サスペンション本体部10(支持基板50)の材料としてステンレス鋼を用い、ベース絶縁層11の材料としてポリイミドを用い、配線パターン20およびめっき用リード線Sの材料として銅を用い、カバー絶縁層13の材料としてポリイミドを用い、めっき層30aの材料として金を用いた。
Stainless steel is used as the material of the suspension body 10 (support substrate 50), polyimide is used as the material of the
また、サスペンション本体部10(支持基板50)の厚さを18μmとし、ベース絶縁層11の厚さを10μmとし、配線パターン20およびめっき用リード線Sの厚さを12
μmとし、配線パターン20およびめっき用リード線Sの幅を35μmとし、めっき用リード線Sの長さを9μmとした。
Further, the thickness of the suspension body 10 (support substrate 50) is 18 μm, the thickness of the
The width of the
また、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分の厚みを3μmとし、ベース絶縁層11の他の領域上におけるカバー絶縁層13の部分の厚みを6μmとした。
Further, the thickness of the portion of the insulating
(6−2)比較例
カバー絶縁層13の厚みを均一に6μmとした点を除いて上記参考例と同様にサスペンション基板1を形成した。
(6-2) Comparative Example
(6−3)評価
図8に示したように、参考例および比較例のサスペンション基板1の電極パッド30とFPC基板100aの端子部45とを接合し、サスペンション基板1の配線パターン20からFPC基板100aの配線パターン42に電気信号を伝送した。
(6-3) Evaluation As shown in FIG. 8, the
参考例においては、電気信号の波形の鈍りがほとんど生じなかった。一方、比較例においては、電気信号の波形に鈍りが生じた。 In the reference example, the blunting of the waveform of the electric signal hardly occurred. On the other hand, in the comparative example, the electric signal waveform was dull.
これにより、ベース絶縁層11の領域R1上のカバー絶縁層13の部分の厚みをベース絶縁層11の他の領域上のカバー絶縁層13の部分の厚みよりも薄く形成することにより、めっき用リード線Sにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Sでの共振による電気信号の波形の鈍りが抑制される。
Accordingly, the thickness of the portion of the insulating
(7)請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
(7) Correspondence between each component of claim and each part of embodiment The following describes an example of the correspondence between each component of the claim and each part of the embodiment. It is not limited.
上記実施の形態においては、ベース絶縁層11が第1の絶縁層の例であり、配線パターン20が配線パターンの例であり、電極パッド30が端子部の例であり、めっき用リード線Sがめっき用リード部の例であり、カバー絶縁層13が第2の絶縁層の例であり、サスペンション基板1が配線回路基板の例であり、開口部15が開口部の例である。また、ベース絶縁層11の領域R1上におけるカバー絶縁層13の部分が低誘電率部の例である。
In the above embodiment, the
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。 As each constituent element in the claims, various other elements having configurations or functions described in the claims can be used.
本発明は種々の配線回路基板に有効に利用できる。 The present invention can be effectively used for various printed circuit boards.
1 サスペンション基板
10 サスペンション本体部
11 ベース絶縁層
12 タング部
13 カバー絶縁層
14,H 孔部
14a 電解めっき
14b 接続端子
15,21 開口部
16 誘電体
20 配線パターン
23,30 電極パッド
30a,45a めっき層
50 支持基板
100a FPC基板
S めっき用リード線
DESCRIPTION OF
Claims (9)
前記第1の絶縁層上に形成される配線パターンと、
前記配線パターンの一部に設けられる端子部と、
前記配線パターンから延びるように形成されるめっき用リード部と、
前記配線パターンを覆うように前記第1の絶縁層上に形成される第2の絶縁層とを備え、
前記めっき用リード部に重なる領域の実効比誘電率が前記配線パターンに重なる領域の実効比誘電率よりも小さくなるように前記第1および第2の絶縁層の一方は前記めっき用リード部と重なりかつ他方は前記めっき用リード部の少なくとも一部と重ならないように設けられた、配線回路基板。 A first insulating layer;
A wiring pattern formed on the first insulating layer;
A terminal portion provided in a part of the wiring pattern;
A lead portion for plating formed to extend from the wiring pattern;
A second insulating layer formed on the first insulating layer so as to cover the wiring pattern;
One of the first and second insulating layers overlaps the plating lead portion so that the effective relative dielectric constant of the region overlapping the plating lead portion is smaller than the effective relative dielectric constant of the region overlapping the wiring pattern. And the other is a printed circuit board provided so that it may not overlap with at least a part of the lead part for plating.
前記低誘電率部は、前記めっき用リード部と重なるように設けられた、請求項1記載の配線回路基板。 The other of the first and second insulating layers has a low dielectric constant portion in which one or more openings are formed,
The printed circuit board according to claim 1, wherein the low dielectric constant portion is provided so as to overlap the lead portion for plating.
前記端子部を除いて前記配線パターンおよび前記めっき用リード部を覆うように前記第1の絶縁層上に第2の絶縁層を形成する工程と、
前記めっき用リード部を通して前記配線パターンに給電することにより前記配線パターンの一部にめっき層で被覆された端子部を形成する工程と、
前記配線パターンに重なる領域の実効比誘電率よりも前記めっき用リード部に重なる領域の実効比誘電率が小さくなるように前記めっき用リード部に重なる前記第1または第2の絶縁層の一方の部分に開口を形成する工程とを備えた、配線回路基板の製造方法。 Forming a conductive pattern including a wiring pattern, a terminal portion provided in a part of the wiring pattern, and a lead portion for plating extending from the wiring pattern on the first insulating layer;
Forming a second insulating layer on the first insulating layer so as to cover the wiring pattern and the plating lead portion excluding the terminal portion;
Forming a terminal part coated with a plating layer on a part of the wiring pattern by feeding power to the wiring pattern through the lead part for plating;
One of the first and second insulating layers overlapping the plating lead portion so that the effective relative dielectric constant of the region overlapping the plating lead portion is smaller than the effective relative dielectric constant of the region overlapping the wiring pattern. And a step of forming an opening in the portion.
Filling the opening formed in one part of the first and second insulating layers overlapping the plating lead with a material having a lower dielectric constant than the first or second insulating layer The method for manufacturing a printed circuit board according to claim 8, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013024925A JP5469261B2 (en) | 2009-07-17 | 2013-02-12 | Wiring circuit board and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009169328 | 2009-07-17 | ||
JP2009169328 | 2009-07-17 | ||
JP2013024925A JP5469261B2 (en) | 2009-07-17 | 2013-02-12 | Wiring circuit board and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170960A Division JP5249870B2 (en) | 2009-07-17 | 2009-07-22 | Wiring circuit board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013085004A JP2013085004A (en) | 2013-05-09 |
JP5469261B2 true JP5469261B2 (en) | 2014-04-16 |
Family
ID=48529794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013024925A Active JP5469261B2 (en) | 2009-07-17 | 2013-02-12 | Wiring circuit board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5469261B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334410A (en) * | 1993-05-24 | 1994-12-02 | Japan Aviation Electron Ind Ltd | Flexible wiring board |
JPH0951207A (en) * | 1995-08-03 | 1997-02-18 | Hitachi Ltd | Microstrip transmission line board |
JP2000269379A (en) * | 1999-03-18 | 2000-09-29 | Hitachi Ltd | Semiconductor device |
JP2003273611A (en) * | 2002-03-18 | 2003-09-26 | Kyocera Corp | Wiring board |
-
2013
- 2013-02-12 JP JP2013024925A patent/JP5469261B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013085004A (en) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5249870B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5345023B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP4942811B2 (en) | Wiring board, electric signal transmission system and electronic device | |
JP4790558B2 (en) | Method for manufacturing printed circuit board | |
JP2010135754A (en) | Printed circuit board and method of manufacturing the same | |
CN102573278B (en) | Multilayer wiring substrate | |
TWI397358B (en) | Wire bonding substrate and fabrication thereof | |
JP6909566B2 (en) | Wiring circuit board and its manufacturing method | |
JP5413597B2 (en) | Wiring board | |
TWI536879B (en) | Flexible printed circuit board and a manufacture method thereof | |
JP6688667B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP4927993B2 (en) | Composite wiring board | |
JP5469261B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5591384B2 (en) | Wiring circuit board and manufacturing method thereof | |
CN105976836B (en) | Suspension board with circuit and method for manufacturing the same | |
JP6323622B2 (en) | Component mounting board | |
JP2007042957A (en) | Method for partially plating multilayer substrate for semiconductor device | |
JP5639238B2 (en) | Suspension board and manufacturing method thereof | |
JP5653492B2 (en) | Suspension board and manufacturing method thereof | |
TWI290015B (en) | Circuit board with plating bar | |
KR101351188B1 (en) | Ball grid array package printed-circuit board and manufacturing method thereof | |
JP3928152B2 (en) | Printed wiring board | |
US6395994B1 (en) | Etched tri-metal with integrated wire traces for wire bonding | |
JP5890978B2 (en) | Wiring board manufacturing method | |
JP2007179940A (en) | Connection cable |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5469261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |