JPH0951207A - Microstrip transmission line board - Google Patents

Microstrip transmission line board

Info

Publication number
JPH0951207A
JPH0951207A JP7198333A JP19833395A JPH0951207A JP H0951207 A JPH0951207 A JP H0951207A JP 7198333 A JP7198333 A JP 7198333A JP 19833395 A JP19833395 A JP 19833395A JP H0951207 A JPH0951207 A JP H0951207A
Authority
JP
Japan
Prior art keywords
substrate
dielectric
transmission line
microstrip transmission
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7198333A
Other languages
Japanese (ja)
Inventor
Kazuhiro Kawasaki
和弘 河崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7198333A priority Critical patent/JPH0951207A/en
Publication of JPH0951207A publication Critical patent/JPH0951207A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers

Landscapes

  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To facilitate the arrangement and the wiring by forming the board beneath a strip conductor with dielectric layers whose specific dielectric constants differ on a same plane as a layer structure so as to reduce a length difference among wires even when a propagation delay time is in existence in each transmission line. SOLUTION: The microstrip transmission line board is mad up of microstrip conductors 21, 22, dielectric boards 23, 24, and a board conductor 25 being a component of a microstrip transmission line. Each of the dielectric boards 23, 24 is formed as one board by adhering an alumina composite dielectric material 29 and an alumina composite dielectric material 30 whose thickness differs from each other with an adhesives to form a laminator structure. The side faces of the boards 23, 24 are adhered to each other by an adhesives to form them into one board. Then a copper foil is rolled and adhered to both sides of the board and the copper foil at the lower side is used for the board conductor 25. Thus, each characteristic impedance of the plural microstrip transmission lines is set optionally, then the line impedance is matched and a degree of freedom of the line is increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロストリップ伝
送線路基板とその製造方法及びこの伝送線路基板に回路
素子等を搭載したモジュールに係り、特に高速ディジタ
ル信号の高精度なタイミングを確保した伝送に好適なマ
イクロストリップ伝送線路基板とその製造方法及びこの
伝送線路基板に回路素子等を搭載したモジュールに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microstrip transmission line board, a method of manufacturing the same, and a module in which circuit elements and the like are mounted on the transmission line board, and more particularly to transmission of high-speed digital signals with high precision timing secured. The present invention relates to a suitable microstrip transmission line substrate, a method for manufacturing the same, and a module in which circuit elements and the like are mounted on the transmission line substrate.

【0002】[0002]

【従来の技術】従来のマイクロストリップ伝送線路基板
の基本的な構造は、例えばトランスミッション・ライン
・デザイン・ハンドブック「Transmission Line Design
Handbook」Brian C.Wadell著 1991年 Artech Hous
e発行、第93頁〜第111頁に記載されているよう
に、基板導体上に設けられた単一の誘電体上にストリッ
プ導体が形成された積層構造体で構成されている。
2. Description of the Related Art The basic structure of a conventional microstrip transmission line substrate is, for example, a transmission line design handbook "Transmission Line Design".
Handbook "by Brian C. Wadell, 1991 Artech Hous
e issue, pages 93-111, it is composed of a laminated structure in which strip conductors are formed on a single dielectric provided on a substrate conductor.

【0003】また、平面アンテナに関するもので、本願
発明のマイクロストリップ伝送線路基板とは技術分野が
異なるものであるが、基板導体上の誘電体の一部を誘電
率の異なる他の誘電体で構成し、その部分のストリップ
導体上の伝播速度を変化させ、同じ長さのストリップ導
体でも位相差を生じさせることができるものとして、特
開平5−24380号公報が知られている。
Further, the present invention relates to a planar antenna, which has a technical field different from that of the microstrip transmission line substrate of the present invention, but a part of the dielectric on the substrate conductor is made of another dielectric having a different dielectric constant. However, Japanese Patent Laid-Open No. 5-24380 discloses that the propagation speed on the strip conductor in that portion can be changed to cause a phase difference even with strip conductors of the same length.

【0004】[0004]

【発明が解決しようとする課題】高速ディジタル回路間
の信号接続において、信号の絶対伝搬遅延時間を正確に
実現することがタイミング設計上必要となる。例えば、
2.4Gb/sのデータ信号のデータ幅は、約400p
s(ico econd)しかなく、実効的な比誘
電率εrが7.0のマイクロストリップ伝送線路の伝搬
遅延時間は約88ps/cmとなるため、数cmの配線
長差によってこのデータをフリップフロップ回路に取り
込むことができなくなる可能性があり、高速ディジタル
回路間のタイミング仕様により要求された各々のマイク
ロストリップ伝送線路の絶対遅延時間を正確に実現する
ことが必須である。
In signal connection between high speed digital circuits, it is necessary in timing design to accurately realize the absolute propagation delay time of a signal. For example,
The data width of the 2.4 Gb / s data signal is about 400 p
s (p ico s econd) only without the propagation delay time of the effective dielectric constant epsilon r of 7.0 microstrip transmission line is about 88Ps / cm, the data by the wiring length difference of a few cm There is a possibility that the flip-flop circuit cannot be incorporated into the flip-flop circuit, and it is essential to accurately realize the absolute delay time of each microstrip transmission line required by the timing specifications between high-speed digital circuits.

【0005】このため、多数の信号が存在する場合、各
々の配線に要求された絶対伝搬遅延時間に大きな差があ
る場合、配線長に差が生じ、長い配線や短い配線が混在
するようになり、マイクロストリップ伝送線路基板上に
おいて高速ディジタル回路間の配置配線が困難となるこ
とが問題であった。
Therefore, when there are a large number of signals and there is a large difference in the absolute propagation delay time required for each wiring, there is a difference in the wiring length, and long wiring and short wiring are mixed. The problem is that it is difficult to place and route high-speed digital circuits on a microstrip transmission line board.

【0006】したがって、本発明の目的は上記従来の問
題点を解消することにあり、第1の目的は、回路素子間
を複数本の伝送線路で接続する際に、各々の伝送線路に
異なる伝搬遅延時間の信号を伝送しても、伝搬遅延時間
の差に対して伝送線路長の差ができるだけ生じない改良
されたマイクロストリップ伝送線路基板を、第2の目的
はさらにマイクロストリップ伝送線路における特性イン
ピーダンスの整合をも図ることのできる、改良されたマ
イクロストリップ伝送線路基板を、そして第3の目的は
これらのマイクロストリップ伝送線路基板に複数個の回
路素子を搭載実装し、これら回路素子間を伝送線路で接
続した回路モジュールを、それぞれ提供することにあ
る。
Therefore, an object of the present invention is to eliminate the above-mentioned conventional problems, and a first object of the present invention is to provide different propagation to each transmission line when connecting circuit elements with a plurality of transmission lines. A second object of the present invention is to provide an improved microstrip transmission line substrate in which a difference in transmission line length with respect to a difference in propagation delay time is minimized even when a signal having a delay time is transmitted. And an improved microstrip transmission line board that can also achieve the above-mentioned matching, and a third object is to mount a plurality of circuit elements on these microstrip transmission line boards and to mount the transmission lines between these circuit elements. The purpose is to provide each circuit module connected by.

【0007】[0007]

【課題を解決するための手段】上記第1の目的を達成す
るために、本発明においては(以下、第1の発明と云
う)、少なくとも基板導体上に配設された誘電体基板
と、前記誘電体基板の同一平面上に隣接して配設された
複数本のストリップ導体とを有して成るマイクロストリ
ップ伝送線路基板において、前記各々のストリップ導体
を通して伝送される信号の絶対伝搬遅延時間の長さに大
小の差がある時、いずれか一方のストリップ導体直下に
配設される誘電体基板を基準にして、他のストリップ導
体直下に配設される誘電体基板を、前記一方の誘電体基
板とは絶対伝搬遅延時間の長さの差に相当する分だけ異
なる所定の比誘電率を有するように比誘電率の異なる種
々の誘電体を同一平面上に積層構造にしてストリップ導
体の単位長当たりの伝搬遅延時間を調整、制御する手段
を有して成るマイクロストリップ伝送線路基板としたも
のである。
To achieve the first object, in the present invention (hereinafter referred to as the first invention), a dielectric substrate disposed on at least a substrate conductor, and In a microstrip transmission line substrate having a plurality of strip conductors arranged adjacent to each other on the same plane of a dielectric substrate, the absolute propagation delay time of a signal transmitted through each of the strip conductors is long. When there is a difference in size, the dielectric substrate disposed directly below one of the strip conductors is used as a reference, and the dielectric substrate disposed directly below the other strip conductor is used as the dielectric substrate of the one of the dielectric substrates. Is a structure in which various dielectrics with different relative permittivities are laminated on the same plane so that they have different relative permittivities corresponding to the difference in absolute propagation delay time. The biography of Adjusting the delay time is obtained by a microstrip transmission line substrate comprising a means for controlling.

【0008】さらに具体的に説明すると、マイクロスト
リップ伝送線路基板において、他の配線と比較して長い
配線、すなわち、伝搬遅延時間の絶対値が大きい配線に
おいて、絶対伝搬遅延時間をそのままにして配線長を短
くし、他の配線との配線長の差を小さくする必要のある
場合には、マイクロストリップ伝送線路を構成する誘電
体基板を他の短い配線直下の誘電体基板よりも大きい比
誘電率を持つように前記誘電体基板において比誘電率の
異なる種々の誘電体を同一平面上に積層構造にして、単
位長さあたりの伝搬遅延時間を実質的に大きくすること
により同じ伝搬遅延時間を比較的短い配線長で実現でき
るようにする。
More specifically, in the microstrip transmission line substrate, in the wiring that is longer than the other wiring, that is, in the wiring in which the absolute value of the propagation delay time is large, the wiring length is maintained without changing the absolute propagation delay time. If it is necessary to shorten the difference in the wiring length with other wiring, make the dielectric substrate that constitutes the microstrip transmission line have a larger relative permittivity than the dielectric substrate directly under the other short wiring. As described above, in the dielectric substrate, various dielectrics having different relative permittivities are laminated on the same plane, and the propagation delay time per unit length is substantially increased to make the same propagation delay time relatively large. Make it possible to achieve with a short wiring length.

【0009】また、上記の場合とは反対に他の配線と比
較して短い配線、すなわち、伝搬遅延時間の絶対値が小
さい配線において、絶対伝搬遅延時間をそのままにして
配線長を長くし、他の配線との配線長の差を小さくする
必要のある場合は、マイクロストリップ伝送線路を構成
する誘電体を他の長い配線直下の誘電体よりも小さい比
誘電率を持つように比誘電率の異なる種々の誘電体を同
一平面上に積層構造にして、単位長さあたりの伝搬遅延
時間を実質的に小さくすることにより同じ遅延時間を比
較的長い配線長で実現できるようにする。
Contrary to the above case, in the case of a wire shorter than other wires, that is, a wire having a small absolute value of the propagation delay time, the absolute propagation delay time is left unchanged and the wire length is increased. If it is necessary to reduce the difference in the wiring length from the wiring of the above, the relative dielectric constant is different so that the dielectric that constitutes the microstrip transmission line has a smaller relative dielectric constant than the dielectric immediately below the other long wiring. Various dielectrics are laminated on the same plane and the propagation delay time per unit length is substantially reduced so that the same delay time can be realized with a relatively long wiring length.

【0010】上記のマイクロストリップ伝送線路基板に
おいて、伝送線路を構成する誘電体基板の比誘電率が異
なるマイクロストリップ伝送線路同士を接続する場合、
また、マイクロストリップ伝送線路と回路素子とを接続
する場合、上記マイクロストリップ伝送線路同士の特性
インピーダンスの整合、およびマイクロストリップ伝送
線路と回路素子間の特性インピーダンスと回路素子の入
出力インピーダンスとの整合をとることが、実用上好ま
しい。
In the above microstrip transmission line board, when connecting the microstrip transmission lines having different relative permittivities of the dielectric substrates constituting the transmission line,
When connecting the microstrip transmission line and the circuit element, the characteristic impedances of the microstrip transmission lines should be matched with each other, and the characteristic impedance between the microstrip transmission line and the circuit element should be matched with the input / output impedance of the circuit element. It is practically preferable to take it.

【0011】これを解決するのが第2の目的であり、本
発明においては(以下、第2の発明と云う)、マイクロ
ストリップ伝送線路を構成する誘電体基板の比誘電率を
変化させたマイクロストリップ伝送線路の特性インピー
ダンスを、次に示す三つの整合手段のうちの何れかの特
性インピーダンス制御手段によって整合させることがで
きる。すなわち、その一つは、マイクロストリップ伝送
線路のストリップ導体と基板導体間の距離dを所定値に
設定する制御手段であり、他の一つは、マイクロストリ
ップ伝送線路のストリップ導体の幅wを所定値に設定す
る制御手段であり、さらに他の一つは、これら両者の制
御手段の組み合わせ、すなわち、マイクロストリップ伝
送線路のストリップ導体と基板導体間の距離dとマイク
ロストリップ伝送線路のストリップ導体幅wの両者を、
それぞれ所定値に設定する制御手段である。
A second object of the present invention is to solve this problem. In the present invention (hereinafter referred to as the second invention), a microstrip in which the relative permittivity of a dielectric substrate forming a microstrip transmission line is changed is used. The characteristic impedance of the strip transmission line can be matched by any one of the following three characteristic impedance control means. That is, one of them is a control means for setting the distance d between the strip conductor of the microstrip transmission line and the substrate conductor to a predetermined value, and the other one is a width w of the strip conductor of the microstrip transmission line to a predetermined value. The control means is set to a value, and the other one is a combination of these control means, that is, the distance d between the strip conductor of the microstrip transmission line and the substrate conductor and the strip conductor width w of the microstrip transmission line. Both of
These are control means for setting predetermined values.

【0012】また、本発明の第3の目的は、上記マイク
ロストリップ伝送線路基板に、例えば高速ディジタル回
路素子を複数個搭載し、これら素子間を上記複数本のマ
イクロストリップ伝送線路で接続して成る回路モジュー
ルにより、達成される(以下、第3の発明と云う)。
A third object of the present invention is to mount a plurality of high-speed digital circuit elements on the microstrip transmission line substrate, and connect these elements by the plurality of microstrip transmission lines. This is achieved by the circuit module (hereinafter referred to as the third invention).

【0013】すなわち、上記第1の発明によるマイクロ
ストリップ伝送線路基板を用いれば、配線長を短くし、
マイクロストリップ伝送線路基板の寸法を小さくできる
という本発明の特徴を生かして、小型化されたマイクロ
ストリップ伝送線路基板モジュールが実現できる。ま
た、第2の発明によるマイクロストリップ伝送線路基板
を用いれば、さらにマイクロストリップ伝送線路の特性
インピーダンスを整合させた高能率のマイクロストリッ
プ伝送線路基板モジュールが実現できる。
That is, by using the microstrip transmission line substrate according to the first aspect of the invention, the wiring length can be shortened,
By utilizing the feature of the present invention that the size of the microstrip transmission line substrate can be reduced, a miniaturized microstrip transmission line substrate module can be realized. Further, by using the microstrip transmission line substrate according to the second aspect of the present invention, it is possible to realize a highly efficient microstrip transmission line substrate module in which the characteristic impedance of the microstrip transmission line is further matched.

【0014】[0014]

【作用】上記構成による本発明のマイクロストリップ伝
送線路基板の原理を図1〜図4を用いて、超高速光通信
システムにおけるディジタル信号多重回路および分離回
路の実装配線基板に適用した場合を例に説明する。
The principle of the microstrip transmission line board of the present invention having the above-mentioned structure is applied to a mounting wiring board of a digital signal multiplex circuit and a separation circuit in an ultrahigh-speed optical communication system with reference to FIGS. explain.

【0015】図1は、超高速光通信システムの概略構成
図を示す。このシステムは、多数の入力信号1をディジ
タル信号多重回路2により多重化し、この多重化信号3
を電気−光変換部4により電気信号から光信号に変換し
光ファイバ5により多重化光信号として送信するように
なっている。そして、光−電気変換部6で多重化光信号
を受信し光信号から電気信号に変換し多重化信号7をデ
ィジタル信号分離回路8により多数の出力信号9に分離
されるようになっている。
FIG. 1 is a schematic block diagram of an ultrahigh-speed optical communication system. In this system, a large number of input signals 1 are multiplexed by a digital signal multiplexing circuit 2, and this multiplexed signal 3
Is converted from an electric signal into an optical signal by the electro-optical conversion unit 4 and transmitted as a multiplexed optical signal by the optical fiber 5. The optical-electrical converter 6 receives the multiplexed optical signal, converts the optical signal into an electrical signal, and the multiplexed signal 7 is separated by the digital signal separation circuit 8 into a large number of output signals 9.

【0016】ディジタル信号多重回路2の出力信号およ
びディジタル信号分離回路8の入力信号の速度は数10
Gb/sが実現可能となっており、この様な場合、入力
信号1と出力信号9の本数は600Mb/sの信号で数
10本を超える状況となり、タイミング仕様を満足する
ように高速ディジタル回路素子を配置し、かつ高速ディ
ジタル回路素子間を配線接続する必要がある。
The speed of the output signal of the digital signal multiplexing circuit 2 and the input signal of the digital signal separating circuit 8 is several tens.
Gb / s is feasible, and in such a case, the number of input signals 1 and output signals 9 exceeds several tens with a signal of 600 Mb / s, and a high-speed digital circuit must meet the timing specifications. It is necessary to arrange elements and wire-connect between high-speed digital circuit elements.

【0017】図2は、比較のために示した従来のマイク
ロストリップ伝送線路基板の平面図で、マイクロストリ
ップ伝送線路基板11上に配置された高速ディジタル回
路素子(集積回路素子)12、13と、これらの高速デ
ィジタル回路素子間をマイクロストリップ伝送線路1
4、15により電気的に接続した例を示している。この
場合、2本の伝送線路14、15によつて伝送される信
号間には絶対遅延時間に大きな差があるため、図示のよ
うに両者の配線長に大きな差が生じている。そして、図
示のように、たとえ配線が可能であってもマイクロスト
リップ伝送線路基板面積の増加が問題である。
FIG. 2 is a plan view of a conventional microstrip transmission line board shown for comparison. High-speed digital circuit elements (integrated circuit elements) 12 and 13 arranged on the microstrip transmission line board 11, A microstrip transmission line 1 is provided between these high-speed digital circuit elements.
An example of electrically connecting by 4 and 15 is shown. In this case, since there is a large difference in absolute delay time between the signals transmitted by the two transmission lines 14 and 15, there is a large difference in the wiring length between the two as shown in the figure. Then, as shown in the figure, the increase in the area of the microstrip transmission line substrate is a problem even if wiring is possible.

【0018】これは、本発明の例として後述する図3に
示すように、マイクロストリップ伝送線路基板112上
に配置された高速ディジタル回路素子122、132と
の間のマイクロストリップ伝送線路142、152の配
線長が同じである場合のマイクロストリップ伝送線路基
板112の面積と図2のマイクロストリップ伝送線路基
板11の面積とを比較すれば明らかである。
As shown in FIG. 3 which will be described later as an example of the present invention, this is because the microstrip transmission lines 142 and 152 between the high-speed digital circuit elements 122 and 132 arranged on the microstrip transmission line substrate 112. It is obvious by comparing the area of the microstrip transmission line substrate 112 and the area of the microstrip transmission line substrate 11 of FIG. 2 when the wiring lengths are the same.

【0019】また、図2の配線長に大きな差が生じ長い
配線と短い配線が高速ディジタル回路素子12、13間
に混在するような場合において、これらの高速ディジタ
ル回路素子間に多数の配線が存在する場合には配置配線
が困難となることが大きな問題であった。
In the case where there is a large difference between the wiring lengths in FIG. 2 and the long wirings and the short wirings are mixed between the high speed digital circuit elements 12 and 13, there are many wirings between these high speed digital circuit elements. When doing so, it is a big problem that the placement and wiring becomes difficult.

【0020】図3は、本発明の第1の発明となるマイク
ロストリップ伝送線路基板の一例を示した平面図で、基
板112に搭載された高速ディジタル回路素子(集積回
路素子)122と132との間を、同一配線長の伝送線
路142と152とで接続している。
FIG. 3 is a plan view showing an example of the microstrip transmission line board according to the first invention of the present invention, which is a high-speed digital circuit element (integrated circuit element) 122 and 132 mounted on the board 112. The transmission lines 142 and 152 having the same wiring length are connected to each other.

【0021】図4は、図3のA−A´線の断面図を示し
ており、図3のマイクロストリップ伝送線路142、1
52は、図4において同一線幅wのストリップ導体2
1、22と、それぞれ比誘電率εrの異なる誘電体基板
23、24と基板導体25とからなっている。図5は、
誘電体基板23の構造を示しており、誘電体29、誘電
体30、誘電体31とからなっている。図6は、誘電体
基板24の構造を示しており、誘電体32、誘電体3
3、誘電体34とからなっている。誘電体基板23、2
4ともに比誘電率εrの異なる誘電体を積層構造にして
形成されている。
FIG. 4 is a sectional view taken along the line AA 'of FIG. 3, showing the microstrip transmission lines 142, 1 of FIG.
52 is a strip conductor 2 having the same line width w in FIG.
1 and 22, dielectric substrates 23 and 24 having different relative permittivity εr, and a substrate conductor 25. FIG.
The structure of the dielectric substrate 23 is shown, and includes a dielectric 29, a dielectric 30, and a dielectric 31. FIG. 6 shows the structure of the dielectric substrate 24, which includes the dielectric 32 and the dielectric 3.
3 and a dielectric 34. Dielectric substrate 23, 2
Both 4 are formed by stacking dielectrics having different relative permittivity εr.

【0022】一般にマイクロストリップ伝送線路の単位
長さあたりの遅延時間tpdは、次式(1)に示すよう
に誘電体基板の比誘電率εrの大きさに比例することが
知られている。すなわち、誘電体基板の比誘電率εrが
大きくなればなるほど単位長さあたりの遅延時間tpd
も大きくなることが分かる。なお、式(1)においてC
は光速度を示す。
It is generally known that the delay time tpd per unit length of the microstrip transmission line is proportional to the magnitude of the relative permittivity εr of the dielectric substrate as shown in the following equation (1). That is, as the relative permittivity εr of the dielectric substrate increases, the delay time tpd per unit length increases.
It can be seen that Note that in the formula (1), C
Indicates the speed of light.

【0023】[0023]

【数1】 [Equation 1]

【0024】また、比誘電率εrと誘電率εとには次式
(2)に示す関係がある。式中のε0は真空中の誘電率
である。
Further, the relative permittivity εr and the permittivity ε have the relationship shown in the following equation (2). In the equation, ε 0 is the dielectric constant in vacuum.

【0025】[0025]

【数2】 [Equation 2]

【0026】したがって、例えば、マイクロストリップ
伝送線路を構成するストリップ導体21に要求された絶
対遅延時間が、ストリップ導体22に要求された絶対遅
延時間よりも大きい場合、配線長の差を小さくするため
には、ストリップ導体21と基板導体25との間にある
誘電体基板23の比誘電率εrを、ストリップ導体22
と基板導体25との間にある誘電体基板24の比誘電率
εrよりも大きくなるように誘電体基板23と誘電体基
板24を構成する積層構造を形成する種々の誘電体を選
択し、マイクロストリップ伝送線路基板を構成すればよ
い。これにより、マイクロストリップ伝送線路を構成す
るストリップ導体21とストリップ導体22に要求され
た絶対遅延時間を満足し、これらの配線長の差を小さく
することが可能となる。
Therefore, for example, when the absolute delay time required for the strip conductor 21 constituting the microstrip transmission line is larger than the absolute delay time required for the strip conductor 22, in order to reduce the difference in wiring length. Is the relative permittivity εr of the dielectric substrate 23 between the strip conductor 21 and the substrate conductor 25.
The various dielectrics that form the laminated structure of the dielectric substrate 23 and the dielectric substrate 24 are selected so as to be larger than the relative permittivity εr of the dielectric substrate 24 between the substrate conductor 25 and the substrate conductor 25. The strip transmission line board may be configured. This makes it possible to satisfy the absolute delay time required for the strip conductor 21 and the strip conductor 22 that form the microstrip transmission line, and reduce the difference in wiring length between them.

【0027】また、上記の場合と反対に、マイクロスト
リップ伝送線路を構成するストリップ導体21に要求さ
れた絶対遅延時間が、ストリップ導体22に要求された
絶対遅延時間よりも小さい場合、配線長の差を小さくす
るためには、ストリップ導体21と基板導体25との間
にある誘電体基板23の比誘電率εrを、ストリップ導
体22と基板導体25との間にある誘電体基板24の比
誘電率εrよりも小さくなるように誘電体基板23と誘
電体基板24を構成する積層構造を形成する種々の誘電
体を選択し、マイクロストリップ伝送線路基板を構成す
ればよい。これにより、マイクロストリップ伝送線路を
構成するストリップ導体21とストリップ導体22に要
求された絶対遅延時間を満足し、これらの配線長の差を
小さくすることが可能となる。
Contrary to the above case, when the absolute delay time required for the strip conductor 21 constituting the microstrip transmission line is smaller than the absolute delay time required for the strip conductor 22, the difference in wiring length is caused. In order to reduce the relative dielectric constant εr of the dielectric substrate 23 between the strip conductor 21 and the substrate conductor 25, the relative dielectric constant εr of the dielectric substrate 24 between the strip conductor 22 and the substrate conductor 25 can be reduced. A microstrip transmission line substrate may be configured by selecting various dielectrics that form a laminated structure that configures the dielectric substrate 23 and the dielectric substrate 24 so as to be smaller than εr. This makes it possible to satisfy the absolute delay time required for the strip conductor 21 and the strip conductor 22 that form the microstrip transmission line, and reduce the difference in wiring length between them.

【0028】なお、使用される誘電体としては、種々の
材質のものがあるが、通常使用される代表的な材料とし
ては、例えば、ポリテトラフルオロエチレン(2.
4)、ガラスエポキシ(4.4〜5.0)、アルミナコ
ンポジット(5.0〜10.0)、アルミナセラミック
(9.0〜10.0)等が挙られる。なお、括弧内の数
値は、比誘電率(代表値)εrを示している。また、ス
トリップ導体21、22、基板導体25としては、例え
ばめっき、スパッタ、蒸着等の周知の成膜技術で容易に
形成できる、銅やニッケル等の導体層が用いられる。
There are various types of dielectric materials used, and a typical material typically used is, for example, polytetrafluoroethylene (2.
4), glass epoxy (4.4 to 5.0), alumina composite (5.0 to 10.0), alumina ceramic (9.0 to 10.0) and the like. The numerical value in parentheses indicates the relative dielectric constant (representative value) εr. Further, as the strip conductors 21 and 22, and the substrate conductor 25, for example, a conductor layer of copper, nickel or the like that can be easily formed by a well-known film forming technique such as plating, sputtering, vapor deposition or the like is used.

【0029】次に、第2の発明となる特性インピーダン
スの整合手段について説明する。図4において、配線長
の差を小さくするためにストリップ導体21と基板導体
25との間にある誘電体基板23の比誘電率εrとスト
リップ導体22と基板導体25との間にある誘電体基板
24の比誘電率εrを異なった値としているため、これ
らのマイクロストリップ伝送線路の特性インピーダンス
は、それぞれ異なった値となる。このことは、一般に、
マイクロストリップ伝送線路の特性インピーダンスZ0
が、次式(3)に示すように誘電率εに反比例すること
から明らかである。なお、式中のμは透磁率、Wはスト
リップ導体の幅、dはストリップ導体と基板導体との距
離(誘電体の厚さに相当)を、それぞれ表している。
Next, the characteristic impedance matching means of the second invention will be described. In FIG. 4, the relative dielectric constant εr of the dielectric substrate 23 between the strip conductor 21 and the substrate conductor 25 and the dielectric substrate between the strip conductor 22 and the substrate conductor 25 in order to reduce the difference in wiring length. Since the relative permittivity εr of 24 has different values, the characteristic impedances of these microstrip transmission lines have different values. This generally means that
Characteristic impedance Z 0 of the microstrip transmission line
Is clearly inversely proportional to the dielectric constant ε as shown in the following equation (3). In the equation, μ is the magnetic permeability, W is the width of the strip conductor, and d is the distance between the strip conductor and the substrate conductor (corresponding to the thickness of the dielectric).

【0030】[0030]

【数3】 (Equation 3)

【0031】式(3)より、マイクロストリップ伝送線
路の特性インピーダンスZ0は、ストリップ導体と基板
導体との距離dに比例すること、すなわち、ストリップ
導体の幅Wとストリップ導体と基板導体との距離dとの
比によっても特性インピーダンスZ0が変化することが
分かる。したがって、第2の発明では、第1の発明をさ
らに改良し、ストリップ導体の幅W、ストリップ導体と
基板導体との距離dのいずれか、もしくはこれら両者を
制御することにより、ストリップ導体に要求された特性
インピーダンスを整合させることをも可能となる。
From the equation (3), the characteristic impedance Z 0 of the microstrip transmission line is proportional to the distance d between the strip conductor and the substrate conductor, that is, the width W of the strip conductor and the distance between the strip conductor and the substrate conductor. It can be seen that the characteristic impedance Z 0 also changes depending on the ratio with d. Therefore, in the second invention, the strip conductor is required to be improved by controlling the width W of the strip conductor, the distance d between the strip conductor and the substrate conductor, or both of them by further improving the first invention. It is also possible to match the characteristic impedances.

【0032】また、第3の発明は、マイクロストリップ
伝送線路基板モジュール上において、マイクロストリッ
プ伝送線路の絶対遅延時間が仕様により固定化されてマ
イクロストリップ伝送線路の配線長に自由度がなくなる
場合、マイクロストリップ伝送線路直下の誘電体の比誘
電率εrを変化させることにより配線長を短くすると各
ディジタル素子間の配線長を短くできるため、ディジタ
ル素子を搭載したマイクロストリップ伝送線路基板の寸
法を小さくできるという作用効果を有している。
A third aspect of the present invention is a microstrip transmission line substrate module, wherein when the absolute delay time of the microstrip transmission line is fixed according to the specifications and the wiring length of the microstrip transmission line loses flexibility, By shortening the wiring length by changing the relative permittivity εr of the dielectric material just below the strip transmission line, the wiring length between each digital element can be shortened, so the dimensions of the microstrip transmission line board on which the digital elements are mounted can be reduced. Has a working effect.

【0033】[0033]

【実施例】以下、図面を用いて本発明の一実施例を具体
的に説明する。なお、本発明を実施する対象として効果
的なものは、超高速光通信システムにおけるディジタル
信号多重回路および分離回路の実装配線基板が挙げられ
るので、ここでも先に作用の項で原理説明したように、
超高速光通信システムに使用される実装配線回路基板と
してのマイクロストリップ伝送線路基板を例について説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be specifically described below with reference to the drawings. It is to be noted that an effective target for carrying out the present invention is a mounting wiring board of a digital signal multiplex circuit and a separation circuit in an ultrahigh-speed optical communication system. ,
An example of a microstrip transmission line board as a mounted wiring circuit board used in an ultrahigh-speed optical communication system will be described.

【0034】〈実施例1〉図3は、本発明のマイクロス
トリップ伝送線路基板112上に、高速ディジタル回路
素子(集積回路)122、132を搭載し、これらの回
路素子間を2本の伝送線路142、152により接続し
た回路モジュールの例を示す平面図、図4は、図3のA
−A´断面を示したマイクロストリップ伝送線路14
2、152の主要部構成を示す伝送線路基板112の断
面図である。
<Embodiment 1> FIG. 3 shows high-speed digital circuit elements (integrated circuits) 122 and 132 mounted on a microstrip transmission line substrate 112 of the present invention, and two transmission lines are provided between these circuit elements. FIG. 4 is a plan view showing an example of a circuit module connected by 142 and 152, and FIG.
Microstrip transmission line 14 showing -A 'cross section
2 is a cross-sectional view of a transmission line substrate 112 showing the main part configuration of 2, 152. FIG.

【0035】以下、図4、5、6にしたがってマイクロ
ストリップ伝送線路基板の構成、製造方法、および性能
試験結果について順次説明する。
The structure, manufacturing method, and performance test results of the microstrip transmission line board will be sequentially described below with reference to FIGS.

【0036】(1)マイクロストリップ伝送線路基板の
構成 図示のように、マイクロストリップ伝送線路基板は、伝
送線路を構成するストリップ導体21、22と、誘電体
基板23、24と、マイクロストリップ伝送線路を構成
する基板導体25とからなる。ストリップ導体21、2
2は銅箔で厚さ18μm、導体幅0.66mm、配線長
3cmである。誘電体基板23は図5に示すように厚さ
0.0794mmの比誘電率εrが9.0のアルミナコ
ンポジット誘電体29と厚さ0.0794mmの比誘電
率εrが5.0のアルミナコンポジット誘電体30によ
り積層構造を形成しており、比誘電率は、個々の誘電体
の比誘電率の組合せにより種々の値が得られることを実
験的に確認している。したがって、この場合は比誘電率
が約8.0になる。また、誘電体基板24は図6に示す
ように厚さ0.0794mmの比誘電率εrが5.0の
アルミナコンポジット誘電体32と厚さ0.0794m
mの比誘電率εrが2.0のアルミナコンポジット誘電
体33により積層構造を形成しており、同様に比誘電率
は約4.0となる。なお、このときの誘電体基板23、
24の厚さはそれぞれ0.635mmとなる。
(1) Structure of Microstrip Transmission Line Substrate As shown in the figure, the microstrip transmission line substrate is composed of strip conductors 21 and 22 constituting the transmission line, dielectric substrates 23 and 24, and a microstrip transmission line. It is composed of a substrate conductor 25 constituting the same. Strip conductors 21, 2
A copper foil 2 has a thickness of 18 μm, a conductor width of 0.66 mm, and a wiring length of 3 cm. As shown in FIG. 5, the dielectric substrate 23 includes an alumina composite dielectric 29 having a thickness of 0.0794 mm and a relative permittivity εr of 9.0 and an alumina composite dielectric 29 having a thickness of 0.0794 mm and a relative permittivity εr of 5.0. A laminated structure is formed by the body 30, and it has been experimentally confirmed that various values of the relative dielectric constant can be obtained by combining the relative dielectric constants of the individual dielectrics. Therefore, in this case, the relative dielectric constant is about 8.0. As shown in FIG. 6, the dielectric substrate 24 has a thickness of 0.0794 mm and an alumina composite dielectric 32 having a relative permittivity εr of 5.0 and a thickness of 0.0794 m.
A laminated structure is formed by the alumina composite dielectric 33 having a relative permittivity εr of 2.0 of 2.0, and similarly, the relative permittivity is about 4.0. In addition, the dielectric substrate 23 at this time,
The thickness of each 24 is 0.635 mm.

【0037】(2)製造方法 誘電体基板23、24は、アルミナコンポジット誘電体
29とアルミナコンポジット誘電体30とを接着剤で接
合し、同様にして積層構造を形成することにより一枚の
基板として形成する。前記のようにして製造した誘電体
基板23と、誘電体基板24との側面を接着剤で接合
し、一枚の基板として形成後、基板の両面に厚さ18μ
mの銅箔を圧延接着し、下面の銅箔を基板導体25とす
る。さらに基板の上面の銅箔にフォトレジスト膜を形成
し、ストリップ導体パターン(幅0.66mm、長さ3
cmの配線パターン)の形成されたマスクを介して露
光、現像してレジストパターンを形成する。このレジス
トパターンをエッチングマスクとして、露出した銅箔を
選択的にエッチングしてストリップ導体パターンを転写
形成する。なお、誘電体基板の両面に銅箔を圧延接着す
る代わりに、基板に例えばパラジウム等のめっき触媒を
付与して、無電解銅めっきするか、さらに厚さが欲しい
場合にはこの無電解銅めっきを下地にして電解めっきし
ても良い。
(2) Manufacturing Method The dielectric substrates 23 and 24 are formed as a single substrate by joining the alumina composite dielectric 29 and the alumina composite dielectric 30 with an adhesive and forming a laminated structure in the same manner. Form. The side surfaces of the dielectric substrate 23 and the dielectric substrate 24 manufactured as described above are bonded with an adhesive to form one substrate, and then the thickness of 18 μm is formed on both surfaces of the substrate.
m copper foil is rolled and adhered, and the lower copper foil is used as the substrate conductor 25. Further, a photoresist film is formed on the copper foil on the upper surface of the substrate, and the strip conductor pattern (width 0.66 mm, length 3
A resist pattern is formed by exposing and developing through a mask on which a wiring pattern (cm cm) is formed. Using this resist pattern as an etching mask, the exposed copper foil is selectively etched to transfer and form a strip conductor pattern. Instead of rolling and adhering copper foil to both sides of the dielectric substrate, apply a plating catalyst such as palladium to the substrate and perform electroless copper plating, or, if more thickness is desired, use this electroless copper plating. May be used as a base for electrolytic plating.

【0038】(3)性能試験結果 ストリップ導体21を伝達する信号はtpd=76.9
ps/cmのクロック信号であり、ストリップ導体22
を伝達する信号はtpd=56.9ps/cmのデータ
信号である。また、この実施例の場合、ストリップ導体
21と22の配線長は共に3cmであり、データ信号の
時間幅とクロック信号の周期が120psである。さら
に、ストリップ導体22に入力されるデータ信号とスト
リップ導体21に入力されるクロック信号の立ち上がり
タイミングは同一となっている。したがって、ストリッ
プ導体22を伝達するデータ信号をストリップ導体21
を伝達するクロック信号により出力側で取り込むには、
クロック信号がデータ信号よりもデータ信号の時間幅の
半分だけ遅延させる必要があり、ストリップ導体21を
伝達するクロック信号は、ストリップ導体22を伝達す
る信号よりも60ps遅延させる必要がある。このた
め、ストリップ導体21直下の誘電体基板23の比誘電
率εrを8.0とし、ストリップ導体22直下の誘電体
基板24の比誘電率εrを4.0とすることにより、配
線長が3cmの場合、60psの差を達成することがで
き、その結果として正常な動作特性を得ることができ
た。
(3) Performance test result The signal transmitted through the strip conductor 21 is tpd = 76.9.
Clock signal of ps / cm, strip conductor 22
Is a data signal of tpd = 56.9 ps / cm. In the case of this embodiment, the strip conductors 21 and 22 both have a wiring length of 3 cm, and the data signal time width and the clock signal period are 120 ps. Further, the rising timings of the data signal input to the strip conductor 22 and the clock signal input to the strip conductor 21 are the same. Therefore, the data signal transmitted through the strip conductor 22 is transmitted to the strip conductor 21.
To take in at the output side by the clock signal transmitting
The clock signal needs to be delayed from the data signal by half the time width of the data signal, and the clock signal transmitted through the strip conductor 21 needs to be delayed by 60 ps from the signal transmitted through the strip conductor 22. Therefore, by setting the relative permittivity εr of the dielectric substrate 23 directly below the strip conductor 21 to 8.0 and the relative permittivity εr of the dielectric substrate 24 directly below the strip conductor 22 to 4.0, the wiring length is 3 cm. In this case, a difference of 60 ps could be achieved, and as a result, normal operating characteristics could be obtained.

【0039】また、同一特性を得るための基板の大きさ
を図2に示した在来のマイクロストリップ伝送線路基板
の寸法125mm×120mmと比較すると、本実施例
の場合は、図3に示したように80mm×120mmと
なり、面積を36%削減できた。
Further, when the size of the substrate for obtaining the same characteristics is compared with the size of the conventional microstrip transmission line substrate shown in FIG. 2 (125 mm × 120 mm), the case of this embodiment is shown in FIG. Thus, the area was 80 mm × 120 mm, and the area could be reduced by 36%.

【0040】なお、この実施例では誘電体材料としてア
ルミナコンポジットを使用したが、伝送する信号の特性
及び使用する環境等に応じてその他の適切な材料を選択
することができる。代表的な誘電体材料とその比誘電率
(代表値)について例示すると、テフロン(2.4):
ガラスエポキシ(4.4〜5.0):アルミナセラミッ
ク(9.0〜10.0)が挙げられる。
Although alumina composite is used as the dielectric material in this embodiment, other suitable materials can be selected according to the characteristics of the signal to be transmitted and the environment in which it is used. A typical dielectric material and its relative dielectric constant (typical value) are Teflon (2.4):
Glass epoxy (4.4 to 5.0): Alumina ceramic (9.0 to 10.0).

【0041】〈実施例2〉実施例1の場合、マイクロス
トリップ伝送線路を構成するストリップ導体21に要求
された絶対遅延時間が、マイクロストリップ伝送線路を
構成するストリップ導体22に要求された絶対遅延時間
よりも大きい場合に配線長の差を小さくするためにスト
リップ導体21と基板導体25との間にある誘電体基板
23の比誘電率εrとストリップ導体22と基板導体2
5との間にある誘電体基板24の比誘電率εrを異なっ
た値としているため、これらのマイクロストリップ伝送
線路の特性インピーダンスは、それぞれ異なった値とな
る。
<Embodiment 2> In the case of Embodiment 1, the absolute delay time required for the strip conductor 21 constituting the microstrip transmission line is the absolute delay time required for the strip conductor 22 constituting the microstrip transmission line. In order to reduce the difference in the wiring length when it is larger than the above, the relative permittivity εr of the dielectric substrate 23 between the strip conductor 21 and the substrate conductor 25 and the strip conductor 22 and the substrate conductor 2 are
Since the relative permittivity εr of the dielectric substrate 24 between 5 and 5 has different values, the characteristic impedances of these microstrip transmission lines have different values.

【0042】本実施例は、この異なる特性インピーダン
スを整合させたマイクロストリップ伝送線路基板の例を
説明するもので、図7に伝送線路基板の断面図を示す。
The present embodiment describes an example of a microstrip transmission line substrate in which the different characteristic impedances are matched, and FIG. 7 shows a sectional view of the transmission line substrate.

【0043】(1)マイクロストリップ伝送線路基板の
構成 図7に示したように、基本的には図4の構成と同一であ
るが、データ信号を伝達するストリップ導体22直下の
誘電体基板24の厚さを、インピーダンス整合のために
0.635mmから0.381mmと薄くしたことと、
これに伴い基板導体25の形状を断面クランク状に変形
したことのみが異なる点である。
(1) Structure of Microstrip Transmission Line Substrate As shown in FIG. 7, the structure is basically the same as that of FIG. 4, but the dielectric substrate 24 immediately below the strip conductor 22 for transmitting a data signal. The thickness is reduced from 0.635 mm to 0.381 mm for impedance matching, and
Along with this, the only difference is that the shape of the board conductor 25 is deformed into a crank shape in cross section.

【0044】先に式(3)で示したように、特性インピ
ーダンスZ0はストリップ導体と基板導体との間の距離
dに比例し、ストリップ導体の幅Wに反比例(誘電体の
比誘電率εrにも反比例)することから、この実施例で
はストリップ導体の幅Wを変えずに、誘電体基板24の
厚さを調整して両伝送線路の特性インピーダンスZ0
整合させたものである。
As shown in the above equation (3), the characteristic impedance Z 0 is proportional to the distance d between the strip conductor and the substrate conductor and inversely proportional to the width W of the strip conductor (the relative permittivity εr of the dielectric material). In this embodiment, the characteristic impedance Z 0 of both transmission lines is matched by adjusting the thickness of the dielectric substrate 24 without changing the width W of the strip conductor.

【0045】すなわち、式(2)、(3)から、ストリ
ップ導体21、誘電体基板23及び基板導体25で構成
される伝送線路の特性インピーダンスZ0は50Ωであ
り、ストリップ導体22、誘電体基板24及び基板導体
25で構成される伝送線路の特性インピーダンスZ
0を、この値に整合させるためには、両誘電体の比誘電
率εrの差分を補償する必要がある。この比誘電率εrの
差分(8.0−4.0=4.0)をストリップ導体22
と基板導体25との間の距離d、すなわち、誘電体基板
24の厚さを0.635mmから0.381mmに調整
することにより、この伝送線路の特性インピーダンスZ
0を50Ωとしたものである。
That is, from the equations (2) and (3), the characteristic impedance Z 0 of the transmission line constituted by the strip conductor 21, the dielectric substrate 23, and the substrate conductor 25 is 50Ω, and the strip conductor 22 and the dielectric substrate. Characteristic impedance Z of the transmission line composed of 24 and substrate conductor 25
In order to match 0 with this value, it is necessary to compensate for the difference in relative permittivity εr of both dielectrics. The difference (8.0-4.0 = 4.0) in the relative permittivity εr is used as the strip conductor 22.
The characteristic impedance Z of this transmission line is adjusted by adjusting the distance d between the substrate conductor 25 and the substrate conductor 25, that is, the thickness of the dielectric substrate 24 from 0.635 mm to 0.381 mm.
0 is set to 50Ω.

【0046】(2)製造方法 一方の誘電体基板24の厚さを薄くしたので、基板導体
25の形成方法を圧延接着する代わりに銅めっきとした
ことを除き、基本的には実施例1と同一工程で製造し
た。
(2) Manufacturing Method Since the dielectric substrate 24 on one side is made thin, the method of forming the substrate conductor 25 is basically the same as that of the first embodiment except that copper plating is used instead of roll bonding. It was manufactured in the same process.

【0047】(3)性能試験結果 実施例1と同一信号(ストリップ導体21を伝達する信
号はtpd=76.9ps/cmのクロック信号:スト
リップ導体22を伝達する信号はtpd=62.2ps
/cmのデータ信号)を、それぞれの伝送線路に伝達し
たところ、両者の特性インピーダンスZ0が整合してい
るので、実施例1の場合よりも特性改善が図られ、信号
の伝送損失が著しく減少し、効率良く伝送することがで
きた。
(3) Performance test result The same signal as that of the first embodiment (the signal transmitted through the strip conductor 21 is a clock signal of tpd = 76.9 ps / cm: the signal transmitted through the strip conductor 22 is tpd = 62.2 ps).
(Data signal of / cm) is transmitted to each transmission line, the characteristic impedance Z 0 of both is matched, so that the characteristic is improved as compared with the case of the first embodiment, and the signal transmission loss is significantly reduced. However, it was possible to transmit efficiently.

【0048】〈実施例3〉この実施例も実施例2と同様
に、実施例1の誘電体基板23、24の比誘電率εrが
異なることにより生じる二つの伝送線路の特性インピー
ダンスの違いを改善して整合させるものであり、実施例
2で距離dを調整して整合させた代わりに、この実施例
ではストリップ導体の幅Wを調整して特性インピーダン
スを整合させたマイクロストリップ伝送線路基板の例を
説明するもので、図8に伝送線路基板の断面図を示す。
<Embodiment 3> As in Embodiment 2, this embodiment improves the difference in characteristic impedance between the two transmission lines caused by the difference in relative permittivity εr of the dielectric substrates 23 and 24 of Embodiment 1. An example of a microstrip transmission line substrate in which the characteristic impedance is matched by adjusting the width W of the strip conductor in this embodiment, instead of adjusting the distance d and matching in Embodiment 2 8 is a sectional view of the transmission line substrate.

【0049】(1)マイクロストリップ伝送線路基板の
構成 図8に示したように、基本的には実施例1の図4に示し
た構成と同一であるが、データ信号を伝達するストリッ
プ導体22の幅Wを、インピーダンス整合のために0.
66mmから1.08mmと広くした点のみが構造的に
異なる。
(1) Structure of Microstrip Transmission Line Substrate As shown in FIG. 8, the structure is basically the same as that of the first embodiment shown in FIG. The width W is set to 0.
The structural difference is that the width is widened from 66 mm to 1.08 mm.

【0050】先に式(3)で示したように、特性インピ
ーダンスZ0はストリップ導体と基板導体との間の距離
dに比例し、ストリップ導体の幅Wに反比例(誘電体の
比誘電率εrにも反比例)することから、この実施例で
は誘電体基板24の厚さを変えずに、ストリップ導体2
2の幅Wを調整して両伝送線路の特性インピーダンスZ
0を整合させたものである。
As shown in the above equation (3), the characteristic impedance Z 0 is proportional to the distance d between the strip conductor and the substrate conductor and inversely proportional to the width W of the strip conductor (the relative permittivity εr of the dielectric material εr). However, in this embodiment, the strip conductor 2 is not changed in thickness.
Adjust the width W of 2 and set the characteristic impedance Z of both transmission lines.
It is a match of 0 .

【0051】すなわち、式(2)、(3)から、ストリ
ップ導体21、誘電体基板23及び基板導体25で構成
される伝送線路の特性インピーダンスZ0は50Ωであ
り、ストリップ導体22、誘電体基板24及び基板導体
25で構成される伝送線路の特性インピーダンスZ
0を、この値に整合させるためには、両誘電体の比誘電
率εrの差分を補償する必要がある。この比誘電率εrの
差分(9.0−5.0=4.0)をストリップ導体22
の幅Wを0.66mmから1.08mmに調整すること
により、この伝送線路の特性インピーダンスZ0を50
Ωとしたものである。
That is, from the equations (2) and (3), the characteristic impedance Z 0 of the transmission line constituted by the strip conductor 21, the dielectric substrate 23, and the substrate conductor 25 is 50Ω, and the strip conductor 22 and the dielectric substrate. Characteristic impedance Z of the transmission line composed of 24 and substrate conductor 25
In order to match 0 with this value, it is necessary to compensate for the difference in relative permittivity εr of both dielectrics. The difference (9.0-5.0 = 4.0) in the relative permittivity εr is used as the strip conductor 22.
By adjusting the width W from 0.66mm to 1.08 mm, the characteristic impedance Z 0 of the transmission line 50
Ω.

【0052】(2)製造方法 基本的には実施例1と同一工程で製造した。ただし、図
示のように一方のストリップ導体22を形成するフォト
レジストマスクのパターン幅のみを広くして、幅1.0
8mmのストリップ導体22を形成した。他方のストリ
ップ導体21の幅は実施例1と同様に0.66mmと固
定した。
(2) Manufacturing Method Basically, the same process as in Example 1 was carried out. However, as shown in the figure, only the pattern width of the photoresist mask forming one strip conductor 22 is widened to a width of 1.0.
An 8 mm strip conductor 22 was formed. The width of the other strip conductor 21 was fixed at 0.66 mm as in Example 1.

【0053】(3)性能試験結果 実施例1と同一信号(ストリップ導体21を伝達する信
号はtpd=76.9ps/cmのクロック信号:スト
リップ導体22を伝達する信号はtpd=62.2ps
/cmのデータ信号)を、それぞれの伝送線路に伝達し
たところ、両者の特性インピーダンスZ0が整合してい
るので、実施例1の場合よりも特性改善が図られ、信号
の伝送損失が著しく減少し、効率良く伝送することがで
きた。
(3) Performance test result The same signal as in Example 1 (the signal transmitted through the strip conductor 21 is a clock signal of tpd = 76.9 ps / cm: the signal transmitted through the strip conductor 22 is tpd = 62.2 ps)
(Data signal of / cm) is transmitted to each transmission line, the characteristic impedance Z 0 of both is matched, so that the characteristic is improved as compared with the case of the first embodiment, and the signal transmission loss is significantly reduced. However, it was possible to transmit efficiently.

【0054】〈実施例4〉この実施例も特性インピーダ
ンスZ0を整合させるもので、実施例2のストリップ導
体と基板導体との間の距離dを調整するものと、実施例
3のストリップ導体の幅Wを調整するものとの両者を組
み合わせたものである。図9はその構成例の断面図を示
している。
<Embodiment 4> This embodiment also matches the characteristic impedance Z 0 and adjusts the distance d between the strip conductor and the substrate conductor of the embodiment 2 and the strip conductor of the embodiment 3. The width W is adjusted and both are combined. FIG. 9 shows a sectional view of the configuration example.

【0055】図示のように、ストリップ導体21の幅W
とストリップ導体22の幅W´およびストリップ導体2
1と基板導体25との距離d´およびストリップ導体2
2と基板導体25との距離dの両者を、それぞれのマイ
クロストリップ伝送線路に要求される特性インピーダン
スZ0に応じて任意に設定する。これにより、マイクロ
ストリップ伝送線路を構成するストリップ導体21、マ
イクロストリップ伝送線路を構成するストリップ導体2
2に要求された絶対遅延時間を満足し、これらの配線長
の差を小さくすることが達成可能となり、さらに、マイ
クロストリップ伝送線路を構成するストリップ導体2
1、マイクロストリップ伝送線路を構成するストリップ
導体22に要求された特性インピーダンスZ0を満足す
ることができる。
As shown, the width W of the strip conductor 21.
And the width W'of the strip conductor 22 and the strip conductor 2
1 and the distance d ′ between the board conductor 25 and the strip conductor 2
Both the distance 2 between the substrate 2 and the substrate conductor 25 are arbitrarily set according to the characteristic impedance Z 0 required for each microstrip transmission line. As a result, the strip conductor 21 forming the microstrip transmission line and the strip conductor 2 forming the microstrip transmission line
It is possible to satisfy the absolute delay time required for No. 2 and to reduce the difference between these wiring lengths. Furthermore, the strip conductor 2 which constitutes the microstrip transmission line can be achieved.
1. The characteristic impedance Z 0 required for the strip conductor 22 that constitutes the microstrip transmission line can be satisfied.

【0056】ここでは、ストリップ導体の一方の幅と、
誘電体の一方の厚さとを、それぞれ所定値に変更したこ
とを除き、マイクロストリップ伝送線路基板の構成およ
び伝送線路に加える信号は実施例1と同様である。すな
わち、ストリップ導体21とストリップ導体22の線幅
については、図6に示した実施例3の場合と同様で、ス
トリップ導体21の幅W=0.66mm、ストリップ導
体22の幅W´=1.08mmであり、誘電体の厚さに
ついては、誘電体23の厚さd´=0.381mm、誘
電体24の厚さd=0.635mmとしたものである。
これにより、実施例1と同様の効果を有する外に、実施
例2及び3と同様に両伝送線路の特性インピーダンスZ
0が共に50Ωに整合されたことにより、伝送損失の少
ない伝送線路基板を実現することができた。
Here, one width of the strip conductor and
The configuration of the microstrip transmission line substrate and the signal applied to the transmission line are the same as in the first embodiment, except that one thickness of the dielectric is changed to a predetermined value. That is, the line widths of the strip conductor 21 and the strip conductor 22 are the same as those in the third embodiment shown in FIG. 6, and the width W of the strip conductor 21 is W = 0.66 mm and the width W ′ of the strip conductor 22 is 1. The thickness of the dielectric is such that the thickness of the dielectric 23 is d ′ = 0.381 mm, and the thickness of the dielectric 24 is d = 0.635 mm.
As a result, in addition to the effect similar to that of the first embodiment, the characteristic impedance Z of both transmission lines is obtained as in the second and third embodiments.
Since both 0s are matched with 50Ω, a transmission line substrate with less transmission loss can be realized.

【0057】〈実施例5〉図11は、本発明の多重回路
モジュールを実現した平面図である。8:1多重IC
(MUX1、MUX2)および2:1多重IC(MUX
3)からなる回路素子と、マイクロストリップ伝送線路
基板119、マイクロストリップ伝送線路106、10
7、108、104、105とからなる。
<Embodiment 5> FIG. 11 is a plan view of a multiple circuit module of the present invention. 8: 1 multiplex IC
(MUX1, MUX2) and 2: 1 multiplex IC (MUX
3), a microstrip transmission line substrate 119, microstrip transmission lines 106, 10
7, 108, 104 and 105.

【0058】この多重回路モジュールは、マイクロスト
リップ伝送線路104、105より、それぞれ8本づつ
のデ−タ信号を8:1多重IC(MUX1、MUX2)
の8本のデ−タ入力にそれぞれ入力し、8:1多重IC
(MUX1、MUX2)により多重されたデータ信号を
マイクロストリップ伝送線路106、107によって
2:1多重IC(MUX3)の2本のデ−タ入力にそれ
ぞれ入力し、2:1多重IC(MUX3)の出力より1
6:1に多重されたデ−タ信号をマイクロストリップ伝
送線路108より取り出す機能を有する。
This multiplex circuit module outputs 8 data signals from the microstrip transmission lines 104 and 105, respectively, to an 8: 1 multiplex IC (MUX1, MUX2).
8: 1 data input, 8: 1 multiplex IC
The data signals multiplexed by (MUX1, MUX2) are input to the two data inputs of the 2: 1 multiplex IC (MUX3) by the microstrip transmission lines 106 and 107, respectively, and the data signals of the 2: 1 multiplex IC (MUX3) are input. 1 from output
It has a function of taking out a 6: 1 multiplexed data signal from the microstrip transmission line 108.

【0059】また、図10は、図11と同様の機能を持
つ比較例となる多重回路モジュールの平面図である。こ
のモジュールも8:1多重IC(MUX1、MUX
2)、2:1多重IC(MUX3)からなる回路素子
と、マイクロストリップ伝送線路基板109、マイクロ
ストリップ伝送線路106、107、108、104、
105とからなる。
FIG. 10 is a plan view of a comparative multiple circuit module having the same function as that of FIG. This module is also an 8: 1 multiplex IC (MUX1, MUX
2) A circuit element formed of a 2: 1 multiplex IC (MUX3), a microstrip transmission line substrate 109, microstrip transmission lines 106, 107, 108, 104,
And 105.

【0060】この図10に示した多重回路モジュールは
8:1多重IC(MUX1、MUX2)により多重され
たデータ信号を、マイクロストリップ伝送線路106、
107によって2:1多重IC(MUX3)の2本のデ
−タ入力にそれぞれ入力しているが、これら2本のデー
タ入力タイミングはマイクロストリップ伝送線路10
6、107の長さによって実現されており、タイミング
仕様によってはマイクロストリップ伝送線路106、1
07の長さが長くなることにより、8:1多重IC(M
UX1、MUX2)、2:1多重IC(MUX3)それ
ぞれの回路素子の配置に自由度がなくなり、マイクロス
トリップ伝送線路基板109の寸法を小さくすることが
できない場合があり、この図10の比較例では、基板全
体のサイズが10cm×15cmとなってしまう。これ
はマイクロストリップ伝送線路基板109の誘電体材料
が、マイクロストリップ伝送線路基板の全領域で同じ、
すなわち、マイクロストリップ伝送線路基板の全領域で
マイクロストリップ伝送線路を構成する誘電体基板の比
誘電率が同じ(εr=2.2に設定)であるためであ
る。
The multiplexing circuit module shown in FIG. 10 receives the data signal multiplexed by the 8: 1 multiplexing IC (MUX1, MUX2) from the microstrip transmission line 106,
Data is input to two data inputs of the 2: 1 multiplex IC (MUX3) by 107, and the data input timing of these two data is 10 μs.
6 and 107, and depending on the timing specifications, microstrip transmission lines 106, 1
As the length of 07 increases, 8: 1 multiplex IC (M
UX1, MUX2), 2: 1 multiplex IC (MUX3) There is a case where the degree of freedom in the arrangement of the circuit elements is lost, and the size of the microstrip transmission line substrate 109 cannot be reduced. In the comparative example of FIG. However, the size of the entire substrate becomes 10 cm × 15 cm. This is because the dielectric material of the microstrip transmission line substrate 109 is the same in all areas of the microstrip transmission line substrate.
That is, the dielectric substrates constituting the microstrip transmission line have the same relative permittivity (set to εr = 2.2) in the entire area of the microstrip transmission line substrate.

【0061】したがって本実施例では、図11に示すよ
うに、マイクロストリップ伝送線路106、107の配
線長を、図10における配線長よりも短くし、かつ遅延
時間をそれぞれ図10におけるマイクロストリップ伝送
線路106、107と同じにするために、マイクロスト
リップ伝送線路106、107を構成するストリップ導
体と基板導体との間にある誘電体基板の実質的な比誘電
率を、図10のマイクロストリップ伝送線路106、1
07を構成するストリップ導体と基板導体との間にある
誘電体基板の実質的な比誘電率よりも大きくなるように
誘電体基板の積層構造を形成する誘電体の組合せを選択
し(εr=10.0に設定)、マイクロストリップ伝送
線路基板106、107を構成した。
Therefore, in this embodiment, as shown in FIG. 11, the wiring lengths of the microstrip transmission lines 106 and 107 are made shorter than the wiring length in FIG. 10, and the delay time is respectively set in the microstrip transmission lines in FIG. In order to make them the same as 106 and 107, the substantial relative permittivity of the dielectric substrate between the strip conductors and the substrate conductor which form the microstrip transmission lines 106 and 107 is determined as follows. 1
The combination of the dielectrics forming the laminated structure of the dielectric substrate is selected so as to be larger than the substantial relative permittivity of the dielectric substrate between the strip conductor and the substrate conductor constituting 07 (εr = 10 0.0)), and the microstrip transmission line substrates 106 and 107 were configured.

【0062】すなわち、図10の比較例の場合、伝送線
路106、107は配線長が6cm、誘電体基板がアル
ミナコンポジットでεr=2.2、tpd=44.8p
s/cmとなっており、この配線に要求された遅延時間
は268.8psである。一方、本実施例の図11の場
合、伝送線路106、107直下の誘電体基板のみεr
=10.0、tpd=89.6ps/cmとすることに
より、同じ遅延時間268.8psを配線長3cmで得
ることにより、伝送線路基板109の全体のサイズを8
cm×12cmとすることができ、比較例図10のモジ
ュールよりも面積を30.7%削減することができた。
That is, in the case of the comparative example of FIG. 10, the transmission lines 106 and 107 have a wiring length of 6 cm, the dielectric substrate is an alumina composite, and εr = 2.2, tpd = 44.8p.
It is s / cm, and the delay time required for this wiring is 268.8 ps. On the other hand, in the case of FIG. 11 of this embodiment, only the dielectric substrate immediately below the transmission lines 106 and 107 is εr.
= 10.0 and tpd = 89.6 ps / cm to obtain the same delay time of 268.8 ps with a wiring length of 3 cm, the total size of the transmission line substrate 109 is 8 cm.
cm × 12 cm, and the area could be reduced by 30.7% compared with the module of Comparative Example FIG.

【0063】また、このとき実施例2〜3と同様に、ス
トリップ導体の幅と、ストリップ導体と基板導体との距
離の何れか、もしくは両者をそれぞれのマイクロストリ
ップ伝送線路に要求される特性インピーダンスに応じて
任意に設定することにより、特性インピーダンスの整合
がとれ、マイクロストリップ伝送線路106、107に
要求された絶対遅延時間を満足し、これらの配線長を短
くすることが達成可能となる。
Further, at this time, as in the second to third embodiments, either the width of the strip conductor or the distance between the strip conductor and the substrate conductor or both of them is set to the characteristic impedance required for each microstrip transmission line. According to the setting, the characteristic impedances can be matched, the absolute delay times required for the microstrip transmission lines 106 and 107 can be satisfied, and the wiring lengths of these can be shortened.

【0064】[0064]

【発明の効果】以上詳述したように本発明により、所期
の目的を達成することができた。すなわち、高速ディジ
タル回路素子間の複数のマイクロストリップ伝送線路の
個々のマイクロストリップ伝送線路に要求された伝搬遅
延時間に差がある場合でも、配線長の差を小さくするこ
とが可能となり、高速ディジタル回路素子の配置配線が
容易になる効果がある。
As described above in detail, according to the present invention, the intended purpose can be achieved. That is, even if there is a difference in the propagation delay time required for each microstrip transmission line among the plurality of microstrip transmission lines between the high-speed digital circuit elements, it becomes possible to reduce the difference in the wiring length. This has the effect of facilitating the placement and wiring of elements.

【0065】また、この場合において、高速ディジタル
回路素子間の複数のマイクロストリップ伝送線路の個々
のマイクロストリップ伝送線路の特性インピーダンスを
任意に設定できるので、マイクロストリップ伝送線路と
高速ディジタル回路素子間および複数のマイクロストリ
ップ伝送線路間特性インピーダンスの整合を行うことが
できる効果がある。
Further, in this case, the characteristic impedance of each microstrip transmission line of the plurality of microstrip transmission lines between the high-speed digital circuit elements can be arbitrarily set, so that between the microstrip transmission line and the high-speed digital circuit elements and between the plurality of high-speed digital circuit elements. There is an effect that the characteristic impedance between the microstrip transmission lines can be matched.

【0066】また、マイクロストリップ伝送線路の配線
の自由度が大きくなるためディジタル素子を搭載したマ
イクロストリップ伝送線路基板モジュールの寸法を小さ
くできる効果がある。
Further, since the degree of freedom of wiring of the microstrip transmission line is increased, there is an effect that the size of the microstrip transmission line substrate module on which the digital element is mounted can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】超高速光伝送システムの概略構成図。FIG. 1 is a schematic configuration diagram of an ultrahigh-speed optical transmission system.

【図2】高速ディジタル回路素子間を従来のマイクロス
トリップ伝送線路基板により接続した場合の平面図。
FIG. 2 is a plan view when high-speed digital circuit elements are connected by a conventional microstrip transmission line substrate.

【図3】高速ディジタル回路素子間を本発明のマイクロ
ストリップ伝送線路基板により接続した発明の原理説明
用平面図。
FIG. 3 is a plan view for explaining the principle of the invention in which high-speed digital circuit elements are connected by a microstrip transmission line substrate of the invention.

【図4】本発明のマイクロストリップ伝送線路基板の原
理説明を兼ねた実施例1の断面図。
FIG. 4 is a cross-sectional view of the first embodiment which also serves as a principle explanation of the microstrip transmission line substrate of the present invention.

【図5】本発明のマイクロストリップ伝送線路基板の原
理説明を兼ねた実施例1の誘電体基板の断面図。
FIG. 5 is a cross-sectional view of the dielectric substrate according to the first embodiment, which also serves to explain the principle of the microstrip transmission line substrate of the present invention.

【図6】本発明のマイクロストリップ伝送線路基板の原
理説明を兼ねた実施例1の誘電体基板の断面図。
FIG. 6 is a cross-sectional view of a dielectric substrate of Example 1 which also serves to explain the principle of the microstrip transmission line substrate of the present invention.

【図7】実施例2に示したマイクロストリップ伝送線路
基板の断面図。
FIG. 7 is a sectional view of the microstrip transmission line substrate shown in the second embodiment.

【図8】実施例3に示したマイクロストリップ伝送線路
基板の断面図。
FIG. 8 is a sectional view of the microstrip transmission line substrate shown in the third embodiment.

【図9】実施例4に示したマイクロストリップ伝送線路
基板の断面図。
FIG. 9 is a sectional view of the microstrip transmission line substrate shown in the fourth embodiment.

【図10】比較例として従来のマイクロストリップ伝送
線路基板を用いた多重回路モジュールの平面概略図。
FIG. 10 is a schematic plan view of a multiple circuit module using a conventional microstrip transmission line substrate as a comparative example.

【図11】実施例9に示したマイクロストリップ伝送線
路基板を用いた多重回路モジュールの平面概略図。
FIG. 11 is a schematic plan view of a multiple circuit module using the microstrip transmission line substrate shown in the ninth embodiment.

【符号の説明】[Explanation of symbols]

1…入力信号、 2…ディジタル信号多重回路、 3、7…多重化信号、 4…電気−光変換部、 5…光ファイバ、 6…光−電気変換部、 8…ディジタル信号分離回路、 12、13、122、132…集積回路素子(高速ディ
ジタル回路素子)、 14、15、106、107、108、142、152
…マイクロストリップ伝送線路、 21、22、…ストリップ導体、 23、24、131、…誘電体、 25、123、133…基板導体、 29、30、31、32…アルミナコンポジット誘電
体、 109、112…マイクロストリップ伝送線路基板、 MUX1、MUX2…集積回路素子(8:1多重I
C)、 MUX3…集積回路素子(2:1多重IC)。
DESCRIPTION OF SYMBOLS 1 ... Input signal, 2 ... Digital signal multiplex circuit, 3, 7 ... Multiplexed signal, 4 ... Electric-optical conversion part, 5 ... Optical fiber, 6 ... Optical-electrical conversion part, 8 ... Digital signal separation circuit, 12, 13, 122, 132 ... Integrated circuit element (high-speed digital circuit element), 14, 15, 106, 107, 108, 142, 152
... Microstrip transmission line, 21, 22, ... strip conductor, 23, 24, 131, ... dielectric, 25, 123, 133 ... substrate conductor, 29, 30, 31, 32 ... alumina composite dielectric, 109, 112 ... Microstrip transmission line substrate, MUX1, MUX2 ... Integrated circuit device (8: 1 multiplex I
C), MUX3 ... Integrated circuit element (2: 1 multiplex IC).

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】少なくとも基板導体上に配設された誘電体
基板と、前記誘電体基板の同一平面上に隣接して配設さ
れた複数本のストリップ導体とを有して成るマイクロス
トリップ伝送線路基板であって、前記各々のストリップ
導体を通して伝送される信号の絶対伝搬遅延時間の長さ
に大小の差がある時、いずれか一方のストリップ導体直
下に配設される誘電体基板を基準にして、他のストリッ
プ導体直下に配設される誘電体基板を、前記一方の誘電
体基板とは絶対伝搬遅延時間の長さの差に相当する分だ
け異なる比誘電率を有する誘電体基板で構成してストリ
ップ導体の単位長当たりの伝搬遅延時間を調整、制御す
る手段を有し、ストリップ導体直下に配設される誘電体
基板の任意の比誘電率を実現する手段として、誘電体基
板を比誘電率の異なる種々の誘電体を同一平面上に積層
構造に形成して成るマイクロストリップ伝送線路基板。
1. A microstrip transmission line comprising at least a dielectric substrate arranged on a substrate conductor, and a plurality of strip conductors arranged adjacent to each other on the same plane of the dielectric substrate. When the absolute propagation delay time of a signal transmitted through each of the strip conductors is large or small, the dielectric substrate disposed directly below one of the strip conductors is used as a reference. , The dielectric substrate disposed directly below the other strip conductor is constituted by a dielectric substrate having a relative dielectric constant different from that of the one dielectric substrate by an amount corresponding to a difference in absolute propagation delay time. The dielectric substrate has a means for adjusting and controlling the propagation delay time per unit length of the strip conductor, and as a means for realizing an arbitrary relative permittivity of the dielectric substrate directly below the strip conductor, Difference in rate Various microstrip transmission line substrate comprising a dielectric formed into a laminated structure on the same plane that.
【請求項2】少なくとも基板導体上に配設された誘電体
基板と、前記誘電体基板の同一平面上に隣接して配設さ
れた複数のストリップ導体とを有して成るマイクロスト
リップ伝送線路基板であって、前記ストリップ導体を通
して伝送される信号の絶対伝搬遅延時間の長さに大小の
差がある時、絶対伝搬遅延時間の大きい一方のストリッ
プ導体直下の誘電体基板を、絶対伝搬遅延時間の小さい
他方のストリップ導体直下の誘電体基板よりも大きい比
誘電率を有する誘電体基板で構成し、ストリップ導体直
下に配設される誘電体基板の任意の比誘電率を実現する
手段として、誘電体基板を比誘電率の異なる種々の誘電
体を同一平面上に積層構造に形成して成るマイクロスト
リップ伝送線路基板。
2. A microstrip transmission line substrate comprising at least a dielectric substrate arranged on a substrate conductor and a plurality of strip conductors arranged adjacent to each other on the same plane of the dielectric substrate. When the absolute propagation delay time of the signal transmitted through the strip conductor has a difference in magnitude, the dielectric substrate directly below the one strip conductor having a large absolute propagation delay time is set to the absolute propagation delay time. As a means for realizing an arbitrary relative permittivity of the dielectric substrate arranged directly below the strip conductor, the dielectric substrate is formed of a dielectric substrate having a relative permittivity larger than that of the other small strip conductor. A microstrip transmission line substrate in which various dielectrics having different relative dielectric constants are formed in a laminated structure on the same plane.
【請求項3】少なくとも基板導体上に配設された誘電体
基板と、前記誘電体基板の同一平面上に隣接して配設さ
れた複数のストリップ導体とを有して成るマイクロスト
リップ伝送線路基板であって、前記ストリップ導体を通
して伝送される信号の絶対伝搬遅延時間の長さに大小の
差がある時、絶対伝搬遅延時間の小さい一方のストリッ
プ導体直下の誘電体基板を、絶対伝搬遅延時間の大きい
他方のストリップ導体直下の誘電体基板よりも小さい比
誘電率を有する誘電体基板で構成し、ストリップ導体直
下に配設される誘電体基板の任意の比誘電率を実現する
手段として、誘電体基板を比誘電率の異なる種々の誘電
体を同一平面上に積層構造に形成して成るマイクロスト
リップ伝送線路基板。
3. A microstrip transmission line substrate comprising at least a dielectric substrate disposed on a substrate conductor and a plurality of strip conductors disposed adjacent to each other on the same plane of the dielectric substrate. When the absolute propagation delay time of a signal transmitted through the strip conductor has a large or small difference, the dielectric substrate directly below one of the strip conductors having a small absolute propagation delay time is set to the absolute propagation delay time. As a means for realizing an arbitrary relative permittivity of the dielectric substrate arranged directly below the strip conductor, the dielectric substrate is formed of a dielectric substrate having a smaller relative permittivity than the dielectric substrate directly below the other large strip conductor. A microstrip transmission line substrate in which various dielectrics having different relative dielectric constants are formed in a laminated structure on the same plane.
【請求項4】少なくとも基板導体上に配設された誘電体
基板と、前記誘電体基板の同一平面上に隣接して配設さ
れた複数のストリップ導体とを有して成るマイクロスト
リップ伝送線路基板であって、伝送される信号の絶対伝
搬遅延時間の長さに大小の差がある時、前記マイクロス
トリップ伝送線路のストリップ導体直下の誘電体材料の
種類を選択し、その差に相当する分だけ異なる比誘電率
を有する誘電体基板で構成してストリップ導体の単位長
当たりの伝搬遅延時間を調整、制御する手段と、前記ス
トリップ導体と基板導体との距離を制御して、比誘電率
の差分に基づいて生じたマイクロストリップ伝送線路の
特性インピーダンスを整合する手段とを有し、ストリッ
プ導体直下に配設される誘電体の任意の比誘電率を実現
する手段として、誘電体基板を比誘電率の異なる種々の
誘電体を同一平面上に積層構造に形成して成るマイクロ
ストリップ伝送線路基板。
4. A microstrip transmission line substrate comprising at least a dielectric substrate disposed on a substrate conductor and a plurality of strip conductors disposed adjacent to each other on the same plane of the dielectric substrate. When there is a large or small difference in the length of the absolute propagation delay time of the transmitted signal, the type of the dielectric material directly under the strip conductor of the microstrip transmission line is selected, and only the amount corresponding to the difference is selected. A means for adjusting and controlling the propagation delay time per unit length of the strip conductor, which is composed of dielectric substrates having different relative permittivities, and a distance between the strip conductor and the substrate conductor for controlling the difference in relative permittivity. And a means for matching the characteristic impedance of the microstrip transmission line generated on the basis of, and as a means for realizing an arbitrary relative permittivity of the dielectric material disposed immediately below the strip conductor, Microstrip transmission line substrate comprising a conductor substrate a dielectric constant different variety of dielectric to form a laminated structure on the same plane.
【請求項5】少なくとも基板導体上に配設された誘電体
基板と、前記誘電体基板の同一平面上に隣接して配設さ
れた複数のストリップ導体とを有して成るマイクロスト
リップ伝送線路基板であって、伝送される信号の絶対伝
搬遅延時間の長さに大小の差がある時、前記マイクロス
トリップ伝送線路のストリップ導体直下の誘電体材料の
種類を選択し、その差に相当する分だけ異なる比誘電率
を有する誘電体基板で構成してストリップ導体の単位長
当たりの伝搬遅延時間を調整、制御する手段と、前記ス
トリップ導体の線幅を制御して、比誘電率の差分に基づ
いて生じたマイクロストリップ伝送線路の特性インピー
ダンスを整合する手段とを有し、ストリップ導体直下に
配設される誘電体の任意の比誘電率を実現する手段とし
て、誘電体基板を比誘電率の異なる種々の誘電体を同一
平面上に積層構造に形成して成るマイクロストリップ伝
送線路基板。
5. A microstrip transmission line substrate comprising at least a dielectric substrate arranged on a substrate conductor and a plurality of strip conductors arranged adjacent to each other on the same plane of the dielectric substrate. When there is a large or small difference in the length of the absolute propagation delay time of the transmitted signal, the type of the dielectric material directly under the strip conductor of the microstrip transmission line is selected, and only the amount corresponding to the difference is selected. A means for adjusting and controlling the propagation delay time per unit length of the strip conductor, which is composed of dielectric substrates having different relative permittivities, and a line width of the strip conductor is controlled, based on the difference in the relative permittivity. And a means for matching the characteristic impedance of the generated microstrip transmission line, and as a means for realizing an arbitrary relative permittivity of the dielectric material disposed directly under the strip conductor, a dielectric substrate is used. Microstrip transmission line substrate made various dielectric having different dielectric constants to form a multilayer structure on the same plane.
【請求項6】少なくとも基板導体上に配設された誘電体
基板と、前記誘電体基板の同一平面上に隣接して配設さ
れた複数のストリップ導体とを有して成るマイクロスト
リップ伝送線路基板であって、伝送される信号の絶対伝
搬遅延時間の長さに大小の差がある時、前記マイクロス
トリップ伝送線路のストリップ導体直下の誘電体材料の
種類を選択し、その差に相当する分だけ異なる比誘電率
を有する誘電体基板で構成してストリップ導体の単位長
当たりの伝搬遅延時間を調整、制御する手段と、前記ス
トリップ導体と基板導体との距離およびストリップ導体
の線幅とを制御して、比誘電率の差分に基づいて生じた
マイクロストリップ伝送線路の特性インピーダンスを整
合する手段とを有し、ストリップ導体直下に配設される
誘電体基板の任意の比誘電率を実現する手段として、誘
電体基板を比誘電率の異なる種々の誘電体を同一平面上
に積層構造に形成して成るマイクロストリップ伝送線路
基板。
6. A microstrip transmission line substrate comprising at least a dielectric substrate disposed on a substrate conductor and a plurality of strip conductors disposed adjacent to each other on the same plane of the dielectric substrate. When there is a large or small difference in the length of the absolute propagation delay time of the transmitted signal, the type of the dielectric material directly under the strip conductor of the microstrip transmission line is selected, and only the amount corresponding to the difference is selected. A means for adjusting and controlling the propagation delay time per unit length of the strip conductor, which is composed of dielectric substrates having different relative dielectric constants, and for controlling the distance between the strip conductor and the substrate conductor and the line width of the strip conductor. And a means for matching the characteristic impedance of the microstrip transmission line generated on the basis of the difference in relative permittivity, and an arbitrary dielectric substrate disposed immediately below the strip conductor. Ratio as a means to achieve a dielectric constant, a microstrip transmission line substrate obtained by forming various dielectrics different dielectric substrate having a relative dielectric constant of the laminated structure on the same plane.
【請求項7】請求項1乃至6何れかにおいてストリップ
導体直下に配設される誘電体基板の任意の比誘電率を実
現する手段として、誘電体基板を比誘電率の異なる種々
の誘電体を同一平面上に積層構造に形成する際、比誘電
率8.0を得るために厚さ0.0794mm、比誘電率
9.0の誘電体と厚さ0.0794mm、比誘電率5.
0の誘電体を交互に同一平面上に積層構造に形成し、比
誘電率4.0を得るために厚さ0.0794mm、比誘
電率5.0の誘電体と厚さ0.0794mm、比誘電率
2.0の誘電体を交互に同一平面上に積層構造に形成し
て成るマイクロストリップ伝送線路基板。
7. The dielectric substrate as claimed in any one of claims 1 to 6 is provided with various dielectrics having different relative dielectric constants as means for realizing an arbitrary relative dielectric constant of the dielectric substrate arranged directly below the strip conductor. When forming a laminated structure on the same plane, in order to obtain a relative dielectric constant of 8.0, a thickness of 0.0794 mm, a relative dielectric constant of 9.0 and a thickness of 0.0794 mm, a relative dielectric constant of 5.
0 dielectrics are alternately formed in a laminated structure on the same plane, and in order to obtain a relative dielectric constant of 4.0, a thickness of 0.0794 mm, a relative dielectric constant of 5.0 and a thickness of 0.0794 mm, A microstrip transmission line substrate formed by alternately laminating dielectrics having a dielectric constant of 2.0 on the same plane.
【請求項8】複数のマイクロストリップ伝送線路のスト
リップ導体直下の異なる比誘電率を有する誘電体基板の
任意の比誘電率を実現する手段として、ストリップ導体
の厚さの大小を制御することによって形成して成る請求
項1乃至6何れか一つに記載のマイクロストリップ伝送
線路基板。
8. A means for realizing an arbitrary relative permittivity of a dielectric substrate having a different relative permittivity directly below the strip conductors of a plurality of microstrip transmission lines, which is formed by controlling the thickness of the strip conductors. The microstrip transmission line substrate according to any one of claims 1 to 6,
【請求項9】少なくとも基板導体上に配設された誘電体
基板と、前記誘電体基板の同一平面上に隣接して配設さ
れた複数本のストリップ導体とを有して成るマイクロス
トリップ伝送線路基板上に、複数のディジタル回路素子
が搭載され、前記各々の回路素子間を前記マイクロスト
リップ伝送線路で接続した回路モジュールであって、前
記マイクロストリップ伝送線路基板を、請求項1乃至7
何れか一つに記載のマイクロストリップ伝送線路基板で
構成して成る回路モジュール。
9. A microstrip transmission line comprising at least a dielectric substrate arranged on a substrate conductor and a plurality of strip conductors arranged adjacent to each other on the same plane of the dielectric substrate. 8. A circuit module in which a plurality of digital circuit elements are mounted on a substrate, and the respective circuit elements are connected by the microstrip transmission line, wherein the microstrip transmission line substrate comprises:
A circuit module comprising the microstrip transmission line substrate according to any one of the above.
JP7198333A 1995-08-03 1995-08-03 Microstrip transmission line board Pending JPH0951207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7198333A JPH0951207A (en) 1995-08-03 1995-08-03 Microstrip transmission line board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7198333A JPH0951207A (en) 1995-08-03 1995-08-03 Microstrip transmission line board

Publications (1)

Publication Number Publication Date
JPH0951207A true JPH0951207A (en) 1997-02-18

Family

ID=16389375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7198333A Pending JPH0951207A (en) 1995-08-03 1995-08-03 Microstrip transmission line board

Country Status (1)

Country Link
JP (1) JPH0951207A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013185A (en) * 2000-08-11 2002-02-20 윤종용 A circuit board having a plurality of dilectric constant and manufactuaring thereof
JP2013085004A (en) * 2009-07-17 2013-05-09 Nitto Denko Corp Wiring circuit board and manufacturing method of the same
US8853546B2 (en) 2009-07-17 2014-10-07 Nitto Denko Corporation Printed circuit board and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013185A (en) * 2000-08-11 2002-02-20 윤종용 A circuit board having a plurality of dilectric constant and manufactuaring thereof
JP2013085004A (en) * 2009-07-17 2013-05-09 Nitto Denko Corp Wiring circuit board and manufacturing method of the same
US8853546B2 (en) 2009-07-17 2014-10-07 Nitto Denko Corporation Printed circuit board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JPH0878940A (en) Microstrip transmission line substrate, manufacture of the same and circuit module using the same
US7212088B1 (en) Electrical connecting element and a method of making such an element
JP3732927B2 (en) Multilayer wiring board
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
EP0961321B1 (en) High-frequency module
EP0343400B1 (en) Electronic package assembly with flexible carrier and method of making it
US20090027144A1 (en) Printed wiring board
SE522404C2 (en) directional Couplers
JP2001308631A (en) Antenna integrated microwave/millimeter wave module
JPH022699A (en) High density hybrid integrated circuit
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
JPH07106766A (en) Flexible-rigid multilayered board and its manufacture
JP3786545B2 (en) Wiring board and its connection structure
US7226653B2 (en) Printed circuit board and method for producing a printed circuit board
JPH0951207A (en) Microstrip transmission line board
EP1244172A2 (en) Wiring board and wiring board module using the same
JP3659284B2 (en) Multi-layer wiring board for high frequency and manufacturing method thereof
JPH11163539A (en) Multilayer wiring board
JPH10135713A (en) Laminated waveguide line
JP2002016408A (en) Wiring board and structure for connection with waveguide thereof
JP4309529B2 (en) Antenna-integrated duplexer board
JP2001326328A (en) Semiconductor device and its manufacturing method
JP2003218535A (en) Electric wiring board
JP2005142849A (en) Multi-channel transmission line board and high-speed optical communication module using the same
JP2871613B2 (en) Multi-chip module substrate and method of manufacturing the same