JP2003218535A - Electric wiring board - Google Patents

Electric wiring board

Info

Publication number
JP2003218535A
JP2003218535A JP2002011151A JP2002011151A JP2003218535A JP 2003218535 A JP2003218535 A JP 2003218535A JP 2002011151 A JP2002011151 A JP 2002011151A JP 2002011151 A JP2002011151 A JP 2002011151A JP 2003218535 A JP2003218535 A JP 2003218535A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
dielectric constant
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002011151A
Other languages
Japanese (ja)
Other versions
JP4161577B2 (en
Inventor
Ryoichi Iino
良一 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2002011151A priority Critical patent/JP4161577B2/en
Publication of JP2003218535A publication Critical patent/JP2003218535A/en
Application granted granted Critical
Publication of JP4161577B2 publication Critical patent/JP4161577B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electric wiring board that can obtain a superior high-frequency transmission characteristic and EMI characteristic, by changing the dielectric constants of insulating layers surrounding wiring layers in accordance with the designs of wiring patterns. <P>SOLUTION: In this electric wiring board, insulating layers 5 and 7 are formed between adjacent wires in a wiring layer 4 formed on an insulating substrate, and an insulating layer 1 is formed between adjacent wiring layers of multiple wiring layers in the thickness direction. The dielectric constants of the insulating layers 5, 7, and 1 are made relatively higher or lower in accordance with the electrical roles of the signal line, power supply line, grounding line, etc., of each wiring. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、駆動周波数が高速
な半導体チップや半導体パッケージ、もしくは無線LA
Nや、Bluetooth対応のアナログ高周波素子を実装し、
それらを高速動作させることが可能な高周波対応の電気
配線板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip or a semiconductor package having a high driving frequency, or a wireless LA.
N or Bluetooth-equipped analog high frequency device is mounted,
The present invention relates to a high frequency compatible electric wiring board capable of operating them at high speed.

【0002】[0002]

【従来の技術】従来の技術は、電気信号の高速化に伴う
半導体チップや、半導体パッケージの軽薄短小化に対応
するために、半導体の電気配線板の製造では、高密度で
微細な配線を形成することが可能な製造プロセスが提案
されている。図10は、従来の技術を説明する代表的な
製造プロセスであるセミアディティブ法の手順を示した
ものである。
2. Description of the Related Art In the prior art, in order to cope with the miniaturization of semiconductor chips and semiconductor packages accompanying the speeding up of electrical signals, in the manufacture of semiconductor electrical wiring boards, high density and fine wiring is formed. A possible manufacturing process has been proposed. FIG. 10 shows a procedure of a semi-additive method which is a typical manufacturing process for explaining the conventional technique.

【0003】まず図10(a)は、絶縁層1の片面に導
体層2が形成された基材上に無電解メッキ法や、スパッ
タ法で1μm程度の極薄い下地配線層3を形成する。
First, in FIG. 10A, an extremely thin underlying wiring layer 3 of about 1 μm is formed on a base material having a conductor layer 2 formed on one surface of an insulating layer 1 by electroless plating or sputtering.

【0004】(b)は、前記下地配線層3の上部を感光
性のレジスト層14をコーティング形成する。
In (b), a photosensitive resist layer 14 is formed on the upper part of the underlying wiring layer 3 by coating.

【0005】(c)と(d)は、予め準備した配線パタ
ーン形成用のマスク15を通して露光現像を行い、配線
を形成させたい部分に下地配線層3を露出させる。
In (c) and (d), exposure and development are performed through a mask 15 for forming a wiring pattern prepared in advance, and the underlying wiring layer 3 is exposed at a portion where wiring is to be formed.

【0006】(e)と(f)は、電解メッキ法によっ
て、露出する下地配線層3上に導体を析出させて配線層
4を形成した後に、レジスト層14のみをエッチングに
よって完全に剥膜除去する。
In (e) and (f), a conductor is deposited on the exposed underlying wiring layer 3 by the electrolytic plating method to form the wiring layer 4, and then only the resist layer 14 is completely removed by etching. To do.

【0007】(g)は、更に、ソフトエッチングによっ
て、下地配線層3のうちで配線層4を短絡させている露
出部分を除去し、それぞれの配線を電気的に独立させ
る。
In (g), the exposed portion of the underlying wiring layer 3 that short-circuits the wiring layer 4 is removed by soft etching to electrically isolate the respective wirings.

【0008】次に、(h)は、配線層4を覆うように絶
縁層8を形成する。この場合の形成方法は、液体状の絶
縁樹脂をコーティングした後に加熱して、架橋固化させ
てもよいし、シート状の絶縁材料を加熱加圧のラミネー
トさせる方法もある。多層配線基板の場合には、以上の
プロセスを必要とする配線層数分だけ繰り返して、絶縁
層8上に配線層4を順番に形成していくことになる。
Next, in (h), the insulating layer 8 is formed so as to cover the wiring layer 4. In this case, as a forming method, a liquid insulating resin may be coated and then heated to crosslink and solidify, or a sheet-shaped insulating material may be laminated by heating and pressing. In the case of a multilayer wiring board, the above process is repeated for the required number of wiring layers to sequentially form the wiring layers 4 on the insulating layer 8.

【0009】又高密度で微細な配線を形成することが可
能な製造プロセスは、この他にサブトラクティブ法もあ
るが、高精細な配線を作成する場合には、セミアディテ
ィブ法が適している。高速な半導体チップや、半導体パ
ッケージは、デザインルールが微細化しているので、そ
れを実装する電気配線板の製造方法としては、セミアデ
ィティブ法が主体となっている。
Further, as a manufacturing process capable of forming fine wiring with high density, there is a subtractive method in addition to this, but the semi-additive method is suitable for producing high-definition wiring. Since the design rules of high-speed semiconductor chips and semiconductor packages have been miniaturized, the semi-additive method is mainly used as a method of manufacturing an electric wiring board for mounting the same.

【0010】しかしながら、従来の電気配線板では、配
線層4を多層化した場合の配線層間の絶縁層8は、液体
状の絶縁樹脂をコーティングした後に加熱架橋固化させ
るか、もしくはシート状の絶縁材料を加熱ラミネートさ
せる方法で一括に形成しているだけなので、単一の絶縁
層内では誘電率は一定となっていた。
However, in the conventional electric wiring board, when the wiring layers 4 are multi-layered, the insulating layer 8 between the wiring layers is coated with a liquid insulating resin and then heat-crosslinked and solidified, or a sheet-shaped insulating material. Since it was formed in a batch by the method of heating and laminating, the dielectric constant was constant in a single insulating layer.

【0011】電気信号の周波数が低い場合には、配線パ
ターンによらず誘電率は一定でも信号の伝送特性を確保
し、かつ不要電磁輻射を基準以下に抑えることはできる
が、周波数がギガヘルツ帯になってくると、配線パター
ンに応じて誘電率を変化させ、伝送特性とEMI特性を確
保する必要性が生じる。
When the frequency of the electric signal is low, the signal transmission characteristics can be secured even if the dielectric constant is constant regardless of the wiring pattern, and unnecessary electromagnetic radiation can be suppressed below the standard, but the frequency is in the gigahertz band. Then, it becomes necessary to change the dielectric constant according to the wiring pattern and secure the transmission characteristics and EMI characteristics.

【0012】配線層4は、電気的な役割として信号線、
電源線、グランド線に大別され、それぞれの配置の組み
合わせによって、絶縁層8の誘電率を変化させた方が、
伝送特性、EMI特性ともに向上する。たとえば、電源
線と、電源線とペアとなり閉ループを構成するようなグ
ランド線は、互いに近接して配置される場合が多く、こ
の場合には電源線とグランド線の間に存在する絶縁層8
は誘電率が高い方が、電気特性が向上する。
The wiring layer 4 has a signal line as an electrical role,
It is roughly divided into a power line and a ground line, and it is better to change the dielectric constant of the insulating layer 8 depending on the combination of the respective arrangements.
Both transmission characteristics and EMI characteristics are improved. For example, the power supply line and the ground line that forms a closed loop in pair with the power supply line are often arranged close to each other, and in this case, the insulating layer 8 existing between the power supply line and the ground line.
The higher the dielectric constant, the better the electrical characteristics.

【0013】信号線とグランド線、もしくは信号線と電
源線との間に存在する絶縁層8に関しては、高誘電率と
すると特性インピーダンスが低下し、低誘電率にすると
伝播遅延が減少する傾向にあるので、この場合の適した
誘電率は、そのときの電気配線板に求められる機能によ
って選択する必要がある。
Regarding the insulating layer 8 existing between the signal line and the ground line or between the signal line and the power supply line, the characteristic impedance is lowered when the dielectric constant is high and the propagation delay is reduced when the dielectric constant is low. Therefore, a suitable dielectric constant in this case must be selected according to the function required of the electric wiring board at that time.

【0014】これに対して、リファレンシャルモードで
信号を伝送する場合を除けば、2本の信号線間に存在す
る絶縁層は,誘電率を低くした方が,遅延の原因となる
浮遊線間容量を低減させることができる。
On the other hand, except for the case of transmitting a signal in the differential mode, the insulating layer existing between the two signal lines has a lower dielectric constant, which causes a delay between floating lines. The capacity can be reduced.

【0015】以上の議論は,同一配線層4内での面内方
向の配線の位置関係だけでなく、異なる配線層4におけ
る上下方向の配線の位置関係にも適用される。したがっ
て配線層4を取り囲む絶縁層8の誘電率は、配線パター
ンのデザインによって変化させなければ,良好な高周波
電気信号に対する電気特性を確保することができない。
The above discussion applies not only to the positional relationship of the wirings in the in-plane direction within the same wiring layer 4, but also to the positional relationship of the vertical wirings in different wiring layers 4. Therefore, unless the dielectric constant of the insulating layer 8 surrounding the wiring layer 4 is changed according to the design of the wiring pattern, good electrical characteristics for a high frequency electric signal cannot be secured.

【0016】従来の電気配線板では,絶縁層8の誘電率
は配線パターンのデザインによらず一定であるので、良
好な高周波電気特性が得られないという大きな問題点が
あった。
In the conventional electric wiring board, since the dielectric constant of the insulating layer 8 is constant regardless of the design of the wiring pattern, there is a big problem that good high frequency electric characteristics cannot be obtained.

【0017】[0017]

【発明が解決しようとする課題】本発明の課題は、配線
層を取り囲む絶縁層の誘電率を、配線パターンのデザイ
ンに応じて変化させることができ、良好な高周波伝送特
性ならびにEMI特性を得ることが可能な電気配線板を
提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to make it possible to change the dielectric constant of an insulating layer surrounding a wiring layer according to the design of a wiring pattern and to obtain good high frequency transmission characteristics and EMI characteristics. It is to provide an electric wiring board capable of

【0018】[0018]

【課題を解決するための手段】本発明の請求項1に係る
発明は、絶縁層基材上に形成された配線層における互い
に隣接する各配線間に絶縁層を形成した電気配線板にお
いて、前記各配線の信号線、電源線、グランド線等の各
々電気的な役割に応じて、前記絶縁層の誘電率をそれぞ
れ相対的に高誘電率、もしくは低誘電率に形成すること
を特徴とする電気配線板である。
The invention according to claim 1 of the present invention relates to an electric wiring board in which an insulating layer is formed between adjacent wirings in a wiring layer formed on an insulating layer base material. Electricity characterized in that the dielectric constant of the insulating layer is formed to have a relatively high dielectric constant or a relatively low dielectric constant according to the respective electrical roles of the signal line, the power supply line, the ground line, etc. of each wiring. It is a wiring board.

【0019】本発明の請求項2に係る発明は、絶縁層基
材上に形成された多層の配線層における板厚方向に隣接
する各配線層間に絶縁層を形成した電気配線板におい
て、前記各配線の信号線、電源線、グランド線の各々電
気的な役割に応じて、前記絶縁層の誘電率をそれぞれ相
対的に高誘電率、もしくは低誘電率に形成することを特
徴とする電気配線板である。
The invention according to claim 2 of the present invention relates to an electric wiring board in which an insulating layer is formed between wiring layers adjacent to each other in the board thickness direction in a multilayer wiring layer formed on an insulating layer base material. An electric wiring board characterized in that the dielectric constant of the insulating layer is formed to have a relatively high dielectric constant or a relatively low dielectric constant, respectively, according to the respective electrical roles of the signal line, the power supply line, and the ground line of the wiring. Is.

【0020】本発明の請求項3に係る発明は、絶縁層基
材上に、形成された配線層における互いに隣接する各配
線間に絶縁層を形成し、且つ形成された多層の配線層に
おける板厚方向に隣接する各配線層間に絶縁層を形成し
た電気配線板において、前記各配線の信号線、電源線、
グランド線等の各々電気的な役割に応じて、前記絶縁層
の誘電率をそれぞれ相対的に高誘電率、もしくは低誘電
率に形成することを特徴とする電気配線板である。
According to a third aspect of the present invention, an insulating layer is formed between wirings adjacent to each other in a wiring layer formed on an insulating layer base material, and a board in a multilayer wiring layer is formed. In an electric wiring board in which an insulating layer is formed between adjacent wiring layers in the thickness direction, a signal line of each wiring, a power supply line,
The electric wiring board is characterized in that the dielectric constant of the insulating layer is formed to have a relatively high dielectric constant or a relatively low dielectric constant depending on the electrical role of the ground line or the like.

【0021】[0021]

【作用】従来の電気配線板では、単一の絶縁層内の誘電
率を配線パターンの電気的な役割に関係なく一定となっ
ていたが、本発明の電気配線板では、同一配線層内での
面内方向の配線の位置関係だけでなく、異なる配線層に
おける上下方向の配線の位置関係においても、各配線層
を取り囲む絶縁層の誘電率を配線パターンの電気的な役
割に応じて変化させる。
In the conventional electric wiring board, the dielectric constant in a single insulating layer is constant regardless of the electrical role of the wiring pattern. However, in the electric wiring board of the present invention, Not only in the positional relationship of the wiring in the in-plane direction but also in the positional relationship of the vertical wiring in different wiring layers, the dielectric constant of the insulating layer surrounding each wiring layer is changed according to the electrical role of the wiring pattern. .

【0022】[0022]

【発明の実態の形態】本発明を図示の実施形態に基づい
て詳細に説明する。
The present invention will be described in detail based on the illustrated embodiment.

【0023】図2、図3は、本発明に係る電気配線板の
基本となる製造プロセスを示しており、図2(a)〜
(h)は、従来の技術のセミアディティブ法と同一であ
るのでここでは説明を省略する。
2 and 3 show a basic manufacturing process of the electric wiring board according to the present invention, and FIG.
Since (h) is the same as the conventional semi-additive method, its explanation is omitted here.

【0024】図2(a)〜(g)は、絶縁層1の片面に
導体層2が形成された基材の絶縁層1上には下地配線層
3と、配線層4が順次形成されている。
2 (a) to 2 (g), a base wiring layer 3 and a wiring layer 4 are sequentially formed on an insulating layer 1 of a base material having a conductor layer 2 formed on one surface of the insulating layer 1. There is.

【0025】図2(h)の配線層4は、その電気的な役
割から電源配線4v、グランド配線4g、信号配線4s
aと、4sbで構成されている。このような配線構造体
の配線層4の上部に,高誘電率絶縁層5を形成する。形
成方法としては,液状の絶縁樹脂をコーティングする
か,もしくはシート状の絶縁樹脂を加熱加圧ラミネート
し,配線層4の上部を覆う。配線層4の上部を覆った高
誘電率絶縁層5は,導体層4が露出するまで研磨やエッ
チングなどを施される。
The wiring layer 4 of FIG. 2 (h) has a power supply wiring 4v, a ground wiring 4g, and a signal wiring 4s because of its electrical role.
It is composed of a and 4sb. The high dielectric constant insulating layer 5 is formed on the wiring layer 4 of such a wiring structure. As a forming method, a liquid insulating resin is coated, or a sheet-like insulating resin is laminated by heating and pressurizing to cover the upper portion of the wiring layer 4. The high dielectric constant insulating layer 5 covering the upper portion of the wiring layer 4 is polished or etched until the conductor layer 4 is exposed.

【0026】図3(i)〜(l)に付いて説明する。A description will be given with reference to FIGS. 3 (i) to 3 (l).

【0027】図3(i)は、配線層4間に存在する高誘
電率絶縁層5のうちで,所定部分のみをエッチングによ
って除去する。除去すべき高誘電率絶縁層5は,ディフ
ァレンシャルモードで信号を伝送しない2本の信号線4
saと、信号線4sbの間に存在する部分である。
In FIG. 3I, only a predetermined portion of the high dielectric constant insulating layer 5 existing between the wiring layers 4 is removed by etching. The high dielectric constant insulating layer 5 to be removed is the two signal lines 4 that do not transmit signals in the differential mode.
It is a portion existing between sa and the signal line 4sb.

【0028】信号線間であってもディファレンシャルモ
ードで信号を伝送する場合には,高誘電率絶縁層5は除
去の対象とならない。また、電源線同士もしくはグラン
ド線同士が隣り合う配置となる場合には、その間に存在
する高誘電率絶縁層5を除去する。通常、電源線同士,
もしくはグランド線同士が隣り合う配置の場合には、2
本の配線は1本の幅広な配線に統合されてしまうことが
ほとんどなので、あまりこういうデザインは多くはみら
れない。複数の電源、グランド系を持つ電気配線板にお
いて、電源、グランド系の異なる電源線同士,もしくは
グランド線同士が隣り合う配置の場合には、互いに電磁
結合がないようにしっかりと分離する必要があるので、
高誘電率絶縁層5は除去されなければならない。また、
信号線と電源線、もしくは信号線とグランド線の間の高
誘電率絶縁層5は、特性インピーダンスを低減させたい
場合にはそのまま残すが、伝搬遅延を低減させたい場合
には除去する。すなわち、そのときの電気配線板の仕様
によって高誘電率絶縁層5を除去するかどうか決定する
ことになる。
If a signal is transmitted in the differential mode even between signal lines, the high dielectric constant insulating layer 5 is not a target for removal. When the power supply lines or the ground lines are arranged adjacent to each other, the high dielectric constant insulating layer 5 existing between them is removed. Normally, power lines are
Or 2 if the ground lines are adjacent to each other
Since most of the wires of a book are integrated into one wide wire, there are not many such designs. In an electric wiring board having multiple power supplies and ground systems, if the power supply lines with different power supplies and ground systems or the ground lines are adjacent to each other, it is necessary to separate them securely so that there is no electromagnetic coupling between them. So
The high dielectric constant insulating layer 5 must be removed. Also,
The high dielectric constant insulating layer 5 between the signal line and the power line or between the signal line and the ground line is left as it is when the characteristic impedance is desired to be reduced, but is removed when the propagation delay is desired to be reduced. That is, whether or not to remove the high dielectric constant insulating layer 5 is determined according to the specifications of the electric wiring board at that time.

【0029】高誘電率絶縁層5をエッチングしないで残
す部分には保護膜6を形成して,エッチングされるのを
防止する。保護膜6は,配線層4の上部を一部分覆って
しまっても問題がないので,厳しい寸法精度による膜形
成は不要である。
A protective film 6 is formed on a portion of the high-dielectric-constant insulating layer 5 left unetched to prevent it from being etched. Since the protective film 6 does not have a problem even if it partially covers the upper portion of the wiring layer 4, it is not necessary to form a film with strict dimensional accuracy.

【0030】図3(j)は、高誘電率絶縁層5をエッチ
ングによって除去した。
In FIG. 3 (j), the high dielectric constant insulating layer 5 is removed by etching.

【0031】図3(k)は、このようにして所定配線間
にのみ高誘電率絶縁層5を残存させた後に,低誘電率絶
縁層7を配線層4の上部に形成する。形成方法として
は,液状の絶縁樹脂をコーティングするか,もしくはシ
ート状の絶縁樹脂を加熱加圧ラミネートし,配線層4の
上部を覆う。高誘電率絶縁層5と低誘電率絶縁層7の誘
電率の値は、絶対値を規定するものではなく、あくまで
相対的な大小関係が成立していることをさしている。
In FIG. 3K, after the high dielectric constant insulating layer 5 is left only between the predetermined wirings in this manner, the low dielectric constant insulating layer 7 is formed on the wiring layer 4. As a forming method, a liquid insulating resin is coated, or a sheet-like insulating resin is laminated by heating and pressurizing to cover the upper portion of the wiring layer 4. The values of the dielectric constants of the high-dielectric-constant insulating layer 5 and the low-dielectric-constant insulating layer 7 do not define absolute values, but indicate that a relative magnitude relationship is established.

【0032】図3(l)は、以上のプロセスの繰り返し
によって,配線層の多層化を行い、多層の電気配線板を
構成する。
In FIG. 3 (l), by repeating the above process, the wiring layers are multilayered to form a multilayer electric wiring board.

【0033】このような構成の電気配線板においては、
配線層4内では信号線、電源線、グランド線の配置に応
じて、その線間に存在する絶縁層を高誘電率にするか低
誘電率にするかを選択することができる。
In the electric wiring board having such a structure,
In the wiring layer 4, depending on the arrangement of the signal line, the power line, and the ground line, it is possible to select whether the insulating layer existing between the lines has a high dielectric constant or a low dielectric constant.

【0034】図4は,本発明の基本構造から2本の配線
L1、L2部分を取り出した電気特性評価基板1の断面
である。絶縁層1の厚さを20μm、配線L1、L2、
の幅を10μm、その厚さを8μm、線間スペースを1
0μm、絶縁層7の厚さを28μmとしている。配線L
1、L2はCu材とし、絶縁層1と、7の比誘電率は
2.0としてある。配線L1、L2の間の絶縁層8の比
誘電率を2.0と、又は4.0にした場合の線間のクロ
ストークに関するS−parameterはS31とS
41は,第9図のようになる。
FIG. 4 is a cross section of the electric characteristic evaluation substrate 1 in which two wirings L1 and L2 are taken out from the basic structure of the present invention. The thickness of the insulating layer 1 is 20 μm, the wirings L1 and L2,
Width is 10 μm, its thickness is 8 μm, space between lines is 1
The thickness of the insulating layer 7 is 0 μm, and the thickness of the insulating layer 7 is 28 μm. Wiring L
Cu materials 1 and L2 are used, and the relative dielectric constants of the insulating layers 1 and 7 are 2.0. When the relative dielectric constant of the insulating layer 8 between the wirings L1 and L2 is set to 2.0 or 4.0, S-parameters regarding crosstalk between lines are S31 and S.
41 is as shown in FIG.

【0035】このとき,配線L1の入力側をポート1、
出力側をポート2、配線L2の入力側をポート3、出力
側をポート4、としている。この結果から絶縁層8の比
誘電率が低い方がクロストークが小さいことがわかる。
したがって、配線L1、L2がディファレンシャルモー
ドで伝送しない信号線であれば、絶縁層8の誘電率は低
い方が伝送特性が良好である。
At this time, the input side of the wiring L1 is the port 1,
The output side is port 2, the input side of the wiring L2 is port 3, and the output side is port 4. From this result, it can be seen that the lower the relative permittivity of the insulating layer 8, the smaller the crosstalk.
Therefore, if the wirings L1 and L2 are signal lines that do not transmit in the differential mode, the lower the dielectric constant of the insulating layer 8, the better the transmission characteristics.

【0036】逆に,ディファレンシャルモードで伝送す
る信号線であれば、線間の結合を強くするために誘電率
を高くした方が特性が良くなる。たとえば,絶縁層1の
厚さを20μm、配線L1、L2の幅を20μm、その
厚さを8μm、線間スペースを20μm絶縁層7の厚さ
を28μmとする。配線L1、L2はCu材とし、絶縁
層1、絶縁層7の比誘電率は2.0とする。このときの
単位長さ当たりのキャパシタンスは、絶縁層8の比誘電
率が2.0のときには34pF/m、比誘電率が4.0
のときには41pF/mとなる。同様に配線L1とL2
が閉ループを形成する電源線とグランド線のペアである
場合にも、キャパシタンスが大きくなる方が電源やグラ
ンド電位が安定するため,絶縁層8は比誘電率が大きい
方が電気特性が良くなる。
On the contrary, in the case of the signal line transmitted in the differential mode, the characteristics are improved by increasing the dielectric constant in order to strengthen the coupling between the lines. For example, the thickness of the insulating layer 1 is 20 μm, the width of the wirings L1 and L2 is 20 μm, the thickness thereof is 8 μm, the space between lines is 20 μm, and the thickness of the insulating layer 7 is 28 μm. The wirings L1 and L2 are made of Cu material, and the relative dielectric constants of the insulating layer 1 and the insulating layer 7 are 2.0. The capacitance per unit length at this time is 34 pF / m when the dielectric constant of the insulating layer 8 is 2.0, and the dielectric constant is 4.0.
In case of, it becomes 41 pF / m. Similarly, the wirings L1 and L2
Even when is a pair of a power supply line and a ground line forming a closed loop, the larger the capacitance is, the more stable the power supply and the ground potential are. Therefore, the insulating layer 8 having the larger relative dielectric constant has the better electric characteristics.

【0037】配線L1、L2が信号線と電源線,もしく
は信号線とグランド線の組み合わせの場合には,絶縁層
8が高誘電率だと、特性インピーダンスが低減し、低誘
電率だと伝搬遅延が低減するので、電気配線板の仕様上
どちらがより重要であるかに応じて、絶縁層8の誘電率
を大小を選択することになる。
When the wirings L1 and L2 are a combination of a signal line and a power line or a combination of a signal line and a ground line, if the insulating layer 8 has a high dielectric constant, the characteristic impedance is reduced, and if it is a low dielectric constant, the propagation delay occurs. Therefore, the dielectric constant of the insulating layer 8 is selected to be large or small depending on which is more important in the specifications of the electric wiring board.

【0038】たとえば、図5は、コプレーナーマイクロ
ストリップラインの線路形態をとった電気特性評価基板
2の断面である。
For example, FIG. 5 is a cross section of the electrical characteristic evaluation substrate 2 in the form of a coplanar microstrip line.

【0039】絶縁層1の厚さを20μm、配線G1、G
2、S1の幅を20μm、その厚さを8μm、線間スペ
ースを20μm、絶縁層7の厚さを28μmとしてい
る。配線G1、G2、S1はCu材とし、絶縁層1、絶
縁層7の比誘電率は2.0としてある。グランド線G
1、G2と信号線S1との間の絶縁層8の比誘電率を
2.0、4.0にした場合の単位長さ当たりのキャパシ
タンスは,それぞれ55pF/mと70pF/mとな
る。絶縁層8の比誘電率を変えることによってキャパシ
タンスを変えることができるので、電気配線板の仕様に
合致した電気特性を得ることができる。
The insulating layer 1 has a thickness of 20 μm and the wirings G1 and G
2. The width of S1 is 20 μm, the thickness thereof is 8 μm, the space between lines is 20 μm, and the thickness of the insulating layer 7 is 28 μm. The wirings G1, G2 and S1 are made of Cu material, and the relative dielectric constants of the insulating layers 1 and 7 are 2.0. Ground line G
When the relative dielectric constant of the insulating layer 8 between the signal line S1 and the signal line S1 is 2.0 and 4.0, the capacitance per unit length is 55 pF / m and 70 pF / m, respectively. Since the capacitance can be changed by changing the relative permittivity of the insulating layer 8, it is possible to obtain electric characteristics that match the specifications of the electric wiring board.

【0040】また、図4において、配線L1、L2が電
源線同士、もしくはグランド線同士の場合には、特に互
いの電源、グランド系が異なるとき、絶縁層8の比誘電
率を低くして電磁結合しないようにすることが、不要電
磁放射を低減させ電気特性を向上させる。
Further, in FIG. 4, when the wirings L1 and L2 are power supply lines or ground lines, especially when the power supply and the ground system are different from each other, the relative dielectric constant of the insulating layer 8 is lowered to reduce electromagnetic waves. The decoupling reduces unwanted electromagnetic radiation and improves electrical properties.

【0041】このように配線が、信号線、電源線、グラ
ンド線のいずれかによって、電気特性を向上させるのに
線間の絶縁層に求められる誘電率の大小関係が異なる。
したがって、任意の線間に大小いずれかの誘電率を有す
る絶縁層を配置できることは、電気特性の厳しい高周波
信号を伝送させる場合に非常に有利である。
As described above, depending on whether the wiring is a signal line, a power supply line, or a ground line, the magnitude relationship of the dielectric constant required for the insulating layer between the lines to improve the electrical characteristics differs.
Therefore, the ability to dispose an insulating layer having a large or small permittivity between arbitrary lines is extremely advantageous when transmitting a high-frequency signal having severe electrical characteristics.

【0042】次に、図2、図3に示した基本製造プロセ
スにおける高誘電率絶縁層5と低誘電率絶縁層7の作成
順序を入れ換えた第2の製造プロセスを図6(a)〜
(f)に示す。
Next, the second manufacturing process in which the order of forming the high dielectric constant insulating layer 5 and the low dielectric constant insulating layer 7 in the basic manufacturing process shown in FIGS.
It shows in (f).

【0043】図6(a)は、絶縁層1の片面に導体層2
が形成された基材の絶縁層1上には、下地配線層3と配
線層4が順次形成されている。配線層4は,その電気的
な役割から電源配線4v、グランド配線4g、信号配線
4sa、4sbで構成されている。
In FIG. 6A, the conductor layer 2 is formed on one surface of the insulating layer 1.
A base wiring layer 3 and a wiring layer 4 are sequentially formed on the insulating layer 1 of the base material on which is formed. The wiring layer 4 is composed of a power supply wiring 4v, a ground wiring 4g, and signal wirings 4sa and 4sb because of its electrical role.

【0044】図6(b)は、このような配線構造体の配
線層4の上部に,低誘電率絶縁層7を形成する。形成方
法としては、液状の絶縁樹脂をコーティングするか、も
しくはシート状の絶縁樹脂を加熱加圧ラミネートし、配
線層4の上部を覆う。配線層4の上部を覆った低誘電率
絶縁層8は、導体層4が露出するまで研磨やエッチング
などを施される。
In FIG. 6B, a low dielectric constant insulating layer 7 is formed on the wiring layer 4 of such a wiring structure. As a forming method, a liquid insulating resin is coated, or a sheet-shaped insulating resin is laminated under heating and pressure to cover the upper portion of the wiring layer 4. The low dielectric constant insulating layer 8 covering the upper portion of the wiring layer 4 is polished or etched until the conductor layer 4 is exposed.

【0045】図6(c)は、次に、配線層4間に存在す
る低誘電率絶縁層7のうちで、所定部分のみをエッチン
グによって除去する。除去すべき低誘電率絶縁層7は、
電源線4vと、グランド線4gの間に存在する部分であ
る。また、信号線と電源線、もしくは信号線とグランド
線の間の低誘電率絶縁層7は、伝搬遅延を低減させたい
場合にはそのまま残すが、特性インピーダンスを低減さ
せたい場合には除去する。すなわち、そのときの電気配
線板の仕様によって低誘電率絶縁層7を除去するかどう
か決定することになる。図6の実施例では、信号線4s
aとグランド線4gの間に存在する低誘電率絶縁層7
は、特性インピーダンスの低減を優先させるために、エ
ッチングによって除去している。低誘電率絶縁層7のエ
ッチングしないで残す部分には保護膜6を形成して、エ
ッチングされるのを防止する。
Next, as shown in FIG. 6C, of the low dielectric constant insulating layer 7 existing between the wiring layers 4, only a predetermined portion is removed by etching. The low dielectric constant insulating layer 7 to be removed is
It is a portion existing between the power supply line 4v and the ground line 4g. The low dielectric constant insulating layer 7 between the signal line and the power supply line or between the signal line and the ground line is left as it is when the propagation delay is desired to be reduced, but is removed when the characteristic impedance is desired to be reduced. That is, whether or not to remove the low dielectric constant insulating layer 7 is determined according to the specifications of the electric wiring board at that time. In the embodiment of FIG. 6, the signal line 4s
low dielectric constant insulating layer 7 existing between a and the ground line 4g
Are removed by etching in order to give priority to the reduction of the characteristic impedance. A protective film 6 is formed on the portion of the low dielectric constant insulating layer 7 that remains without being etched to prevent it from being etched.

【0046】図6(d)は、低誘電率絶縁層7をエッチ
ングによって除去した。
In FIG. 6D, the low dielectric constant insulating layer 7 was removed by etching.

【0047】図6(e)は、このようにして所定配線間
にのみ低誘電率絶縁層7を残存させた後に、高誘電率絶
縁層9を配線層4の上部に形成する。形成方法として
は、液状の絶縁樹脂をコーティングするか、もしくはシ
ート状の絶縁樹脂を加熱ラミネートし、配線層4の上部
を覆う。
In FIG. 6E, after the low dielectric constant insulating layer 7 is left only between the predetermined wirings in this manner, the high dielectric constant insulating layer 9 is formed on the wiring layer 4. As a forming method, a liquid insulating resin is coated or a sheet-shaped insulating resin is heat-laminated to cover the upper portion of the wiring layer 4.

【0048】図6(f)は、以上のプロセスの繰り返し
によって、配線層の多層化を行い、多層の電気配線板を
構成する。
In FIG. 6F, by repeating the above process, the wiring layers are multilayered to form a multilayer electric wiring board.

【0049】図2、図3に示した基本製造プロセスだ
と、例えば、図3(k)にしめすように配線層4の上部
には必ず低誘電率絶縁層7が存在する。この場合には、
配線層4と上部配線層10との間の絶縁層は低誘電率と
なるため、配線層4と上部配線層10が主に信号線で構
成されている場合には、層間の線間容量が低減される。
結果として伝搬遅延を減少させることができるという利
点がある。
In the basic manufacturing process shown in FIGS. 2 and 3, for example, as shown in FIG. 3K, the low dielectric constant insulating layer 7 is always present on the wiring layer 4. In this case,
Since the insulating layer between the wiring layer 4 and the upper wiring layer 10 has a low dielectric constant, when the wiring layer 4 and the upper wiring layer 10 are mainly composed of signal lines, the inter-line capacitance between the layers is reduced. Will be reduced.
As a result, there is an advantage that the propagation delay can be reduced.

【0050】一方、図6記載の製造プロセスによる層構
成だと、例えば、図6(e)にしめすように配線層4の
上部には必ず高誘電率絶縁層9が存在する。この場合に
は、配線層4と上部配線層10との間の絶縁層は高誘電
率となるため、配線層4と上部配線層10が主にペアと
なる電源線とグランド線で構成されている場合には、層
間の線間容量を増加させることができる。結果として半
導体デバイスの同時スイッチング時などにおいて、電源
やグランドの電位の変動を低減させることができるとい
う利点がある。このようなことから、配線層4と上部配
線層10が主に担う役割に応じて、図2、図3の基本製
造プロセスと、図6の製造プロセスとから、適切なプロ
セスを選択することができる。
On the other hand, in the layer structure by the manufacturing process shown in FIG. 6, for example, as shown in FIG. 6E, the high dielectric constant insulating layer 9 is always present on the wiring layer 4. In this case, since the insulating layer between the wiring layer 4 and the upper wiring layer 10 has a high dielectric constant, the wiring layer 4 and the upper wiring layer 10 are mainly composed of a power line and a ground line that form a pair. If so, the line capacitance between layers can be increased. As a result, there is an advantage that fluctuations in the potential of the power supply and the ground can be reduced when the semiconductor devices are simultaneously switched. For this reason, an appropriate process can be selected from the basic manufacturing process of FIGS. 2 and 3 and the manufacturing process of FIG. 6 depending on the roles mainly played by the wiring layer 4 and the upper wiring layer 10. it can.

【0051】今まで述べた製造プロセスは、同一配線層
内において、隣り合う配線間の絶縁層の誘電率を選択で
きるものであった。ここでは、更に電気配線板の上下に
隣り合う配線層間の絶縁層の誘電率を選択できる第3の
製造プロセスに関して、図7(a)〜(e)に基づいて
説明する。
In the manufacturing process described so far, the dielectric constant of the insulating layer between adjacent wirings can be selected within the same wiring layer. Here, a third manufacturing process in which the dielectric constants of the insulating layers between the wiring layers adjacent to each other above and below the electric wiring board can be selected will be described with reference to FIGS.

【0052】図7(a)は、絶縁層1の片面に導体層2
が形成された基材の絶縁層1上には、下地配線層3と配
線層4が順次形成されている。配線層4は、その電気的
な役割から電源配線4v、グランド配線4g、信号配線
4sa、4sbで構成されている。電源配線4vとグラ
ンド配線4g、グランド配線4gと信号配線4sa間の
には、高誘電率絶縁層5が形成されている。このような
配線構造体の配線層4の上部には,低誘電率絶縁層7が
形成されている。以上の構成は、基本製造プロセスによ
って作成できる。又、低誘電率絶縁層7の表面の所定の
位置に保護層11が形成されている。
In FIG. 7A, the conductor layer 2 is formed on one surface of the insulating layer 1.
A base wiring layer 3 and a wiring layer 4 are sequentially formed on the insulating layer 1 of the base material on which is formed. The wiring layer 4 is composed of a power supply wiring 4v, a ground wiring 4g, and signal wirings 4sa and 4sb due to its electrical role. A high dielectric constant insulating layer 5 is formed between the power supply wiring 4v and the ground wiring 4g, and between the ground wiring 4g and the signal wiring 4sa. A low dielectric constant insulating layer 7 is formed on the wiring layer 4 of such a wiring structure. The above configuration can be created by the basic manufacturing process. Further, the protective layer 11 is formed at a predetermined position on the surface of the low dielectric constant insulating layer 7.

【0053】次に、図7(b)は、配線層4の上部を覆
った低誘電率絶縁層7の所定部分を、導体層4が露出す
るまでエッチングする。除去すべき低誘電率絶縁層7
は、配線層4と上部配線層10において、厚さ方向上下
に隣接する各配線の役割に応じて決定される。ディファ
レンシャルモードで信号を伝送しない2本の信号線4s
aと10sa、4sbと10sbの間に存在する低誘電
率絶縁層7は,エッチング除去しないで残す。信号線間
であってもディファレンシャルモードで信号を伝送する
場合には,低誘電率絶縁層7を除去する。一方、ペアと
なる電源線4vとグランド線10g、グランド線4gと
電源線10vの間に存在する低誘電率絶縁層7は,エッ
チング除去する。また,電源線同士,もしくはグランド
線同士が上下にする配置となる場合には,その間に存在
する低誘電率絶縁層7は除去しない。更に、信号線と電
源線、もしくは信号線とグランド線が上下に隣接する場
合において、線間の低誘電率絶縁層7は、伝搬遅延を低
減させたい場合にはそのまま残すが、特性インピーダン
スを低減させたい場合には除去する。すなわち、そのと
きの電気配線板の仕様によって低誘電率絶縁層7を除去
するかどうか決定することになる。低誘電率絶縁層7を
エッチングしないで残す部分には保護膜11を形成し
て,エッチングされるのを防止する。
Next, as shown in FIG. 7B, a predetermined portion of the low dielectric constant insulating layer 7 covering the upper portion of the wiring layer 4 is etched until the conductor layer 4 is exposed. Low dielectric constant insulating layer 7 to be removed
In the wiring layer 4 and the upper wiring layer 10 are determined according to the roles of the wirings vertically adjacent to each other in the thickness direction. Two signal lines 4s that do not transmit signals in differential mode
The low dielectric constant insulating layer 7 existing between a and 10 sa and 4 sb and 10 sb is left without being removed by etching. When the signal is transmitted in the differential mode even between the signal lines, the low dielectric constant insulating layer 7 is removed. On the other hand, the low-dielectric-constant insulating layer 7 existing between the power line 4v and the ground line 10g and the ground line 4g and the power line 10v forming a pair is removed by etching. Further, when the power supply lines or the ground lines are arranged vertically, the low dielectric constant insulating layer 7 existing between them is not removed. Further, when the signal line and the power line or the signal line and the ground line are vertically adjacent to each other, the low dielectric constant insulating layer 7 between the lines is left as it is when the propagation delay is desired to be reduced, but the characteristic impedance is reduced. Remove if you want to. That is, whether or not to remove the low dielectric constant insulating layer 7 is determined according to the specifications of the electric wiring board at that time. A protective film 11 is formed on the remaining portion of the low dielectric constant insulating layer 7 without being etched to prevent it from being etched.

【0054】図7(c)は、低誘電率絶縁層7をエッチ
ング除去する。次に保護膜11を薄膜処理により除去し
た。
In FIG. 7C, the low dielectric constant insulating layer 7 is removed by etching. Next, the protective film 11 was removed by thin film processing.

【0055】図7(d)は、このようにして所定配線層
間にのみ低誘電率絶縁層7を残存させた後に,高誘電率
絶縁層12を配線層4の上部に形成する。形成方法とし
ては,液状の絶縁樹脂をコーティングするか,もしくは
シート状の絶縁樹脂を加熱ラミネートし,配線層4の上
部を覆う。低誘電率絶縁層7が露出するまで研磨とエッ
チングを施す。
In FIG. 7D, after the low dielectric constant insulating layer 7 is left only between the predetermined wiring layers in this way, the high dielectric constant insulating layer 12 is formed on the wiring layer 4. As a forming method, a liquid insulating resin is coated or a sheet-shaped insulating resin is heat-laminated to cover the upper portion of the wiring layer 4. Polishing and etching are performed until the low dielectric constant insulating layer 7 is exposed.

【0056】図7(e)は、上部配線層10は通常のセ
ミアディティブプロセスで作成される。以上のプロセス
の繰り返しによって,配線層の多層化を行い、多層の電
気配線板を構成する。
In FIG. 7E, the upper wiring layer 10 is formed by an ordinary semi-additive process. By repeating the above process, the wiring layers are multilayered to form a multilayer electric wiring board.

【0057】以上のように構成した場合には、同一配線
層内だけでなく、異なる配線層間に対しても、隣接する
配線間に存在する絶縁層の誘電率を選択することが可能
となる。
In the case of the above structure, the dielectric constant of the insulating layer existing between the adjacent wirings can be selected not only in the same wiring layer but also in different wiring layers.

【0058】たとえば、第7図に示したような電気特性
評価基板3を作成することが可能となる。次に図8にお
いて、配線Lbと、上部配線層Lu の間の絶縁層13
の誘電率を2.0、4.0とした場合の線間容量は、そ
れぞれ単位長さ当たりの54pF/m、 89pF/m
となる。但し、絶縁層1の厚さを20μm,配線Lb、L
uの幅を40μm、その厚さを8μm、低誘電率絶縁層
7の厚さを28μmとする。配線Lb、LuはCu材と
し、絶縁層1、7の比誘電率は2.0とする。配線L
b、Luがともにディファレンシャルモードで伝送しな
い信号線であれば、誘電率を低くした方がキャパシタン
スが低減され、クロストークや伝搬遅延が低減する。一
方、配線Lb、Luがペアとなる電源線とグランド線で
ある場合には、誘電率を高くした方がキャパシタンスが
増加して、電源とグランドの電位が安定する。
For example, it becomes possible to prepare the electric characteristic evaluation substrate 3 as shown in FIG. Next, referring to FIG. 8, the insulating layer 13 between the wiring Lb and the upper wiring layer Lu 1 is formed.
The line-to-line capacities when the dielectric constants of the above are set to 2.0 and 4.0 are 54 pF / m and 89 pF / m per unit length, respectively.
Becomes However, the thickness of the insulating layer 1 is 20 μm, the wirings Lb, L
The width of u is 40 μm, the thickness thereof is 8 μm, and the thickness of the low dielectric constant insulating layer 7 is 28 μm. The wirings Lb and Lu are made of a Cu material, and the dielectric constants of the insulating layers 1 and 7 are 2.0. Wiring L
If both b and Lu are signal lines that do not transmit in the differential mode, the capacitance is reduced and the crosstalk and the propagation delay are reduced by lowering the dielectric constant. On the other hand, when the wirings Lb and Lu are the power supply line and the ground line that form a pair, the higher the dielectric constant, the larger the capacitance and the more stable the potentials of the power supply and the ground.

【0059】[0059]

【発明の効果】以上説明したように本発明に係る電気配
線板は,同一配線層内に形成されている配線の信号線、
電源線、グランド線などといった電気的な役割に応じ
て、隣接する配線間に存在する絶縁層の誘電率を変化さ
せることができる。また、電気配線板の厚さ方向上下に
隣接する配線層に形成されている配線の信号線、電源
線、グランド線などといった電気的な役割に応じて、上
下配線層間に存在する絶縁層の誘電率を変化させること
もできる。このように、配線の電気的な役割に応じて、
配線間に存在する絶縁層の誘電率の相対的な大小を任意
に設定することができるので、高周波信号を伝送させる
場合における伝搬遅延、クロストークなどを低減させた
り、電源やグランドの電位の変動を抑制することができ
る。良好な高周波伝送特性ならびにEMI特性を得るこ
とが可能な電気配線板を提供できる。又結果として高周
波電気信号の波形の歪みや反射を抑え、良好な波形の信
号を伝送できるとともに、不要電磁輻射の低減を図るこ
とができる。
As described above, the electric wiring board according to the present invention includes the signal lines of the wirings formed in the same wiring layer,
The dielectric constant of the insulating layer existing between the adjacent wirings can be changed according to the electrical role such as the power supply line and the ground line. Also, depending on the electrical role of the signal lines, power supply lines, ground lines, etc. of the wiring formed in the wiring layers that are vertically adjacent to each other in the thickness direction of the electric wiring board, the dielectric properties of the insulating layers existing between the upper and lower wiring layers You can also change the rate. Thus, depending on the electrical role of the wiring,
Since the relative magnitude of the dielectric constant of the insulating layer that exists between wires can be set arbitrarily, propagation delay, crosstalk, etc. when transmitting high-frequency signals can be reduced, and fluctuations in the potential of power supply and ground. Can be suppressed. It is possible to provide an electric wiring board that can obtain good high-frequency transmission characteristics and EMI characteristics. Further, as a result, distortion and reflection of the waveform of the high-frequency electric signal can be suppressed, a signal having a favorable waveform can be transmitted, and unnecessary electromagnetic radiation can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電気配線板の一例の構造を示す側
断面図。
FIG. 1 is a side sectional view showing a structure of an example of an electric wiring board according to the present invention.

【図2】(a)〜(h)は、本発明の製造プロセスを説
明する側断面図。
2A to 2H are side sectional views for explaining the manufacturing process of the present invention.

【図3】(i)〜(l)は、本発明の製造プロセスを説
明する側断面図。
3 (i) to (l) are side sectional views for explaining the manufacturing process of the present invention.

【図4】電気特性評価基板1の構造を示す側断面図。FIG. 4 is a side sectional view showing the structure of the electrical characteristic evaluation substrate 1.

【図5】電気特性評価基板2の構造を示す側断面図。FIG. 5 is a side sectional view showing the structure of the electrical characteristic evaluation substrate 2.

【図6】本発明の第2の製造プロセスを説明する工程側
断面図。
FIG. 6 is a process side sectional view illustrating a second manufacturing process of the present invention.

【図7】本発明の第3の製造プロセスを説明する工程側
断面図。
FIG. 7 is a process side sectional view illustrating a third manufacturing process of the present invention.

【図8】本発明の第3の製造プロセスの電気特性評価基
板3の構造を示す側断面図。
FIG. 8 is a side sectional view showing the structure of the electrical characteristic evaluation substrate 3 of the third manufacturing process of the present invention.

【図9】電気特性評価基板1のクロストーク特性グラ
フ。
FIG. 9 is a crosstalk characteristic graph of the electric characteristic evaluation substrate 1.

【図10】(a)〜(h)は、従来の技術であるセミア
ディティブ法の製造プロセスを説明する側断面図。
10A to 10H are side sectional views for explaining a manufacturing process of a conventional semi-additive method.

【符号の説明】[Explanation of symbols]

1…絶縁層 2…導体層 3…下地配線層 4…配線層 4v…電源線 4g…グランド線 4sa…信号線 4sb…信号線 5…高誘電率絶縁層 6…保護膜 7…低誘電率絶縁層 8…絶縁層 9…高誘電率絶縁層 10…上部配線層 10v…電源線 10g…グランド線 10sa…信号線 10sb…信号線 11…保護膜 12…高誘電率絶縁層 13…絶縁層 14…レジスト層 15…マスク L1…配線 L2…配線 G1…グランド線 G2…グランド線 S1…信号線 Lb…配線 Lu…配線 1 ... Insulation layer 2 ... Conductor layer 3 ... Base wiring layer 4 ... Wiring layer 4v ... power line 4g ... ground wire 4sa ... Signal line 4sb ... Signal line 5 ... High dielectric constant insulating layer 6 ... Protective film 7 ... Low dielectric constant insulating layer 8 ... Insulating layer 9 ... High dielectric constant insulating layer 10 ... Upper wiring layer 10v ... power line 10g ... ground wire 10sa ... Signal line 10sb ... Signal line 11 ... Protective film 12 ... High dielectric constant insulating layer 13 ... Insulating layer 14 ... Resist layer 15 ... Mask L1 ... Wiring L2 ... Wiring G1 ... Ground line G2 ... Ground line S1 ... Signal line Lb ... Wiring Lu ... Wiring

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】絶縁層基材上に形成された配線層における
互いに隣接する各配線間に絶縁層を形成した電気配線板
において、前記各配線の信号線、電源線、グランド線等
の各々電気的な役割に応じて、前記絶縁層の誘電率をそ
れぞれ相対的に高誘電率、もしくは低誘電率に形成する
ことを特徴とする電気配線板。
1. An electric wiring board in which an insulating layer is formed between adjacent wirings of a wiring layer formed on an insulating layer base material. The electric wiring board is characterized in that the dielectric constants of the insulating layers are formed to have a relatively high dielectric constant or a relatively low dielectric constant, respectively, depending on their respective roles.
【請求項2】絶縁層基材上に形成された多層の配線層に
おける板厚方向に隣接する各配線層間に絶縁層を形成し
た電気配線板において、前記各配線の信号線、電源線、
グランド線の各々電気的な役割に応じて、前記絶縁層の
誘電率をそれぞれ相対的に高誘電率、もしくは低誘電率
に形成することを特徴とする電気配線板。
2. An electric wiring board in which an insulating layer is formed between wiring layers adjacent to each other in the board thickness direction in a multi-layer wiring layer formed on an insulating layer base material, in which a signal line, a power supply line of each wiring,
An electric wiring board, characterized in that the dielectric constant of the insulating layer is formed to have a relatively high dielectric constant or a relatively low dielectric constant depending on the electrical role of each ground line.
【請求項3】絶縁層基材上に、形成された配線層におけ
る互いに隣接する各配線間に絶縁層を形成し、且つ形成
された多層の配線層における板厚方向に隣接する各配線
層間に絶縁層を形成した電気配線板において、前記各配
線の信号線、電源線、グランド線等の各々電気的な役割
に応じて、前記絶縁層の誘電率をそれぞれ相対的に高誘
電率、もしくは低誘電率に形成することを特徴とする電
気配線板。
3. An insulating layer is formed between wirings adjacent to each other on a wiring layer formed on an insulating layer base material, and between the wiring layers adjacent to each other in the board thickness direction of the formed multilayer wiring layers. In an electric wiring board on which an insulating layer is formed, the dielectric constant of the insulating layer is set to a relatively high dielectric constant or a low dielectric constant depending on the electrical roles of the signal line, the power supply line, the ground line, etc. of each wiring. An electric wiring board having a dielectric constant.
JP2002011151A 2002-01-21 2002-01-21 Electrical wiring board Expired - Fee Related JP4161577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002011151A JP4161577B2 (en) 2002-01-21 2002-01-21 Electrical wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002011151A JP4161577B2 (en) 2002-01-21 2002-01-21 Electrical wiring board

Publications (2)

Publication Number Publication Date
JP2003218535A true JP2003218535A (en) 2003-07-31
JP4161577B2 JP4161577B2 (en) 2008-10-08

Family

ID=27648695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002011151A Expired - Fee Related JP4161577B2 (en) 2002-01-21 2002-01-21 Electrical wiring board

Country Status (1)

Country Link
JP (1) JP4161577B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130747A (en) * 2006-11-20 2008-06-05 Nec Corp Printed wiring board
CN102638929A (en) * 2011-02-10 2012-08-15 株式会社藤仓 Printed wiring board
JP2014022622A (en) * 2012-07-20 2014-02-03 Nec Corp Printed circuit board and electronic apparatus having the same
JP2016026295A (en) * 2015-09-14 2016-02-12 スリーエム イノベイティブ プロパティズ カンパニー Socket for IC device
JP2016035463A (en) * 2015-09-14 2016-03-17 スリーエム イノベイティブ プロパティズ カンパニー Socket for IC device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130747A (en) * 2006-11-20 2008-06-05 Nec Corp Printed wiring board
CN102638929A (en) * 2011-02-10 2012-08-15 株式会社藤仓 Printed wiring board
US8841976B2 (en) 2011-02-10 2014-09-23 Fujikura Ltd. Printed wiring board including first and second insulating layers having dielectric loss tangents that are different by a predetermined relationship
JP2014022622A (en) * 2012-07-20 2014-02-03 Nec Corp Printed circuit board and electronic apparatus having the same
US9572251B2 (en) 2012-07-20 2017-02-14 Nec Corporation Printed circuit board consisting of laminated substrates and electronic device comprising the same
JP2016026295A (en) * 2015-09-14 2016-02-12 スリーエム イノベイティブ プロパティズ カンパニー Socket for IC device
JP2016035463A (en) * 2015-09-14 2016-03-17 スリーエム イノベイティブ プロパティズ カンパニー Socket for IC device

Also Published As

Publication number Publication date
JP4161577B2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
KR101573959B1 (en) Multilayer wiring board
JP4204150B2 (en) Multilayer circuit board
JP3732927B2 (en) Multilayer wiring board
EP1443811A2 (en) High speed circuit board and method for fabrication
US7349196B2 (en) Composite distributed dielectric structure
JP3234556B2 (en) Method and apparatus for controlling signal line impedance of circuit board
US6495772B2 (en) High performance dense wire for printed circuit board
JP2005183949A (en) Printed circuit board of low crosstalk noise and its manufacturing method
WO2001001453A2 (en) Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards
JP2006074014A (en) Multilayer printed board, and method for controlling impedance of microstrip line
WO2009028108A1 (en) Multi-layer substrate
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2001144452A (en) Multilayered printed board
JP4834937B2 (en) Multi-layer wiring board for high-frequency circuits
US7388158B2 (en) Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies
JP4161577B2 (en) Electrical wiring board
US7166877B2 (en) High frequency via
JP2004032232A (en) Transmission line filter
JP2008211240A (en) Multi-level circuit substrate, method for manufacturing the same and method for adjusting characteristic impedance therefor
JP2004259959A (en) Wiring board
JP2664589B2 (en) Multilayer wiring board
KR20070071358A (en) Multi layers printed circuit board and the method for producing the same
JP2006080162A (en) Printed wiring board
JP2004259960A (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees