JP4942811B2 - Wiring board, electric signal transmission system and electronic device - Google Patents
Wiring board, electric signal transmission system and electronic device Download PDFInfo
- Publication number
- JP4942811B2 JP4942811B2 JP2009501287A JP2009501287A JP4942811B2 JP 4942811 B2 JP4942811 B2 JP 4942811B2 JP 2009501287 A JP2009501287 A JP 2009501287A JP 2009501287 A JP2009501287 A JP 2009501287A JP 4942811 B2 JP4942811 B2 JP 4942811B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductor
- wiring board
- line conductor
- electrical length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008054 signal transmission Effects 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims description 310
- 239000002344 surface layer Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 60
- 238000000926 separation method Methods 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 113
- 230000005540 biological transmission Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- PCEXQRKSUSSDFT-UHFFFAOYSA-N [Mn].[Mo] Chemical compound [Mn].[Mo] PCEXQRKSUSSDFT-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
本発明の第一の実施態様は、差動線路を有する配線基板、および前記配線基板を備える電気信号伝送システムおよび電子機器に関する。 A first embodiment of the present invention relates to a wiring board having a differential line, an electric signal transmission system including the wiring board, and an electronic apparatus.
高速で作動する半導体集積回路を搭載するための配線基板として、高速の高周波信号を伝播させるために差動線路を備えた配線基板が従来から知られている。例えば、特開2005−51496号公報に開示される配線基板では、一対の差動線路が配線基板の内部にその厚み方向に所定の間隔をあけて配置されている。そして、前記一対の差動線路は、配線基板の厚み方向に沿って設けられる貫通導体を介して、配線基板の主面に設けられる一対の表層線路導体にそれぞれ電気的に接続される。
このような配線基板では、配線基板の主面に配線を引き出す際に用いる一対の貫通導体の高さは一対の差動線路の配線基板の厚み方向の間隔分だけ相互に異なる。このために配線が互いに等しい長さとならず、差動信号の伝送において出力端におけるスキュー(伝搬遅延時間の差)の増大が生じ、伝送品質を低下させる。As a wiring board for mounting a semiconductor integrated circuit that operates at high speed, a wiring board provided with a differential line in order to propagate a high-speed high-frequency signal is conventionally known. For example, in a wiring board disclosed in Japanese Patent Application Laid-Open No. 2005-51496, a pair of differential lines are arranged in the wiring board at a predetermined interval in the thickness direction. The pair of differential lines are electrically connected to a pair of surface layer line conductors provided on the main surface of the wiring board via through conductors provided along the thickness direction of the wiring board.
In such a wiring board, the height of the pair of through conductors used when the wiring is drawn out to the main surface of the wiring board differs from the pair of differential lines by the distance in the thickness direction of the wiring board. For this reason, the wirings do not have the same length, and an increase in skew (difference in propagation delay time) at the output end occurs in the transmission of differential signals, thereby reducing the transmission quality.
本発明の目的は、信号品質の劣化を抑制することができる配線基板、電気信号伝送システムおよび電子機器を提供することである。
本実施形態の配線基板は、誘電体基板と、第1線路導体および第1線路と、第2線路導体および第2線路と、を備えている。前記第1線路および前記第2線路のそれぞれの電気長は等しい。第1線路導体は、前記誘電体基板内に形成されている。第1線路は、前記第1線路導体の一端部から前記誘電体基板の一方の主面にかけて形成された第1ビア導体を含む。また、第2線路導体は、前記第1線路導体と一部が並んで前記誘電体基板内に形成され、前記第1線路導体に供給される電気信号と逆位相の電気信号が供給される。第2線路は、前記第2線路導体の一端部から前記誘電体基板の一方の主面にかけて形成され、前記第1ビア導体よりも長い第2ビア導体を含む。
さらに本実施形態の電気信号伝送システムは、前記配線基板と、前記第1表層線路導体および前記第2表層線路導体に電気的に接続される半導体集積回路と、を備える。
さらに本実施形態の電子機器は、前記電気信号伝送システムを備える。An object of the present invention is to provide a wiring board, an electric signal transmission system, and an electronic apparatus that can suppress deterioration of signal quality.
The wiring board of this embodiment includes a dielectric substrate, a first line conductor and a first line, and a second line conductor and a second line. The electrical lengths of the first line and the second line are equal. The first line conductor is formed in the dielectric substrate. The first line includes a first via conductor formed from one end of the first line conductor to one main surface of the dielectric substrate. The second line conductor is partially formed in the dielectric substrate along with the first line conductor, and is supplied with an electric signal having a phase opposite to that of the electric signal supplied to the first line conductor. The second line is formed from one end of the second line conductor to one main surface of the dielectric substrate, and includes a second via conductor that is longer than the first via conductor.
Furthermore, the electrical signal transmission system of the present embodiment includes the wiring board and a semiconductor integrated circuit electrically connected to the first surface layer line conductor and the second surface layer line conductor.
Furthermore, the electronic device of this embodiment includes the electrical signal transmission system.
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
図1は、本発明の第1の実施形態の配線基板を示す斜視図である。
図2は、図1の配線基板を示す平面図である。
図3は、本発明の第1の実施形態の配線基板の他の例を示す平面図である。
図4は、本発明の第2の実施形態の配線基板を示す平面図である。
図5は、本発明の第3の実施形態の配線基板を示す平面図である。
図6は、本発明の第4の実施形態の配線基板を示す斜視図である。
図7は、図6の配線基板を示す平面図である。
図8は、本発明の第5の実施形態の配線基板の平面図である。
図9は、本発明の第6の実施形態の配線基板を示す斜視図である。
図10は、図9の配線基板を示す平面図である。
図11は、図9に示す配線基板を切断面線A−Aから見た断面図である。
図12は、図9に示す配線基板を切断面線B−Bから見た断面図である。
図13は、図9に示す配線基板を切断面線C−Cから見た断面図である。
図14は、本発明の第7の実施形態の電気信号伝送システムを示す斜視図である。
図15は、図14の電気信号伝送システムを示す正面図である。
図16は、図15に示す電気信号伝送システムの一部を拡大して示す正面図である。
図17は、それぞれの周波数に対する実施例の差動線路間の位相差と比較例の差動線路間の位相差とをプロットしたデータである。Objects, features, and advantages of the present invention will become more apparent from the following detailed description and drawings.
FIG. 1 is a perspective view showing a wiring board according to a first embodiment of the present invention.
FIG. 2 is a plan view showing the wiring board of FIG.
FIG. 3 is a plan view showing another example of the wiring board according to the first embodiment of the present invention.
FIG. 4 is a plan view showing a wiring board according to the second embodiment of the present invention.
FIG. 5 is a plan view showing a wiring board according to a third embodiment of the present invention.
FIG. 6 is a perspective view showing a wiring board according to a fourth embodiment of the present invention.
FIG. 7 is a plan view showing the wiring board of FIG.
FIG. 8 is a plan view of a wiring board according to the fifth embodiment of the present invention.
FIG. 9 is a perspective view showing a wiring board according to a sixth embodiment of the present invention.
FIG. 10 is a plan view showing the wiring board of FIG.
FIG. 11 is a cross-sectional view of the wiring board shown in FIG. 9 as viewed from the cutting plane line AA.
12 is a cross-sectional view of the wiring board shown in FIG. 9 as viewed from the cutting plane line BB.
FIG. 13 is a cross-sectional view of the wiring board shown in FIG. 9 as viewed from the cutting plane line CC.
FIG. 14 is a perspective view showing an electrical signal transmission system according to a seventh embodiment of the present invention.
FIG. 15 is a front view showing the electric signal transmission system of FIG.
16 is an enlarged front view showing a part of the electric signal transmission system shown in FIG.
FIG. 17 is data in which the phase difference between the differential lines of the example and the phase difference between the differential lines of the comparative example are plotted for each frequency.
以下、図面を参照しながら、本発明の複数の実施形態を説明する。
図1は、本発明の第1の実施形態の配線基板10を示す斜視図である。図2は、図1の配線基板10を示す平面図である。配線基板10は、誘電体基板11、一対の内層線路導体12a〜12b、3つの内層ランド13a〜13c、一対の貫通導体14a〜14b、一対の表層ランド15a〜15b、および一対の表層線路導体16a〜16bを含む。図1では、理解を容易にするため、誘電体基板11を透視して、内層線路導体12a,12bなど内部の構造を実線で示す。本実施形態では、第1線路9aは、内層線路導体12aおよび貫通導体14aを含み、さらに内層ランド13a、表層ランド15aおよび表層線路導体16aを含んで形成される。また本実施形態では、第2線路9bは、内層線路導体12bおよび貫通導体14bを含み、さらに内層ランド13b,13c、表層ランド15bおよび表層線路導体16bを含んで形成される。また第1および第2線路9a,9bによって差動線路32が形成される。
誘電体基板11は、少なくとも3層の誘電体層17a〜17cを具備する。一対の内層線路導体12a,12bは、3層の誘電体層17a〜17cのうち、厚み方向Zの中間に位置する中間層17bの厚み方向Zの上下面18,19に沿ってそれぞれ設けられる。以下、誘電体基板11の誘電体層17a〜17cの積層方向を厚み方向Zと称する。また、誘電体基板11の厚み方向Zに対して垂直な方向のうち、厚み方向Zに垂直な投影面に投影した場合に、誘電体基板11の長辺に沿って延びる方向を長手方向Xと称する。また厚み方向Zおよび長手方向Xに対してともに垂直な方向を幅方向Yと称する。一対の内層線路導体12a,12bのうち、厚み方向Z一方である上方に設けられる内層線路導体12aを第1線路導体12aとし、厚み方向Z他方である下方に設けられる内層線路導体12bを、第2線路導体12bとする。第1線路導体12aは、誘電体基板11内に形成され、例えば、本実施形態において予め定める第1の仮想平面18として機能する中間層17bの上面18上に沿って延びる。また、第2線路導体12bは、誘電体基板11内に形成され、例えば、本実施形態において予め定める第3の仮想平面19として機能する中間層17bの下面19上に沿って延びる。誘電体基板11の上方の面11aを一方の主面11aとすると、第2線路導体12bは、第1線路導体12aより誘電体基板11の下方の面11bである他方の主面11b側に設けられる。中間層17bの上下面18,19は、互いに略平行に形成され、これによって、第2線路導体12bの一部は、第1線路導体12aと略平行となる。例えば、図1のように、厚み方向Zに関する間隔が一定であることが好ましいが、略平行となるためには、厚み方向Zに限られず、間隔が一定であればよい。なお、本発明に使用される用語「略平行」は、「平行」および「実質的に平行」を含む。「実質的に平行」とは、本発明において得られる効果に影響が無い程度に、平行からずれているものをいう。図1の場合、第1線路導体12aと第2線路導体12bとは、厚み方向Z外方から見て、重複する部分を有する。そして、重複する部分は長手方向Xに沿って延びる。このような第1線路導体12aと第2線路導体12bを含む一対の内層線路導体12a,12bを含んで、差動線路32が構成される。一対の内層線路導体12a,12bの主たる部分は、中間層17bを挟む形で一様な対向構造を有することで一定の差動インピーダンスを有する差動線路32として機能する。
3つの内層ランド13a〜13cのうち、2つの内層ランド13a,13bは、それぞれ一対の内層線路導体12a,12bの一端に設けられる。第1線路導体12aに接続される内層ランド13aは、中間層17bの上面18に沿って設けられる。また、第2線路導体12bに接続される内層ランド13bは、中間層17bの下面19に沿って設けられる。これによって一対の内層線路導体12a,12bと、一対の貫通導体14a,14bと、の接続信頼性を確保することができる。第1線路導体12aに接続される内層ランド13aと、第2線路導体12bに接続される内層ランド13bとは、厚み方向Z外方から見て、長手方向Xに関して略同位置であり、幅方向Yに間隔をあけて設けられる。本実施形態では、第1線路導体12aに接続される内層ランド13aと、第2線路導体12bに接続される内層ランド13bとは、一対の内層線路導体12a,12bが重複する部分の軸線L1(図2参照)に対して、略線対称の位置に配置される。また、残余の内層ランド13cは、中間層17bの上面18に沿って設けられ、第2線路導体12bに接続される内層ランド13bの直上付近に設けられる。本実施形態では、これら3つの内層ランド13a〜13cは、形状および寸法が互いに略等しく形成され、例えば、円板状に形成される。
一対の貫通導体14a,14bは、一対の内層線路導体12a,12bに接続される内層ランド13a,13bに一端が接続される。一対の貫通導体14a,14bは、中間層17bの上面18よりも誘電体基板11の一方の主面11a寄りの第2の仮想平面まで延びるように設けられる、本実施形態において第2の仮想平面は、誘電体基板11の一方の主面11aに設定される。したがって、一対の貫通導体14a,14bは、一対の内層線路導体12a,12bから、誘電体基板11の一方の主面11aとなる同一の表層の表面11aまで延びて設けられる。一対の貫通導体14a,14bのうち、誘電体基板11の一方の主面11aから第1線路導体12aの一端部まで設けられ、第1線路導体12aと電気的に接続される貫通導体14aを第1ビア導体14aとする。また、一対の貫通導体14a,14bのうち、誘電体基板11の一方の主面11aから第2線路導体12bの一端部まで設けられ、第2線路導体12bと電気的に接続される貫通導体14bを第2ビア導体14bとする。第2ビア導体14bは、一端部が中間層17bの下面19に設けられる内層ランド13bから、中間層17bの上面18に設けられる内層ランド13cを介して、誘電体基板11の一方の主面11aまで設けられる。このように第2ビア導体14bは、中間層17bの上面18の内層ランド13cを介して設けられるので、誘電体基板11の一方の主面11aまでの接続信頼性を向上することができる。一対の貫通導体14a,14bは、本実施形態では、厚み方向Zに沿って延びる円柱状に形成され、断面の形状および寸法は互いに略等しく形成される。
一対の表層ランド15a,15bは、誘電体基板11の一方の主面11aに沿って設けられ、一対の貫通導体14a,14bの他端とそれぞれ電気的に接続される。一対の表層線路導体16a,16bは、誘電体基板11の一方の主面11aに沿って設けられ、一対の表層ランド15a,15bにそれぞれ電気的に接続される。本実施形態では、これら一対の表層ランド15a,15bは、形状および寸法が互いに略等しく形成され、例えば円板状に形成される。厚み方向Zにおける貫通導体14a,14bの断面は、内層ランド13a,13b,13cの断面および表層ランド15a,15bの断面よりも小さく形成される。これによって、貫通導体14a,14bを形成する場合、内層ランド13a,13b,13cおよび表層ランド15a,15bに対して貫通導体14a,14bが多少位置ずれしたとしても、貫通導体14a,14bと、これらと接続されるべき内層ランド13a,13b,13cおよび表層ランド15a,15bとを確実に接続することができ、信頼性を向上させることができる。
一対の表層線路導体16a,16bのうち、一端部が第1ビア導体14aと電気的に接続される表層線路導体16aを第1表層線路導体16aとする。また一対の表層線路導体16a,16bのうち、一端部が第2ビア導体14bと電気的に接続される表層線路導体16bを第2表層線路導体16bとする。第1表層線路導体16aの少なくとも一部の中心線L16aと、第2表層線路導体16bの少なくとも一部の中心線L16bとが略平行に設けられる。図2に示すように、一対の表層線路導体16a,16bは、それぞれ一対の表層ランド15a,15bから離間するに連れて、近接するように湾曲し、互いの中心線間が予め定める距離以下となると、予め定める方向、本実施形態では長手方向Xに沿って略平行に延びるように形成される。このような一対の表層線路導体16a,16bは、対となって表層にて差動線路32を構成している。本実施形態では、表層線路導体16a,16bの電気長は等しく選ばれる。ここでは、表層線路導体16a,16bの断面形状および寸法が互い等しく選ばれ、第1および第2表層線路導体16a,16bの線路長は等しく選ばれている。
誘電体基板11の材料としては、無機材料または樹脂材料が挙げられる。前記無機材料としては、アルミナ(Al2O3)セラミックス、ムライト(3Al2O3・2SiO2)セラミックス、ガラスセラミックス等が挙げられる。前記樹脂材料としては、フッ素樹脂、ガラスエポキシ樹脂、ポリフェニレンエーテル(PPE)樹脂、液晶ポリエステル(LCP)、ポリイミド(PI)等が挙げられる。誘電体基板11の形状および寸法は用途に応じて適宜設定される。特に厚みは伝送信号の周波数またはインピーダンス設計に応じて設定される。
内層線路導体12a,12b、内層ランド13a〜13c、表層ランド15a,15b、および表層線路導体16a,16bなどの導体配線の材料は、高速信号伝送用途として適した金属の導体層から構成される。例えば、誘電体基板11の材料としてセラミックスを用いる場合、導体線路の材料として銅、モリブデン−マンガン、タングステン等が挙げられる。製造方法としては、例えば、厚膜印刷法、各種の薄膜形成法、メッキ処理法等が挙げられる。各導体配線の幅および厚みは伝送信号の周波数またはインピーダンス設計に応じて設定される。
本実施形態の配線基板10は、例えば、以下のように作製される。誘電体層17a〜17cが例えばアルミナセラミックスから構成される場合、まず、誘電体層17a〜17cとなるアルミナセラミックスのグリーンシートを準備し、これに所定の打ち抜き加工を施して一対の貫通導体14a,14bを設けるための貫通孔を形成する。次に、スクリーン印刷法によってタングステンおよびモリブデンなどの導体ペーストを前記貫通孔に充填するとともに、前記導体配線となるパターンを誘電体層17a〜17cの所定の位置に印刷塗布する。次に、前記パターンが形成された誘電体層17a〜17cを重ねて、これを約1600℃で焼成する。その後、露出している表層線路導体16a,16bにニッケルメッキおよび金メッキを施すことで、本実施形態の配線基板10を作製できる。
次に、第1線路導体12aと第2線路導体12bに関してさらに詳細に説明する。第1線路導体12aの電気長は、第2線路導体12bの電気長より大きく設定される。また一対の内層線路導体12a,12bは、例えば互いに断面形状および寸法が略等しい帯状に形成される。本実施形態では、一対の内層線路導体12a,12bは、互いに断面形状が略等しい。そのため、第1線路導体12aの電気長を第2線路導体12bの電気長より大きくするために、第1線路導体12aの線路長が第2線路導体12bの線路長よりも大きく設定される。
第1線路導体12aは、第1線路導体12aの中心線L12aと第2線路導体12bの中心線L12bとが略平行である第1線路平行部20と、残余の第1線路離間部22と、を備える。第2線路導体12bは、第1線路導体12aの中心線L12aと第2線路導体12bの中心線L12bとが略平行である第2線路平行部21と、残余の第2線路離間部23と、を備える。本実施形態では、第1線路平行部20の中心線と第2線路導体12bの中心線とは、平面視で(厚み方向Z外方から見て)、重複するように(略等しい位置に)配置される。一対の内層線路導体12a,12bの幅は、互いに略等しいので、図2に示すように第1線路平行部20と第2線路平行部21とは、厚み方向Z外方から見て、略等しい位置に配置されることになる。第1線路離間部22の一端部は、第1ビア導体14aと電気的に接続される。また第2線路離間部23の一端部は、第2ビア導体14bと電気的に接続される。
第1線路平行部20の電気長は、第2線路平行部21の電気長と等しく設定される。なお、本発明において「電気長が等しい」とは、差動線路の2導体の長さの差が、パルス幅(もしくはアナログ波の周期)の5%以内であればよい。本実施形態では、一対の内層線路導体12a,12bは、互いに断面形状および寸法が略等しい。そのため、第1線路平行部20の電気長を第2線路平行部21の電気長と等しくするために、第1線路平行部20の線路長と第2線路平行部21の線路長とが略等しくなるように設定される。また第1線路離間部22の電気長は、第2線路離間部23の電気長より大きく設定される。
換言すると、中間層17bの上面18に設けられた第1線路導体12aにおける差動線路32の対向構造が一様である部分の端部から内層ランド13aまでの電気長が、中間層17bの下面19に設けられた第2線路導体12bにおける差動線路32の対向構造が一様である部分の端部から内層ランド13bまでの電気長よりも大きく設定される。
図2に示すように、第1線路離間部22および第2線路離間部23は、対応する第1線路平行部20および第2線路平行部21との接続部分から、互いに離間する方向、すなわち幅方向Y外方に向かって湾曲して、対応する内層ランド13a,13bに向かって延びるように設けられる。第1線路離間部22の曲率は、第2線路離間部23の曲率よりも小さくなるように設定される。このように第1線路離間部22の曲率を第2線路離間部23の曲率よりも小さく設定することによって、第1線路離間部22の線路長を第2線路離間部23の線路長よりも大きくすることができる。
さらに本実施形態では、第1線路離間部22および第1ビア導体14aの電気長の合計と、第2線路離間部23および第2ビア導体14bの電気長の合計とは等しく設定されて、第1線路9aの線路長と第2線路9bの電気長とが等しく形成される。本実施形態の配線基板10では、図1を参照して、中間層17bの下面19に設けられた第2線路導体12bに内層ランド13bを介して接続される第2ビア導体14bの長さは、中間層17bの上面18に設けられた第1線路導体12aの内層ランド13aを介して接続される第1ビア導体14aの長さよりも、中間層17bの厚み分だけ大きくなる。一対の内層線路導体12a,12bは、断面形状が互いに略等しく、第1ビア導体14aと第2ビア導体14bの断面形状および寸法は互いに略等しい。第1線路離間部22および第1ビア導体14aの電気長の合計と、第2線路離間部23および第2ビア導体14bの電気長の合計とを等しくするために、第1線路離間部22および第1ビア導体14aの線路長の合計と、第2線路離間部23および第2ビア導体14bの線路長の合計とは等しく設定される。換言すると、第1線路離間部22の線路長と第2線路離間部23の線路長との差は、第1ビア導体14aと第2ビア導体14bの線路長の差と等しくなるように設定される。したがって、第1線路離間部22の曲率と第2線路離間部23の曲率は、第1ビア導体14aと第2ビア導体14bの線路長の差に基づいて設定される。
第1線路導体12aと第2線路導体12bとは中間層17bの上下面18,19上に沿って設けられる。そして、第1ビア導体14aの高さが、第2ビア導体14bの高さより小さい。本実施形態では、第1線路導体12aの電気長は、前記第2線路導体12bの電気長より大きく設定される。したがって、第1ビア導体14aに接続される第1線路導体12aの電気長は、第2線路導体12bの電気長より大きく設定されるので、第1線路導体12aおよび第1ビア導体14aの電気長の合計を、第2線路導体12bおよび第2ビア導体14bの電気長の合計と等しくすることができる。これによって、第1および第2ビア導体14a,14bの電気長の相違によって生じる電気信号のスキューを、第1および第2線路導体12a,12bだけで抑制することができる。このように差動線路32としての第1および第2線路9a,9bの各々の電気長を互いに等しくすることができるので、伝送信号としての電磁波の位相推移量もまた等しくなる。そのため、差動線路32出力端におけるスキューを減少させることができ、伝送信号の波形品質の劣化を抑制することが可能となる。
また本実施形態では、第1線路導体12aは、第1線路平行部20と、第1線路離間部22とを備え、第2線路導体12bは、第2線路平行部21と、第2線路離間部23とを備える。第1線路平行部20と第2線路平行部21とは、中心線が略平行であり、第1線路離間部22と第2線路離間部23とは中心線が略平行ではない。また第1線路離間部22の一端部が第1ビア導体14aと電気的に接続され、第2線路離間部23の一端部が第2ビア導体14bと電気的に接続される。したがって、第1線路平行部20に供給される電気信号は、第1線路離間部22を介して、第1ビア導体14aに伝送される。同様に、第2線路平行部21に供給される電気信号は、第2線路離間部23を介して、第2ビア導体14bに伝送される。このような第1線路平行部20の電気長は、第2線路平行部21の電気長と等しく設定される。そのため、第1線路平行部20と第2線路平行部21とによって伝送される電気信号のスキューの発生を抑制することができる。
また第1線路離間部22の電気長は、第2線路離間部23の電気長より大きく設定される。これによって第2ビア導体14bより高さが小さい第1ビア導体14aに接続される第1線路離間部22の電気長は、第2線路離間部23の電気長より大きく設定されるので、第1線路離間部22および第1ビア導体14aの電気長の合計を、第2線路離間部23および第2ビア導体14bの電気長の合計と等しくすることができる。これによって第1および第2ビア導体14a,14bの電気長の相違によって生じる電気信号のスキューを、第1および第2線路導体12a,12bだけで抑制することができる。そして、第1線路9aおよび第2線路9bのそれぞれの電気長を等しくして、各線路導体から各ビア導体を介して出力される各電気信号のスキューを減少させることができ、各線路導体によって伝送される電気信号の品質の劣化を抑制することが可能となる。
さらに本実施形態では、第1線路離間部22および第1ビア導体14aの電気長の合計と、第2線路離間部23および第2ビア導体14bの電気長の合計とが等しく設定される。これによって各線路導体から各ビア導体14a,14bを介して出力される各電気信号のスキューをより確実に減少させることができる。そして、各線路導体によって伝送される電気信号の品質の劣化を抑制することが可能となる。
本実施形態では、誘電体基板11の一方の主面11aに沿って設けられる第1表層線路導体16aと、第2表層線路導体16bとをさらに備える。第1表層線路導体16aは、一端部が前記第1ビア導体14aと電気的に接続される。また、第2表層線路導体16bは、一端部が前記第2ビア導体14bと電気的に接続される。第1および第2線路9a,9bが、それぞれ誘電体基板11の表面上に設けられる第1および第2表層線路導体16a,16bを含んでいても、各線路導体によって伝送される電気信号の品質の劣化を抑制することが可能となる。また第1および第2表層線路導体16a,16bは、誘電体基板17の表面上に設けられている。そのため、第1および第2線路に電気信号を供給したり、第1および第2線路から電気信号を受け取ったりする半導体集積回路などの外部の電子機器との接続が容易となる。
さらに本実施形態では、第1表層線路導体16aの少なくとも一部の中心線L16aと、第2表層線路導体16bの少なくとも一部の中心線L16bとが略平行である。これによって第1表層線路導体16aおよび第2表層線路導体16bを設けるスペースを小さくすることができ、配線基板10を小形化することができる。
また本実施形態では、一対の表層線路導体16a,16bを除く残余の線路導体によって、電気長が互いに等しくなるように差動線路32を構成している。
図3は、本発明の第1の実施形態の配線基板10Aの他の例を示す平面図である。本例の配線基板10Aでは、第1線路離間部22は、幅方向Y外方に向かって湾曲し、さらに対応する内層ランドに向かって延びるように、長手方向X外方に向かって湾曲するように構成される。このような構成であっても、第1線路離間部22の電気長を、第2線路離間部23の線路長よりも大きくすることができる。
次に、本発明の第2の実施形態の配線基板10Bに関して説明する。図4は、本発明の第2の実施形態の配線基板10Bを示す平面図である。本実施形態では、前述の第1の実施形態の一対の内層線路導体12a,12bと比較して、第1線路導体12aの電気長を前記第2線路導体12bの電気長より大きくするための形状が異なる。
本実施形態では、第1線路平行部20および第2線路平行部21は、予め定める方向、例えば、長手方向Xに延びる中心線を有する部分である。そして、第1線路平行部20および第2線路平行部21は、第1および第2内層線路導体12a,12bの延在方向の両端部を含む部分にそれぞれ形成される。また第1線路離間部22および第2線路離間部23は、残余の部分である。したがって、第1線路離間部22は、第1内層線路導体12aの延在方向で、第1線路平行部20に挟まれるように構成される。第2線路離間部23は、第2内層線路導体12bの延在方向で、第2線路平行部21に挟まれるように構成される。したがって、第1線路離間部22の電気長は、第2線路離間部23の電気長より大きくなるように設定される。このような構成であっても、前述の第1の実施形態の配線基板10と同様の作用および効果を達成することができる。
次に、本発明の第3の実施形態の配線基板10Cに関して説明する。図5は、本発明の第3の実施形態の配線基板10Cを示す平面図である。本実施形態では、前述の第1の実施形態の一対の内層線路導体12a,12bに対して、第1線路導体12aの電気長を前記第2線路導体12bの電気長より大きくするための形状が異なる。
本実施形態では、第1線路平行部20および第2線路平行部21は、厚み方向Z外方から見て、予め定める方向、例えば、長手方向Xに線対称となる部分である。また第1線路離間部22および第2線路離間部23は、残余の部分である。したがって、第1線路離間部22は、第1線路平行部20に挟まれるように構成される。第2線路離間部23は、第2線路平行部21に挟まれるように構成される。したがって、第1線路離間部22の電気長は、第2線路離間部23の電気長より大きくなるように設定される。具体的には、第1線路離間部22が第2線路離間部23に対して凸状に湾曲し、第2線路離間部23よりも線路長が大きくなるように設定される。このような構成であっても、前述の第1の実施形態の配線基板10と同様の作用および効果を達成することができる。
次に、本発明の第4の実施形態の配線基板10Eに関して説明する。図6は、本発明の第4の実施形態の配線基板10Eを示す斜視図である。図7は、図6の配線基板10Eを示す平面図である。本実施形態では、前述の第1の実施形態の一対の内層線路導体12a,12bおよび表層線路導体16a,16bに対して、第1線路9aの電気長と、第2線路9bの電気長とを等しくするための形状が異なる。
本実施形態では、第1表層線路導体16aの電気長は第2表層線路導体16bの電気長よりも大きく、第1内層線路導体12aの電気長は第2内層線路導体12bの電気長より小さく形成されて、第1線路9aの電気長と、第2線路9bの電気長とが等しく形成される。これによって、第1および第2ビア導体14a,14bの電気長の相違によって生じる電気信号のスキューを、第1および第2内層線路導体12a,12bと、第1および第2表層線路導体16a,16bと、によって抑制している。このような構成を形成することによって、前述の実施形態と同様の効果を達成することができる。それとともに、第1および第2内層線路導体12a,12bだけ用いてスキューを抑制する場合、および第1および第2表層線路導体16a,16bだけを用いてスキューを抑制する場合を比較して、第1および第2線路9a,9bの引廻しの自由度を向上させることができる。
さらに具体的には、第1ビア導体14aは、第2内層線路導体12bの前記主面11a側に、第2内層線路導体12bに間隔をあけて設けられる。本実施形態では、第1および第2内層線路導体12a,12bは、X方向に直線状に延びて形成される。また第2表層線路導体16bも同様に、X方向に直線状に延びて形成される。第1および第2内層線路導体12a,12bは、厚み方向Zの外方から見て重複するように形成される。また第1および第2内層線路導体12a,12bの中心線L12a,L12bと、第2表層線路導体16bの中心線L16bと、第1および第2ビア導体14a,14bの誘電体基板11の厚み方向Zに延びる中心軸線とは、厚み方向Zに平行な同一の仮想一平面に含まれるように形成されている。第1表層線路導体16aは、第2表層線路導体16bに並んで延びる線路並列部40と、線路並列部40と表層ランド15aとに連なり、線路並列部40から表層ランド15aに向かって屈曲する部分を有する線路屈曲部41とを含んで形成される。
線路並列部40の中心軸線L16aと、第2表層線路導体16bの中心線L16bとは略平行に形成される。線路屈曲部41は、線路並列部40から離反するに連れて、第2表層線路導体16bの中心線L16bに近接する方向に湾曲する。線路屈曲部41の電気長と、第1ビア導体14aの電気長との合計は、第2ビア導体14bの電気長と、第2内層線路導体12bの電気長から第1内層線路導体12aの電気長を減算したものとの合計に等しくなるように形成される。
本実施形態では、誘電体基板11の厚み方向Zに第2内層線路導体12bの一部と第1ビア導体14aとが重なるので、誘電体基板11の主面11a側のスペースを有効に活用することができ、幅方向Yにおいて、第1および第2線路9a,9bを設けるために必要なスペースを小さくすることができる。また配線基板10Eを小形化することができる。
また第1および第2表層線路導体16a,16bの他端部には、外部の電子機器との接続に用いられる接続パッド部分42a,42bが形成される。接続パッド部分42a,42bは、第1および第2表層線路導体16a,16bの残余の部分よりも幅方向Yの寸法が大きく形成される。これによって、第1および第2表層線路導体16a,16bと、半導体集積回路などの外部の電子機器とが接続しやすくなる。
図8は、本発明の第5の実施形態の配線基板10Fの平面図である。配線基板10Fは、前述した配線基板10Eを幅方向Yに複数連ねて形成され、複数の差動線路32が設けられる。配線基板10Eのように差動線路32を形成すると、幅方向Yに複数の差動線路32を並べて設けるときに、1対の差動線路32のY方向の幅W1を小さくすることができる。これによって隣接する差動線路32の内層線路導体12a,12bのY方向の間隔と、表層線路導体16a,16bのY方向の間隔とを近づけて、単位面積当たりにより多くの差動線路32を形成することができる。したがって、多数の差動線路32を並べて設けるときに、配線基板10Fの小形化を図ることができる。
次に、本発明の第6の実施形態の配線基板10Dに関して説明する。図9は、本発明の第6の実施形態の配線基板10Dを示す斜視図である。図10は、図9の配線基板10Dを示す平面図である。図11は、図9に示す配線基板10Dを切断面線A−Aから見た断面図である。図12は、図9に示す配線基板10Dを切断面線B−Bから見た断面図である。図13は、図9に示す配線基板10Dを切断面線C−Cから見た断面図である。本実施形態の配線基板は、前述の第1の実施形態の配線基板10Dに対して、接地導体24をさらに含んでいる。
配線基板10Dは、接地導体24として機能する4つの第1〜第4接地導体層25〜28をさらに含んで構成される。第1接地導体層25は、図9〜図11を参照して、誘電体基板11の厚み方向Z一方の主面11aに沿って設けられる。第1接地導体層25は、一対の表層線路導体16a,16bを外方から覆うように設けられる。第2接地導体層26は、中間層17bの上面18に沿って設けられる。第2接地導体層26は、図12を参照して、第1線路導体12aを外方から覆うように設けられる。第3接地導体層27は、中間層17bの下面19に沿って設けられる。第3接地導体層27は、図13を参照して、第2線路導体12bを外方から覆うように設けられる。第4接地導体層28は、誘電体基板11の厚み方向Z他方の主面11bに沿って設けられる。第4接地導体層28は、図9を参照して、誘電体基板11の厚み方向Z他方の主面11bの全域を覆って設けられる。このような接地導体24は、前述の線路導体の場合と同様の材料および工法を用いて形成することができる。
このように各線路導体を覆って各接地導体層25〜28がそれぞれ設けられるので、線路導体にて伝送される高周波信号が外部に漏れることを抑制することができる。これによって他の差動線路が設けられた場合であっても、相互干渉することを抑制することができる。また第4接地導体層28は、配線基板10Dに実装される電子部品に電気信号の入出力および電源供給を行うための外部接続用電極として機能させることができる。
次に、本発明の第7の実施形態の電気信号伝送システム29に関して説明する。図14は、本発明の第7の実施形態の電気信号伝送システム29を示す斜視図である。図15は、電気信号伝送システム29を示す正面図である。図16は、図15に示す電気信号伝送システム29の一部を拡大して示す正面図である。本実施形態は、前述の第1の実施形態の配線基板10である。そして、本実施形態は、8つの内層線路導体12a,12bを有する配線基板10と、配線基板10に実装される半導体集積回路30を含んで構成される電気信号伝送システム29である。配線基板10は、前述した配線基板10A,10B,10C,10D,10E,10Fのいずれであってもよい。
配線基板10の上面18には高速で動作する半導体集積回路30が搭載される。半導体集積回路30としては、例えば集積回路(Integrated Circuit:略称IC)ならびに大規模集積回路(Large Scale Integration:略称LSI)などの半導体素子、および半導体レーザ(LD)ならびにフォトダイオード(PD)などの光半導体素子が挙げられる。半導体集積回路30は、半田、金(Au)等から構成される導体バンプまたは半導体集積回路30を接続するための電極パッド31を介して複数対の表層線路導体16a,16bに電気的に接続されている。したがって、半導体集積回路30に、配線基板10から高品質の電気信号を伝送することができる。
また本発明を前述の電気信号伝送システム29を備える電子機器によって実現してもよい。このような電子機器としては、例えばパーソナルコンピュータおよびゲーム機器などが挙げられる。これらの電子機器は、特に高い周波数帯域にて使用される半導体集積回路を備えている。本発明の電子機器としては、なかでも、10GHz以上の周波数帯域にて使用される半導体集積回路を備えるものが適している。一般的に、そのような半導体集積回路を備えていると、電気信号の伝送による劣化は、周波数帯域に比例して大きくなるが、本発明の電子機器は、前記の配線基板をも備えるため、電気信号の伝送による劣化は抑えられるので、そのような周波数条件の場合であっても、高品質の電気信号を伝送することができる。
前述の各実施形態では、内層ランド13a〜13cによる電気長への影響を無視して、一対の内層線路導体12a,12bおよび一対の貫通導体14a,14bの線路長によって電気長を等しく設定しているが、これに限ることはなく、内層ランド13a〜13cを考慮して電気長を等しくしてもよい。また内層ランド13a〜13cは、それらによる電気長への影響が互いに等しくなるような形状に設定することによって、内層ランド13a〜13cの影響を無視して、電気長の計算を簡略化することができる。
また前述の各実施形態では、一対の内層線路導体12a,12bの断面形状および寸法は、互いに等しい。しかし、これに限ることはなく、電気長が等しくなるように、線路長および幅の少なくともいずれか一方を設定すればよい。
また前述の各実施形態では、一対の内層線路導体12a,12bの断面形状は長方形状であるが、これに限ることはなく、円状、正方形状、および楕円状であってもよい。
また前述の各実施形態では、誘電体基板11は、3つの誘電体層17a〜17cによって構成されるが、3つに限ることはなく、少なくとも3つ以上であればよい。また誘電体基板11は、誘電体層を積層する構成に限ることはなく、誘電体基板11内であって、第1の仮想平面および第2の仮想平面として機能する面に一対の内層線路導体12a,12bを設けられていればよい。
本発明の実施態様は、主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。
以下に実施例および比較例を示す。実施例および比較例では、それぞれ設計された差動線路の線路間の位相差を、有限要素法を用いてそれぞれ解析した。なお、有限要素法の解析条件は、周波数帯域0〜40GHzであった。
(実施例)
基板と、基板内の線路導体(以下、内層配線)と、基板表層の線路導体(以下、表層配線)と、ビア導体とを用いて、図1に示す、2本の線路から構成される差動線路を設計した。
前記基板の比誘電率は4.2、前記基板の厚みは0.334mmとした。また、基板は、厚み0.025mmのソルダレジストにより被覆されているものとした。
内層配線の線幅は0.05mm、導体厚みは0.011mm、線間距離は0.104mmであった。また、表層配線の線幅は0.063mm、導体厚みは0.015mm、線間距離は0.05mmであった。さらに、ビア導体の直径は0.1mm、ランドの直径は0.18mmであった。この条件下で、差動線路の電気長が等しくなるように、内層配線の線路長を調整した。
そして、実施例の差動線路間の位相差を0〜40GHzの周波数帯域内で算出した。
(比較例)
比較例の差動線路として、内層配線を除いて、図1に示す実施例と同じ条件で設計した。内層配線は、図1の12aの内層配線の替わりに、12bと同じ線路長であって、かつ、上面視したときに12bと左右対称になるようにして算出した。
図17に、実施例および比較例において得られた位相差の周波数依存性を示す。縦軸は位相差、横軸は周波数である。
図17のデータを参酌すると、比較例では周波数が2GHz以上の場合、位相差が生じたが、実施例では差動線路の位相差はほとんど生じなかった。また、周波数0〜40GHzの範囲において、実施例の差動線路の最大位相差は約7°であった。この値はパルス幅の5%未満と小さく、比較例の差動線路の最大位相差は約13°と比較してもパルス波形の崩れが小さく、スキューの増加が抑制された。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。Hereinafter, a plurality of embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a perspective view showing a
The
Of the three
One end of the pair of through
The pair of surface layer lands 15a and 15b are provided along one
Of the pair of surface
Examples of the material for the
The material of the conductor wiring such as the inner
The
Next, the
The
The electrical length of the first line
In other words, the electrical length from the end of the portion where the opposing structure of the
As shown in FIG. 2, the first
Furthermore, in the present embodiment, the total electrical length of the first
The
In the present embodiment, the
The electrical length of the first
Furthermore, in the present embodiment, the total electrical length of the first
In the present embodiment, a first surface
Furthermore, in the present embodiment, at least a part of the center line L16a of the first surface
In the present embodiment, the
FIG. 3 is a plan view showing another example of the
Next, the
In the present embodiment, the first line
Next, the
In the present embodiment, the first line
Next, a
In the present embodiment, the electric length of the first surface
More specifically, the first via
The center axis L16a of the line
In the present embodiment, since a part of the second inner
In addition,
FIG. 8 is a plan view of a
Next, a
The
Thus, since each grounding conductor layer 25-28 is provided covering each line conductor, it can suppress that the high frequency signal transmitted with a line conductor leaks outside. Thereby, even when another differential line is provided, mutual interference can be suppressed. The fourth
Next, an electric
A semiconductor integrated
Further, the present invention may be realized by an electronic device including the above-described electric
In each of the above-described embodiments, the influence on the electrical length by the inner layer lands 13a to 13c is ignored, and the electrical length is set equal to the line length of the pair of inner
In the above-described embodiments, the cross-sectional shapes and dimensions of the pair of inner
In each of the embodiments described above, the cross-sectional shape of the pair of inner
In each of the above-described embodiments, the
The embodiments of the present invention can be implemented in various other forms without departing from the main features.
Examples and comparative examples are shown below. In the example and the comparative example, the phase difference between the lines of each designed differential line was analyzed using the finite element method. The analysis condition of the finite element method was a frequency band of 0 to 40 GHz.
(Example)
A difference composed of two lines shown in FIG. 1 using a substrate, a line conductor in the substrate (hereinafter referred to as inner layer wiring), a line conductor on the substrate surface layer (hereinafter referred to as surface layer wiring), and a via conductor. A traffic line was designed.
The relative dielectric constant of the substrate was 4.2, and the thickness of the substrate was 0.334 mm. The substrate was covered with a solder resist having a thickness of 0.025 mm.
The line width of the inner layer wiring was 0.05 mm, the conductor thickness was 0.011 mm, and the distance between the lines was 0.104 mm. Further, the line width of the surface layer wiring was 0.063 mm, the conductor thickness was 0.015 mm, and the distance between the lines was 0.05 mm. Furthermore, the diameter of the via conductor was 0.1 mm, and the diameter of the land was 0.18 mm. Under this condition, the line length of the inner wiring was adjusted so that the electrical lengths of the differential lines were equal.
And the phase difference between the differential lines of an Example was computed within the frequency band of 0-40 GHz.
(Comparative example)
The differential line of the comparative example was designed under the same conditions as the example shown in FIG. 1 except for the inner layer wiring. The inner layer wiring was calculated so as to have the same line length as 12b and symmetrical to 12b when viewed from the top, instead of the inner layer wiring of 12a in FIG.
FIG. 17 shows the frequency dependence of the phase difference obtained in the example and the comparative example. The vertical axis represents the phase difference, and the horizontal axis represents the frequency.
Referring to the data of FIG. 17, in the comparative example, a phase difference occurred when the frequency was 2 GHz or more, but in the example, the phase difference of the differential line hardly occurred. Further, in the frequency range of 0 to 40 GHz, the maximum phase difference of the differential line of the example was about 7 °. This value was as small as less than 5% of the pulse width, and even when the maximum phase difference of the differential line of the comparative example was about 13 °, the pulse waveform was not significantly disrupted, and the increase in skew was suppressed.
The present invention can be implemented in various other forms without departing from the spirit or main features thereof. Therefore, the above-described embodiment is merely an example in all respects, and the scope of the present invention is shown in the claims, and is not restricted by the text of the specification. Further, all modifications and changes belonging to the scope of the claims are within the scope of the present invention.
Claims (10)
前記誘電体基板内に形成された第1線路導体、および前記第1線路導体の一端部から前記誘電体基板の一方の主面にかけて形成された第1ビア導体を含む第1線路と、
前記第1線路導体と一部が並んで前記誘電体基板内に形成され、前記第1線路導体に供給される電気信号と逆位相の電気信号が供給される第2線路導体、および前記第2線路導体の一端部から前記誘電体基板の一方の主面にかけて形成され、前記第1ビア導体よりも長い第2ビア導体を含む、前記第1線路と電気長が等しい第2線路と、
を備える配線基板。A dielectric substrate;
A first line including a first line conductor formed in the dielectric substrate, and a first via conductor formed from one end of the first line conductor to one main surface of the dielectric substrate;
The first line conductor and partially formed side by side on the dielectric substrate, a second line conductors electrical signal before Symbol electrical signal in opposite phase is supplied to the first line conductor is supplied, and the second A second line that is formed from one end of the two-line conductor to one main surface of the dielectric substrate and includes a second via conductor that is longer than the first via conductor;
A wiring board comprising:
前記第2線路は、前記誘電体基板の一方の主面に沿って、第1表層線路導体と一部が並んで設けられる第2表層線路導体を含み、
前記第1表層線路導体は、一端部が前記第1ビア導体と電気的に接続され、
前記第2表層線路導体は、一端部が前記第2ビア導体と電気的に接続される請求項1に記載の配線基板。The first line includes a first surface line conductor provided along one main surface of the dielectric substrate,
The second line includes a second surface layer line conductor provided partially along with the first surface line conductor along one main surface of the dielectric substrate,
One end of the first surface layer line conductor is electrically connected to the first via conductor,
The wiring board according to claim 1, wherein one end of the second surface layer line conductor is electrically connected to the second via conductor.
前記第1線路導体の中心線と前記第2線路導体の中心線とが略平行である第1線路並列部と、残余の第1線路離間部と、を備え、
前記第1線路離間部の一端部が前記第1ビア導体と電気的に接続され、
前記第2線路導体は、
前記第1線路導体の中心線と前記第2線路導体の中心線とが略平行である第2線路並列部と、残余の第2線路離間部と、を備え、
前記第2線路離間部の一端部が前記第2ビア導体と電気的に接続され、
前記第1線路並列部の電気長は、前記第2線路並列部の電気長と等しく、
前記第1線路離間部の電気長は、前記第2線路離間部の電気長より大きい請求項1〜3のいずれか1つに記載の配線基板。The first line conductor is
A first line parallel portion in which a center line of the first line conductor and a center line of the second line conductor are substantially parallel; and a remaining first line spacing portion;
One end of the first line separation portion is electrically connected to the first via conductor,
The second line conductor is
A second line parallel portion in which a center line of the first line conductor and a center line of the second line conductor are substantially parallel; and a remaining second line spacing portion,
One end of the second line separation portion is electrically connected to the second via conductor,
The electrical length of the first line parallel portion is equal to the electrical length of the second line parallel portion,
The wiring board according to claim 1, wherein an electrical length of the first line spacing portion is larger than an electrical length of the second line spacing portion.
前記第1線路導体の電気長は前記第2線路導体の電気長より小さい請求項1または2に記載の配線基板。The electrical length of the first surface layer line conductor is larger than the electrical length of the second surface layer line conductor,
The wiring board according to claim 1, wherein an electrical length of the first line conductor is smaller than an electrical length of the second line conductor.
前記第1表層線路導体および前記第2表層線路導体に電気的に接続される半導体集積回路と、を備える電気信号伝送システム。A wiring board according to claim 8,
And a semiconductor integrated circuit electrically connected to the first surface layer line conductor and the second surface layer line conductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009501287A JP4942811B2 (en) | 2007-02-27 | 2008-02-27 | Wiring board, electric signal transmission system and electronic device |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048090 | 2007-02-27 | ||
JP2007048090 | 2007-02-27 | ||
JP2007284054 | 2007-10-31 | ||
JP2007284054 | 2007-10-31 | ||
JP2009501287A JP4942811B2 (en) | 2007-02-27 | 2008-02-27 | Wiring board, electric signal transmission system and electronic device |
PCT/JP2008/053450 WO2008105478A1 (en) | 2007-02-27 | 2008-02-27 | Wiring board, electrical signal transmission system and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008105478A1 JPWO2008105478A1 (en) | 2010-06-03 |
JP4942811B2 true JP4942811B2 (en) | 2012-05-30 |
Family
ID=39721302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009501287A Active JP4942811B2 (en) | 2007-02-27 | 2008-02-27 | Wiring board, electric signal transmission system and electronic device |
Country Status (3)
Country | Link |
---|---|
US (1) | US8013427B2 (en) |
JP (1) | JP4942811B2 (en) |
WO (1) | WO2008105478A1 (en) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8847696B2 (en) * | 2002-03-18 | 2014-09-30 | Qualcomm Incorporated | Flexible interconnect cable having signal trace pairs and ground layer pairs disposed on opposite sides of a flexible dielectric |
JP5193780B2 (en) * | 2008-09-29 | 2013-05-08 | 京セラ株式会社 | Connection structure for differential transmission |
FR2950219A1 (en) * | 2009-09-11 | 2011-03-18 | Thales Sa | INTERCONNECTION FOR HIGH FREQUENCY PRINTED CIRCUIT |
US20120160542A1 (en) * | 2010-12-22 | 2012-06-28 | Oluwafemi Olufemi B | Crosstalk reduction on microstrip routing |
CN102291931B (en) * | 2011-03-23 | 2013-12-18 | 威盛电子股份有限公司 | Differential pair signal transmission structure, circuit board and electronic module |
US8595682B2 (en) | 2011-12-19 | 2013-11-26 | International Business Machines Corporation | Phase compensation in a differential pair of transmission lines |
TWI449475B (en) * | 2012-01-09 | 2014-08-11 | Novatek Microelectronics Corp | Printed circuit board |
US20140034363A1 (en) * | 2012-08-01 | 2014-02-06 | Samtec, Inc. | Multi-layer transmission lines |
US9379424B2 (en) * | 2014-05-08 | 2016-06-28 | Fujitsu Limited | Compensation for length differences in vias associated with differential signaling |
DE202014008844U1 (en) * | 2014-11-06 | 2014-11-24 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Electrical interface |
US10763605B2 (en) * | 2015-11-06 | 2020-09-01 | Fci Usa Llc | Electrical connector including heat dissipation holes |
US10410683B2 (en) * | 2017-12-14 | 2019-09-10 | Seagate Technology Llc | Tightly coupled differential vias |
JP7061459B2 (en) * | 2017-12-25 | 2022-04-28 | 日本航空電子工業株式会社 | Circuit board, connector assembly and cable harness |
US20230240001A1 (en) * | 2020-07-02 | 2023-07-27 | Nippon Telegraph And Telephone Corporation | Wiring Board and Signal Connecting Structure |
JP7424492B2 (en) * | 2020-07-02 | 2024-01-30 | 日本電信電話株式会社 | Wiring structure |
US12069799B2 (en) * | 2022-02-16 | 2024-08-20 | Nanning Fulian Fugui Precision Industrial Co., Ltd. | Branch coupler having U-shaped and L-shaped microstrip lines |
JP2024034696A (en) * | 2022-09-01 | 2024-03-13 | 株式会社日立製作所 | Printed wiring board and information processing device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0998457A (en) * | 1995-09-29 | 1997-04-08 | Oki Electric Ind Co Ltd | Printed wiring board wiring method and matrix terminal wiring method |
JPH11163539A (en) * | 1997-11-25 | 1999-06-18 | Kyocera Corp | Multilayer wiring board |
JP2002134852A (en) * | 2000-09-11 | 2002-05-10 | Hewlett Packard Co <Hp> | Printed circuit board and method of reducing radio frequency interference radiation from conductive traces on printed circuit board |
JP2002141711A (en) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | Differential strip line vertical converter and optical module |
JP2004014800A (en) * | 2002-06-06 | 2004-01-15 | Mitsubishi Electric Corp | Multilayered wiring substrate |
US20040189418A1 (en) * | 2003-03-27 | 2004-09-30 | International Business Machines Corporation | Method and structure for implementing enhanced differential signal trace routing |
JP2004304233A (en) * | 2003-03-28 | 2004-10-28 | Mitsubishi Electric Corp | Transmission line and semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4326989A1 (en) * | 1992-09-23 | 1994-03-24 | Siemens Ag | Circuit board for signals in GHz range - uses spaces between contact sleeves inserted through circuit board layers for dual signal line |
JP3423267B2 (en) * | 2000-01-27 | 2003-07-07 | 寛治 大塚 | Driver circuit, receiver circuit, and signal transmission bus system |
US20020041009A1 (en) * | 2000-07-05 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd | Transmission line assembly chip and a manufacturing method thereof in a multi-chip module |
JP2002084108A (en) * | 2000-07-05 | 2002-03-22 | Matsushita Electric Ind Co Ltd | Transmission line chip and its manufacturing method and multichip module |
JP2003204209A (en) * | 2002-01-07 | 2003-07-18 | Kyocera Corp | Wiring board for high frequency |
JP2005051496A (en) | 2003-07-28 | 2005-02-24 | Kanji Otsuka | Signal transmission system and signal transmission line |
-
2008
- 2008-02-27 JP JP2009501287A patent/JP4942811B2/en active Active
- 2008-02-27 WO PCT/JP2008/053450 patent/WO2008105478A1/en active Application Filing
-
2009
- 2009-08-26 US US12/548,371 patent/US8013427B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0998457A (en) * | 1995-09-29 | 1997-04-08 | Oki Electric Ind Co Ltd | Printed wiring board wiring method and matrix terminal wiring method |
JPH11163539A (en) * | 1997-11-25 | 1999-06-18 | Kyocera Corp | Multilayer wiring board |
JP2002134852A (en) * | 2000-09-11 | 2002-05-10 | Hewlett Packard Co <Hp> | Printed circuit board and method of reducing radio frequency interference radiation from conductive traces on printed circuit board |
JP2002141711A (en) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | Differential strip line vertical converter and optical module |
JP2004014800A (en) * | 2002-06-06 | 2004-01-15 | Mitsubishi Electric Corp | Multilayered wiring substrate |
US20040189418A1 (en) * | 2003-03-27 | 2004-09-30 | International Business Machines Corporation | Method and structure for implementing enhanced differential signal trace routing |
JP2004304233A (en) * | 2003-03-28 | 2004-10-28 | Mitsubishi Electric Corp | Transmission line and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US8013427B2 (en) | 2011-09-06 |
US20090315158A1 (en) | 2009-12-24 |
WO2008105478A1 (en) | 2008-09-04 |
JPWO2008105478A1 (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4942811B2 (en) | Wiring board, electric signal transmission system and electronic device | |
JP4371065B2 (en) | Transmission line, communication apparatus, and wiring formation method | |
JP5249870B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP4433881B2 (en) | Printed wiring board | |
JP4656212B2 (en) | Connection method | |
JP2008109331A (en) | Transmission path, wiring board having the same and semiconductor device | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
US9301386B2 (en) | Printed circuit board and method of manufacturing the same | |
US8581110B2 (en) | Printed circuit board and method of manufacturing the same | |
JP4660738B2 (en) | Printed wiring board and electronic device | |
JP4659087B2 (en) | Differential balanced signal transmission board | |
JP2005056961A (en) | Interposer | |
JP4927993B2 (en) | Composite wiring board | |
JP4371766B2 (en) | Printed wiring board | |
JP5499696B2 (en) | Semiconductor device and mounting structure | |
JP2013197435A (en) | Wiring substrate | |
JPWO2013146904A1 (en) | Wiring board | |
JP6733911B2 (en) | Printed wiring board, printed wiring board with electronic components | |
CN110784995A (en) | Circuit board structure | |
JP2021158195A (en) | Signal transmission circuit and printed circuit board | |
JP6282944B2 (en) | WIRING BOARD AND HIGH FREQUENCY DEVICE USING THE SAME | |
JP5739363B2 (en) | Wiring board | |
JP2006080162A (en) | Printed wiring board | |
KR20120067057A (en) | Printed circuit board including at least one layer | |
WO2022003904A1 (en) | Wiring structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4942811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |