JP2004304233A

JP2004304233A - Transmission line and semiconductor device

Info

Publication number: JP2004304233A
Application number: JP2003091256A
Authority: JP
Inventors: Minoru Tajima; 実田島; Futoshi Okawa; 太大川; Tamotsu Nishino; 有西野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-03-28
Filing date: 2003-03-28
Publication date: 2004-10-28
Anticipated expiration: 2023-03-28
Also published as: JP3959545B2

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the skew between two differential lines due to the difference in line length as to a differential microstrip line including curves. <P>SOLUTION: Provided are a dielectric substrate provided with a couple of differential microstrip lines arranged forming a curved-line and a straight-line connected to the curved-line, and a dielectric cover joined with the dielectric substrate. Then the differential microstrip lines are covered with the dielectric cover having a specified thickness so that the effective dielectric constant of the differential microstrip lines in an in-phase mode is smaller than the effective dielectric constant in the opposite-phase mode. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、結合線路を用いて信号伝送を行う半導体装置に関するものであって、特に、結合線路を構成する一対のストリップ導体線路間のスキューを抑圧する伝送線路の構造に関する。
【０００２】
【従来の技術】
近年、電子機器の動作速度の高速化が求められており、基板上に設けられた複数の半導体チップの間をマイクロストリップ線路で接続して、半導体チップ間に高速の差動信号を伝送する技術が利用されている。通常のマイクロストリップ線路は、線路単体で特性インピーダンスの調整された構造を成しており、隣接する他のマイクロストリップ線路同士の電磁界の結合が小さくなるように、所要の間隔だけ離した線路（以下、単相線路）が用いられている。
【０００３】
また、互いに隣接する一対のマイクロストリップ線路に差動信号対を伝送し、線路の間隔を近接させて線路間の電磁結合を強くさせることにより、外界から混入する電磁ノイズの影響を抑圧する、結合マイクロストリップ線路（以下、差動マイクロストリップ線路という）が利用されつつある。差動マイクロストリップ線路は、半導体チップの高密度実装化に伴なう電磁ノイズの影響を低減することができる。
【０００４】
差動マイクロストリップ線路を用いる場合、差動信号対を成す正相信号と逆相信号との位相関係が狂って、差動信号に伝送遅れの差（スキュー）が発生しないように、伝送線路の長さを調整する必要がある。従来、このスキューの問題を解消するために、半導体チップに接続された複数のリードの内側端部から外側端部までのリードの長さを、半導体チップの複数の電極パッドへ入力または複数の電極パッドから出力される、入出力信号矩形波のスキューを補正する値に相当する電気長だけずらせた状態に調整したり、あるいは各リードの長さを同一となるように調整し、スキューを低減していた（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００１−９４０３２号公報
【０００６】
【発明が解決しようとする課題】
ところで、半導体チップを基板上に高密度に実装するにあたり、基板上に設けられる電源部やコネクタ等の電気部品との配置関係や、半導体チップ同士の配置関係によっては、半導体チップ間を差動マイクロストリップ線路で直線的に接合することが困難となる。このため、線路内に曲がり部分を有した差動マイクロストリップ線路を用いて半導体チップ間を接続することが、回路基板の設計上望まれていた。
【０００７】
しかしながら、一対の差動マイクロストリップ線路に曲がり部分を持たせた場合、曲がり部分の内側に配される線路と外側に配される線路との間で、線路同士の長さが異なり、このため差動信号にスキューを生じてしまうという問題があった。
【０００８】
本発明は、このような課題を解決するためになされたものであって、結合線路におけるスキューを抑制するとともに、差動マイクロストリップ線路を曲げることができ、曲げによって生じるスキューを抑制することを目的とするものである。
【０００９】
【課題を解決するための手段】
この発明による伝送線路は、曲線部と当該曲線部に接続された直線部を成して配置される一対の結合線路が、一方面に設けられた誘電体基板と、前記誘電体基板の一方面に接合された誘電体カバーとを備え、前記誘電体カバーは、前記結合線路の逆相モードの実効誘電率よりも、同相モードの実効誘電率が小さくなるように、所定の厚みを成して当該結合線路を覆うことを特徴とするものである。
【００１０】
また、曲線と当該曲線部に接続された直線部を成して配置される一対の結合線路が、一方面に設けられた誘電体基板と、前記誘電体基板の結合線路に、一方面が接合された誘電体カバーとを備え、前記誘電体カバーの他方面は、少なくとも結合線路の投影面を含む領域であって、かつ誘電体が露出した領域を有するものであっても良い。
【００１１】
また、曲線と当該曲線部に接続された直線部を成して配置される一対の結合線路が、一方面に設けられた誘電体基板と、前記誘電体基板の結合線路に、一方面が接合された誘電体カバーとを備え、
前記結合線路は、直線部の両端に夫々第１、第２の曲線部が接続され、当該第１、第２の曲線部は、互いの曲率半径が同じであって、かつ前記曲線部から曲率中心を望む方向が、互いに逆方向となるように配置されるとともに、
前記誘電体カバーは、前記結合線路の逆相モードと同相モードの実効誘電率が略同じになるように、所定の厚みを成して当該結合線路を覆うものであっても良い。
【００１２】
この発明による半導体装置は、前記この発明の伝送線路と、当該伝送線路における結合線路の両端部に、夫々電気的に接続された第１、第２の半導体チップとを備えたものである。
【００１３】
【発明の実施の形態】
実施の形態１．
図１は、実施の形態１に係る半導体装置の構成を示す上面図である。
図において、半導体装置は、ガラスエポキシからなる誘電体基板１上に、電源コネクタ２、及び複数の半導体チップ３（３Ａ、３Ｂ）が配置される。半導体チップ３は集積回路（ＩＣ）や、ベアチップを構成している。ＩＣとして、例えば、ＭＵＸ（多重化回路）やＤＥＭＵＸ（多重分離回路）などが配置される。半導体チップ３Ａと半導体チップ３Ｂは、誘電体基板１に形成された一対の差動マイクロストリップ線路４（４Ａ、４Ｂ）によって電気的に接続されている。差動マイクロストリップ線路４は、２本のマイクロストリップ線路４Ａ、４Ｂから構成されており、マイクロストリップ線路４Ａ、４Ｂは所定の線路間隔を維持したまま互いに近接して平行に配列される。
【００１４】
図１の例では、半導体チップ３Ａ、３Ｂが共に、電源コネクタ２の近くに配置できるように、半導体チップ３Ａが電源コネクタ２の左上方に配置され、半導体チップ３Ｂが電源コネクタ２の上方に配置される。また、半導体チップ３Ａと半導体チップ３Ｂの信号入出力端子をより近くに配置できるように、半導体チップ３Ａの信号入出力端子は左方に設けられ、半導体チップ３Ｂの信号入出力端子は上方に設けられる。この例のように、半導体チップ３Ａ、３Ｂを誘電体基板１に実装する際の配置の関係上、半導体チップ３Ａ、３Ｂの夫々の信号入出力端子間を接続する差動マイクロストリップ線路４は、一部に半径Ｒの曲線部分を有し、曲線部分は直線部分に接続されている。差動マイクロストリップ線路４の曲線部においても、マイクロストリップ線路４Ａ、４Ｂの線路間隔は一定に維持されている。このため、マイクロストリップ線路４Ｂの曲率半径は、マイクロストリップ線路４Ｂの内側に配置されるマイクロストリップ線路４Ａの曲率半径よりも大きくなる。なお、図中の曲率半径Ｒは、マイクロストリップ線路４Ａとマイクロストリップ線路４Ｂとの中心に位置する仮想曲線の曲率半径を示す。
【００１５】
そして、差動マイクロストリップ線路４は、誘電体基板１と同じ材質からなる誘電体カバー５で被われている。以下、誘電体カバー５が被われた差動マイクロストリップ線路４を総称して、カバードマイクロストリップ線路６と呼ぶ。このカバードマイクロストリップ線路６は、この実施の形態１による伝送線路を構成する。なお、誘電体基板１を構成する誘電体１０と、誘電体５とに同じ材質の誘電体を用いることによって、通常の多層プロセスで容易に本実施形態の半導体装置を製造することができる。
【００１６】
図２は、カバードマイクロストリップ線路６をａ−ａ方向から見た断面図である。図において、マイクロストリップ線路４Ａ、４Ｂを構成するストリップ導体は、誘電体基板１を構成する誘電体１０の一方面（上面）に設けられる。マイクロストリップ線路４Ａ、４Ｂを構成するストリップ導体の上面には、誘電体カバー５の一方面（下面）が接合されて、全線路間がすべて誘電体カバー５によって覆われている。すなわち、マイクロストリップ線路４Ａ、４Ｂを構成するストリップ導体は、誘電体カバー５と誘電体基板１の間に挟まれて配置される。誘電体基板１を構成する誘電体１０の他方面（底面）には地導体７が設けられている。また、誘電体カバー５の他方面（上面）は、誘電体の表面が露出しており、誘電体カバー５の上面とマイクロストリップ線路４Ａ、４Ｂを構成するストリップ導体の上面との間には、導体パターンやスルーホールのような導電体が配置されていない。すなわち、誘電体カバー５の内層もしくは表層における、マイクロストリップ線路４Ａ、４Ｂの投影面内は、誘電体のみで形成されている。勿論、誘電体カバー５の内層もしくは表層における、マイクロストリップ線路４Ａ、４Ｂの投影面内を含む領域の外側の部分には、配線用の導体パターンや地導体が設けられていても良い。
【００１７】
次に、半導体チップ３Ａからカバードマイクロストリップ線路６を介して半導体チップ３Ｂに、高速（例えば、ビットレートが４０Ｇｂｓのパルス変調信号）の差動信号を伝送する状態について説明する。
まず、このカバードマイクロストリップ線路６に差動信号を伝送する状態について説明するにあたり、誘電体カバー５がない場合の差動マイクロストリップ線路４に差動信号を伝送する状態について説明しておく。
【００１８】
図３は、誘電体カバー５を設けることなく、差動マイクロストリップ線路４に差動信号を伝送する場合に、正相信号と逆相信号との位相がずれていく状態を説明する図である。図に示す例では、マイクロストリップ線路４に伝送される一対の差動信号が半導体チップ３Ａの信号出力端子であるＡ点に供給され、マイクロストリップ線路４Ａに伝送される正相信号Ｓ１と、マイクロストリップ線路４Ｂに伝送される逆相信号Ｓ２とが、位相１８０°を有している場合を想定している。この一対の差動信号がＢ点に到達したとき、２本のマイクロストリップ線路４の曲率半径による内径差により、正相信号Ｓ１と逆相信号Ｓ２との間に、例えば、２２０°の位相のずれを生じてしまう。
【００１９】
この場合、位相のずれを生じた差動信号は、逆相モード（ｏｄｄモード）の（差動）信号Ｓ３と同相モード（ｅｖｅｎモード）の信号Ｓ４とに分離することができる。ｏｄｄモードの差動信号Ｓ３は、ｅｖｅｎモードの信号Ｓ４に比べて伝送速度が速いため、図３に示すように、マイクロストリップ線路４Ａ、４Ｂの直線部分において、発生したｏｄｄモードの差動信号Ｓ３とｅｖｅｎモードの信号Ｓ４との間で位相のずれが大きくなり、正相信号Ｓ１と逆相信号Ｓ２との位相差が大きくなってしまう。このため、差動信号の伝送先（Ｃ点）である半導体チップ３Ｂの信号入力端子には、最も差動信号の位相ずれが生じた状態で信号伝送が成されてしまう。
【００２０】
しかしながら、本実施の形態の形態に示す半導体装置のように、差動マイクロストリップ線路４に誘電体カバー５を接合することによって、図４に示すように、Ｂ点で生じた正相信号Ｓ１と逆相信号Ｓ２との位相差のずれをＣ点において無くすことができる。
【００２１】
これについて更に詳細に説明する。半導体装置をａ−ａ方向（図１）から見た場合、図５（ａ）に示すように、ｅｖｅｎモードの信号による電界線は、主として（大部分が）、差動マイクロストリップ線路４の外方向に広がる。一方、図５（ｂ）に示すように、ｏｄｄモードの差動信号による電界線は、主として一対の差動マイクロストリップ線路４間で互いに結合される。
【００２２】
ここで、差動マイクロストリップ線路４上に設けられている誘電体カバー５の厚みは、ｅｖｅｎモードの信号の電界に対しては主として誘電体カバー５の外部を通過し、ｏｄｄモードの差動信号の電界に対しては主として誘電体カバー５内を通過するように設定されている。
【００２３】
このため、ｅｖｅｎモードの信号の電界は、誘電体カバー５の外部を通過するため、誘電体カバー５の誘電率より低い誘電率（ε≒１）の空気に至るので、ｅｖｅｎモードの差動信号に対する実効誘電率は、誘電体カバー５の比誘電率と空気の比誘電率との結合となって、誘電体カバー５の比誘電率よりも小さくなる。
一方、ｏｄｄモードの差動信号の電界は、大部分が誘電体カバー５内に分布するため、ｏｄｄモードの差動信号に対する実効誘電率は、誘電体カバー５の比誘電率に近い値となる。
【００２４】
この結果、半導体装置は、ｏｄｄモードの実効誘電率を、ｅｖｅｎモードの実効誘電率よりも大きくすることができるため、当該これらの実効誘電率がε_ｏｄｄ＞ε_ｅｖｅｎの関係を有することとなり、ｅｖｅｎモードの差動信号の伝送速度を、ｏｄｄモードの差動信号の伝送速度より早めることができる。因みに、誘電体カバー５がない状態では、必ず実効誘電率は、ε_ｏｄｄ＜ε_ｅｖｅｎの関係となる。また、誘電体カバー５の上面に地導体を設けて、マイクロストリップ線路４Ａ、４Ｂを、トリプレート線路で構成した場合、実効誘電率は、ε_ｏｄｄ＝ε_ｅｖｅｎの関係となる。
【００２５】
これにより、誘電体カバー５を設けた半導体装置は、図４に示すように、Ｂ点（図４）で生じたｏｄｄモードの（差動）信号の位相とｅｖｅｎモードの信号の位相とのずれを、ｏｄｄモードの（差動）信号の伝送速度とｅｖｅｎモードの信号の伝送速度との差によって補正することができる。
【００２６】
この場合、ｅｖｅｎモードの差動信号の伝送速度がｏｄｄモードの差動信号の伝送速度より早いことを利用しているため、差動マイクロストリップ線路４の長さによっては再度位相のずれが生じてしまうので、差動マイクロストリップ線路４の長さは、誘電体カバー５の誘電率等に基づいて設定されている。
【００２７】
以下、本実施の形態による半導体装置を、具体的な数値例を用いて、誘電体カバー５がある場合とない場合とから比較して説明する。なお、半導体チップ３Ａの信号出力端子から差動信号が出力され、当該信号出力端子からはｏｄｄモードの差動信号のみが出力されるものとする。
図６は、誘電体カバー５を用いない半導体装置を示し、差動マイクロストリップ線路４を一箇所で折り曲げて複数の半導体チップ１３が接続されている。従って、半導体チップ１３Ｂの入力端子ではスキューが生じることになる。ここではまずこのスキュー量を計算して例示する。
【００２８】
この半導体装置（図６）のｂｂ方向からの断面図を図７に示し、当該半導体装置の寸法と特性値の計算結果を図８に示す。
図８において、Ｒは差動マイクロストリップ線路４の中心線の曲率半径、εｒは基板の比誘電率、表中ピッチ（Ｐとする）は２本のマイクロストリップ線路の中心線間隔、Ｚ_ｏｄｄはＯｄｄモードインピーダンス、Ｚ_ｅｖｅｎはＥｖｅｎモードインピーダンスをそれぞれ表している。Ｏｄｄモードインピーダンスは、Ｚ_ｏｄｄ＝５０．０Ωとなるように設計されている。
【００２９】
まず、半導体チップ１３Ａから出力された差動信号は、差動マイクロストリップ線路対の曲線部を経由して直線部に伝送される。この曲線部と直線部の接続点におけるスキュー（Ｓｋｅｗ１とする）は、２本のマイクロストリップ線路間の線路長差分に、Ｏｄｄ、Ｅｖｅｎ両モードの実効誘電率差によるスキュー増加分を加えることで、式１のように求まる。ここで、Ｃは真空中の光速（≒２．９９７９×１０^８ｍ／ｓ）である。
【００３０】
【数１】

【００３１】
次に、差動マイクロストリップ線路４の直線部においても、Ｏｄｄ、Ｅｖｅｎ両モードの実効誘電率差により、スキューがさらに増大する。このスキュー（Ｓｋｅｗ２とする）は式２のように求まる。
【００３２】
【数２】

【００３３】
結局半導体チップ１３Ｂの入力端子におけるスキューは、式１と式２の和（Ｓｋｅｗ３とする）となる。
ここで、一例として、Ｓｋｅｗ３をＲ＝２ｍｍ、Ｌ＝１５ｍｍおよび図８に示した値を用いて計算すると、Ｓｋｅｗ３≒１５．７７ｐｓと求まる。
このスキューによって生じる正相、逆相間の位相差は、２０ＧＨｚにおいて１１３．５度、４０ＧＨｚにおいては２２７度となるため、４０Ｇｂｐｓの伝送では波形の劣化が大きく、デスキューが必要になることが分かる。
【００３４】
次に、図１及び図２に示す、この実施の形態１による半導体装置の、カバードマイクロストリップ線路６の設計例と、その特性値を図９の表に示す。
図９の表に示す設計例では、ＯｄｄモードのインピーダンスＺ_ｏｄｄが、全て５０Ωとなるように設定されている。図９の表に示す設計例を用い、ＯｄｄモードとＥｖｅｎモードのピッチに応じた実効誘電率を図１０に示す。図１０中のプロット番号（１〜４）は、図９の表中の、設計例の番号（１〜４）に対応している。
【００３５】
図１０に示すように、ピッチが０．７２ｍｍ以下では、ε_ｏｄｄ≧ε_ｅｖｅｎであり、ピッチが０．７２ｍｍ以上では、ε_ｏｄｄ≦ε_ｅｖｅｎとなる。
なお、一般的に誘電体カバー５の無い通常の差動マイクロストリップ線路におけるＯｄｄモードの比誘電率とＥｖｅｎモードの比誘電率は、常にε_ｏｄｄ＜ε_ｅｖｅｎであり、また、差動トリプレート線路におけるＯｄｄモードの比誘電率とＥｖｅｎモードの比誘電率は、常にε_ｏｄｄ＝ε_ｅｖｅｎであるので、ε_ｏｄｄ＞ε_ｅｖｅｎは所定の条件下におけるカバードマイクロストリップ線路が有する特有の特性と言える。本実施の形態の半導体装置は、この特性を利用してスキューの軽減を図っている。
【００３６】
すなわち、本実施の形態の半導体装置において、まず、ＩＣ３Ａから出力された差動信号は、差動マイクロストリップ線路４の曲線部を経由して直線部に伝送される。この曲線部と直線部の接続点におけるスキュー（Ｓｋｅｗ４とする）は、線路長差からＯｄｄ、Ｅｖｅｎ両モードの実効誘電率差によるスキュー軽減分を差し引くことで、式３のように求まる。式３に示すように、ε_ｏｄｄ＞ε_ｅｖｅｎの関係が成り立つことによって、Ｓｋｅｗ４が幾分小さくなる。
【００３７】
【数３】

【００３８】
図６乃至図８の例と同様に、例えばＲ＝２ｍｍとして、図９の設計例１で示した数値で式３を計算すると、Ｓｋｅｗ４≒２．７ｐｓと求まる。
【００３９】
次に直線部では、ε_ｏｄｄとε_ｅｖｅｎ差によって式４で表されるスキュー補正（Ｄｅｓｋｅｗとする）が行われる。式４に示すように、ε_ｏｄｄ＞ε_ｅｖｅｎの関係が成り立つことによって、スキューの減少量Ｄｅｓｋｅｗを正の値（スキューの増加量を負の値）にすることができ、Ｓｋｅｗ４で増加したスキューを減少させるように、補正を行うことができる。
【００４０】
【数４】

【００４１】
式４において、Ｄｅｓｋｅｗ＝２．７ｐｓとしてＬについて解くと、Ｌ≒１５ｍｍとなる。したがって、曲線部における線路長差を物理的に補正しなくとも、差動カバードマイクロストリップ線路の特性によって、Ｌが１５ｍｍ以上あれば半導体チップ３Ｂの入力端子で完全にデスキューが可能であることが分かる。ただし、式３で求めたスキューによって生じる位相差が１８０度以上３６０度以下の周波数帯では、デスキューが不可能となる。
【００４２】
この場合、Ｌが十分大きくてもＯｄｄモードが全てＥｖｅｎモードに変換されるだけであるが、上記計算で使った数値においては、その周波数帯はおよそ１８４〜３６８ＧＨｚであるので、実際にはまず問題とはならない。また、仮にＬが１０ｍｍ程度であっても、半導体チップ３Ｂの入力端子で残るスキューは０．９ｐｓであるので、４０Ｇｂｐｓ伝送であってもスキューは十分軽減されている。
【００４３】
かくして、本実施の形態の半導体装置によれば、伝送路中に差動／単相変換部やピッチ変換部を使うことなくスキュー補正が容易にでき、差動マイクロストリップ線路の曲率半径Ｒを、線路幅より十分大きく取っておけば信号の反射要因がないので、反射による伝送波形の品質劣化を抑制できる。
【００４４】
実施の形態２．
図１１は、実施の形態２の半導体装置を示し、実施の形態１に示す半導体装置の誘電体カバー５（以下、第１の誘電体カバーと呼ぶ）の上面に、当該誘電体カバー５の誘電率以下の誘電率を有する第２の誘電体カバー１５が設けられている。また、第１の誘電体カバー５、第２の誘電体カバー１５とで覆われた差動マイクロストリップ線路４を、カバードマイクロストリップ線路と呼び、これは実施の形態２による伝送線路を構成する。誘電体カバー１５の大きさは誘電体カバー５と同じであることが望ましいが、少なくとも差動マイクロストリップ線路４の投影面内の領域を覆うように、誘電体カバー１５が設けられていても良い。
【００４５】
すなわち、差動マイクロストリップ線路４に差動信号が伝送されると、Ｅｖｅｎモードの差動信号の電界と（図１２（ａ））、Ｏｄｄモードの差動信号の電界が（図１２（ｂ））とが、図１２に示すように発生する。
この結果、図１２（ａ）に示すようにＥｖｅｎモードの差動信号の電界は、第１の誘電体カバー５及び第２の誘電体カバー１５内を通過する。このため、Ｅｖｅｎモードの差動信号による実効誘電率は、第１の誘電体カバー５の比誘電率と、第２の誘電体カバー１５の比誘電率との結合となる。
一方、図１２（ｂ）に示すように、Ｏｄｄモードの差動信号の電界は、第１の誘電体カバー５のみを通過する。このため、０ｄｄモードの差動信号による実効誘電率は、第１の誘電体カバー５の比誘電率になる。
【００４６】
従って、実施の形態２における半導体装置においても、実施の形態１の半導体装置と同様に、Ｅｖｅｎモードの差動信号に対する実効誘電率は、Ｏｄｄモードの差動信号に対する実効誘電率よりも小さくなるため、Ｅｖｅｎモードの差動信号の伝送速度が、Ｏｄｄモードの差動信号の伝送速度よりも早くなり、徐々にスキューを減少させることができる。
【００４７】
実施の形態３．
図１３は、実施の形態３の半導体装置を示し、実施の形態１の半導体装置が、差動マイクロストリップ線路４部分すべてを覆うように、誘電体カバー５が設けられているのに対して、この実施の形態では、差動マイクロストリップ線路４の直線部のみを覆う誘電体カバー２０が設けられている。この誘電体カバー２０で覆われた差動マイクロストリップ線路４を、カバードマイクロストリップ線路と呼び、これは実施の形態３による伝送線路を構成する。
なお、誘電体カバー２０が差動マイクロストリップ線路４の直線部分を覆うに伴って、誘電体カバー２０の比誘電率は、実施の形態１における誘電体カバー５の比誘電率よりも大きくしてある。これは差動マイクロストリップ線路４の曲線部分に誘電体カバー２０がないため、当該曲線部分におけるｅｖｅｎモードの差動信号の伝送速度がｏｄｄモードの差動信号の伝送速度よりも早くなるという効果を、直線部分で補うためである。
なお、差動マイクロストリップ線路４の長さを、実施の形態１における差動マイクロストリップ線路の長さよりも長くしておいても良い。
【００４８】
そして、この実施の形態において、差動マイクロストリップ線路４に差動信号が伝送されると、Ｅｖｅｎモードの差動信号の電界と、Ｏｄｄモードの差動信号の電界とは、差動マイクロストリップ線路４の直線部分において、図５に示すような状態となり、実効誘電率がε_ｏｄｄ＞ε_ｅｖｅｎとなる。
この結果、差動マイクロストリップ線路４の曲線部分で発生したスキューを直線部分で修正することができる。なお、この実施の形態では、実施の形態１によるスキュー補正と比べてその補正効果が小さいものの、誘電体カバー２０を設けない場合と比較して、よりスキューを減少させることができ、十分な補正効果を得ることができる。
【００４９】
実施の形態４．
図１４は、実施の形態４の半導体装置を示し、実施の形態１の半導体装置が差動マイクロストリップ線路４のすべての部分を覆うように、誘電体カバー５が設けられているのに対して、この実施の形態では、差動マイクロストリップ線路４の曲線部のみに誘電体カバー２１が設けられている。この誘電体カバー２１で覆われた差動マイクロストリップ線路４を、カバードマイクロストリップ線路と呼び、これは実施の形態４による伝送線路を構成する。
なお、誘電体カバー２１が差動マイクロストリップ線路４の曲線部分を覆うに伴って、誘電体カバー２１の比誘電率は、実施の形態１における誘電体カバー５の比誘電率よりも大きくしてある。これは差動マイクロストリップ線路４の直線部分に誘電体カバー２１がないため、当該直線部分におけるｅｖｅｎモードの差動信号の伝送速度がｏｄｄモードの差動信号の伝送速度よりも早くなるという効果を、曲線部分で補うためである。
【００５０】
そして、この実施の形態において、差動マイクロストリップ線路に差動信号が伝送されると、Ｅｖｅｎモードの差動信号の電界と、Ｏｄｄモードの差動信号の電界とは、差動マイクロストリップ線路の曲線部分において、図５に示すような状態となり、実効誘電率がε_ｏｄｄ＞ε_ｅｖｅｎとなる。
【００５１】
この結果、差動マイクロストリップ線路４の曲線部分においては、比誘電率がε_ｏｄｄ＞ε_ｅｖｅｎの関係を有するため、差動マイクロストリップ線路４の曲線部分と直線部分との接続部では、上述の式３に基づいてスキューをより小さくすることができる。この実施の形態では、実施の形態１、２と比べてスキューの減少量が小さいものの、誘電体カバー２１を設けない場合と比較して、発生するスキューの量をより小さくすることができる。
【００５２】
実施の形態５．
図１５は、実施の形態５の半導体装置を示し、図９で示した設計例３のカバードマイクロストリップ線路を用いており、Ｏｄｄモードの実効誘電率とＥｖｅｎモードの実効誘電率は、ε_ｏｄｄ＝ε_ｅｖｅｎである。そして、この半導体装置において、差動マイクロストリップ線路２４は、内側と外側とに同一の曲線半径を有するように両端が曲がっている。すなわち、差動マイクロストリップ線路２４を構成する直線部の両端に、夫々第１、第２の曲線部２４Ａ、２４Ｂが接続され、第１、第２の曲線部２４Ａ、２４Ｂは、互いの曲率半径が同じであって、かつ曲線部から曲率中心を望む方向が、互いに逆方向となるように配置している。なお、この誘電体カバー５で覆われた差動マイクロストリップ線路２４を、カバードマイクロストリップ線路と呼び、これは実施の形態５による伝送線路を構成する。
【００５３】
この半導体装置は、図１５に示すような形状であるため、マイクロストリップ線路同士の線路長を揃えることは容易であり、ε_ｏｄｄ＝ε_ｅｖｅｎであるので、直線的に構成された差動トリプレート線路と同様に、完全なデスキューを得ることができる。すなわち、ε_ｏｄｄ＝ε_ｅｖｅｎであることによって、上述の式４に基づいて、直線部におけるスキューは発生しない。また、第１、第２の曲線部２４Ａ、２４Ｂが互いに逆方向に曲がっているので、第１の曲線部２４Ａにおいてマイクロストリップ線路４Ａ、４Ｂ間で生じるスキューと、第２の曲線部２４Ｂにおいてマイクロストリップ線路４Ａ、４Ｂ間で生じるスキューとが、互いに打ち消しあう。
【００５４】
なお、本実施の形態に示すような、差動カバードマイクロストリップ線路を有した半導体装置は、差動トリプレート線路に比較して設計の自由度が高いため、半導体チップの信号入出力端子との接続部における設計が容易であり、差動トリプレート線路で必要な、平行平板モード抑圧のための地導体スルーホールが不要となる。
【００５５】
実施の形態６．
図１６は、実施の形態６の半導体装置を示し、２つの半導体チップ３Ａ、３Ｂ間に、半径Ｒの曲線部分と直線部分とからなる２本の単相線路２７が配置されている。この単相線路２７のうち、曲線部分に対して内側に配置された単相線路２７Ａは、その直線部分の一部に凸状の配線２８が設けられている。この凸状の配線２８は、単相線路２７の曲がりによって生じた単相線路２７Ａと単相線路２７Ｂとの長さの違いを補っている。
【００５６】
単相線路２７は、２本の単相線の間隔を変化させても特性インピーダンスに影響はなく、上述のように線路の長さを整えることによってマイクロストリップライン、トリプレート線路とともにスキューの補正が可能となる。
【００５７】
実施の形態７．
図１７は、実施の形態７の半導体装置を示し、２つの半導体チップ３Ａ、３Ｂ間には、半径Ｒの曲線部分からなる結合マイクロストリップ線路３０Ａ、３１Ａが設けられるとともに、当該マイクロストリップ線路３０Ａ、３１Ａにはそれぞれ直線からなる単相マイクロストリップ線路３０Ｂ、３１Ｂが設けられている。そして、この単相マイクロストリップ線路３０Ｂには、結合マイクロストリップ線路３０Ａとの結合部分に凸状の配線（スキュー補正線路）３２が設けられている。
この半導体装置では、結合マイクロストリップ線路３０Ａ、３０Ｂと、単相マイクロストリップ線路３１Ａ、３１Ｂとの接合点において、半導体チップ３Ａからの伝送信号を差動／単相変換することによって実施の形態６の半導体装置と同様の効果を得ることができる。
【００５８】
また、上述の実施の形態では、差動マイクロストリップ線路４上に誘電体カバーを設ける場合について述べたが、本実施の形態ではこれに限らず、当該差動マイクロストリップ線路４上に誘電体膜を塗布するようにしても良い。
【００５９】
【発明の効果】
以上のように、この発明によれば、結合線路におけるスキューを抑制するとともに、結合線路に曲がり部を設けることができ、曲がり部において生じるスキューを抑制することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係る半導体装置の構成図である。
【図２】この発明の実施の形態１に係る半導体装置の断面図である。
【図３】従来の差動マイクロストリップ線路に生じるスキューの説明に供する略線図である。
【図４】この発明の実施の形態１に係る半導体装置において、差動マイクロストリップ線路に生じるスキューの抑制を説明するに供する略線図である。
【図５】差動信号のＯｄｄモードとＥｖｅｎモードの電界の説明に供する略線図である。
【図６】誘電体カバーのない半導体装置の構成図である。
【図７】誘電体カバーのない半導体装置の断面図である。
【図８】誘電体カバーのない半導体装置の設計条件の説明に供する表である。
【図９】この発明の実施の形態１に係る半導体装置の設計条件の説明に供する表である。
【図１０】マイクロストリップ線路間距離と実効誘電率との関係を示すグラフである。
【図１１】この発明の実施の形態２に係る半導体装置の構成図である。
【図１２】この発明の実施の形態２における差動信号のＯｄｄモードとＥｖｅｎモードの電界の説明に供する略線図である。
【図１３】この発明の実施の形態３に係る半導体装置の構成図である。
【図１４】この発明の実施の形態４に係る半導体装置の構成図である。
【図１５】この発明の実施の形態５に係る半導体装置の構成図である。
【図１６】この発明の実施の形態６に係る半導体装置の構成図である。
【図１７】この発明の実施の形態７に係る半導体装置の構成図である。
【符号の説明】
１誘電体基板、３半導体チップ、４差動マイクロストリップ線路、５誘電体カバー、６カバードマイクロストリップ線路。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device that performs signal transmission using a coupling line, and more particularly to a transmission line structure that suppresses skew between a pair of strip conductor lines that form the coupling line.
[0002]
[Prior art]
In recent years, there has been a demand for higher operating speeds of electronic devices, and a technique for connecting a plurality of semiconductor chips provided on a substrate with a microstrip line and transmitting a high-speed differential signal between the semiconductor chips. Is used. A normal microstrip line has a structure in which the characteristic impedance is adjusted by itself, and the lines are separated by a predetermined distance so that the electromagnetic field coupling between other adjacent microstrip lines is reduced. Hereinafter, a single-phase line) is used.
[0003]
Also, by transmitting a differential signal pair to a pair of microstrip lines adjacent to each other and reducing the influence of electromagnetic noise mixed from the outside world by increasing the electromagnetic coupling between the lines by reducing the distance between the lines. Microstrip lines (hereinafter referred to as differential microstrip lines) are being used. The differential microstrip line can reduce the influence of electromagnetic noise accompanying high-density mounting of semiconductor chips.
[0004]
When a differential microstrip line is used, the phase relationship between the positive-phase signal and the negative-phase signal forming a differential signal pair is out of order, so that the transmission delay difference (skew) does not occur in the differential signal. The length needs to be adjusted. Conventionally, in order to solve the problem of skew, the length of a lead from the inner end to the outer end of a plurality of leads connected to a semiconductor chip is input to a plurality of electrode pads of the semiconductor chip or a plurality of electrodes. Reduce the skew by adjusting the electrical length of the input / output signal, which is output from the pad, by shifting it by the electrical length equivalent to the value to correct the skew of the square wave, or by adjusting the length of each lead to be the same. (For example, see Patent Document 1).
[0005]
[Patent Document 1]
JP 2001-94032 A
[0006]
[Problems to be solved by the invention]
By the way, in mounting a semiconductor chip on a substrate at a high density, depending on the arrangement relationship with electric components such as a power supply unit and a connector provided on the substrate and the arrangement relationship between the semiconductor chips, a difference between the semiconductor chips may be caused by a differential micro. It is difficult to make a straight line connection with a strip line. For this reason, it has been desired in circuit board design to connect between semiconductor chips using a differential microstrip line having a bent portion in the line.
[0007]
However, when a pair of differential microstrip lines is provided with a bend, the lengths of the lines are different between a line disposed inside the bend and a line disposed outside the line. There has been a problem that skew occurs in the motion signal.
[0008]
The present invention has been made to solve such a problem, and it is an object of the present invention to suppress skew in a coupled line and to bend a differential microstrip line, thereby suppressing skew caused by bending. It is assumed that.
[0009]
[Means for Solving the Problems]
A transmission line according to the present invention includes a dielectric substrate having a curved portion and a pair of coupling lines arranged as a straight line connected to the curved portion, the dielectric substrate being provided on one surface, and one surface of the dielectric substrate. And a dielectric cover bonded to the coupling line, wherein the dielectric cover has a predetermined thickness such that the effective permittivity of the common mode is smaller than the effective permittivity of the opposite mode of the coupled line. The coupling line is covered.
[0010]
Further, a pair of coupling lines arranged as a curved line and a linear portion connected to the curved portion are joined to the dielectric substrate provided on one surface and the coupling line of the dielectric substrate on one surface. And the other surface of the dielectric cover may include at least a region including a projection surface of the coupling line and a region where the dielectric is exposed.
[0011]
Further, a pair of coupling lines arranged as a curved line and a linear portion connected to the curved portion are joined to the dielectric substrate provided on one surface and the coupling line of the dielectric substrate on one surface. With a dielectric cover,
In the coupling line, first and second curved portions are respectively connected to both ends of a straight portion, and the first and second curved portions have the same radius of curvature, and have a curvature from the curved portion. The directions that want the center are arranged so that they are opposite to each other,
The dielectric cover may have a predetermined thickness so as to cover the coupled line so that the effective permittivity of the coupled mode is substantially the same as that of the in-phase mode.
[0012]
A semiconductor device according to the present invention includes the transmission line of the present invention, and first and second semiconductor chips electrically connected to both ends of the coupling line in the transmission line.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a top view showing a configuration of the semiconductor device according to the first embodiment.
In the figure, in the semiconductor device, a power connector 2 and a plurality of semiconductor chips 3 (3A, 3B) are arranged on a dielectric substrate 1 made of glass epoxy. The semiconductor chip 3 forms an integrated circuit (IC) or a bare chip. As the IC, for example, a MUX (multiplexing circuit) or a DEMUX (multiplexing / demultiplexing circuit) is arranged. The semiconductor chip 3A and the semiconductor chip 3B are electrically connected by a pair of differential microstrip lines 4 (4A, 4B) formed on the dielectric substrate 1. The differential microstrip line 4 is composed of two

microstrip lines

4A and 4B, and the

microstrip lines

4A and 4B are arranged close to and parallel to each other while maintaining a predetermined line interval.
[0014]
In the example of FIG. 1, the semiconductor chip 3A is arranged above and to the left of the power supply connector 2 so that the semiconductor chips 3A and 3B can be arranged near the power supply connector 2 and the semiconductor chip 3B is arranged above the power supply connector 2. Is done. In addition, the signal input / output terminals of the semiconductor chip 3A are provided on the left side, and the signal input / output terminals of the semiconductor chip 3B are provided above so that the signal input / output terminals of the semiconductor chips 3A and 3B can be arranged closer. Can be As in this example, due to the arrangement when the semiconductor chips 3A and 3B are mounted on the dielectric substrate 1, the differential microstrip line 4 connecting the respective signal input / output terminals of the semiconductor chips 3A and 3B is A part has a curved part with a radius R, and the curved part is connected to the straight part. Even in the curved portion of the differential microstrip line 4, the line interval between the

microstrip lines

4A and 4B is kept constant. Therefore, the radius of curvature of the microstrip line 4B is larger than the radius of curvature of the microstrip line 4A disposed inside the microstrip line 4B. The radius of curvature R in the figure indicates the radius of curvature of a virtual curve located at the center between the microstrip line 4A and the microstrip line 4B.
[0015]
The differential microstrip line 4 is covered with a dielectric cover 5 made of the same material as the dielectric substrate 1. Hereinafter, the differential microstrip line 4 covered with the dielectric cover 5 is generally referred to as a covered microstrip line 6. The covered microstrip line 6 constitutes the transmission line according to the first embodiment. Note that the semiconductor device of the present embodiment can be easily manufactured by an ordinary multi-layer process by using a dielectric of the same material for the dielectric 10 and the dielectric 5 constituting the dielectric substrate 1.
[0016]
FIG. 2 is a cross-sectional view of the covered microstrip line 6 as viewed from the aa direction. In the figure, strip conductors constituting

microstrip lines

4A and 4B are provided on one surface (upper surface) of dielectric 10 constituting dielectric substrate 1. One surface (lower surface) of the dielectric cover 5 is joined to the upper surfaces of the strip conductors constituting the

microstrip lines

4A and 4B, and all the lines are covered by the dielectric cover 5. That is, the strip conductors constituting the

microstrip lines

4A and 4B are arranged between the dielectric cover 5 and the dielectric substrate 1. A ground conductor 7 is provided on the other surface (bottom surface) of the dielectric 10 constituting the dielectric substrate 1. On the other surface (upper surface) of the dielectric cover 5, the surface of the dielectric is exposed, and between the upper surface of the dielectric cover 5 and the upper surfaces of the strip conductors constituting the

microstrip lines

4A and 4B. Conductors such as conductor patterns and through holes are not arranged. That is, the projection plane of the

microstrip lines

4A and 4B in the inner layer or the surface layer of the dielectric cover 5 is formed only of the dielectric. Needless to say, a wiring conductor pattern or a ground conductor may be provided on the inner layer or the surface layer of the dielectric cover 5 outside the area including the projection plane of the

microstrip lines

4A and 4B.
[0017]
Next, a state in which a high-speed (for example, a pulse modulation signal having a bit rate of 40 Gbs) differential signal is transmitted from the semiconductor chip 3A to the semiconductor chip 3B via the covered microstrip line 6 will be described.
First, in describing a state of transmitting a differential signal to the covered microstrip line 6, a state of transmitting a differential signal to the differential microstrip line 4 without the dielectric cover 5 will be described.
[0018]
FIG. 3 is a diagram illustrating a state in which the phases of the positive-phase signal and the negative-phase signal are shifted when a differential signal is transmitted to the differential microstrip line 4 without providing the dielectric cover 5. . In the example shown in the figure, a pair of differential signals transmitted to the microstrip line 4 are supplied to a point A, which is a signal output terminal of the semiconductor chip 3A, and a positive-phase signal S1 transmitted to the microstrip line 4A and It is assumed that the opposite phase signal S2 transmitted to the strip line 4B has a phase of 180 °. When the pair of differential signals reaches the point B, the difference between the inner diameters due to the radii of curvature of the two microstrip lines 4 causes a phase difference of, for example, 220 ° between the positive-phase signal S1 and the negative-phase signal S2. A shift will occur.
[0019]
In this case, a differential signal having a phase shift can be separated into a (differential) signal S3 in an opposite phase mode (odd mode) and a signal S4 in an in-phase mode (even mode). Since the transmission speed of the odd mode differential signal S3 is higher than that of the even mode signal S4, as shown in FIG. 3, the odd mode differential signal S3 generated in the linear portions of the

microstrip lines

4A and 4B. And the even-mode signal S4 have a large phase shift, and the phase difference between the positive-phase signal S1 and the negative-phase signal S2 increases. Therefore, the signal is transmitted to the signal input terminal of the semiconductor chip 3B, which is the transmission destination (point C) of the differential signal, in a state where the phase shift of the differential signal occurs most.
[0020]
However, by joining the dielectric cover 5 to the differential microstrip line 4 as in the semiconductor device described in the present embodiment, as shown in FIG. The deviation of the phase difference from the reverse phase signal S2 can be eliminated at the point C.
[0021]
This will be described in more detail. When the semiconductor device is viewed from the aa direction (FIG. 1), as shown in FIG. 5A, the electric field line due to the even mode signal is mainly (mostly) outside the differential microstrip line 4. Spread in the direction. On the other hand, as shown in FIG. 5B, the electric field lines due to the odd-mode differential signals are mutually coupled mainly between the pair of differential microstrip lines 4.
[0022]
Here, the thickness of the dielectric cover 5 provided on the differential microstrip line 4 mainly passes through the outside of the dielectric cover 5 with respect to the electric field of the even mode signal, and the odd mode differential signal The electric field is set so as to pass mainly through the dielectric cover 5.
[0023]
Therefore, the electric field of the even mode signal passes through the outside of the dielectric cover 5 and reaches the air having a dielectric constant (ε ≒ 1) lower than the dielectric constant of the dielectric cover 5, so that the even mode differential signal is generated. Is a combination of the relative permittivity of the dielectric cover 5 and the relative permittivity of air, and becomes smaller than the relative permittivity of the dielectric cover 5.
On the other hand, most of the electric field of the odd mode differential signal is distributed in the dielectric cover 5, so that the effective permittivity for the odd mode differential signal is close to the relative permittivity of the dielectric cover 5. .
[0024]
As a result, the semiconductor device can make the effective permittivity of the odd mode larger than the effective permittivity of the even mode. _odd > Ε _even Thus, the transmission speed of the even mode differential signal can be made faster than the transmission speed of the odd mode differential signal. Incidentally, without the dielectric cover 5, the effective permittivity is always ε _odd <Ε _even It becomes the relationship. When a ground conductor is provided on the upper surface of the dielectric cover 5 and the

microstrip lines

4A and 4B are formed of triplate lines, the effective dielectric constant becomes ε. _odd = Ε _even It becomes the relationship.
[0025]
Thus, as shown in FIG. 4, the semiconductor device provided with the dielectric cover 5 shifts the phase of the odd mode (differential) signal generated at the point B (FIG. 4) from the phase of the even mode signal. Can be corrected by the difference between the transmission speed of the odd mode (differential) signal and the transmission speed of the even mode signal.
[0026]
In this case, the fact that the transmission speed of the even-mode differential signal is faster than the transmission speed of the odd-mode differential signal is used, so that a phase shift occurs again depending on the length of the differential microstrip line 4. Therefore, the length of the differential microstrip line 4 is set based on the dielectric constant of the dielectric cover 5 and the like.
[0027]
Hereinafter, the semiconductor device according to the present embodiment will be described using specific numerical examples, comparing the case with and without the dielectric cover 5. Note that a differential signal is output from a signal output terminal of the semiconductor chip 3A, and only an odd-mode differential signal is output from the signal output terminal.
FIG. 6 shows a semiconductor device that does not use the dielectric cover 5, in which a plurality of semiconductor chips 13 are connected by bending the differential microstrip line 4 at one place. Therefore, skew occurs at the input terminal of the semiconductor chip 13B. Here, the skew amount is first calculated and illustrated.
[0028]
FIG. 7 is a cross-sectional view of the semiconductor device (FIG. 6) from the bb direction, and FIG. 8 shows the calculation results of dimensions and characteristic values of the semiconductor device.
In FIG. 8, R is the radius of curvature of the center line of the differential microstrip line 4, εr is the relative permittivity of the substrate, the pitch (P) in the table is the center line interval between the two microstrip lines, Z _odd Is the Odd mode impedance, Z _even Represents the even mode impedance. Odd mode impedance is Z _odd = 50.0Ω.
[0029]
First, the differential signal output from the semiconductor chip 13A is transmitted to the linear portion via the curved portion of the differential microstrip line pair. The skew (referred to as Skew1) at the connection point between the curved portion and the straight portion is obtained by adding the skew increase due to the effective dielectric constant difference between the Odd and Even modes to the line length difference between the two microstrip lines. Equation 1 is obtained. Here, C is the speed of light in a vacuum (≒ 2.9997 × 10 ⁸ m / s).
[0030]
(Equation 1)

[0031]
Next, even in the linear portion of the differential microstrip line 4, the skew further increases due to the difference in the effective permittivity between the Odd and Even modes. This skew (referred to as Skew2) is obtained as in Expression 2.
[0032]
(Equation 2)

[0033]
Eventually, the skew at the input terminal of the semiconductor chip 13B is the sum of Equations 1 and 2 (referred to as Skew3).
Here, as an example, when Skew3 is calculated using R = 2 mm, L = 15 mm and the values shown in FIG. 8, Skew3 ≒ 15.77 ps is obtained.
Since the phase difference between the normal phase and the negative phase caused by this skew is 113.5 degrees at 20 GHz and 227 degrees at 40 GHz, it is understood that the waveform is greatly deteriorated at 40 Gbps transmission and deskew is required.
[0034]
Next, a design example of the covered microstrip line 6 of the semiconductor device according to the first embodiment shown in FIGS. 1 and 2 and characteristic values thereof are shown in a table of FIG.
In the design example shown in the table of FIG. _odd Are all set to be 50Ω. Using the design example shown in the table of FIG. 9, FIG. 10 shows the effective permittivity according to the pitch of the Odd mode and the Even mode. The plot numbers (1 to 4) in FIG. 10 correspond to the design example numbers (1 to 4) in the table of FIG.
[0035]
As shown in FIG. 10, when the pitch is 0.72 mm or less, ε _odd ≧ ε _even When the pitch is 0.72 mm or more, ε _odd ≤ε _even It becomes.
In general, the relative permittivity of the Odd mode and the relative permittivity of the Even mode in a normal differential microstrip line without the dielectric cover 5 are always ε. _odd <Ε _even Further, the relative permittivity of the Odd mode and the relative permittivity of the Even mode in the differential triplate line are always ε. _odd = Ε _even Ε _odd > Ε _even Can be said to be unique characteristics of the covered microstrip line under predetermined conditions. The semiconductor device of the present embodiment uses this characteristic to reduce skew.
[0036]
That is, in the semiconductor device of the present embodiment, first, the differential signal output from the IC 3A is transmitted to the linear portion via the curved portion of the differential microstrip line 4. The skew (referred to as Skew4) at the connection point between the curved portion and the straight portion can be obtained by Expression 3 by subtracting the skew reduction due to the effective dielectric constant difference between the Odd and Even modes from the line length difference. As shown in Equation 3, ε _odd > Ε _even Holds, Skew4 becomes somewhat smaller.
[0037]
[Equation 3]

[0038]
Similarly to the examples of FIGS. 6 to 8, for example, when R = 2 mm and Equation 3 is calculated using the numerical values shown in the design example 1 of FIG. 9, Skew4 ≒ 2.7 ps is obtained.
[0039]
Next, in the linear part, ε _odd And ε _even The skew correction (Deskew) represented by Expression 4 is performed by the difference. As shown in Equation 4, ε _odd > Ε _even Holds, the skew reduction amount Deskew can be set to a positive value (the skew increase amount is a negative value), and correction can be performed so as to reduce the skew increased in Skew4.
[0040]
(Equation 4)

[0041]
In Equation 4, when solving for L with Deskew = 2.7 ps, L ≒ 15 mm. Therefore, even if the line length difference in the curved portion is not physically corrected, the deskew can be completely performed at the input terminal of the semiconductor chip 3B if L is 15 mm or more due to the characteristics of the differential covered microstrip line. . However, deskew becomes impossible in a frequency band in which the phase difference caused by the skew obtained by Expression 3 is 180 degrees or more and 360 degrees or less.
[0042]
In this case, even if L is sufficiently large, all the Odd modes are only converted to the Even mode. However, according to the numerical values used in the above calculation, the frequency band is approximately 184 to 368 GHz, so in practice, there is actually a problem. Does not. Even if L is about 10 mm, the skew remaining at the input terminal of the semiconductor chip 3B is 0.9 ps, so that the skew is sufficiently reduced even at 40 Gbps transmission.
[0043]
Thus, according to the semiconductor device of the present embodiment, skew correction can be easily performed without using a differential / single-phase conversion unit or a pitch conversion unit in a transmission line, and the radius of curvature R of the differential microstrip line can be reduced. If the width is set sufficiently larger than the line width, there is no signal reflection factor, so that the quality deterioration of the transmission waveform due to reflection can be suppressed.
[0044]
Embodiment 2 FIG.
FIG. 11 shows a semiconductor device according to the second embodiment. The dielectric cover 5 (hereinafter, referred to as a first dielectric cover) of the semiconductor device according to the first embodiment has a dielectric cover 5 on the upper surface thereof. A second dielectric cover 15 having a dielectric constant equal to or less than the dielectric constant is provided. The differential microstrip line 4 covered with the first dielectric cover 5 and the second dielectric cover 15 is called a covered microstrip line, and constitutes a transmission line according to the second embodiment. The size of the dielectric cover 15 is desirably the same as the size of the dielectric cover 5, but the dielectric cover 15 may be provided so as to cover at least a region of the differential microstrip line 4 in the projection plane. .
[0045]
That is, when the differential signal is transmitted to the differential microstrip line 4, the electric field of the Even mode differential signal (FIG. 12A) and the electric field of the Odd mode differential signal become (FIG. 12B). ) Occur as shown in FIG.
As a result, as shown in FIG. 12A, the electric field of the Even mode differential signal passes through the inside of the first dielectric cover 5 and the second dielectric cover 15. Therefore, the effective dielectric constant based on the even mode differential signal is a combination of the relative dielectric constant of the first dielectric cover 5 and the relative dielectric constant of the second dielectric cover 15.
On the other hand, as shown in FIG. 12B, the electric field of the Odd mode differential signal passes only through the first dielectric cover 5. For this reason, the effective permittivity due to the 0dd mode differential signal is the relative permittivity of the first dielectric cover 5.
[0046]
Therefore, also in the semiconductor device according to the second embodiment, similarly to the semiconductor device according to the first embodiment, the effective permittivity for the differential signal in the Even mode is smaller than the effective permittivity for the differential signal in the Odd mode. , The transmission speed of the differential signal in the Even mode becomes faster than the transmission speed of the differential signal in the Odd mode, and the skew can be gradually reduced.
[0047]
Embodiment 3 FIG.
FIG. 13 shows a semiconductor device according to the third embodiment. In the semiconductor device according to the first embodiment, a dielectric cover 5 is provided so as to cover the entire differential microstrip line 4. In this embodiment, a dielectric cover 20 that covers only the linear portion of the differential microstrip line 4 is provided. The differential microstrip line 4 covered with the dielectric cover 20 is called a covered microstrip line, and constitutes a transmission line according to the third embodiment.
Note that, as the dielectric cover 20 covers the linear portion of the differential microstrip line 4, the relative permittivity of the dielectric cover 20 is set to be larger than the relative permittivity of the dielectric cover 5 in the first embodiment. is there. This is because the dielectric cover 20 is not provided at the curved portion of the differential microstrip line 4, so that the transmission speed of the even-mode differential signal at the curved portion is faster than the transmission speed of the odd-mode differential signal. This is to make up for it with a straight line portion.
Note that the length of the differential microstrip line 4 may be longer than the length of the differential microstrip line in the first embodiment.
[0048]
In this embodiment, when a differential signal is transmitted to the differential microstrip line 4, the electric field of the Even mode differential signal and the electric field of the Odd mode differential signal become the differential microstrip line. 4 is in the state as shown in FIG. 5 and the effective dielectric constant is ε. _odd > Ε _even It becomes.
As a result, the skew generated at the curved portion of the differential microstrip line 4 can be corrected at the straight portion. In this embodiment, although the effect of the skew correction is smaller than that of the skew correction according to the first embodiment, the skew can be further reduced as compared with the case where the dielectric cover 20 is not provided, and sufficient correction can be performed. The effect can be obtained.
[0049]
Embodiment 4 FIG.
FIG. 14 shows a semiconductor device according to the fourth embodiment. In contrast to the semiconductor device according to the first embodiment in which a dielectric cover 5 is provided so as to cover all parts of the differential microstrip line 4, In this embodiment, the dielectric cover 21 is provided only on the curved portion of the differential microstrip line 4. The differential microstrip line 4 covered with the dielectric cover 21 is called a covered microstrip line, and constitutes a transmission line according to the fourth embodiment.
As the dielectric cover 21 covers the curved portion of the differential microstrip line 4, the relative permittivity of the dielectric cover 21 is set to be larger than the relative permittivity of the dielectric cover 5 in the first embodiment. is there. This has an effect that the transmission rate of the even mode differential signal in the linear portion is faster than the transmission speed of the odd mode differential signal because the dielectric cover 21 is not provided in the linear portion of the differential microstrip line 4. , In order to make up for it in the curve.
[0050]
In this embodiment, when a differential signal is transmitted to the differential microstrip line, the electric field of the Even mode differential signal and the electric field of the Odd mode differential signal become equal to each other. In the curved part, the state as shown in FIG. _odd > Ε _even It becomes.
[0051]
As a result, in the curved portion of the differential microstrip line 4, the relative permittivity is ε. _odd > Ε _even In the connection between the curved portion and the linear portion of the differential microstrip line 4, the skew can be further reduced based on the above equation (3). In this embodiment, although the amount of reduction in skew is smaller than in

Embodiments

1 and 2, the amount of skew generated can be smaller than in the case where the dielectric cover 21 is not provided.
[0052]
Embodiment 5 FIG.
FIG. 15 shows a semiconductor device according to the fifth embodiment, which uses the covered microstrip line of the design example 3 shown in FIG. 9, and the effective permittivity of the Odd mode and the effective permittivity of the Even mode are ε. _odd = Ε _even It is. In this semiconductor device, both ends of the differential microstrip line 24 are bent so as to have the same curved radius on the inside and the outside. That is, the first and second curved portions 24A and 24B are respectively connected to both ends of the linear portion constituting the differential microstrip line 24, and the first and second curved portions 24A and 24B have respective radii of curvature. Are arranged so that directions in which the center of curvature is desired from the curved portion are opposite to each other. Note that the differential microstrip line 24 covered with the dielectric cover 5 is called a covered microstrip line, and constitutes a transmission line according to the fifth embodiment.
[0053]
Since the semiconductor device has a shape as shown in FIG. 15, it is easy to make the line lengths of the microstrip lines uniform, and ε _odd = Ε _even Therefore, a complete deskew can be obtained as in the case of a differential triplate line configured linearly. That is, ε _odd = Ε _even Therefore, no skew occurs in the straight line portion based on the above-described Expression 4. Further, since the first and second curved portions 24A and 24B are bent in opposite directions, the skew generated between the

microstrip lines

4A and 4B in the first curved portion 24A and the micro skew in the second curved portion 24B are reduced. The skew generated between the

strip lines

4A and 4B cancels each other.
[0054]
Note that a semiconductor device having a differential covered microstrip line as shown in this embodiment has a higher degree of freedom in design than a differential triplate line, so The design of the connection portion is easy, and the ground conductor through hole for parallel plate mode suppression, which is necessary for the differential triplate line, is not required.
[0055]
Embodiment 6 FIG.
FIG. 16 shows a semiconductor device according to the sixth embodiment, in which two single-phase lines 27 each including a curved portion having a radius R and a straight portion are disposed between two semiconductor chips 3A and 3B. Of the single-phase line 27, the single-phase line 27A disposed inside the curved portion has a protruding wiring 28 provided on a part of the straight-line portion. The convex wiring 28 compensates for the difference in length between the single-phase line 27A and the single-phase line 27B caused by the bending of the single-phase line 27.
[0056]
The single-phase line 27 has no effect on the characteristic impedance even if the distance between the two single-phase lines is changed, and the skew can be corrected together with the microstrip line and the triplate line by adjusting the line length as described above. It becomes possible.
[0057]
Embodiment 7 FIG.
FIG. 17 shows a semiconductor device according to the seventh embodiment. Coupled microstrip lines 30A and 31A each having a curved portion with a radius R are provided between two semiconductor chips 3A and 3B. 31A is provided with single-phase microstrip lines 30B and 31B each formed of a straight line. The single-phase microstrip line 30B is provided with a protruding wiring (skew correction line) 32 at a coupling portion with the coupling microstrip line 30A.
In this semiconductor device, the transmission signal from the semiconductor chip 3A is subjected to differential / single-phase conversion at the junction between the coupled microstrip lines 30A and 30B and the single-phase microstrip lines 31A and 31B, whereby the semiconductor device according to the sixth embodiment is changed. An effect similar to that of the semiconductor device can be obtained.
[0058]
Further, in the above embodiment, the case where the dielectric cover is provided on the differential microstrip line 4 has been described. However, the present embodiment is not limited to this, and the dielectric film may be provided on the differential microstrip line 4. May be applied.
[0059]
【The invention's effect】
As described above, according to the present invention, the skew in the coupling line can be suppressed, and the bent portion can be provided in the coupled line, so that the skew generated in the bent portion can be suppressed.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a semiconductor device according to a first embodiment of the present invention;
FIG. 2 is a sectional view of the semiconductor device according to the first embodiment of the present invention;
FIG. 3 is a schematic diagram for explaining a skew generated in a conventional differential microstrip line.
FIG. 4 is a schematic diagram for explaining suppression of skew occurring in a differential microstrip line in the semiconductor device according to the first embodiment of the present invention;
FIG. 5 is a schematic diagram for describing electric fields of an Odd mode and an Even mode of a differential signal.
FIG. 6 is a configuration diagram of a semiconductor device without a dielectric cover.
FIG. 7 is a sectional view of a semiconductor device without a dielectric cover.
FIG. 8 is a table provided for describing design conditions of a semiconductor device without a dielectric cover.
FIG. 9 is a table provided for describing design conditions of the semiconductor device according to the first embodiment of the present invention;
FIG. 10 is a graph showing a relationship between a distance between microstrip lines and an effective dielectric constant.
FIG. 11 is a configuration diagram of a semiconductor device according to a second embodiment of the present invention.
FIG. 12 is a schematic diagram for describing electric fields of an Odd mode and an Even mode of a differential signal according to the second embodiment of the present invention.
FIG. 13 is a configuration diagram of a semiconductor device according to a third embodiment of the present invention.
FIG. 14 is a configuration diagram of a semiconductor device according to a fourth embodiment of the present invention.
FIG. 15 is a configuration diagram of a semiconductor device according to a fifth embodiment of the present invention.
FIG. 16 is a configuration diagram of a semiconductor device according to a sixth embodiment of the present invention.
FIG. 17 is a configuration diagram of a semiconductor device according to a seventh embodiment of the present invention.
[Explanation of symbols]
1 Dielectric substrate, 3 Semiconductor chip, 4 Differential microstrip line, 5 Dielectric cover, 6 Covered microstrip line.

Claims

A pair of coupling lines arranged as a curved portion and a straight line portion connected to the curved portion, a dielectric substrate provided on one surface,
A dielectric cover joined to one surface of the dielectric substrate,
The dielectric cover covers the coupled line with a predetermined thickness so that the effective dielectric constant of the common mode is smaller than the effective dielectric constant of the opposite phase mode of the coupled line. line.

A pair of coupling lines arranged as a curved line and a straight line portion connected to the curved line portion, a dielectric substrate provided on one surface,
A coupling line of the dielectric substrate, a dielectric cover having one surface joined thereto,
A transmission line, wherein the other surface of the dielectric cover is a region including at least a projection surface of the coupling line, and has a region where the dielectric is exposed.

The transmission line according to claim 1, wherein the dielectric cover is joined only to a linear portion of the coupling line on the dielectric substrate.

The transmission line according to claim 1, wherein the dielectric cover has a higher dielectric constant than the dielectric substrate.

A pair of coupling lines arranged as a curved line and a straight line portion connected to the curved line portion, a dielectric substrate provided on one surface,
A coupling line of the dielectric substrate, a dielectric cover having one surface joined thereto,
In the coupling line, first and second curved portions are connected to both ends of a straight portion, respectively.
The first and second curved portions have the same radius of curvature, and are arranged so that directions in which the center of curvature is desired from the curved portions are opposite to each other.
The transmission line, wherein the dielectric cover has a predetermined thickness and covers the coupled line so that the effective permittivity of the coupled-mode and the in-phase mode of the coupled line is substantially the same.

A transmission line according to any one of claims 1 to 5, and a first and a second semiconductor chip electrically connected to both ends of the coupling line in the transmission line. Semiconductor device.