JP2010200234A - Substrate, and system and method for connecting the same - Google Patents
Substrate, and system and method for connecting the same Download PDFInfo
- Publication number
- JP2010200234A JP2010200234A JP2009045590A JP2009045590A JP2010200234A JP 2010200234 A JP2010200234 A JP 2010200234A JP 2009045590 A JP2009045590 A JP 2009045590A JP 2009045590 A JP2009045590 A JP 2009045590A JP 2010200234 A JP2010200234 A JP 2010200234A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- signal line
- conductor
- microstrip signal
- microstrip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 145
- 238000000034 method Methods 0.000 title claims description 32
- 239000004020 conductor Substances 0.000 claims abstract description 192
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 230000008054 signal transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 235000013405 beer Nutrition 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
この発明は、伝送線路の接続技術に関し、特に、例えば高速信号のための伝送線路を設けた基板、基板の接続方式および基板の接続方法に関するものである。 The present invention relates to a transmission line connection technique, and more particularly to a substrate provided with a transmission line for high-speed signals, a substrate connection method, and a substrate connection method, for example.
従来、高周波伝送線路の接続において、40GHz程度の高周波においても良好な電気接続特性を実現するため、信号線をグランドで挟み込んだコプレーナ伝送線路を構成した基板同士を接続するものが知られている(例えば、特許文献1)。 Conventionally, in the connection of a high frequency transmission line, in order to realize good electrical connection characteristics even at a high frequency of about 40 GHz, there is known a method of connecting substrates constituting a coplanar transmission line in which a signal line is sandwiched between grounds ( For example, Patent Document 1).
特許文献1に開示されている従来の基板においては、コプレーナ伝送線路を用いているので、例えばフレキシブルプリント基板に伝送線路を形成する場合、一般に線路導体の製造精度上の制約から、マイクロストリップ線路に比べて、特性インピーダンスのばらつきが大きく、また基板上の配線レイアウトも複雑になるという問題点があった。また、マイクロストリップ線路を用いた基板の場合には、信号線路導体直下にグランド導体層があるため、そのままでは接続できないという問題点があった。
In the conventional board | substrate currently disclosed by
この発明は上記のような課題を解決するためになされたもので、例えば数十Gbps以上の高速信号伝送の基板間接続において、例えばフレキシブルプリント基板においても特性インピーダンスのばらつきが小さく、また基板上の配線レイアウトも簡便なマイクロストリップ線路を用いて、良好な電気的接続を実現することを目的とする。 The present invention has been made to solve the above-described problems. For example, in a high-speed signal transmission inter-board connection of several tens of Gbps or more, for example, in a flexible printed board, variation in characteristic impedance is small, and on the board. The purpose is to realize a good electrical connection by using a microstrip line with a simple wiring layout.
この発明に係る基板は、誘電体層と、前記誘電体層の第1の面に設けられたマイクロストリップ信号線路導体と、前記誘電体層の第2の面に設けられ、前記マイクロストリップ信号線路導体とでマイクロストリップ線路を構成するグランド導体層と、を備え、前記マイクロストリップ信号線路導体の直下において前記マイクロストリップ信号線路導体の長さが前記グランド導体層の長さに比べて長い、または短いものである。 The substrate according to the present invention includes a dielectric layer, a microstrip signal line conductor provided on the first surface of the dielectric layer, and a microstrip signal line provided on the second surface of the dielectric layer. And a ground conductor layer that forms a microstrip line with the conductor, and the length of the microstrip signal line conductor is longer or shorter than the length of the ground conductor layer immediately below the microstrip signal line conductor. Is.
この発明は、基板において、グランド導体層を避けてマイクロストリップ信号線路導体同士が接続可能となり、マイクロストリップ線路を用いて、例えば数十Gbps以上の高速信号伝送での良好な電気的接続を実現することができる。 In the present invention, the microstrip signal line conductors can be connected to each other while avoiding the ground conductor layer on the substrate, and a good electrical connection can be realized in high-speed signal transmission of, for example, several tens of Gbps or more using the microstrip line. be able to.
実施の形態1.
図1は、この発明の実施の形態1による基板を示す構成図であり、図1(a)は第1の基板を示す平面図、図1(b)は第2の基板を示す平面図である。また、図2は、この発明の実施の形態1による基板の接続方式を示す構成図であり、図2(a)は平面図、図2(b)は図2(a)に示すA−A’での断面図、図2(c)は図2(a)に示すB−B’での断面図である。なお、各図において、同一符号は同一または相当部分を示す。また、各図において、破線は手前の部分の影に隠れている部分を示す。
1A and 1B are configuration diagrams showing a substrate according to
図1、2において、1はフレキシブルプリント基板である第1の基板の誘電体層、2は誘電体層1の第1の面に形成されたマイクロストリップ信号線路導体、3は誘電体層1に対してマイクロストリップ信号線路導体2と逆側の第2の面に形成され、マイクロストリップ信号線路導体2と1対としてマイクロストリップ線路を構成するグランド導体層、4は誘電体層1の第2の面に形成され、第2の基板との接続に用いる信号用の導体パッド、4aは誘電体層1を貫通して形成され、導体パッド4を介してマイクロストリップ信号線路導体2を後述のマイクロストリップ信号線路導体12と電気的に接続するためのはんだ接合用のスルーホールビア、5は誘電体層1の第1の面に形成されたグランド用の導体パッド、5aは誘電体層1を貫通して形成され、第2の基板との接続のために用いるはんだ接合用のスルーホールビアである。なお、フレキシブルプリント基板の誘電体材料は一般に熱伝導性が悪く、導体パッド4、5とスルーホールビア4a、5aを通じた伝熱によりはんだ溶融を可能としている。
1 and 2, 1 is a dielectric layer of a first substrate which is a flexible printed circuit board, 2 is a microstrip signal line conductor formed on the first surface of the
また、図1、2において、11はリジッドプリント基板である第2の基板の誘電体層、12は誘電体層11の第1の面に形成されたマイクロストリップ信号線路導体、13は誘電体層11に対してマイクロストリップ信号線路導体12と逆側の第2の面に形成され、マイクロストリップ信号線路導体12との1対としてマイクロストリップ線路を構成するグランド導体層、15は誘電体層11の第1の面に形成され、第1の基板との接続に用いるグランド用の導体パッド、15aは誘電体層11を貫通して形成され、導体パッド15を介してグランド導体層3をグランド導体層13と電気的に接続するためのスルーホールビアである。
1 and 2, 11 is a dielectric layer of a second substrate which is a rigid printed board, 12 is a microstrip signal line conductor formed on the first surface of the
また、図2において、第1の基板の第2の面と第2の基板の第1の面とを対向して配置し、導体パッド4とマイクロストリップ信号線路導体12の端の近傍部分である端部とをはんだ接合し、スルーホールビア5a、15aの位置を合わせてグランド導体層3の端の近傍部分である端部と導体パッド15とをはんだ接合しており、導体パッド4とスルーホールビア4aと導体パッド15とスルーホールビア15aとで接続部を構成する。
In FIG. 2, the second surface of the first substrate and the first surface of the second substrate are arranged to face each other, and is a portion near the ends of the
なお、ここでは、マイクロストリップ線路を50Ω系として構成しており、フレキシブルプリント基板の誘電体層1は厚み50μm程度のポリイミドとし、マイクロストリップ信号線路導体2は幅100μm程度とし、リジッドプリント基板の誘電体層11は厚み250μm程度のFR−4とし、マイクロストリップ信号線路導体12は幅400μm程度とし、導体パッド5、15はパッド中心間距離にして導体パッド4と各々0.8mm程度離している。ただし、基板の材料や寸法はこれに限るものではなく、また、50Ω系に限るものでもない。
Here, the microstrip line is configured as a 50Ω system, the
次に動作について説明する。図2において、第1の基板は第2の基板との接続端方向に対してマイクロストリップ信号線路導体2の長さが直下の裏面のグランド導体3よりも長く、第2の基板は第1の基板との接続端方向に対してマイクロストリップ信号線路導体12の長さが直下の裏面のグランド導体13よりも短い、という基板間接続構成としている。すなわち、マイクロストリップ信号線路導体2の端の近傍部分である端部の直下において、図2(a)の破線で示すように、グランド導体3を欠落させるようなパターンで形成することにより、グランド導体3を避けてマイクロストリップ信号線路導体2の端部をマイクロストリップ信号線路導体12の端部と接続可能としている。
Next, the operation will be described. In FIG. 2, in the first substrate, the length of the microstrip
この結果、第2の基板においては導体パッド4とスルーホールビア4aでの第1の基板との接続部以降でマイクロストリップ信号線路導体12が不連続点なく形成でき、反射のない信号伝送が可能となり、反射を生じる不連続部は第1の基板側の導体パッド4付近においてグランド導体層3が左右に分離されている部分のみとなる。このとき、第1の基板のマイクロストリップ信号線路導体2直下のグランド導体3の端と信号パッド4および第2の基板のマイクロストリップ信号線路導体12の端との間のギャップGでキャパシタが形成される。このキャパシタ成分により、第1の基板においてマイクロストリップ信号線路導体2直下のグランド導体3がなくなることでリターン電流の経路が各導体パッド5に迂回することにより増加するインダクタンス成分を補償することができ、線路不連続部でのインピーダンス不整合を小さくし低反射化が可能となる。
As a result, in the second substrate, the microstrip
第1の基板のマイクロストリップ信号線路導体2直下のグランド導体3の端と導体パッド4との間のギャップGの水平距離を変化させた場合の電気的反射特性のシミュレーション結果を図3に示す。ここでは第2の基板のマイクロストリップ信号線路導体12の端の水平位置は導体パッド4の端と同じとし、第1の基板の導体パッド4での線路幅(パッド横幅)を0.4mm、導体パッド4の縦幅を1mm、導体パッド4へのマイクロストリップ信号線路導体2の接続は距離1.2mmのテーパにて接続するとした。図3において、21はG=0.2mm、22はG=0.3mm、23はG=0.4mm、24はG=0.5mmのときのグラフである。
FIG. 3 shows a simulation result of the electrical reflection characteristics when the horizontal distance of the gap G between the end of the
図3において、特に20GHzの高周波まで低反射化することを目的とする場合、ギャップG=0.3〜0.4mmが有効であることがわかる。15GHzまでであれば0.5mmまでギャップGを広げることも有効である。一方で、ギャップGをあまり小さくするとはんだ実装時の短絡が問題となるが、図3に示すように0.2mmより0.3mm以上の方が反射を抑制できているため、ギャップGは0.3mm以上で規定することが有効である。 In FIG. 3, it is understood that the gap G = 0.3 to 0.4 mm is effective particularly when the object is to reduce the reflection to a high frequency of 20 GHz. If it is up to 15 GHz, it is also effective to widen the gap G to 0.5 mm. On the other hand, if the gap G is made too small, a short circuit at the time of solder mounting becomes a problem. However, as shown in FIG. It is effective to prescribe at 3 mm or more.
以上のように、この発明の実施の形態1による基板の接続方式においては、第1の基板は第2の基板との接続端方向に対してマイクロストリップ信号線路導体2の長さが直下のグランド導体3よりも長く、第2の基板は第1の基板との接続端方向に対してマイクロストリップ信号線路導体12の長さが直下のグランド導体13よりも短い、という基板間接続構成としている。これにより、グランド導体層を避けてマイクロストリップ信号線路導体同士が接続可能となり、フレキシブルプリント基板においても特性インピーダンスのばらつきが小さく、また基板上の配線レイアウトも簡便なマイクロストリップ線路を用いて、20GHzの高周波に渡る良好な電気的接続を実現することができる。特に、接続部において、インダクタンス成分をキャパシタンス成分で相殺することにより高周波特性の改善が可能となっている。
As described above, in the substrate connection method according to the first embodiment of the present invention, the first substrate is connected to the second substrate in the direction of the connection end, and the length of the microstrip
実施の形態2.
上述のように、この発明の実施の形態1による基板の接続方式は、インダクタンス成分のキャパシタンス成分による相殺で高周波特性の改善が可能となるようにしたものであるが、この発明の実施の形態2による基板の接続方式は、さらに広帯域に渡り低反射化を実現するため、実効インダクタンスの値そのものを小さくするようにするためのものである。
As described above, the substrate connection method according to the first embodiment of the present invention is such that the high frequency characteristics can be improved by canceling out the inductance component by the capacitance component, but the second embodiment of the present invention. The substrate connection method is for reducing the effective inductance value itself in order to achieve low reflection over a wider band.
図4は、この発明の実施の形態2による基板の接続方式を示す構成図であり、図4(a)は平面図、図4(b)は図4(a)に示すA−A’での断面図である。なお、各図において、同一符号は同一または相当部分を示す。また、各図において、破線は手前の部分の影に隠れている部分を示す。図4において、6はマイクロストリップ信号線路導体2に近接して誘電体層1の第1の面に形成されたグランド用の導体パッド、6aはマイクロストリップ信号線路導体2に近接して誘電体層1を貫通して形成され、第2の基板との接続のために用いるはんだ接合用のφ0.2mm程度のスルーホールビア、16は誘電体層11の第1の面に形成され、第1の基板との接続に用いるグランド用の導体パッド、16aは誘電体層11を貫通して形成され、導体パッド16を介してグランド導体層3をグランド導体層13と電気的に接続するためのスルーホールビアである。この導体パッド6、16、スルーホールビア6a、16aを追加するように構成した以外は、この発明の実施の形態1による基板の接続方式と同様の構成である。なお、フレキシブルプリント基板の誘電体材料は一般に熱伝導性が悪く、導体パッド4、5、6とスルーホールビア4a、5a、6aを通じた伝熱によりはんだ溶融を可能としている。
FIGS. 4A and 4B are configuration diagrams showing a board connection method according to
また、図4において、第1の基板の第2の面と第2の基板の第1の面とを対向して配置し、導体パッド4とマイクロストリップ信号線路導体12の端部とをはんだ接合し、スルーホールビア5a、15aの位置を合わせてグランド導体層3の端部と導体パッド15とをはんだ接合し、スルーホールビア6a、16aの位置を合わせてグランド導体層3の端の近傍部分である端部と導体パッド16とをはんだ接合しており、導体パッド4とスルーホールビア4aと導体パッド15とスルーホールビア15aと導体パッド16とスルーホールビア16aとで接続部を構成する。
In FIG. 4, the second surface of the first substrate and the first surface of the second substrate are arranged to face each other, and the
次に動作について説明する。図4において、マイクロストリップ信号線路導体2に近接して形成された導体パッド6、16とスルーホールビア6a、16aによる第1の基板と第2の基板間のグランド接続によって、リターン電流経路を短縮することが有効となる。この導体パッド6等によるグランド接続がありの場合となしの場合で比較したシミュレーション結果の一例を図5に示す。2つの導体パッド6は各々マイクロストリップ信号線路導体2との中心間距離0.5mm、信号パッド4の端よりの水平距離0.7mmとした。
Next, the operation will be described. In FIG. 4, the return current path is shortened by ground connection between the first substrate and the second substrate by the
図5(a)において、31a、32aは各々導体パッド6等によるグランド接続がなし、ありの場合の反射特性であり、図5(b)において、31b、32bは各々導体パッド6等によるグランド接続がなし、ありの場合のスミスチャートである。図5より、導体パッド6等によるグランド接続追加によりDCから50GHzまでの広帯域に渡り全体的に反射が小さくなっており、スミスチャートの円径も内側に回りこんでおりインダクタンス成分が低下していることがわかる。
In FIG. 5 (a), 31a and 32a are the ground connection by the
ここで、参考比較として、導体パッド6等によるグランド接続を追加せず、単純に第1の基板の導体パッド5をマイクロストリップ信号線路導体2に0.3mmだけ近づけ、同様に第2の基板の導体パッド15およびスルーホールビア15aも0.3mmだけマイクロストリップ信号線路導体12に近づけた場合のシミュレーション結果を図6に示す。このとき、図5(a)に示す反射特性と比較して、図6に示す反射特性は劣化している。これは、パッド間の隙間が小さく信号用の導体パッドとグランド用の導体パッドとの結合が大きくなりすぎることによると考えられる。
Here, as a reference comparison, the ground connection by the
すなわち、まず、図5(a)の場合のように、導体パッド6等によるグランド接続を用いた場合には、第1の基板として考えているフレキシブルプリント基板は誘電体層1がフィルム状ポリイミドで厚みが50μm程度と薄いため、電界はグランド導体3に強く結合しており、導体パッド6はマイクロストリップ信号線路導体2に近づけた場合でも結合は相対的に非常に弱い。これに対し、図6の場合のように、グランド用の導体パッド15をマイクロストリップ信号線路導体12に近づけた場合には、第2の基板として考えているリジッドプリント基板は誘電体層11がFR−4で厚みが250μm程度と第1の基板より厚いため、相対的に隣接するグランド用の導体パッドへの結合が大きくなるため顕著な影響を受け特性が劣化することになる。このように、この発明の実施の形態2による基板の接続方式では、第2の基板は第1の基板との接続端方向に対してマイクロストリップ信号線路導体12の長さが直下のグランド導体13よりも短い、という基板間接続構成としているので、マイクロストリップ信号線路導体12がなくなった領域で、マイクロストリップ信号線路導体12との結合の影響なく導体パッド6等によるグランド接続を採用することができるのである。
That is, first, as in the case of FIG. 5 (a), when the ground connection by the
以上のように、この発明の実施の形態2による基板の接続方式においては、マイクロストリップ信号線路導体2に近接して形成されたスルーホールビアによる第1の基板と第2の基板間のグランド接続の追加によって、リターン電流経路を短縮するようにしている。これにより、この発明の実施の形態1と同様の効果に加え、マイクロストリップ線路を用いて、50GHzの高周波に渡る良好な電気的接続を実現することができる。特に、接続部において、実効インダクタンスを小さくすることにより高周波特性のさらなる改善が可能となっている。
As described above, in the substrate connection system according to the second embodiment of the present invention, the ground connection between the first substrate and the second substrate by the through-hole via formed close to the microstrip
なお、この発明の実施の形態2による基板の接続方式では、この発明の実施の形態1による基板の接続方式との作用効果の比較、および同等以上の機械的接合強度を得る目的から、導体パッド5と導体パッド6等によるグランド接続を併用する形態を示したが、導体パッド5等によるグランド接続、すなわち、導体パッド5、15、スルーホールビア5a、15aを省略した構成とすることも可能である。
In the connection method of the substrate according to the second embodiment of the present invention, the conductor pad is used for the purpose of comparison of the operation effect with the connection method of the substrate according to the first embodiment of the present invention and to obtain a mechanical joint strength equal to or higher than that. 5 is used in combination with the ground connection by the
実施の形態3.
上述のように、この発明の実施の形態2による基板の接続方式は、マイクロストリップ信号線路導体2に近接して形成されたスルーホールビアによる第1の基板と第2の基板のグランド接続に、導体パッド6とスルーホールビア6aによるはんだ接合を用いるようにしたものであるが、この発明の実施の形態3による基板の接続方式は、導電性接着剤を用いるようにしたものである。
As described above, the substrate connection method according to the second embodiment of the present invention is based on the ground connection between the first substrate and the second substrate by the through-hole via formed close to the microstrip
図7は、この発明の実施の形態3による基板の接続方式を示す構成図としての平面図である。なお、各図において、同一符号は同一または相当部分を示す。また、各図において、破線は手前の部分の影に隠れている部分を示す。図7において、図4に示した導体パッド6とスルーホールビア6aによるはんだ接合に代えて、導電性接着剤17を用いてグランド導体3と導体パッド16を接着し、これにより、第1の基板のグランド導体3と第2の基板のグランド導体13との間のグランド接続を行っている。この導電性接着剤17で代替するように構成した以外は、この発明の実施の形態2による基板の接続方式と同様の構成である。
FIG. 7 is a plan view as a configuration diagram showing a substrate connection method according to the third embodiment of the present invention. In each figure, the same numerals indicate the same or corresponding parts. Moreover, in each figure, a broken line shows the part hidden in the shadow of the front part. In FIG. 7, instead of the solder bonding by the
また、図7において、第1の基板の第2の面と第2の基板の第1の面とを対向して配置し、導体パッド4とマイクロストリップ信号線路導体12の端部とをはんだ接合し、スルーホールビア5a、15aの位置を合わせてグランド導体層3の端部と導体パッド15とをはんだ接合し、グランド導体層3の端部と導体パッド16とを導電性接着剤17で接着しており、導体パッド4とスルーホールビア4aと導体パッド15とスルーホールビア15aと導体パッド16とスルーホールビア16aと導電性接着剤17とで接続部を構成する。
In FIG. 7, the second surface of the first substrate and the first surface of the second substrate are arranged to face each other, and the
次に動作について説明する。この発明の実施の形態3による基板の接続方式の作用効果も、この発明の実施の形態2による基板の接続方式の作用効果と同様であり、マイクロストリップ信号線路導体2に近接して形成されたスルーホールビア16aと導体パッド16と導電性接着剤17による第1の基板と第2の基板間のグランド接続によって、リターン電流経路を短縮することが有効となる。
Next, the operation will be described. The effect of the substrate connection method according to the third embodiment of the present invention is the same as that of the substrate connection method according to the second embodiment of the present invention, and is formed close to the microstrip
以上のように、この発明の実施の形態3による基板の接続方式においては、マイクロストリップ信号線路導体2に近接して形成されたスルーホールビア16aと導体パッド16と導電性接着剤17による第1の基板と第2の基板間のグランド接続によって、リターン電流経路を短縮するようにしている。これにより、この発明の実施の形態1と同様の効果に加え、マイクロストリップ線路を用いて、50GHzの高周波に渡る良好な電気的接続を実現することができる。特に、接続部において、実効インダクタンスを小さくすることにより高周波特性の改善が可能となっている。
As described above, in the substrate connection system according to the third embodiment of the present invention, the first through the through-hole via 16a, the
なお、この発明の実施の形態3による基板の接続方式では、この発明の実施の形態2の場合と同様に、導体パッド5、15、スルーホールビア5a、15aを省略した構成とすることも可能である。
In the substrate connection system according to the third embodiment of the present invention, it is possible to omit the
実施の形態4.
上述のように、この発明の実施の形態1〜3による基板の接続方式は、第1の基板と第2の基板のマイクロストリップ信号線路導体が1対のものに適用したものであるが、この発明の実施の形態3による基板の接続方式は、第1の基板と第2の基板のマイクロストリップ信号線路導体を2対、すなわち差動線路に適用したものである。
As described above, the board connection method according to the first to third embodiments of the present invention is applied to a pair of microstrip signal line conductors on the first board and the second board. The substrate connection method according to the third embodiment of the present invention is such that the microstrip signal line conductors of the first substrate and the second substrate are applied to two pairs, that is, differential lines.
図8〜10は、この発明の実施の形態4による基板の接続方式を示す構成図としての平面図である。なお、各図において、同一符号は同一または相当部分を示す。また、各図において、破線は手前の部分の影に隠れている部分を示す。図8〜10において、図2、4、7に示した1対のマイクロストリップ信号線路導体1、12に代えて、差動線路を構成する2対のマイクロストリップ信号線路導体2−1、2−2、12−1、12−2を設けている。この差動線路で代替するように構成した以外は、この発明の実施の形態1〜3による基板の接続方式と同様の構成である。
8 to 10 are plan views as configuration diagrams showing a substrate connection method according to the fourth embodiment of the present invention. In each figure, the same numerals indicate the same or corresponding parts. Moreover, in each figure, a broken line shows the part hidden in the shadow of the front part. 8 to 10, in place of the pair of microstrip
次に動作について説明する。この発明の実施の形態4による基板の接続方式の作用効果は、この発明の実施の形態1〜3による基板の接続方式の作用効果と同様であり、差動線路としてのマイクロストリップ線路に適用可能である。 Next, the operation will be described. The effect of the substrate connection method according to the fourth embodiment of the present invention is the same as that of the substrate connection method according to the first to third embodiments of the present invention, and can be applied to a microstrip line as a differential line. It is.
以上のように、この発明の実施の形態4による基板の接続方式においては、フレキシブルプリント基板においても特性インピーダンスのばらつきが小さく、また基板上の配線レイアウトも簡便な差動線路としてのマイクロストリップ線路を用いて、数十GHzの高周波に渡る良好な電気的接続を実現することができ、この発明の実施の形態1〜3と同様の作用効果を奏する。 As described above, in the substrate connection method according to the fourth embodiment of the present invention, a microstrip line as a differential line having a small variation in characteristic impedance even on a flexible printed board and a simple wiring layout on the substrate is provided. By using it, it is possible to realize a good electrical connection over a high frequency of several tens of GHz, and the same effects as in the first to third embodiments of the present invention can be achieved.
なお、この発明の実施の形態4による基板の接続方式のうち、図9、10に示したものでは、この発明の実施の形態2の場合と同様に、導体パッド5、15、スルーホールビア5a、15aを省略した構成とすることも可能である。
Of the substrate connection methods according to the fourth embodiment of the present invention, the one shown in FIGS. 9 and 10 is similar to the second embodiment of the present invention in that the
1、11 誘電体層
2、12、2−1、2−2、12−1、12−2 マイクロストリップ信号線路導体
3、13 グランド導体層
4、5、6、15、16 導体パッド
4a、5a、6a、15a、16a スルーホールビア
17 導電性接着剤
1, 11 Dielectric layers 2, 12, 2-1, 2-2, 12-1, 12-2 Microstrip
Claims (9)
前記誘電体層の第1の面に設けられたマイクロストリップ信号線路導体と、
前記誘電体層の第2の面に設けられ、前記マイクロストリップ信号線路導体とでマイクロストリップ線路を構成するグランド導体層と、を備え、
前記マイクロストリップ信号線路導体の直下において前記マイクロストリップ信号線路導体の長さが前記グランド導体層の長さに比べて長い、または短いことを特徴とする基板。 A dielectric layer;
A microstrip signal line conductor provided on the first surface of the dielectric layer;
A ground conductor layer provided on the second surface of the dielectric layer and forming a microstrip line with the microstrip signal line conductor;
A substrate characterized in that the length of the microstrip signal line conductor is longer or shorter than the length of the ground conductor layer immediately below the microstrip signal line conductor.
前記マイクロストリップ信号線路導体の直下において前記マイクロストリップ信号線路導体の長さが前記グランド導体層の長さに比べて短い請求項1に記載の基板としての第2の基板と、
前記第1の基板の第2の面と前記第2の基板の第1の面とを対向して配置し、前記第1の基板のマイクロストリップ信号線路導体の端部と前記第2の基板のマイクロストリップ信号線路導体の端部とを電気的に接続し、前記第1の基板のグランド導体層の端部と前記第2の基板のグランド導体層とを電気的に接続する接続部と、
を備えたことを特徴とする基板の接続方式。 The first substrate as the substrate according to claim 1, wherein a length of the microstrip signal line conductor is shorter than a length of the ground conductor layer immediately below the microstrip signal line conductor;
The second substrate as the substrate according to claim 1, wherein the length of the microstrip signal line conductor is shorter than the length of the ground conductor layer immediately below the microstrip signal line conductor;
The second surface of the first substrate and the first surface of the second substrate are arranged to face each other, and the end of the microstrip signal line conductor of the first substrate and the second substrate Electrically connecting the end of the microstrip signal line conductor, and connecting the end of the ground conductor layer of the first substrate and the ground conductor layer of the second substrate;
A board connection method characterized by comprising:
前記第1の基板の第2の面と前記第2の基板の第1の面とを対向して配置し、前記第1の基板のマイクロストリップ信号線路導体の端部と前記第2の基板のマイクロストリップ信号線路導体の端部とを電気的に接続し、前記第1の基板のグランド導体層の端部と前記第2の基板のグランド導体層とを電気的に接続することを特徴とする基板の接続方法。 2. The first substrate as the substrate according to claim 1, wherein a length of the microstrip signal line conductor is longer than a length of the ground conductor layer immediately below the microstrip signal line conductor, and the microstrip signal line. 2. The substrate connection method for connecting a second substrate as a substrate according to claim 1, wherein the length of the microstrip signal line conductor is shorter than the length of the ground conductor layer immediately below the conductor. And
The second surface of the first substrate and the first surface of the second substrate are arranged to face each other, and the end of the microstrip signal line conductor of the first substrate and the second substrate An end of the microstrip signal line conductor is electrically connected, and an end of the ground conductor layer of the first substrate is electrically connected to a ground conductor layer of the second substrate. Board connection method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045590A JP5544102B2 (en) | 2009-02-27 | 2009-02-27 | Board connection method and board connection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009045590A JP5544102B2 (en) | 2009-02-27 | 2009-02-27 | Board connection method and board connection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010200234A true JP2010200234A (en) | 2010-09-09 |
JP5544102B2 JP5544102B2 (en) | 2014-07-09 |
Family
ID=42824441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009045590A Active JP5544102B2 (en) | 2009-02-27 | 2009-02-27 | Board connection method and board connection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5544102B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212617A (en) * | 2009-03-12 | 2010-09-24 | Sumitomo Electric Ind Ltd | Flexible wiring board |
JP5701367B1 (en) * | 2013-11-28 | 2015-04-15 | 株式会社フジクラ | Transmission line |
US9070959B2 (en) | 2011-12-22 | 2015-06-30 | Mitsubishi Electric Corporation | Connection unit |
WO2016152124A1 (en) * | 2015-03-25 | 2016-09-29 | Nttエレクトロニクス株式会社 | Flexible printed wiring substrate |
JP2017003655A (en) * | 2015-06-05 | 2017-01-05 | 富士通オプティカルコンポーネンツ株式会社 | Optical module and optical transmitter receiver |
CN112490295A (en) * | 2019-08-21 | 2021-03-12 | 日本剑桥光电有限公司 | Optical module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330808A (en) | 1998-05-20 | 1999-11-30 | Fujitsu Ltd | Matching circuit |
JP2000188361A (en) * | 1998-12-24 | 2000-07-04 | Kyocera Corp | High-frequency wiring board and mounting structure therefor |
-
2009
- 2009-02-27 JP JP2009045590A patent/JP5544102B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330808A (en) | 1998-05-20 | 1999-11-30 | Fujitsu Ltd | Matching circuit |
JP2000188361A (en) * | 1998-12-24 | 2000-07-04 | Kyocera Corp | High-frequency wiring board and mounting structure therefor |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212617A (en) * | 2009-03-12 | 2010-09-24 | Sumitomo Electric Ind Ltd | Flexible wiring board |
US9070959B2 (en) | 2011-12-22 | 2015-06-30 | Mitsubishi Electric Corporation | Connection unit |
JP5701367B1 (en) * | 2013-11-28 | 2015-04-15 | 株式会社フジクラ | Transmission line |
WO2016152124A1 (en) * | 2015-03-25 | 2016-09-29 | Nttエレクトロニクス株式会社 | Flexible printed wiring substrate |
US10039187B2 (en) | 2015-03-25 | 2018-07-31 | Ntt Electronics Corporation | Flexible printed wiring substrate |
JP2017003655A (en) * | 2015-06-05 | 2017-01-05 | 富士通オプティカルコンポーネンツ株式会社 | Optical module and optical transmitter receiver |
US10107958B2 (en) | 2015-06-05 | 2018-10-23 | Fujitsu Optical Components Limited | Optical module and optical transmission/reception device |
CN112490295A (en) * | 2019-08-21 | 2021-03-12 | 日本剑桥光电有限公司 | Optical module |
US11089683B2 (en) | 2019-08-21 | 2021-08-10 | CIG Photonics Japan Limited | Optical module |
CN112490295B (en) * | 2019-08-21 | 2023-06-23 | 日本剑桥光电有限公司 | Optical module |
Also Published As
Publication number | Publication date |
---|---|
JP5544102B2 (en) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443272B2 (en) | Signal transmission structure, circuit board and connector assembly structure | |
JP6218481B2 (en) | Flexible substrate, substrate connection structure, and optical module | |
US9013891B2 (en) | 3-D integrated package | |
US10042133B2 (en) | Optical module | |
JP5544102B2 (en) | Board connection method and board connection method | |
TW201820617A (en) | High frequency signal transmission structure and manufacturing method thereof | |
TWI578870B (en) | Anti - wear and grounding pattern structure of soft circuit board pad area | |
JP2013026601A (en) | Printed wiring board, printed wiring board module, optical communication module, optical communication device and arithmetic processing device | |
CN110602868A (en) | Flexible circuit board and corresponding optical module | |
JP5609451B2 (en) | Connector, optical transmission device and connector connection method | |
US9271391B2 (en) | Multilayer wiring board | |
KR20190053462A (en) | Flexible cable and electronic divice with the same | |
US10091879B2 (en) | Conductor connecting structure and mounting board | |
JP5686630B2 (en) | Printed wiring board, optical communication module, optical communication device, module device, and arithmetic processing device | |
JP6128859B2 (en) | Optical module | |
JP2007324934A (en) | Electronic equipment | |
JP2008205099A (en) | Multilayer wiring board | |
WO2009119849A1 (en) | Composite wiring board | |
JP2004158553A (en) | Semiconductor device | |
JPH10327004A (en) | Circuit module with coaxial connector | |
JP2010016076A (en) | Flexible printed board and rigid flexible printed board provided therewith | |
US20170064828A1 (en) | Conductor connecting structure and mounting board | |
JP4521534B2 (en) | Connection method between boards | |
JP6649195B2 (en) | Differential signal transmission device | |
TWM540453U (en) | Soldering structure of flexible and hard printed circuit boards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130708 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140512 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5544102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |