JP5456970B2 - Electronic component packaging structure and method of manufacturing electronic component package having this structure - Google Patents

Electronic component packaging structure and method of manufacturing electronic component package having this structure Download PDF

Info

Publication number
JP5456970B2
JP5456970B2 JP2007501544A JP2007501544A JP5456970B2 JP 5456970 B2 JP5456970 B2 JP 5456970B2 JP 2007501544 A JP2007501544 A JP 2007501544A JP 2007501544 A JP2007501544 A JP 2007501544A JP 5456970 B2 JP5456970 B2 JP 5456970B2
Authority
JP
Japan
Prior art keywords
electronic component
rewiring
packaging structure
wiring board
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007501544A
Other languages
Japanese (ja)
Other versions
JPWO2006082750A1 (en
Inventor
裕希 百川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007501544A priority Critical patent/JP5456970B2/en
Publication of JPWO2006082750A1 publication Critical patent/JPWO2006082750A1/en
Application granted granted Critical
Publication of JP5456970B2 publication Critical patent/JP5456970B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Description

本発明は、電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法に関する。本明細書でいう「電子部品のパッケージング構造」とは、電子部品パッケージを得るための構造を意味し、本明細書でいう「電子部品パッケージ」とは、複数の電子部品が配線基板に実装され、かつ、その少なくとも一部が封止されて、全体として１つの素子として扱うことができるモジュールを意味する。   The present invention relates to an electronic component packaging structure and a method for manufacturing an electronic component package having this structure. The “electronic component packaging structure” in this specification means a structure for obtaining an electronic component package, and the “electronic component package” in this specification means that a plurality of electronic components are mounted on a wiring board. And at least a part of the module is sealed, and can be handled as one element as a whole.

電子機器の小型化を図るうえからは、電子部品の高密度化が望まれる。電子部品を実装するための配線基板は、片面配線基板、両面配線基板、及び多層配線基板に大別することができ、両面配線基板や多層配線基板を用いてその両面に電子部品を実装することにより、片面配線基板を用いた場合に比べて実装密度を高めることが容易になる。   In order to reduce the size of electronic equipment, it is desirable to increase the density of electronic components. Wiring boards for mounting electronic components can be broadly divided into single-sided wiring boards, double-sided wiring boards, and multilayer wiring boards, and electronic components are mounted on both sides using double-sided wiring boards and multilayer wiring boards. This makes it easier to increase the mounting density compared to the case where a single-sided wiring board is used.

例えば特許文献１に記載されている半導体装置のように、両面配線基板の両面に半導体素子等の電子部品を表面実装して電子部品パッケージとすることにより、小型で高性能の電子機器を得易くなる。また、配線基板に電子部品を実装するにあたってこの電子部品をフェースダウンボンディング、特にフリップチップボンディングすることにより、実装密度が高い電子部品パッケージを得易くなる。
特開２００２−１００７１０号公報（例えば、特許請求の範囲、段落００３１〜００３２、図１及び図２参照） For example, as in the semiconductor device described in Patent Document 1, it is easy to obtain a small and high-performance electronic device by mounting electronic components such as semiconductor elements on both surfaces of a double-sided wiring board to form an electronic component package. Become. Further, when electronic components are mounted on the wiring board, the electronic components are subjected to face-down bonding, particularly flip chip bonding, so that an electronic component package having a high mounting density can be easily obtained.
JP 2002-100710 A (see, for example, claims, paragraphs 0031 to 0032, FIGS. 1 and 2)

しかしながら、配線基板に電子部品を表面実装するにあたって各電子部品をフェースダウンボンディングすると、個々の電子部品を外部回路に接続するための外部電極部をこの電子部品と平面視上重ならないようにして配線基板上に形成しなければならないため、外部電極部を形成するための領域を配線基板上に確保しなければならない分、電子部品パッケージの小型化、ひいては電子部品パッケージでの電子部品の高密度実装化を図り難くなる。   However, when each electronic component is face-down bonded to surface-mount the electronic component on the wiring board, the external electrode portion for connecting each electronic component to an external circuit is wired so as not to overlap the electronic component in plan view. Since it must be formed on the board, the area for forming the external electrode section must be secured on the wiring board, so the electronic component package can be downsized, and thus the electronic component package can be mounted at high density. It becomes difficult to plan.

また、例えば携帯電話のように機能の多様化が進んでいる電子機器では、消費者のニーズにあった機能を有するものを短期間で開発する必要性が高まっており、このような電子機器に用いられる電子部品パッケージを構成するにあたって例えば両面配線基板の両面に電子部品を夫々表面実装すると、電子部品パッケージ内の電子部品を一部変更する必要が生じたときに両面配線基板も設計変更しなければならなくなるため、開発期間や開発コストが増大してしまう。   In addition, in electronic devices whose functions are diversifying, such as mobile phones, there is a growing need to develop a device having functions that meet consumer needs in a short period of time. When configuring electronic component packages to be used, for example, if electronic components are surface-mounted on both sides of a double-sided wiring board, the design of the double-sided wiring board must be changed when it is necessary to partially change the electronic components in the electronic component package. This will increase the development period and cost.

本発明はかかる問題点に鑑みてなされたものであって、電子部品の高密度実装化を図り易く、かつ、電子機器の機能の多様化に対応し易い電子部品のパッケージング構造及びその製造方法を提供することにある。   SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and is an electronic component packaging structure that facilitates high-density mounting of electronic components and that can easily cope with diversification of functions of electronic devices, and a method of manufacturing the same. Is to provide.

本発明に係る電子部品のパッケージング構造は、少なくとも一方の面に複数のランド部が形成された配線基板と、該配線基板の他方の面に実装された少なくとも１つの第１電子部品と、前記配線基板の前記一方の面に表面実装された少なくとも１つの第２電子部品と、前記配線基板とは別個に形成されて前記第１電子部品及び前記第２電子部品を夫々外部回路に接続するための導線部として機能する複数の再配線部とを備えている。この本発明の電子部品のパッケージング構造は、前記第１電子部品が、端子電極を外側にして前記配線基板の他方の面に固着され、前記第１電子部品及び前記配線基板の他方の面は、夫々、前記第１電子部品の端子電極表面を露出させた状態で設けられた封止樹脂層により覆われている。また、前記複数の再配線部は、前記封止樹脂層上に位置する配線領域と、該配線領域と同じ材料により該配線領域と一体に形成されて少なくとも前記封止樹脂層を貫通する柱状プラグ領域とを有する立体再配線部を複数含んでいる（以下、このパッケージング構造を「パッケージング構造Ｉ」ということがある。）。   An electronic component packaging structure according to the present invention includes a wiring board having a plurality of land portions formed on at least one surface, at least one first electronic component mounted on the other surface of the wiring substrate, At least one second electronic component that is surface-mounted on the one surface of the wiring board, and the wiring board are formed separately to connect the first electronic component and the second electronic component to an external circuit, respectively. And a plurality of redistribution parts that function as conductive parts. In the electronic component packaging structure according to the present invention, the first electronic component is fixed to the other surface of the wiring board with the terminal electrode facing outside, and the first electronic component and the other surface of the wiring substrate are Each is covered with a sealing resin layer provided with the surface of the terminal electrode of the first electronic component exposed. The plurality of rewiring portions include a wiring region located on the sealing resin layer, and a columnar plug that is formed integrally with the wiring region by the same material as the wiring region and penetrates at least the sealing resin layer. A plurality of three-dimensional rewiring portions having regions are included (hereinafter, this packaging structure may be referred to as “packaging structure I”).

このパッケージング構造Ｉにおいては、第１電子部品及び第２電子部品を夫々外部回路に接続するための導線部として上記の再配線部が形成されているので、このパッケージング構造Ｉを有する電子部品パッケージでは、この電子部品パッケージを外部回路に接続するための外部電極部の全部又は多くを再配線部の配線領域中に設定するか、又は配線領域上に形成することができる。その結果として、配線基板には外部電極部を形成するための領域を全く確保しなくてよいか、又は、極く狭い領域を確保すればよく、その分、配線基板の小型化を図ることができる。また、上記の封止樹脂層の表面に配線領域が形成されるので、個々の再配線部の形状の自由度及び配置の自由度が高く外部電極部の狭ピッチ化を図ることも容易である。従って、パッケージング構造Ｉによれば、このパッケージング構造Ｉでの電子部品の高密度実装化を図り易くなる。   In the packaging structure I, since the rewiring portion is formed as a conductive wire portion for connecting the first electronic component and the second electronic component to an external circuit, the electronic component having the packaging structure I. In the package, all or many of the external electrode portions for connecting the electronic component package to an external circuit can be set in the wiring region of the rewiring unit, or can be formed on the wiring region. As a result, it is not necessary to secure an area for forming the external electrode portion on the wiring board, or an extremely narrow area may be secured, and the wiring board can be downsized accordingly. it can. In addition, since a wiring region is formed on the surface of the sealing resin layer, the degree of freedom in the shape and arrangement of the individual rewiring portions is high, and it is easy to reduce the pitch of the external electrode portions. . Therefore, according to the packaging structure I, it is easy to achieve high-density mounting of electronic components in the packaging structure I.

更に、パッケージング構造Ｉを有する電子部品パッケージでは、外部電極部の全部又は多くを再配線部の配線領域中に設定するか、又は配線領域上に形成することができるので、この電子部品パッケージをフリップチップボンディングすることが可能になり、結果として、この電子部品パッケージを用いた電子機器の小型化を図り易くなる。   Further, in the electronic component package having the packaging structure I, all or many of the external electrode portions can be set in the wiring region of the rewiring portion or formed on the wiring region. It becomes possible to perform flip chip bonding, and as a result, it is easy to reduce the size of an electronic device using the electronic component package.

また、例えば電子機器の機能又は性能を変更する際に取り替えることが必要となる可能性がある電子部品は上記の第１電子部品とし、電子機器の機能又は性能を変更する際に取り替えることが必要となる可能性がない電子部品は上記の第２電子部品としてパッケージング構造Ｉを設計することにより、第１電子部品の全部又は一部を変更する必要が生じたときでも、配線基板の設計変更を回避することが容易になる。即ち、配線基板を一旦設計した後にこの配線基板に実装すべき電子部品の変更や追加が求められても、所望の機能又は性能を有する電子部品パッケージを短期間のうちに、かつ低コストの下に開発することが容易になる。従って、パッケージング構造Ｉによれば、電子機器の機能の多様化に対応し易くなる。   In addition, for example, an electronic component that may need to be replaced when changing the function or performance of the electronic device is the first electronic component, and needs to be replaced when changing the function or performance of the electronic device. Designing the packaging structure I as the second electronic component described above for electronic components that are not likely to become a design change of the wiring board even when it is necessary to change all or part of the first electronic component It becomes easy to avoid. In other words, even if it is required to change or add electronic components to be mounted on the wiring board after the wiring board has been designed once, an electronic component package having a desired function or performance can be obtained in a short period of time and at a low cost. Easy to develop. Therefore, the packaging structure I can easily cope with diversification of functions of electronic devices.

なお、本発明でいう「外部回路」は、本発明の電子部品のパッケージング構造を有する電子部品パッケージが接続される回路を含む他に、第１電子部品からみた第２電子部品、第２電子部品からみた第１電子部品、及び、ある第１電子部品からみた他の第１電子部品をも含むものとする。   The “external circuit” in the present invention includes a circuit to which an electronic component package having the electronic component packaging structure of the present invention is connected, as well as a second electronic component and a second electronic component as viewed from the first electronic component. A first electronic component viewed from the component and another first electronic component viewed from a certain first electronic component are also included.

本発明のパッケージング構造Ｉにおいては、（１）前記複数の再配線部が、前記複数のランド部のうちの所定のランド部に一端が接続された柱状プラグ領域を有する立体再配線部を含んでいる（以下、このパッケージング構造を「パッケージング構造II」ということがある。）こと、又は、（２）前記配線基板が、前記他方の面にも複数のランド部が形成された両面配線基板又は多層配線基板であり、前記複数の再配線部が、前記他方の面に形成された複数のランド部のうちの所定のランド部、又は前記多層配線基板における所定の内部配線に一端が接続された柱状プラグ領域を有する立体再配線部を含んでいる（以下、このパッケージング構造を「パッケージング構造III」ということがある。）こと、とすることができる。   In the packaging structure I of the present invention, (1) the plurality of rewiring portions include a three-dimensional rewiring portion having a columnar plug region having one end connected to a predetermined land portion of the plurality of land portions. (Hereinafter, this packaging structure may be referred to as “packaging structure II”), or (2) double-sided wiring in which the wiring substrate has a plurality of land portions formed on the other surface. A substrate or a multilayer wiring board, wherein the plurality of rewiring portions are connected at one end to a predetermined land portion of the plurality of land portions formed on the other surface, or to a predetermined internal wiring in the multilayer wiring substrate. It is possible to include a three-dimensional rewiring portion having a columnar plug region formed (hereinafter, this packaging structure may be referred to as “packaging structure III”).

本発明のパッケージング構造Ｉ〜IIIのいずれにおいても、（３）前記複数の再配線部が、夫々、金属微粒子の焼結体からなる（以下、このパッケージング構造を「パッケージング構造IV」ということがある。）こととすることができる。   In any of the packaging structures I to III of the present invention, (3) each of the plurality of rewiring portions is made of a sintered body of metal fine particles (hereinafter, this packaging structure is referred to as “packaging structure IV”). May be.)

このパッケージング構造IVによれば、金属微粒子を含有した導電性ペーストや、金属微粒子を含有した導電性インクを利用して導電性の高い再配線部を形成することが可能になるので、高い信頼性の下に電子部品の高密度実装化を図ることが容易になると共に、高い信頼性の下に、かつ低コストの下に電子機器の機能の多様化に対応することが容易になる。   According to this packaging structure IV, it becomes possible to form a rewiring portion having high conductivity by using a conductive paste containing metal fine particles or a conductive ink containing metal fine particles. Therefore, it is easy to achieve high-density mounting of electronic components under high performance, and it is easy to cope with diversification of functions of electronic devices with high reliability and low cost.

本発明のパッケージング構造IVにおいては、（４）前記複数の再配線部の所定箇所に、突起状の外部電極部が設けられている（以下、このパッケージング構造を「パッケージング構造Ｖ」ということがある。）ことが好ましい。   In the packaging structure IV of the present invention, (4) a protruding external electrode portion is provided at a predetermined position of the plurality of rewiring portions (hereinafter, this packaging structure is referred to as a “packaging structure V”). May be preferred).

このパッケージング構造Ｖでは、複数の再配線部の所定箇所に突起状の外部電極部が設けられているので、このパッケージング構造Ｖを有する電子部品パッケージを例えばマザーボードに実装したときには、マザーボードとの間に隙間が形成されることになる。このため、上記の電子部品パッケージを実装したマザーボードが高温環境に曝された場合でも、上記の隙間がないときに比べて、電子部品パッケージとマザーボードとの熱膨張差に起因して両者の間に働く応力が緩和される。その結果として、電子部品パッケージとマザーボードとの間での接続不良の発生が抑制される。従って、パッケージング構造Ｖによれば、高い信頼性の下に電子機器の機能の多様化に対応することが更に容易になる。   In the packaging structure V, the protruding external electrode portions are provided at predetermined positions of the plurality of rewiring portions. Therefore, when the electronic component package having the packaging structure V is mounted on the motherboard, for example, A gap is formed between them. For this reason, even when the motherboard on which the electronic component package is mounted is exposed to a high temperature environment, compared with the case where there is no gap, the difference between the electronic component package and the motherboard causes a difference in thermal expansion. The working stress is relieved. As a result, the occurrence of poor connection between the electronic component package and the mother board is suppressed. Therefore, according to the packaging structure V, it becomes easier to cope with diversification of functions of electronic devices with high reliability.

本発明のパッケージング構造Ｖにおいては、（５）前記外部電極部が、前記金属微粒子の焼結体からなる（以下、このパッケージング構造を「パッケージング構造VI」ということがある。）こととすることができる。   In the packaging structure V of the present invention, (5) the external electrode portion is made of a sintered body of the metal fine particles (hereinafter, this packaging structure may be referred to as “packaging structure VI”). can do.

このパッケージング構造VIでは、再配線部と一緒に外部電極部を形成することができるので、その製造コストを抑えることが容易になる。また、再配線部と外部電極部との間で十分な導電性を確保することが容易になる。これらの理由から、パッケージング構造VIによれば、低コストの下に、かつ高い信頼性の下に電子機器の機能の多様化に対応することが容易になる。   In this packaging structure VI, since the external electrode part can be formed together with the rewiring part, the manufacturing cost can be easily suppressed. Moreover, it becomes easy to ensure sufficient electrical conductivity between the rewiring part and the external electrode part. For these reasons, according to the packaging structure VI, it becomes easy to cope with diversification of functions of electronic devices at low cost and with high reliability.

上述した本発明のパッケージング構造IVにおいては、（６）前記複数の再配線部の部位のうちで前記配線基板からみて前記封止樹脂層の外側に位置している各部位が、導電性保護層により覆われている（以下、このパッケージング構造を「パッケージング構造VII」ということがある。）こととすることができる。   In the packaging structure IV of the present invention described above, (6) among the plurality of rewiring portions, each portion located outside the sealing resin layer as viewed from the wiring board is electrically conductively protected. It can be assumed that it is covered with a layer (hereinafter, this packaging structure may be referred to as “packaging structure VII”).

このパッケージング構造VII によれば、このパッケージング構造VII を有する電子部品パッケージを例えばマザーボードにはんだ付けにより実装したときに、再配線部の成分が経時的にはんだ中に拡散してしまうことを抑制し易くなるので、高い信頼性の下に電子機器の機能の多様化に対応することが容易になる。   According to this packaging structure VII, when an electronic component package having this packaging structure VII is mounted on, for example, a mother board by soldering, the components of the rewiring portion are prevented from diffusing into the solder over time. Therefore, it becomes easy to cope with diversification of functions of electronic devices with high reliability.

本発明のパッケージング構造VIIにおいては、（７）前記複数の再配線部の所定箇所に、前記導電性保護層を介して突起状の外部電極部が設けられている（以下、このパッケージング構造を「パッケージング構造VIII」ということがある。）こと、とすることができる。   In the packaging structure VII of the present invention, (7) a protruding external electrode portion is provided at a predetermined position of the plurality of rewiring portions via the conductive protective layer (hereinafter, this packaging structure). May be referred to as “packaging structure VIII”).

また、前述した本発明のパッケージング構造Ｉ〜III においては、（８）前記複数の再配線部夫々が、めっき金属からなる（以下、このパッケージング構造を「パッケージング構造IX」ということがある。）こと、とすることもできる。   In the above-described packaging structures I to III of the present invention, (8) each of the plurality of rewiring portions is made of a plated metal (hereinafter, this packaging structure may be referred to as a “packaging structure IX”). )).

このパッケージング構造IXにおいては、上述したパッケージング構造Ｖと同様に、（９）前記複数の再配線部の所定箇所に、突起状の外部電極部が設けられている（以下、このパッケージング構造を「パッケージング構造Ｘ」ということがある。）こととすることができる。   In the packaging structure IX, similar to the packaging structure V described above, (9) a protruding external electrode portion is provided at a predetermined position of the plurality of redistribution portions (hereinafter, this packaging structure). May be referred to as “packaging structure X”).

本発明に係る電子部品パッケージの製造方法は、上述した本発明のパッケージング構造Ｉを有する電子部品パッケージの製造方法であって、少なくとも一方の面に複数のランド部が形成された配線基板、該配線基板の他方の面に端子電極を外側にして固着された少なくとも１つの第１電子部品、及び、前記第１電子部品の端子電極表面を露出させた状態で該第１電子部品及び前記一方の面を覆う封止樹脂層を有し、少なくとも前記封止樹脂層を貫通する複数の貫通孔が形成されている未再配線部材を用意する準備工程と、前記未再配線部材に、前記封止樹脂層上に位置する配線領域、及び該配線領域と同じ材料により該配線領域と一体に形成されて前記貫通孔を埋める柱状プラグ領域を夫々有する立体再配線部を複数含んでいる複数の再配線部を設ける再配線工程と、を含むと共に、前記準備工程で、前記配線基板の前記一方の面に少なくとも１つの第２電子部品が表面実装されている未再配線部材を用意するか、又は、前記再配線工程を行った後に、前記配線基板の前記一方の面に少なくとも１つの第２電子部品を表面実装する第２電子部品実装工程を行うことを特徴とする（以下、この製造方法を「製造方法Ａ」ということがある。）。   A method for manufacturing an electronic component package according to the present invention is a method for manufacturing an electronic component package having the above-described packaging structure I according to the present invention, wherein a wiring board having a plurality of land portions formed on at least one surface thereof, At least one first electronic component fixed to the other surface of the wiring board with the terminal electrode facing outward, and the first electronic component and the one of the first electronic component in a state where the surface of the terminal electrode of the first electronic component is exposed. A preparation step of preparing an unredistributed wiring member having a sealing resin layer covering the surface and having at least a plurality of through holes penetrating the sealing resin layer; and A plurality of rewirings including a plurality of three-dimensional rewiring portions each having a wiring region located on the resin layer and a columnar plug region formed integrally with the wiring region by the same material as the wiring region and filling the through hole A non-rewiring member in which at least one second electronic component is surface-mounted on the one surface of the wiring board in the preparing step, or After performing the rewiring process, a second electronic component mounting process is performed in which at least one second electronic component is surface-mounted on the one surface of the wiring board (hereinafter referred to as “manufacturing method” Sometimes referred to as “Method A”).

本発明の製造方法Ａにおいては、（１）前記準備工程で、前記複数の貫通孔の一部が前記複数のランド部のうちの所定のランド部を貫通している未再配線部材を用意する（以下、この製造方法を「製造方法Ｂ」ということがある。）ことができる。この製造方法Ｂによれば、上述した本発明のパッケージング構造IIを有する電子部品パッケージを得ることができる。   In the manufacturing method A of the present invention, (1) in the preparation step, an unredistributed member in which a part of the plurality of through holes penetrates a predetermined land portion of the plurality of land portions is prepared. (Hereinafter, this manufacturing method may be referred to as “manufacturing method B”). According to this manufacturing method B, an electronic component package having the above-described packaging structure II of the present invention can be obtained.

また、本発明の製造方法Ａにおいては、（２）前記準備工程で、前記配線基板が前記他方の面にも複数のランド部を有する両面配線基板又は多層配線基板であると共に、前記複数の貫通孔が前記他方の面に形成された複数のランド部のうちの所定のランド部、又は前記多層配線基板における所定の内部配線に達する貫通孔を含んでいる未再配線部材を用意する（以下、この製造方法を「製造方法Ｃ」ということがある。）ことができる。この製造方法Ｃによれば、上述した本発明のパッケージング構造III を有する電子部品パッケージを得ることができる。   In the manufacturing method A of the present invention, (2) in the preparation step, the wiring board is a double-sided wiring board or a multilayer wiring board having a plurality of land portions on the other surface, and the plurality of through holes A non-redistribution member including a through hole reaching a predetermined land portion of a plurality of land portions formed with holes on the other surface, or a predetermined internal wiring in the multilayer wiring board is prepared (hereinafter, referred to as “a re-wiring member”). This manufacturing method may be referred to as “manufacturing method C”). According to this manufacturing method C, an electronic component package having the above-described packaging structure III of the present invention can be obtained.

本発明の製造方法Ａ〜Ｃのいずれにおいても、（３）前記再配線工程が、金属微粒子を含有した導電性ペースト、又は金属微粒子を含有した導電性インクを所定のパターンで塗工する第１サブ工程と、この第１サブ工程で塗工した前記導電性ペースト中の金属微粒子、又は前記導電性インク中の金属微粒子を焼結させて前記複数の再配線部を形成する第２サブ工程とを含む（以下、この製造方法を「製造方法Ｄ」ということがある。）こととすることができる。この製造方法Ｄによれば、上述した本発明のパッケージング構造IVを有する電子部品パッケージを得ることができる。   In any of the production methods A to C of the present invention, (3) the rewiring step is a first method in which a conductive paste containing metal fine particles or a conductive ink containing metal fine particles is applied in a predetermined pattern. A second sub-step of forming the plurality of rewiring portions by sintering the metal fine particles in the conductive paste applied in the first sub-step or the metal fine particles in the conductive ink; (Hereinafter, this manufacturing method may be referred to as “manufacturing method D”). According to this manufacturing method D, an electronic component package having the above-described packaging structure IV of the present invention can be obtained.

本発明の製造方法Ｄにおいては、（４）前記再配線工程で、前記複数の再配線部の所定箇所に前記金属微粒子の焼結体からなる突起状の外部電極部を形成する（以下、この製造方法を「製造方法Ｅ」ということがある。）こと、とすることができる。この製造方法Ｅによれば、上述した本発明のパッケージング構造VIを有する電子部品パッケージを得ることができる。   In the manufacturing method D of the present invention, (4) in the rewiring step, a projecting external electrode portion made of a sintered body of the metal fine particles is formed at a predetermined position of the plurality of rewiring portions (hereinafter referred to as “this”). The manufacturing method may be referred to as “manufacturing method E”). According to this manufacturing method E, an electronic component package having the above-described packaging structure VI of the present invention can be obtained.

また、本発明の製造方法Ｄにおいては、（５）前記再配線工程の後に行われる外部電極部形成工程を更に含み、前記外部電極部形成工程で、前記複数の再配線部の所定箇所に突起状の外部電極部を形成する（以下、この製造方法を「製造方法Ｆ」ということがある。）こととすることもできる。この製造方法Ｆによれば、上述した本発明のパッケージング構造Ｖを有する電子部品パッケージを得ることができる。   The manufacturing method D of the present invention further includes (5) an external electrode portion forming step performed after the rewiring step, and the external electrode portion forming step has protrusions at predetermined locations of the plurality of rewiring portions. The external electrode portion may be formed (hereinafter, this manufacturing method may be referred to as “manufacturing method F”). According to this manufacturing method F, an electronic component package having the above-described packaging structure V of the present invention can be obtained.

さらに、本発明の製造方法Ｄにおいては、（６）前記再配線工程の後に行われる導電性保護層形成工程を更に含み、前記導電性保護層形成工程で、前記複数の再配線部の部位のうちで前記配線基板からみて前記封止樹脂層の外側に位置している各部位を覆う導電性保護層を形成する（以下、この製造方法を「製造方法Ｇ」ということがある。）こととすることもできる。この製造方法Ｇによれば、上述した本発明のパッケージング構造VII を有する電子部品パッケージを得ることができる。   Furthermore, in the manufacturing method D of the present invention, (6) a conductive protective layer forming step performed after the rewiring step is further included, and in the conductive protective layer forming step, portions of the plurality of rewiring portions are formed. Among them, a conductive protective layer that covers each part located outside the sealing resin layer as viewed from the wiring board is formed (hereinafter, this manufacturing method may be referred to as “manufacturing method G”). You can also According to this manufacturing method G, an electronic component package having the above-described packaging structure VII of the present invention can be obtained.

本発明の製造方法Ｇにおいては、（７）前記導電性保護層形成工程の後に行われる外部電極部形成工程を更に含み、前記外部電極部形成工程で、前記複数の再配線部の所定箇所に前記導電性保護層を介して突起状の外部電極部を形成する（以下、この製造方法を「製造方法Ｈ」ということがある。）こと、とすることができる。この製造方法Ｈによれば、上述した本発明のパッケージング構造VIIIを有する電子部品パッケージを得ることができる。   In the manufacturing method G of the present invention, (7) further includes an external electrode portion forming step performed after the conductive protective layer forming step, and the external electrode portion forming step includes a step of forming a predetermined portion of the plurality of rewiring portions. Protruding external electrode portions may be formed via the conductive protective layer (hereinafter, this manufacturing method may be referred to as “manufacturing method H”). According to this manufacturing method H, an electronic component package having the above-described packaging structure VIII of the present invention can be obtained.

また、本発明の製造方法Ａ〜Ｃのいずれにおいも、（８）前記再配線工程で、めっきにより前記複数の再配線部を形成する（以下、この製造方法を「製造方法Ｉ」ということがある。）こと、とすることができる。この製造方法Ｉによれば、上述した本発明のパッケージング構造IXを有する電子部品パッケージを得ることができる。   In any of the manufacturing methods A to C of the present invention, (8) the plurality of rewiring portions are formed by plating in the rewiring step (hereinafter, this manufacturing method is referred to as “manufacturing method I”). There is). According to this manufacturing method I, an electronic component package having the above-described packaging structure IX of the present invention can be obtained.

そして、本発明の製造方法Ｉにおいては、（９）前記再配線工程の後に行われる外部電極部形成工程を更に含み、前記外部電極部形成工程で、前記複数の再配線部の所定箇所に突起状の外部電極部を形成する（以下、この製造方法を「製造方法Ｊ」ということがある。）こととすることができる。この製造方法Ｊによれば、上述した本発明のパッケージング構造Ｘを有する電子部品パッケージを得ることができる。   And in the manufacturing method I of this invention, (9) It further includes the external electrode part formation process performed after the said rewiring process, In the said external electrode part formation process, it protrudes in the predetermined location of these rewiring parts. The external electrode portion may be formed (hereinafter, this manufacturing method may be referred to as “manufacturing method J”). According to this manufacturing method J, an electronic component package having the above-described packaging structure X of the present invention can be obtained.

以上説明したように、本発明によれば、電子部品の高密度実装化を図り易く、かつ、電子機器の機能の多様化に対応し易い電子部品のパッケージ構造、又は前記パッケージング構造を有する電子部品パッケージが提供されるので、消費者のニーズにあった機能を有する電子機器を短期間で開発することが容易になる。   As described above, according to the present invention, the packaging structure of an electronic component that facilitates high-density mounting of electronic components and can easily cope with diversification of functions of electronic devices, or an electronic device having the packaging structure described above. Since the component package is provided, it becomes easy to quickly develop an electronic device having a function that meets the needs of consumers.

本発明の電子部品のパッケージング構造での基本構造の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the basic structure in the packaging structure of the electronic component of this invention. 再配線部のうちで外部電極部として利用する部位、又は外部電極部の下地にしようとする部位を露出させた状態でこの再配線部を被覆する電気絶縁性保護層を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図である。The electron of the present invention provided with an electrically insulating protective layer that covers the rewiring portion in a state where the portion to be used as the external electrode portion in the rewiring portion or the portion to be the base of the external electrode portion is exposed. It is sectional drawing which shows roughly an example of the packaging structure of components. 図３（Ａ）は、再配線部の部位のうちで配線基板からみて封止樹脂層の外側に位置している各部位を被覆する導電性保護層を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図であり、図３（Ｂ）は、上記の導電性保護層を備えた本発明の電子部品のパッケージング構造の他の例を概略的に示す断面図である。FIG. 3A shows the packaging of the electronic component of the present invention provided with a conductive protective layer covering each part located outside the sealing resin layer as viewed from the wiring board among the parts of the rewiring portion. FIG. 3B is a cross-sectional view schematically showing another example of the packaging structure of the electronic component of the present invention provided with the above-described conductive protective layer. is there. 図４（Ａ）は、再配線部の所定箇所に突起状の外部電極部を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図であり、図４（Ｂ）は、上記の外部電極部を備えた本発明の電子部品のパッケージング構造の他の例を概略的に示す断面図である。FIG. 4A is a cross-sectional view schematically showing an example of a packaging structure of an electronic component of the present invention provided with a protruding external electrode portion at a predetermined position of a rewiring portion, and FIG. FIG. 5 is a cross-sectional view schematically showing another example of a packaging structure for an electronic component according to the present invention including the external electrode portion. 再配線部の所定箇所に突起状の外部電極部を備えた本発明の電子部品のパッケージング構造の更に他の例を概略的に示す断面図である。It is sectional drawing which shows schematically the further another example of the packaging structure of the electronic component of this invention provided with the protruding external electrode part in the predetermined location of the rewiring part. 両面配線基板を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the packaging structure of the electronic component of this invention provided with the double-sided wiring board. 多層配線基板を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the packaging structure of the electronic component of this invention provided with the multilayer wiring board. 互いに形態が異なる複数種の第１電子部品、及び互いに形態が異なる複数種の第２電子部品を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the packaging structure of the electronic component of this invention provided with the multiple types of 1st electronic components from which a form mutually differs, and the multiple types of 2nd electronic components from which a form mutually differs. 図９（Ａ）〜図９（Ｄ）は、夫々別個に、本発明の電子部品パッケージの製造方法に係る第１形態の製造方法の準備工程で行われるサブ工程の一例を概略的に示す断面図である。9 (A) to 9 (D) are cross sections each schematically showing an example of a sub-process performed separately in the preparation process of the manufacturing method of the first mode according to the manufacturing method of the electronic component package of the present invention. FIG. 図９（Ｄ）に示した未再配線部材に再配線部を形成することによって得た電子部品パッケージングを概略的に示す断面図である。It is sectional drawing which shows roughly the electronic component packaging obtained by forming a rewiring part in the non-rewiring member shown in FIG.9 (D). 図１１（Ａ）〜図１１（Ｃ）は、夫々別個に、本発明の電子部品パッケージの製造方法に係る第２形態の製造方法の準備工程で行われるサブ工程を概略的に示す断面図である。FIGS. 11A to 11C are cross-sectional views schematically showing sub-processes performed separately in the preparation process of the manufacturing method of the second mode according to the manufacturing method of the electronic component package of the present invention. is there. 図１１（Ｃ）に示した未再配線部材に再配線部を形成することによって得た再配線済み部材を概略的に示す断面図である。It is sectional drawing which shows roughly the rewiring completed member obtained by forming a rewiring part in the non-rewiring member shown in FIG.11 (C). 図１２に示した再配線済み部材に第２電子部品を表面実装して得た電子部品パッケージを概略的に示す断面図である。FIG. 13 is a cross-sectional view schematically showing an electronic component package obtained by surface-mounting a second electronic component on the rewiring member shown in FIG. 12. 図１０又は図１３に示した電子部品パッケージに導電性保護層形成工程、電気絶縁性保護層形成工程、及び外部電極部形成工程をこの順番で行うことによって得た電子部品パッケージを概略的に示す断面図である。10 schematically shows an electronic component package obtained by performing the conductive protective layer forming step, the electrically insulating protective layer forming step, and the external electrode portion forming step in this order on the electronic component package shown in FIG. 10 or FIG. It is sectional drawing. 再配線部と同一の材料によってこの再配線部と一体に外部電極部を設ける際に用いることができるマスクの一例を概略的に示す底面図である。It is a bottom view which shows roughly an example of the mask which can be used when providing an external electrode part integrally with this rewiring part with the same material as a rewiring part. 図１６（Ａ）〜図１６（Ｃ）は、夫々部個に、図１５に示したマスクを用いて再配線部と同一の材料によってこの再配線部と一体に外部電極部を設ける際の一工程を概略的に示す断面図である。FIG. 16A to FIG. 16C show a case where an external electrode part is provided integrally with the rewiring part by using the same material as that of the rewiring part using the mask shown in FIG. It is sectional drawing which shows a process roughly. 図１７（Ａ）〜図１７（Ｂ）は、夫々部個に、図１５に示したマスクを用いて再配線部と同一の材料によってこの再配線部と一体に外部電極部を設ける際の他の一工程を概略的に示す断面図であり、図１７（Ｃ）は、再配線部と同一の材料によってこの再配線部と一体に外部電極部が設けられた第２電子部品実装前の電子部品パッケージの一例を概略的に示す断面図である。17 (A) to 17 (B) show other cases where external electrode portions are provided integrally with the rewiring portion using the same material as the rewiring portion using the mask shown in FIG. FIG. 17C is a cross-sectional view schematically showing one process of FIG. 17C. FIG. 17C shows an electron before mounting the second electronic component in which the external electrode portion is provided integrally with the rewiring portion using the same material as the rewiring portion. It is sectional drawing which shows an example of a component package roughly.

符号の説明Explanation of symbols

２、２ａ、２ｂ、２ｃ、２ｄ、２０２ ランド部
６ 多層配線基板の内部配線
１０、２１０ 配線基板（片面配線基板）
１０Ａ 配線基板（両面配線基板）
１０Ｂ 配線基板（多層配線基板）
１０ａ、２１０ａ 配線基板の一方の面
１０ｂ、２１０ｂ 配線基板の他方の面
１２、１４、１５、１６、２１２ 第１電子部品
１２ａ、１４ａ、１５ａ、１６ａ、２１２ａ 第１電子部品の端子電極
２２、２４、２５、２６、２７、２８、２２２、２２４ 第２電子部品
３０、２３０ 封止樹脂層
４０〜４３ 再配線部（立体再配線部）
４０ａ、４１ａ、４２ａ、４３ａ 配線領域
４０ｂ、４１ｂ、４２ｂ、４３ｂ 柱状プラグ領域
４４〜４８ 再配線部（配線領域のみからなる再配線部）
５０、６０、７０、８０、９０、１００、１１０ 電子部品のパッケージング構造
５５、２７０ 電気絶縁性保護層
６５、２６５ 導電性保護層
８５、９５、２７５ 外部電極部
１２０、１２１、１２２、１２３、１２４ 再配線部（立体再配線部）
１２０ａ、１２１ａ、１２２ａ、１２３ａ、１２４ａ 配線領域
１２０ｂ、１２１ｂ、１２２ｂ、１２３ｂ、１２４ｂ 柱状プラグ領域
１２５、１２６、１２７、１２８ 再配線部（配線領域のみからなる再配線部）
１３０ 電子部品のパッケージング構造
１４０、１４１、１４２、１４３、１４４、１４５ 再配線部（立体再配線部）
１４０ａ、１４１ａ、１４２ａ、１４３ａ、１４４ａ、１４５ａ 配線領域
１４０ｂ、１４１ｂ、１４２ｂ、１４３ｂ、１４４ｂ、１４５ｂ 柱状プラグ領域
１４６、１４７、１４８ 再配線部（配線領域のみからなる再配線部）
１５０ 電子部品のパッケージング構造
１６０、１６１、１６２、１６３、１６４ 再配線部（立体再配線部）
１６０ａ、１６１ａ、１６２ａ、１６３ａ、１６４ａ 配線領域
１６０ｂ、１６１ｂ、１６２ｂ、１６４ｂ 柱状プラグ領域
１６５、１６６、１６７、１６８ 再配線部（配線領域のみからなる再配線部）
１７０ 電子部品のパッケージング構造
２４０、２４５、３４５ 未再配線部材
２５０、２５１、２５２ 再配線部（立体再配線部）
２５０ａ、２５１ａ、２５２ａ 配線領域
２５０ｂ、２５１ｂ、２５２ｂ 柱状プラグ領域
２５３、２５４、２５５ 再配線部（配線領域のみからなる再配線部）
２６０、２８０ 電子部品パッケージ
ＴＨ 貫通孔
ＲＷ１ 、ＲＷ２ 再配線部
ＯＥ 外部電極部2, 2a, 2b, 2c, 2d, 202 Land 6 Internal wiring of multilayer wiring board 10, 210 Wiring board (single-sided wiring board)
10A wiring board (double-sided wiring board)
10B Wiring board (Multilayer wiring board)
10a, 210a One side of wiring board 10b, 210b The other side of wiring board 12, 14, 15, 16, 212 First electronic component 12a, 14a, 15a, 16a, 212a Terminal electrode 22, 24 of first electronic component , 25, 26, 27, 28, 222, 224 Second electronic component 30, 230 Sealing resin layer 40-43 Rewiring part (three-dimensional rewiring part)
40a, 41a, 42a, 43a Wiring area 40b, 41b, 42b, 43b Columnar plug area 44-48 Rewiring part (rewiring part consisting only of wiring area)
50, 60, 70, 80, 90, 100, 110 Packaging structure of electronic parts 55, 270 Electrical insulating protective layer 65, 265 Conductive protective layer 85, 95, 275 External electrode part 120, 121, 122, 123, 124 Rewiring part (three-dimensional rewiring part)
120a, 121a, 122a, 123a, 124a Wiring area 120b, 121b, 122b, 123b, 124b Columnar plug area 125, 126, 127, 128 Rewiring part (rewiring part consisting only of wiring area)
130 Packaging structure of electronic components 140, 141, 142, 143, 144, 145 Rewiring unit (three-dimensional rewiring unit)
140a, 141a, 142a, 143a, 144a, 145a Wiring area 140b, 141b, 142b, 143b, 144b, 145b Columnar plug area 146, 147, 148 Rewiring part (rewiring part consisting only of the wiring area)
150 Packaging structure of electronic parts 160, 161, 162, 163, 164 Rewiring part (three-dimensional rewiring part)
160a, 161a, 162a, 163a, 164a Wiring area 160b, 161b, 162b, 164b Columnar plug area 165, 166, 167, 168 Rewiring part (rewiring part consisting only of wiring area)
170 Packaging structure of electronic components 240, 245, 345 Non-redistribution member 250, 251, 252 Redistribution part (three-dimensional redistribution part)
250a, 251a, 252a Wiring area 250b, 251b, 252b Columnar plug area 253, 254, 255 Rewiring part (rewiring part consisting only of wiring area)
260, 280 Electronic component package TH Through hole RW1, RW2 Rewiring part OE External electrode part

以下、図面を適宜参照して、本発明の電子部品のパッケージング構造、及びこのパッケージング構造を有する電子部品パッケージの製造方法夫々の形態について説明する。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, with reference to the drawings as appropriate, each form of an electronic component packaging structure and an electronic component package manufacturing method having the packaging structure of the present invention will be described.

＜電子部品のパッケージング構造（第１形態）＞
図１は、本発明の電子部品のパッケージング構造での基本構造の一例を概略的に示す断面図である。同図に示す電子部品のパッケージング構造５０（以下、単に「パッケージング構造５０」という。）は、一方の面１０ａにランド部２を複数有する配線基板１０と、配線基板１０の他方の面１０ｂに実装された２個の第１電子部品１２、１４と、配線基板１０の一方の面１０ａに表面実装された２個の第２電子部品２２、２４と、各第１電子部品１２、１４及び面１０ｂを覆う封止樹脂層３０と、各第１電子部品１２、１４及び各第２電子部品２２、２４夫々を外部回路又は所定の電子部品に接続するための導線部として機能する複数の再配線部（図１には、９つの再配線部４０〜４１が現れている。）とを備えている。<Electronic component packaging structure (first form)>
FIG. 1 is a cross-sectional view schematically showing an example of a basic structure in a packaging structure of an electronic component according to the present invention. The electronic component packaging structure 50 (hereinafter simply referred to as “packaging structure 50”) shown in FIG. 1 includes a wiring board 10 having a plurality of land portions 2 on one surface 10a and the other surface 10b of the wiring board 10. Two first electronic components 12 and 14 mounted on one surface, two second electronic components 22 and 24 surface-mounted on one surface 10a of the wiring board 10, and each of the first electronic components 12 and 14 and The sealing resin layer 30 covering the surface 10b, and a plurality of re-functions functioning as a conductor portion for connecting each of the first electronic components 12, 14 and each of the second electronic components 22, 24 to an external circuit or a predetermined electronic component. And a wiring portion (9 rewiring portions 40 to 41 appear in FIG. 1).

配線基板１０は、面１０ａにのみ複数のランド部２を有する片面配線基板である。各ランド部２は、第２電子部品２２での各端子電極２２ａの配置、及び第２電子部品２４での各端子電極２４ａの配置に応じた所定のパターンの下に形成されている。個々のランド部２は、端子電極２２ａ又は端子電極２４ａとの接続領域を除き、通常、ソルダーレジストＳＲによって保護されている。   The wiring board 10 is a single-sided wiring board having a plurality of land portions 2 only on the surface 10a. Each land portion 2 is formed under a predetermined pattern according to the arrangement of the terminal electrodes 22 a in the second electronic component 22 and the arrangement of the terminal electrodes 24 a in the second electronic component 24. The individual land portions 2 are usually protected by the solder resist SR except for the connection region with the terminal electrode 22a or the terminal electrode 24a.

各第１電子部品１２、１４は、いずれも、パッケージング構造５０を有する電子部品パッケージを部品として利用した電子機器の機能又は性能を変更する際に取り替えることが必要となる可能性がある部品であり、具体的には、中央演算処理装置（ＣＰＵ）、記憶素子等である。図１に示した各第１電子部品１２、１４は、いずれもベアチップである。第１電子部品１２は、各端子電極１２ａを外側にした状態で接着材Ａ１により配線基板１０の面１０ｂに固着されており、第１電子部品１４は、各端子電極１４ａを外側にした状態で接着材Ａ２により配線基板１０の面１０ｂに固着されている。これらの第１電子部品１２、１４は、例えば各第２電子部品２２、２４と共に大規模集積回路（ＬＳＩ）を構成する。   Each of the first electronic components 12 and 14 is a component that may need to be replaced when the function or performance of an electronic device that uses the electronic component package having the packaging structure 50 as a component is changed. Specifically, a central processing unit (CPU), a storage element, and the like. Each of the first electronic components 12 and 14 shown in FIG. 1 is a bare chip. The first electronic component 12 is fixed to the surface 10b of the wiring board 10 with the adhesive A1 with each terminal electrode 12a facing outside, and the first electronic component 14 is in a state with each terminal electrode 14a facing outside. It is fixed to the surface 10b of the wiring board 10 with an adhesive A2. These first electronic components 12 and 14 together with the second electronic components 22 and 24, for example, constitute a large scale integrated circuit (LSI).

各第２電子部品２２、２４は、いずれも、パッケージング構造５０を有する電子部品パッケージを部品として利用した電子機器の機能又は性能を変更する際に取り替えることが必要となる可能性がない部品であり、具体的には、中央演算処理装置（ＣＰＵ）、記憶素子等である。図１に示した各第２電子部品２２、２４は、いずれもベアチップである。これらの第２電子部品２２、２４は、各端子電極２２ａ又は２４ａがはんだバンプＢにより所定のランド部２に接合された状態で、配線基板１０の面１０ａ上に表面実装されている。また、第２電子部品２２は第２電子部品用封止樹脂層Ｒ１ により封止され、第２電子部品２４は第２電子部品用封止樹脂層Ｒ２ により封止されている。これら第２電子部品用封止樹脂層Ｒ１ 、Ｒ２ は、配線基板１０と第２電子部品２２、２４との接続信頼性をより高めるために設けられるものではあるが、省略することも可能である。   Each of the second electronic components 22 and 24 is a component that may not need to be replaced when the function or performance of an electronic device that uses the electronic component package having the packaging structure 50 as a component is changed. Specifically, a central processing unit (CPU), a storage element, and the like. Each of the second electronic components 22 and 24 shown in FIG. 1 is a bare chip. The second electronic components 22 and 24 are surface-mounted on the surface 10a of the wiring board 10 in a state where the terminal electrodes 22a or 24a are joined to the predetermined land portion 2 by the solder bumps B. The second electronic component 22 is sealed with a second electronic component sealing resin layer R1, and the second electronic component 24 is sealed with a second electronic component sealing resin layer R2. These sealing resin layers R1 and R2 for the second electronic component are provided in order to further improve the connection reliability between the wiring board 10 and the second electronic components 22 and 24, but may be omitted. .

封止樹脂層３０は、例えばエポキシ樹脂等によって形成されて、各第１電子部品１２、１４を保護する役割を果たすと共に、各再配線部４０〜４８における配線領域を一平面上に形成するための下地としての役割を果たすものである。この封止樹脂層３０は、第１電子部品１２における各端子電極１２ａの表面、及び第１電子部品１４における各端子電極１４ａの表面を夫々露出させた状態で設けられて、各第１電子部品１２、１４及び配線基板１０の面１０ｂを覆っている。封止樹脂３０の表面にボイド等によって大きな凹凸が生じていると、配線領域の形成を阻害する要因となるので、封止樹脂層３０の表面は平滑であることが望ましい。   The sealing resin layer 30 is formed of, for example, an epoxy resin and serves to protect the first electronic components 12 and 14 and also forms wiring areas in the rewiring portions 40 to 48 on one plane. It serves as the foundation of The sealing resin layer 30 is provided in a state where the surface of each terminal electrode 12a in the first electronic component 12 and the surface of each terminal electrode 14a in the first electronic component 14 are exposed, and each first electronic component. 12 and 14 and the surface 10b of the wiring board 10 are covered. If the surface of the sealing resin 30 has large irregularities due to voids or the like, it becomes a factor that hinders the formation of the wiring region. Therefore, the surface of the sealing resin layer 30 is desirably smooth.

各再配線部４０〜４８は、配線基板１０とは別個に形成されたものである。これらの再配線部４０〜４８のうち、各再配線部４０〜４３は、封止樹脂層３０上に位置する配線領域と、この配線領域と同じ材料により前記配線領域と一体に形成されて少なくとも封止樹脂層３０を貫通する柱状プラグ領域とを有する立体再配線部（以下、これらを「立体再配線部４０」、「立体再配線部４１」、「立体再配線部４２」、又は「立体再配線部４３」ということがある。）であり、残りの各再配線部４４〜４８は、封止樹脂層３０上に位置する配線領域のみからなる。図１においては、各立体再配線部４０〜４３における配線領域を立体再配線部４０〜４３の参照符号に記号「ａ」を更に付した参照符号によって示し、各立体再配線部４０〜４３における柱状プラグ領域を立体再配線部４０〜４３の参照符号に記号「ｂ」を更に付した参照符号によって示している。各柱状プラグ領域４０ｂ、４１ｂ、４２ｂ、及び４３ｂの一端は、互いに別個のランド部２に接続されている。   Each of the rewiring portions 40 to 48 is formed separately from the wiring board 10. Among these rewiring portions 40 to 48, each rewiring portion 40 to 43 is formed integrally with the wiring region by using the same material as the wiring region located on the sealing resin layer 30 and the wiring region. A three-dimensional rewiring portion having a columnar plug region penetrating the sealing resin layer 30 (hereinafter referred to as “three-dimensional rewiring portion 40”, “three-dimensional rewiring portion 41”, “three-dimensional rewiring portion 42”, or “three-dimensional rewiring portion 42”) Remaining rewiring portions 44 to 48 are composed only of a wiring region located on the sealing resin layer 30. In FIG. 1, the wiring region in each of the three-dimensional rewiring units 40 to 43 is indicated by a reference symbol in which the symbol “a” is further added to the reference symbol of the three-dimensional rewiring unit 40 to 43. The columnar plug region is indicated by a reference symbol in which the symbol “b” is further added to the reference symbol of the three-dimensional rewiring units 40 to 43. One end of each columnar plug region 40b, 41b, 42b, and 43b is connected to a land 2 that is separate from each other.

個々の再配線部４０〜４８の形状及び配置は、その役割、即ち、どの電子部品のどの端子電極を何処に接続するためのものであるか、あるいは、どのランド部２を何処に接続するためのものであるかに応じて、適宜選定されたものである。パッケージング構造５０での電子部品の実装密度を高めるうえからは、平面視したときに第１電子部品１２、１４、又は第２電子部品２２、２４のいずれとも重ならない再配線部をできるだけ設けなくて済むように、パッケージング構造５０を設計することが好ましい。   The shape and arrangement of the individual rewiring portions 40 to 48 are their roles, that is, which terminal electrode of which electronic component is connected to where, or which land portion 2 is connected where. Depending on whether it is, it is appropriately selected. In order to increase the mounting density of the electronic components in the packaging structure 50, a rewiring portion that does not overlap with any of the first electronic components 12, 14 or the second electronic components 22, 24 when viewed in plan is provided as much as possible. It is preferable to design the packaging structure 50 so that it is sufficient.

これらの再配線部４０〜４８は、例えば、金属微粒子（金、銀、又は銅等の微粒子）の焼結体、導電性樹脂（導電性微粒子が分散されている有機−無機複合材を含む。）、めっき金属（金、銀、銅、ニッケル、アルミニウム、パラジウム等）、炭素系材料等によって形成することができる。金属微粒子の焼結体によって再配線部４０〜４８を形成する場合、その原料としては、例えば金属微粒子を含有した導電性ペースト、又は金属微粒子を含有した導電性インクを用いることができる。パッケージング構造５０での電子部品の高密度実装化を図るうえからは、各再配線部４０〜４８の狭ピッチ化を図ることが好ましく、そのためには、粒子径が２０ｎｍ程度以下の金属微粒子を含有した導電性ペースト又は導電性インクを再配線部４０〜４８の原料として用いることが好ましい。再配線部の形成方法については、本発明の製造方法についての説明の中で改めて説明する。   These rewiring portions 40 to 48 include, for example, a sintered body of metal fine particles (fine particles such as gold, silver, or copper) and a conductive resin (organic-inorganic composite material in which conductive fine particles are dispersed). ), Plated metal (gold, silver, copper, nickel, aluminum, palladium, etc.), a carbon-based material, or the like. When the rewiring portions 40 to 48 are formed of a sintered body of metal fine particles, as the raw material, for example, a conductive paste containing metal fine particles or a conductive ink containing metal fine particles can be used. In order to achieve high-density mounting of electronic components in the packaging structure 50, it is preferable to reduce the pitch of each of the rewiring portions 40 to 48. For this purpose, metal fine particles having a particle diameter of about 20 nm or less are used. The contained conductive paste or conductive ink is preferably used as a raw material for the rewiring portions 40 to 48. The method for forming the rewiring portion will be described again in the description of the manufacturing method of the present invention.

以上説明したパッケージング構造５０では、各第１電子部品１２、１４、及び各第２電子部品２２、２４夫々を外部回路に接続するための導線部が再配線部４０〜４８によって構成されており、これら再配線部４０〜４８における所定箇所を外部電極部、即ち、パッケージング構造５０を有する電子部品パッケージをマザーボード等の配線基板に実装する際にこの配線基板上の所定の電極と接触あるいは接合される電極として利用することができる。第１電子部品１２、１４を外部回路に接続するための外部電極部、及び第２電子部品２２、２４を外部回路に接続するための外部電極部のいずれも、封止樹脂層３０上に位置することになる。   In the packaging structure 50 described above, the lead wires for connecting the first electronic components 12 and 14 and the second electronic components 22 and 24 to external circuits are constituted by the rewiring portions 40 to 48. When the electronic component package having the packaging structure 50 is mounted on a wiring board such as a mother board at a predetermined location in the rewiring sections 40 to 48, it contacts or joins a predetermined electrode on the wiring board. It can be used as an electrode. Both the external electrode portion for connecting the first electronic components 12 and 14 to the external circuit and the external electrode portion for connecting the second electronic components 22 and 24 to the external circuit are located on the sealing resin layer 30. Will do.

このため、パッケージング構造５０では、外部電極部を形成するための領域を配線基板１０に全く確保しなくてよいことになり、その分、配線基板１０の小型化を図ることができる。また、外部電極部として利用される上記の箇所は全て封止樹脂層３０上に位置しているので、外部電極部の狭ピッチ化を図り易い。従って、パッケージング構造５０では、このパッケージング構造５０での電子部品の高密度実装化を図り易い。さらに、パッケージング構造５０を有する電子部品パッケージでは、この電子部品パッケージをフリップチップボンディングすることが可能になるので、この電子部品パッケージを用いた電子機器の小型化を図り易くなる。   For this reason, in the packaging structure 50, it is not necessary to secure a region for forming the external electrode portion in the wiring substrate 10 at all, and the wiring substrate 10 can be reduced in size accordingly. Moreover, since all the above-mentioned places used as the external electrode portions are located on the sealing resin layer 30, it is easy to reduce the pitch of the external electrode portions. Therefore, in the packaging structure 50, it is easy to achieve high-density mounting of electronic components in the packaging structure 50. Furthermore, in the electronic component package having the packaging structure 50, the electronic component package can be flip-chip bonded, so that the electronic device using the electronic component package can be easily downsized.

既に説明したように、パッケージング構造５０は、電子機器の機能又は性能を変更する際に取り替えることが必要となる可能性がある第１電子部品１２、１４を配線基板１０における面１０ｂに実装し、電子機器の機能又は性能を変更する際に取り替えることが必要となる可能性がない第２電子部品２２、２４を配線基板１０における面１０ａに表面実装して、これら第１電子部品１２、１４及び第２電子部品２２、２４により例えばＬＳＩを構成したものである。このため、パッケージング構造５０を有する電子部品パッケージが部品として利用されている電子機器の機能又は性能を消費者のニーズに応じて変更することが必要になったときでも、配線基板１０を設計変更することなく、第１電子部品の組み合わせのみを変更して新たな電子部品パッケージを容易に得ることが可能である。即ち、配線基板１０を一旦設計した後にこの配線基板１０に実装すべき電子部品の変更や追加が求められても、所望の機能又は性能を有する電子部品パッケージを短期間のうちに、かつ低コストの下に開発することが容易である。従って、パッケージング構造５０によれば、電子機器の機能の多様化に対応し易くなる。   As already described, the packaging structure 50 mounts the first electronic components 12 and 14 on the surface 10b of the wiring board 10 that may need to be replaced when the function or performance of the electronic device is changed. The second electronic components 22 and 24 that may not need to be replaced when changing the function or performance of the electronic device are surface-mounted on the surface 10a of the wiring board 10, and the first electronic components 12 and 14 are mounted. The second electronic components 22 and 24 constitute, for example, an LSI. For this reason, even when it becomes necessary to change the function or performance of an electronic device in which the electronic component package having the packaging structure 50 is used as a component, it is necessary to change the design of the wiring board 10. Without doing so, it is possible to easily obtain a new electronic component package by changing only the combination of the first electronic components. That is, even if it is required to change or add electronic components to be mounted on the wiring substrate 10 after the wiring substrate 10 is designed once, an electronic component package having a desired function or performance can be obtained in a short period of time and at a low cost. Easy to develop under. Therefore, according to the packaging structure 50, it becomes easy to cope with diversification of functions of electronic devices.

＜電子部品のパッケージング構造（第２形態）＞
本発明の電子部品のパッケージング構造においては、再配線部のうちで外部電極部として利用する部位、又は外部電極部の下地にしようとする部位を露出させた状態で、この再配線部を電気絶縁性保護層により被覆することができる。<Electronic component packaging structure (second embodiment)>
In the electronic component packaging structure of the present invention, the rewiring portion is electrically connected to the rewiring portion in a state where the portion used as the external electrode portion or the portion to be used as the base of the external electrode portion is exposed. It can be covered with an insulating protective layer.

図２は、上記の電気絶縁性保護層を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図である。同図に示す電子部品のパッケージング構造６０（以下、単に「パッケージング構造６０」という。）は、上記の電気絶縁性保護層５５を備えているという点を除き、図１に示したパッケージング構造５０と同じ構造を有している。図２に示した構成部材のうちで図１を参照して既に説明した構成部材については、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。   FIG. 2 is a cross-sectional view schematically showing an example of a packaging structure for an electronic component of the present invention having the above-described electrically insulating protective layer. The electronic component packaging structure 60 (hereinafter simply referred to as “packaging structure 60”) shown in FIG. 1 includes the packaging shown in FIG. It has the same structure as the structure 50. Among the structural members shown in FIG. 2, the structural members already described with reference to FIG. 1 are denoted by the same reference numerals as those used in FIG.

電気絶縁性保護層５５は、本発明のパッケージング構造を有する電子部品パッケージを例えばマザーボード等の配線基板に実装するにあたってはんだを利用したときに、このはんだが不所望の箇所にまで流動して短絡が生じるのを防止すると共に、上記の電子部品パッケージを部品として利用した電子機器を高湿度環境下で使用したときに再配線部４０〜４８の成分がマイグレーションを起こして再配線部４０〜４８同士が短絡してしまうのを防止するためのものである。この電気絶縁性保護層５５は、例えば電気絶縁性樹脂によって形成されて、再配線部４０〜４８の周囲の封止樹脂層表面も覆う。   The electrical insulating protective layer 55 is short-circuited when the solder is used to mount the electronic component package having the packaging structure of the present invention on a wiring board such as a motherboard, and the solder flows to an undesired location. And the components of the rewiring units 40 to 48 undergo migration when the electronic device using the electronic component package as a component is used in a high humidity environment, and the rewiring units 40 to 48 are connected to each other. Is to prevent the short circuit. The electrically insulating protective layer 55 is formed of, for example, an electrically insulating resin and covers the surface of the sealing resin layer around the rewiring portions 40 to 48.

電気絶縁性樹脂によって電気絶縁性保護層５５を形成するにあたっては、例えば印刷法、インクジェット法、スプレー法等の方法を適用することができる。印刷法により電気絶縁性保護層５５を形成する場合には、電気絶縁性保護層５５の平面形状に対応した開口部を有するマスクを用いてエポキシ系、アクリル系、イミド系等のペースト状樹脂組成物を塗工し、その後にこのペースト状樹脂組成物を重合又は架橋により硬化させる。インクジェット法やスプレー法によって電気絶縁性保護層５５を形成する場合には、液状樹脂をこれらの方法により所定パターンで塗工した後、この液状樹脂を重合又は架橋により硬化させる。   In forming the electrically insulating protective layer 55 with an electrically insulating resin, for example, a printing method, an ink jet method, a spray method, or the like can be applied. When the electrically insulating protective layer 55 is formed by a printing method, an epoxy-based, acrylic-based, imide-based, or other paste-like resin composition using a mask having an opening corresponding to the planar shape of the electrically insulating protective layer 55 An article is applied, and then the paste-like resin composition is cured by polymerization or crosslinking. When the electrically insulating protective layer 55 is formed by an ink jet method or a spray method, a liquid resin is applied in a predetermined pattern by these methods, and then the liquid resin is cured by polymerization or crosslinking.

また、電気絶縁性保護層５５は、封止樹脂層３０及び再配線部４０〜４８を覆うようにしてペースト状樹脂組成物や液状樹脂を塗工し、重合又は架橋により硬化させて樹脂層を形成した後、再配線部４０〜４８において外部電極部として利用する部位、又は外部電極部の下地にしようとする部位が露出するように上記の樹脂層を局所的に除去することによっても形成することができる。再配線部４０〜４８上での電気絶縁性保護層５５の膜厚は、２００μｍ程度以下の範囲内で適宜選定可能である。   In addition, the electrically insulating protective layer 55 is coated with a paste-like resin composition or a liquid resin so as to cover the sealing resin layer 30 and the rewiring portions 40 to 48, and cured by polymerization or crosslinking to form a resin layer. After the formation, the resin layer is also formed by locally removing the resin layer so that a part used as an external electrode part in the rewiring parts 40 to 48 or a part intended to be the base of the external electrode part is exposed. be able to. The film thickness of the electrically insulating protective layer 55 on the rewiring portions 40 to 48 can be appropriately selected within a range of about 200 μm or less.

以上説明したパッケージング構造６０は、図１に示したパッケージング構造５０と同様の技術的効果を奏する他に、上述のように電気絶縁性保護層５５による短絡防止という技術的効果も奏する。従って、パッケージング構造６０によれば、図１に示したパッケージング構造５０よりも高い信頼性の下に電子機器の機能の多様化に対応することが容易になる。   The packaging structure 60 described above has the same technical effect as the packaging structure 50 shown in FIG. 1, and also has the technical effect of preventing the short circuit by the electrically insulating protective layer 55 as described above. Therefore, according to the packaging structure 60, it becomes easy to cope with the diversification of functions of electronic devices with higher reliability than the packaging structure 50 shown in FIG.

＜電子部品のパッケージング構造（第３形態）＞
本発明の電子部品のパッケージング構造においては、再配線部の部位のうちで配線基板からみて封止樹脂層の外側に位置している各部位を導電性保護層により被覆することができる。<Electronic component packaging structure (third embodiment)>
In the electronic component packaging structure of the present invention, each part of the rewiring portion that is located outside the sealing resin layer as viewed from the wiring board can be covered with the conductive protective layer.

図３（Ａ）は、上記の導電性保護層を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図であり、図３（Ｂ）は、上記の導電性保護層を備えた本発明の電子部品のパッケージング構造の他の例を概略的に示す断面図である。   FIG. 3A is a cross-sectional view schematically showing an example of the packaging structure of the electronic component of the present invention provided with the above-described conductive protective layer, and FIG. 3B is the above-described conductive protective layer. It is sectional drawing which shows schematically the other example of the packaging structure of the electronic component of this invention provided with.

図３（Ａ）に示す電子部品のパッケージング構造７０（以下、単に「パッケージング構造７０」という。）は、上記の導電性保護層６５を備えているという点を除き、図１に示したパッケージング構造５０と同じ構造を有している。また、図３（Ｂ）に示す電子部品のパッケージング構造８０（以下、単に「パッケージング構造８０」という。）は、（１）上記の導電性保護層６５を有し、かつ、（２）導電性保護層６５において外部電極部として利用する部位、又は外部電極部の下地にしようとする部位を露出させた状態で、この導電性保護層６５が電気絶縁性保護層５５により被覆されているという点を除き、図２に示したパッケージング構造６０と同様の構造を有している。図３（Ａ）又は図３（Ｂ）に示した構成部材のうちで図１又は図２を参照して既に説明した構成部材については、図１又は図２で用いた参照符号と同じ参照符号を付してその説明を省略する。   The electronic component packaging structure 70 shown in FIG. 3A (hereinafter simply referred to as the “packaging structure 70”) is shown in FIG. 1 except that the conductive protective layer 65 is provided. It has the same structure as the packaging structure 50. In addition, an electronic component packaging structure 80 shown in FIG. 3B (hereinafter simply referred to as a “packaging structure 80”) includes (1) the conductive protective layer 65 described above, and (2) The conductive protective layer 65 is covered with the electrically insulating protective layer 55 in a state in which the portion used as the external electrode portion in the conductive protective layer 65 or the portion to be used as the base of the external electrode portion is exposed. Except this point, it has the same structure as the packaging structure 60 shown in FIG. Among the structural members shown in FIG. 3 (A) or FIG. 3 (B), the same reference numerals as those used in FIG. 1 or FIG. The description is omitted.

これらのパッケージング構造７０、８０における導電性保護層６５は、本発明のパッケージング構造を有する電子部品パッケージを例えばマザーボード等の配線基板に実装するにあたってはんだを利用したときに、はんだ付けの際に再配線部の成分がはんだ中に溶出、拡散してしまうことや、上記の電子部品パッケージを部品として利用した電子機器の使用に伴って再配線部の成分がはんだ中にマイグレーションしてしまうことを防止するためのものである。   The conductive protective layer 65 in the packaging structures 70 and 80 is used when soldering is used when mounting the electronic component package having the packaging structure of the present invention on a wiring board such as a motherboard. The components of the rewiring section are eluted and diffused in the solder, and the components of the rewiring section migrate into the solder with the use of the electronic device using the electronic component package as a component. It is for preventing.

この導電性保護層６５は、導電性が高く、はんだとの濡れ性が良好で、かつ、成分がはんだ中にマイグレーションし難い材料、例えばニッケルや、ニッケルと金又はパラジウムとの積層物によって形成することが好ましい。ニッケルと金又はパラジウムとの積層物によって導電性保護層６５を形成する場合には、ニッケル層を内側にし、金層又はパラジウム層を外側にする。又はんだとの濡れ性が高い金属材料、例えば金、銀、又は銅等からなる層を、はんだ中への成分の拡散を予め考慮して比較的厚肉に形成して導電性保護層６５としてもよい。このような導電性保護層６５は、例えばめっき法により形成することができ、再配線部４０〜４８上での導電性保護層６５の膜厚は、その材質に応じて、５０μｍ程度以下の範囲内で適宜選定可能である。   The conductive protective layer 65 is formed of a material having high conductivity, good wettability with solder, and a component that hardly migrates into the solder, for example, nickel, or a laminate of nickel and gold or palladium. It is preferable. When the conductive protective layer 65 is formed of a laminate of nickel and gold or palladium, the nickel layer is on the inside and the gold layer or palladium layer is on the outside. Alternatively, a layer made of a metal material having high wettability, such as gold, silver, or copper, is formed to be relatively thick in consideration of the diffusion of components into the solder in advance, and used as the conductive protective layer 65. Also good. Such a conductive protective layer 65 can be formed by, for example, a plating method, and the film thickness of the conductive protective layer 65 on the rewiring portions 40 to 48 is in a range of about 50 μm or less depending on the material. Can be selected as appropriate.

図３（Ａ）に示したパッケージング構造７０は、図１に示したパッケージング構造５０と同様の技術的効果を奏する他に、上述のように導電性保護層６５によって再配線部の成分の溶出、拡散、又はマイグレーションが抑制されるという技術的効果も奏する。また、図３（Ｂ）に示したパッケージング構造８０は、図２に示したパッケージング構造６０と同様の技術的効果を奏する他に、上述のように導電性保護層６５によって再配線部の成分の溶出、拡散、又はマイグレーションが抑制されるという技術的効果も奏する。従って、これらのパッケージング構造７０、８０によれば、図１又は図２に示したパッケージング構造５０、６０よりも高い信頼性の下に電子機器の機能の多様化に対応することが容易になる。   The packaging structure 70 shown in FIG. 3A has the same technical effect as the packaging structure 50 shown in FIG. There is also a technical effect that elution, diffusion, or migration is suppressed. Further, the packaging structure 80 shown in FIG. 3B has the same technical effect as that of the packaging structure 60 shown in FIG. There is also a technical effect that elution, diffusion, or migration of components is suppressed. Therefore, according to these packaging structures 70 and 80, it is easy to cope with the diversification of functions of electronic devices with higher reliability than the packaging structures 50 and 60 shown in FIG. Become.

＜電子部品のパッケージング構造（第４形態）＞
本発明の電子部品のパッケージング構造においては、再配線部の所定箇所に突起状の外部電極部を設けることができる。<Electronic component packaging structure (fourth embodiment)>
In the electronic component packaging structure of the present invention, a protruding external electrode portion can be provided at a predetermined position of the rewiring portion.

図４（Ａ）は、上記の外部電極部を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図であり、図４（Ｂ）は、上記の外部電極部を備えた本発明の電子部品のパッケージング構造の他の例を概略的に示す断面図である。また、図５は、上記の外部電極部を備えた本発明の電子部品のパッケージング構造の更に他の例を概略的に示す断面図である。   FIG. 4A is a cross-sectional view schematically showing an example of the packaging structure of the electronic component of the present invention provided with the above external electrode portion, and FIG. 4B includes the above external electrode portion. FIG. 6 is a cross-sectional view schematically showing another example of a packaging structure for an electronic component according to the present invention. FIG. 5 is a cross-sectional view schematically showing still another example of the electronic component packaging structure of the present invention having the external electrode portion described above.

図４（Ａ）に示す電子部品のパッケージング構造９０（以下、単に「パッケージング構造９０」という。）は、各立体再配線部４０、４２、４３における配線領域４０ａ、４２ａ、４３ａの所定箇所、及び配線領域のみからなる各再配線部４４〜４８の所定箇所に、夫々、再配線部４０〜４８とは別の部材として突起状の外部電極部８５が設けられているという点を除き、図１に示したパッケージング構造５０と同じ構造を有している。   The electronic component packaging structure 90 shown in FIG. 4A (hereinafter simply referred to as “packaging structure 90”) is a predetermined portion of the wiring regions 40a, 42a, 43a in the three-dimensional rewiring portions 40, 42, 43. In addition, except that the protruding external electrode portion 85 is provided as a separate member from the rewiring portions 40 to 48 at predetermined positions of the rewiring portions 44 to 48 each including only the wiring region, respectively. It has the same structure as the packaging structure 50 shown in FIG.

また、図４（Ｂ）に示す電子部品のパッケージング構造１００（以下、単に「パッケージング構造１００」という。）は、各立体再配線部４０、４２、４３における配線領域４０ａ、４２ａ、４３ａの所定箇所、及び配線領域のみからなる各再配線部４４〜４８の所定箇所に、夫々、再配線部４０〜４８と同一の材料によって突起状の外部電極部９５が再配線部と一体に設けられているという点を除き、図１に示したパッケージング構造５０と同じ構造を有している。   Also, the electronic component packaging structure 100 shown in FIG. 4B (hereinafter simply referred to as “packaging structure 100”) includes wiring regions 40a, 42a, and 43a in the three-dimensional rewiring portions 40, 42, and 43. Protruding external electrode portions 95 are integrally formed with the rewiring portions at the predetermined locations and the predetermined locations of the rewiring portions 44 to 48 formed only of the wiring regions, respectively, using the same material as the rewiring portions 40 to 48. The packaging structure 50 is the same as the packaging structure 50 shown in FIG.

そして、図５に示す電子部品のパッケージング構造１１０（以下、単に「パッケージング構造１１０」という。）は、各立体再配線部４０、４２、４３における配線領域４０ａ、４２ａ、４３ａの所定箇所、及び配線領域のみからなる各再配線部４４〜４８の所定箇所に、夫々、再配線部４０〜４８と同一の材料によって突起状の外部電極部９５が再配線部と一体に設けられているという点を除き、図２に示したパッケージング構造６０と同じ構造を有している。   The electronic component packaging structure 110 shown in FIG. 5 (hereinafter simply referred to as the “packaging structure 110”) includes predetermined portions of the wiring regions 40a, 42a, and 43a in the three-dimensional rewiring units 40, 42, and 43. In addition, a protruding external electrode portion 95 is integrally provided with the rewiring portion at a predetermined position of each of the rewiring portions 44 to 48 including only the wiring area, by using the same material as that of the rewiring portions 40 to 48. Except for this point, it has the same structure as the packaging structure 60 shown in FIG.

図４（Ａ）、図４（Ｂ）、又は図５に示した構成部材のうちで図１又は図２を参照して既に説明した構成部材については、図１又は図２で用いた参照符号と同じ参照符号を付してその説明を省略する。   Among the components shown in FIG. 4A, FIG. 4B, or FIG. 5, the components already described with reference to FIG. 1 or FIG. The same reference numerals as those in FIG.

パッケージング構造９０における各外部電極部８５は、例えば、はんだ、金属微粒子（金、銀、又は銅等の微粒子）の焼結体、導電性樹脂（導電性微粒子が分散されている有機−無機複合材を含む。）、めっき金属（金、銀、銅、ニッケル、アルミニウム、パラジウム等）等によって形成することができ、その具体的形状は、例えば半球又は球状、バンプ状等とすることができる。金属微粒子の焼結体によって各外部電極部８５を形成する場合、その原料としては、例えば、再配線部４０〜４８の原料として既に説明した導電性ペースト又は導電性インク（第１形態の欄参照。）を用いることができる。また、導電性樹脂によって各外部電極部８５を形成する場合、その原料としては、例えば、再配線部４０〜４８の原料として既に説明した導電性インク（第１形態の欄参照。）を用いることができる。   Each external electrode portion 85 in the packaging structure 90 includes, for example, solder, a sintered body of metal fine particles (fine particles such as gold, silver, or copper), and a conductive resin (organic-inorganic composite in which conductive fine particles are dispersed). Material), plated metal (gold, silver, copper, nickel, aluminum, palladium, etc.) and the like, and the specific shape can be, for example, hemisphere, spherical shape, bump shape, or the like. When forming each external electrode part 85 by the sintered body of metal fine particles, as the raw material, for example, the conductive paste or conductive ink already described as the raw material of the rewiring parts 40 to 48 (see the column of the first embodiment) .) Can be used. Moreover, when forming each external electrode part 85 with a conductive resin, as the raw material, for example, the conductive ink already described as the raw material of the rewiring parts 40 to 48 (see the column of the first embodiment) is used. Can do.

パッケージング構造１００及びパッケージング構造１１０夫々における各外部電極部９５は、上述のように再配線部４０〜４８と同一の材料によってこの再配線部４０〜４８と一体に設けられたものであるので、これらの外部電極部９５ひいては各再配線部４０〜４８は、例えば金属微粒子（金、銀、又は銅等の微粒子）の焼結体、導電性樹脂（導電性微粒子が分散されている有機−無機複合材を含む。）、又はめっき金属（金、銀、銅、ニッケル、アルミニウム、パラジウム等）等によって形成される。個々の外部電極部９５の具体的形状は、例えば半球又は球状、バンプ状等とすることができる。金属微粒子の焼結体によって各再配線部４０〜４８及び各外部電極部９５を形成する場合、その原料としては、例えば、再配線部４０〜４８の原料として既に説明した導電性ペースト又は導電性インク（第１形態の欄参照。）を用いることができる。また、導電性樹脂によって各外部電極部８５を形成する場合、その原料としては、例えば、再配線部４０〜４８の原料として既に説明した導電性インク（第１形態の欄参照。）を用いることができる。   Each external electrode portion 95 in each of the packaging structure 100 and the packaging structure 110 is integrally provided with the rewiring portions 40 to 48 by the same material as the rewiring portions 40 to 48 as described above. These external electrode portions 95 and thus the rewiring portions 40 to 48 are, for example, sintered bodies of metal fine particles (fine particles such as gold, silver or copper), conductive resins (organic in which conductive fine particles are dispersed). Inorganic composite materials are included.), Or plated metal (gold, silver, copper, nickel, aluminum, palladium, etc.) or the like. The specific shape of each external electrode portion 95 can be, for example, a hemisphere or a sphere, or a bump shape. When forming each rewiring part 40-48 and each external electrode part 95 with the sintered compact of metal fine particles, as the raw material, for example, the conductive paste or the conductive material already described as the raw material for the rewiring part 40-48 is used. Ink (see the column of the first embodiment) can be used. Moreover, when forming each external electrode part 85 with a conductive resin, as the raw material, for example, the conductive ink already described as the raw material of the rewiring parts 40 to 48 (see the column of the first embodiment) is used. Can do.

これらの外部電極部８５、９５は、パッケージング構造９０、パッケージング構造１００、又はパッケージング構造１１０を有する電子部品パッケージを例えばマザーボード等の配線基板に実装したときに、前記配線基板との間に隙間を形成する役割を果たす。この隙間が形成されていると、上記の電子部品パッケージを実装した配線基板が高温環境に曝された場合でも、隙間が形成されていないときに比べて、電子部品パッケージとこの電子部品パッケージを実装した配線基板との熱膨張差に起因して両者の間に働く応力が緩和される。その結果として、電子部品パッケージとこの電子部品パッケージを実装した配線基板との接続不良の発生が抑制される。なお、各パッケージング構造９０、１００、１１０における立体再配線部４１は、第１電子部品１４と第２電子部品２２とを接続するためだけの役割を果たすものであるので、この立体再配線部４１の配線領域４１ａには外部電極部が設けられていない。   These external electrode portions 85 and 95 are disposed between the wiring board and the electronic component package having the packaging structure 90, the packaging structure 100, or the packaging structure 110 when mounted on a wiring board such as a mother board. Plays a role in forming gaps. When this gap is formed, the electronic component package and this electronic component package are mounted even when the wiring board on which the above-described electronic component package is mounted is exposed to a high temperature environment compared to when the gap is not formed. The stress acting between the two due to the difference in thermal expansion with respect to the wiring board is alleviated. As a result, the occurrence of poor connection between the electronic component package and the wiring board on which the electronic component package is mounted is suppressed. In addition, since the three-dimensional rewiring part 41 in each packaging structure 90,100,110 plays the role only for connecting the 1st electronic component 14 and the 2nd electronic component 22, this three-dimensional rewiring part No external electrode portion is provided in the wiring region 41 a of 41.

以上説明した各パッケージング構造９０、１００は、図１に示したパッケージング構造５０と同様の技術的効果を奏する他に、上述のように、パッケージング構造９０又はパッケージング構造１００を有する電子部品パッケージをマザーボード等の配線基板に実装したときに両者の間に働く応力を緩和させることができるという技術的効果を奏する。また、パッケージング構造１１０は、図２に示したパッケージング構造６０と同様の技術的効果を奏する他に、上述のように、パッケージング構造１１０を有する電子部品パッケージをマザーボード等の配線基板に実装したときに両者の間に働く応力を緩和させることができるという技術的効果を奏する。   Each of the packaging structures 90 and 100 described above has the same technical effect as the packaging structure 50 shown in FIG. 1 and, as described above, the electronic structure having the packaging structure 90 or the packaging structure 100 as described above. When the package is mounted on a wiring board such as a mother board, a technical effect is achieved that the stress acting between the two can be relaxed. Further, the packaging structure 110 has the same technical effect as the packaging structure 60 shown in FIG. 2, and as described above, the electronic component package having the packaging structure 110 is mounted on a wiring board such as a motherboard. When it does, the technical effect that the stress which acts between both can be relieved is produced.

従って、これらのパッケージング構造９０、１００、１１０によれば、図１に示したパッケージング構造５０又は図２に示したパッケージング構造６０よりも高い信頼性の下に電子機器の機能の多様化に対応することが容易になる。また、各外部電極部９５が再配線部４０〜４８と同一の材料によってこの再配線部４０〜４８と一体に設けられているパッケージング構造１００、１１０によれば、再配線部４０〜４８と各外部電極部９５とを一括して形成することができるので、製造コストを抑えることが容易になる。   Therefore, according to these packaging structures 90, 100, and 110, diversification of functions of electronic devices can be performed with higher reliability than the packaging structure 50 shown in FIG. 1 or the packaging structure 60 shown in FIG. It becomes easy to cope with. Further, according to the packaging structures 100 and 110 in which each external electrode portion 95 is integrally provided with the rewiring portions 40 to 48 by the same material as the rewiring portions 40 to 48, the rewiring portions 40 to 48 are provided. Since each external electrode part 95 can be formed in a lump, manufacturing costs can be easily suppressed.

＜電子部品のパッケージング構造（第５形態）＞
本発明の電子部品のパッケージング構造では、配線基板として両面配線基板を用いることができる。<Electronic component packaging structure (fifth embodiment)>
In the electronic component packaging structure of the present invention, a double-sided wiring board can be used as the wiring board.

図６は、両面配線基板を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図である。同図に示す電子部品のパッケージング構造１３０（以下、単に「パッケージング構造１３０」という。）は、図５に示した配線基板１０に代えて配線基板１０Ａを備えているという点で、図５に示したパッケージング構造１１０と大きく異なる。   FIG. 6 is a cross-sectional view schematically showing an example of a packaging structure of an electronic component of the present invention provided with a double-sided wiring board. The electronic component packaging structure 130 (hereinafter simply referred to as “packaging structure 130”) shown in FIG. 5 includes a wiring board 10A in place of the wiring board 10 shown in FIG. It differs greatly from the packaging structure 110 shown in FIG.

上記の配線基板１０Ａは両面配線基板（以下、「両面配線基板１０Ａ」という。）であり、一方の面１０ａに複数のランド部２ａを有すると共に、他方の面１０ｂに複数のランド部２ｂを有している。所定のランド部２ａと所定のランド部２ｂとは、夫々、例えばスルーホールめっきによって形成された柱状プラグ４により接続されている。各ランド部２ａは、第２電子部品２２での各端子電極２２ａの配置、及び第２電子部品２４での各端子電極２４ａの配置に応じた所定のパターンの下に形成されており、各ランド部２ｂは、第１電子部品１２での各端子電極１２ａの配置、第１電子部品１４での各端子電極１４ａの配置、及び形成しようとする各外部電極部８５の配置に応じた所定のパターンの下に形成されている。個々のランド部２ａは、端子電極２２ａ又は端子電極２４ａとの接続領域を除き、通常、ソルダーレジストＳＲ１ によって保護されており、個々のランド部２ｂは、再配線部との接続領域を除き、通常、ソルダーレジストＳＲ２によって保護されている。   The wiring board 10A is a double-sided wiring board (hereinafter referred to as “double-sided wiring board 10A”), and has a plurality of land portions 2a on one surface 10a and a plurality of land portions 2b on the other surface 10b. doing. The predetermined land portion 2a and the predetermined land portion 2b are connected to each other by a columnar plug 4 formed by, for example, through-hole plating. Each land portion 2a is formed under a predetermined pattern according to the arrangement of the terminal electrodes 22a in the second electronic component 22 and the arrangement of the terminal electrodes 24a in the second electronic component 24. The portion 2b has a predetermined pattern according to the arrangement of the terminal electrodes 12a in the first electronic component 12, the arrangement of the terminal electrodes 14a in the first electronic component 14, and the arrangement of the external electrode portions 85 to be formed. Is formed under. The individual land portions 2a are usually protected by the solder resist SR1 except for the connection region with the terminal electrode 22a or the terminal electrode 24a, and the individual land portions 2b are usually excluded except for the connection region with the rewiring portion. It is protected by the solder resist SR2.

このパッケージング構造１３０においては、各ランド部２ｂ、各端子電極１２ａ、及び各端子電極１４ａに夫々再配線部が接続されている。図６には、５つの立体再配線部１２０〜１２４と、配線領域のみからなる５つの再配線部１２５〜１２９が現れている。各立体再配線部１２０〜１２４は、封止樹脂層３０上に位置する配線領域と、この配線領域と同じ材料によりこの配線領域と一体に形成されて少なくとも封止樹脂層３０を貫通する柱状プラグ領域とを有しており、いずれの立体酸配線部１２０〜１２４における柱状プラグ領域も、その一端は所定のランド部２ｂに接続されている。   In the packaging structure 130, a rewiring portion is connected to each land portion 2b, each terminal electrode 12a, and each terminal electrode 14a. In FIG. 6, five three-dimensional rewiring units 120 to 124 and five rewiring units 125 to 129 including only a wiring region appear. Each of the three-dimensional rewiring portions 120 to 124 includes a wiring region located on the sealing resin layer 30 and a columnar plug that is formed integrally with the wiring region by the same material as the wiring region and penetrates at least the sealing resin layer 30. The columnar plug region in any of the three-dimensional acid wiring portions 120 to 124 has one end connected to a predetermined land portion 2b.

図６においては、各立体再配線部１２０〜１２４における配線領域をこの立体再配線部１２０〜１２４の参照符号に記号「ａ」を更に付した参照符号によって示し、各立体再配線部１２０〜１２４における柱状プラグ領域をこの立体再配線部１２０〜１２４の参照符号に記号「ｂ」を更に付した参照符号によって示している。なお、図６に示した構成部材のうち、図５に示した構成部材と共通するものについては、ランド部２ａ及びソルダーレジストＳＲ１を夫々除き、図５で用いた参照符号と同じ参照符号を付してその説明を省略する。   In FIG. 6, the wiring area in each of the three-dimensional rewiring units 120 to 124 is indicated by a reference symbol in which the symbol “a” is further added to the reference symbol of this three-dimensional rewiring unit 120 to 124, and The column-shaped plug region is indicated by a reference symbol in which the symbol “b” is further added to the reference symbol of the three-dimensional rewiring portions 120 to 124. 6 that are the same as those shown in FIG. 5 are denoted by the same reference numerals as those used in FIG. 5 except for the land portion 2a and the solder resist SR1. Therefore, the description is omitted.

両面配線基板１０Ａを備えているパッケージング構造１３０では、各第２電子部品２２、２４用の外部電極部８５を封止樹脂層３０側に形成するために必要となる立体再配線部１２０、１２１、１２２、１２４夫々での柱状プラグ領域１２０ｂ、１２１ｂ、１２２ｂ、１２４ｂの径を、両面配線基板１０Ａに代えて片面配線基板を用いた場合に比べて、小さくすることができる。その結果として、再配線部１２０〜１２９の配置の自由度が高まり、これらの再配線部１２０〜１２９を狭ピッチ化することが容易になる。   In the packaging structure 130 including the double-sided wiring substrate 10A, the three-dimensional rewiring portions 120 and 121 necessary for forming the external electrode portions 85 for the second electronic components 22 and 24 on the sealing resin layer 30 side. , 122, and 124, the diameters of the columnar plug regions 120b, 121b, 122b, and 124b can be made smaller than when a single-sided wiring board is used instead of the double-sided wiring board 10A. As a result, the degree of freedom of arrangement of the rewiring portions 120 to 129 is increased, and it becomes easy to narrow the pitch of these rewiring portions 120 to 129.

このため、パッケージング構造１３０は、図５に示したパッケージング構造１１０と同様の技術的効果を奏する他に、パッケージング構造１１０に比べて電子部品の実装密度を高め易いという技術的効果も奏する。従って、パッケージング構造１３０によれば、図５に示したパッケージング構造１１０に比べて電子機器の機能の多様化に対応することが更に容易になる。   For this reason, the packaging structure 130 has the same technical effect as the packaging structure 110 shown in FIG. 5, and also has the technical effect that it is easier to increase the mounting density of electronic components than the packaging structure 110. . Therefore, according to the packaging structure 130, it becomes easier to cope with the diversification of functions of the electronic device than the packaging structure 110 shown in FIG.

＜電子部品のパッケージング構造（第７形態）＞
本発明の電子部品のパッケージング構造では、配線基板として多層配線基板を用いることができる。<Electronic component packaging structure (seventh embodiment)>
In the electronic component packaging structure of the present invention, a multilayer wiring board can be used as the wiring board.

図７は、多層配線基板を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図である。同図に示す電子部品のパッケージング構造１５０（以下、単に「パッケージング構造１５０」という。）は、図５に示した配線基板１０に代えて配線基板１０Ｂを備えているという点で、図５に示したパッケージング構造１１０と大きく異なる。   FIG. 7 is a cross-sectional view schematically showing an example of a packaging structure of an electronic component of the present invention provided with a multilayer wiring board. The electronic component packaging structure 150 (hereinafter simply referred to as “packaging structure 150”) shown in FIG. 5 includes a wiring board 10B in place of the wiring board 10 shown in FIG. It differs greatly from the packaging structure 110 shown in FIG.

上記の配線基板１０Ｂは多層配線基板（以下、「多層配線基板１０Ｂ」という。）であり、一方の面１０ａに複数のランド部２ｃを有すると共に、他方の面１０ｂに複数のランド部２ｄを有している。所定のランド部２ｃと所定のランド部２ｄとは、夫々、所定の内部配線６、及び、所定の内部配線６同士を接続する柱状プラグ８により接続されている。各ランド部２ｃは、第２電子部品２２での各端子電極２２ａの配置、及び第２電子部品２４での各端子電極２４ａの配置に応じた所定のパターンの下に形成されており、各ランド部２ｄは、第１電子部品１２での各端子電極１２ａの配置、第１電子部品１４での各端子電極１４ａの配置、及び形成しようとする各外部電極部８５の配置に応じた所定のパターンの下に形成されている。個々のランド部２ｃは、端子電極２２ａ又は端子電極２４ａとの接続領域を除き、通常、ソルダーレジストＳＲ３によって保護されており、個々のランド部２ｄは、再配線部との接続領域を除き、通常、ソルダーレジストＳＲ４によって保護されている。   The wiring board 10B is a multilayer wiring board (hereinafter referred to as “multilayer wiring board 10B”), and has a plurality of land portions 2c on one surface 10a and a plurality of land portions 2d on the other surface 10b. doing. The predetermined land portion 2c and the predetermined land portion 2d are connected to each other by a predetermined internal wiring 6 and a columnar plug 8 that connects the predetermined internal wirings 6 to each other. Each land portion 2c is formed under a predetermined pattern according to the arrangement of the terminal electrodes 22a in the second electronic component 22 and the arrangement of the terminal electrodes 24a in the second electronic component 24. The portion 2d has a predetermined pattern according to the arrangement of the terminal electrodes 12a in the first electronic component 12, the arrangement of the terminal electrodes 14a in the first electronic component 14, and the arrangement of the external electrode portions 85 to be formed. Is formed under. The individual land portions 2c are usually protected by the solder resist SR3 except for the connection region with the terminal electrode 22a or the terminal electrode 24a, and the individual land portions 2d are normally excluded except for the connection region with the rewiring portion. Protected by the solder resist SR4.

このパッケージング構造１５０では、各ランド部２ｄ、各端子電極１２ａ、及び各端子電極１４ａに夫々再配線部が接続されている。図７には、６つの立体再配線部１４０〜１４５と、配線領域のみからなる３つの再配線部１４６〜１４８が現れている。各立体再配線部１４０〜１４５は、封止樹脂層３０上に位置する配線領域と、この配線領域と同じ材料によりこの配線領域と一体に形成されて少なくとも封止樹脂層３０を貫通する柱状プラグ領域とを有しており、いずれの立体酸配線部１４０〜１４５における柱状プラグ領域も、その一端は所定のランド部２ｄに接続されている。   In the packaging structure 150, a rewiring portion is connected to each land portion 2d, each terminal electrode 12a, and each terminal electrode 14a. In FIG. 7, six three-dimensional rewiring units 140 to 145 and three rewiring units 146 to 148 including only a wiring region appear. Each of the three-dimensional rewiring portions 140 to 145 includes a wiring region located on the sealing resin layer 30 and a columnar plug that is formed integrally with the wiring region by the same material as the wiring region and penetrates at least the sealing resin layer 30. The columnar plug region in any of the three-dimensional acid wiring portions 140 to 145 has one end connected to the predetermined land portion 2d.

図７においては、各立体再配線部１４０〜１４５における配線領域をこの立体再配線部１４０〜１４５の参照符号に記号「ａ」を更に付した参照符号によって示し、各立体再配線部１４０〜１４５における柱状プラグ領域をこの立体再配線部１４０〜１４５の参照符号に記号「ｂ」を更に付した参照符号によって示している。なお、図７に示した構成部材のうち、図５に示した構成部材と共通するものについては、ランド部２ｃ及びソルダーレジストＳＲ３ を夫々除き、図５で用いた参照符号と同じ参照符号を付してその説明を省略する。また、多層配線基板１０Ｂにおいてこの多層配線基板１０Ｂの厚さ方向に隣り合う内部配線６同士の間、各ランド部２ｃと最上層の内部配線６との間、及び各ランド部２ｄと最下層の内部配線６との間には、夫々層間絶縁層が形成されているが、図７においては、各内部配線６を判り易くするために層間絶縁層へのハッチングの付与を省略している。   In FIG. 7, the wiring area in each of the three-dimensional rewiring units 140 to 145 is indicated by a reference symbol further added with the symbol “a” to the reference symbol of the three-dimensional rewiring unit 140 to 145, and The columnar plug region is indicated by a reference symbol in which the symbol “b” is further added to the reference symbol of the three-dimensional rewiring portions 140 to 145. 7 that are the same as those shown in FIG. 5 are denoted by the same reference numerals as those used in FIG. 5 except for the land portion 2c and the solder resist SR3. Therefore, the description is omitted. Further, in the multilayer wiring board 10B, between the internal wirings 6 adjacent to each other in the thickness direction of the multilayer wiring board 10B, between each land portion 2c and the uppermost internal wiring 6, and between each land portion 2d and the lowermost layer. Interlayer insulating layers are formed between the internal wirings 6, but in FIG. 7, the hatching of the interlayer insulating layers is omitted for easy understanding of the internal wirings 6.

多層配線基板１０Ｂを備えているパッケージング構造１５０では、各第２電子部品２２、２４用の外部電極部８５を封止樹脂層３０側に形成するために必要となる立体再配線部１４０、１４１、１４３、１４４、１４５夫々での柱状プラグ領域１４０ｂ、１４１ｂ、１４３ｂ、１４４ｂ、１４５ｂの径を、多層配線基板１０Ｂに代えて片面配線基板を用いた場合に比べて、小さくすることができる。その結果として、再配線部１４０〜１４８の配置の自由度が高まり、これらの再配線部１４０〜１４８を狭ピッチ化することが容易になる。   In the packaging structure 150 including the multilayer wiring board 10B, the three-dimensional rewiring portions 140 and 141 necessary for forming the external electrode portions 85 for the second electronic components 22 and 24 on the sealing resin layer 30 side are provided. , 143, 144, and 145, the diameters of the columnar plug regions 140b, 141b, 143b, 144b, and 145b can be made smaller than when a single-sided wiring board is used instead of the multilayer wiring board 10B. As a result, the degree of freedom of arrangement of the rewiring portions 140 to 148 is increased, and it becomes easy to narrow the pitch of these rewiring portions 140 to 148.

このため、パッケージング構造１５０は、図５に示したパッケージング構造１１０と同様の技術的効果を奏する他に、パッケージング構造１１０に比べて電子部品の実装密度を高め易いという技術的効果も奏する。従って、パッケージング構造１５０によれば、図５に示したパッケージング構造１１０に比べて電子機器の機能の多様化に対応することが更に容易になる。   For this reason, the packaging structure 150 has the same technical effect as the packaging structure 110 shown in FIG. 5, and also has the technical effect that it is easier to increase the mounting density of electronic components than the packaging structure 110. . Therefore, according to the packaging structure 150, it becomes easier to cope with diversification of functions of the electronic device than the packaging structure 110 shown in FIG.

＜電子部品パッケージ（第８形態）＞
本発明の電子部品のパッケージング構造においては、第１電子部品及び第２電子部品として、夫々様々な形態の電子部品を備えることができる。<Electronic component package (eighth form)>
In the electronic component packaging structure of the present invention, various types of electronic components can be provided as the first electronic component and the second electronic component, respectively.

図８は、互いに形態が異なる複数種の第１電子部品、及び互いに形態が異なる複数種の第２電子部品を備えた本発明の電子部品のパッケージング構造の一例を概略的に示す断面図である。同図に示す電子部品のパッケージング構造１７０（以下、単に「パッケージング構造１７０」という。）では、一方の面１０ａに複数のランド部２を有する配線基板１０における他方の面１０ｂに、ボールグリッドアレイ（ＢＧＡ）タイプ（ベアチップでもよい。）の第１電子部品１５と、抵抗器あるいはコンデンサ等のチップ型の第１電子部品１６とが実装され、配線基板１０における面１０ａに、ＢＧＡタイプ（ベアチップでもよい。）の第２電子部品２５と、リードタイプの第２電子部品２６と、抵抗器あるいはコンデンサ等のチップ型の第２電子部品２７と、ＢＧＡタイプの部品（ベアチップでもよい。）２８ｃを樹脂２８ｒで封止した第２電子部品２８とが表面実装されている。   FIG. 8 is a cross-sectional view schematically showing an example of a packaging structure of an electronic component of the present invention including a plurality of types of first electronic components having different forms and a plurality of types of second electronic components having different forms. is there. In the electronic component packaging structure 170 (hereinafter simply referred to as “packaging structure 170”) shown in FIG. 1, a ball grid is formed on the other surface 10b of the wiring board 10 having a plurality of land portions 2 on one surface 10a. A first electronic component 15 of an array (BGA) type (may be a bare chip) and a first electronic component 16 of a chip type such as a resistor or a capacitor are mounted, and a BGA type (bare chip) is formed on the surface 10a of the wiring board 10. The second electronic component 25, the lead-type second electronic component 26, the chip-type second electronic component 27 such as a resistor or a capacitor, and the BGA-type component (may be a bare chip) 28c. The second electronic component 28 sealed with the resin 28r is surface mounted.

各第１電子部品１５、１６は、いずれも、パッケージング構造１７０を有する電子部品パッケージを部品として利用した電子機器の機能又は性能を変更する際に取り替えることが必要となる可能性がある部品である。第１電子部品１５は、各端子電極１５ａを外側した状態で接着材Ａ１ により面１０ｂに固着されており、第１電子部品１６は、各端子電極１６ａの一側面が外側となる向きで接着材Ａ２ により面１０ｂに固着されている。これらの第１電子部品１５、１６は、例えば各第２電子部品２５〜２８と共に大規模集積回路（ＬＳＩ）を構成する。   Each of the first electronic components 15 and 16 is a component that may need to be replaced when the function or performance of an electronic device that uses the electronic component package having the packaging structure 170 as a component is changed. is there. The first electronic component 15 is fixed to the surface 10b with the adhesive material A1 with each terminal electrode 15a outside, and the first electronic component 16 is an adhesive material in such a direction that one side surface of each terminal electrode 16a is outside. It is fixed to the surface 10b by A2. The first electronic components 15 and 16 constitute, for example, a large scale integrated circuit (LSI) together with the second electronic components 25 to 28.

各第２電子部品２５〜２８は、いずれも、パッケージング構造１７０を有する電子部品パッケージを部品として利用した電子機器の機能又は性能を変更する際に取り替えることが必要となる可能性がない部品である。各第２電子部品２５、２８は、各端子電極２５ａ、２８ａがはんだバンプＢにより所定のランド部２に接合された状態で面１０ａ上に表面実装されており、第２電子部品２６は、各リード２６ａがはんだＳにより所定のランド部２に接合された状態で面１０ａ上に表面実装されている。また、第２電子部品２７は、各端子電極２７ａ（図８においては、１つの端子電極２７ａのみが現れている。）がはんだＳにより所定のランド部２に接合された状態で面１０ａ上に表面実装されている。なお、第２電子部品２５は、第２電子部品用封止樹脂層Ｒ３により封止されている。   Each of the second electronic components 25 to 28 is a component that may not need to be replaced when changing the function or performance of an electronic device that uses the electronic component package having the packaging structure 170 as a component. is there. The second electronic components 25 and 28 are surface-mounted on the surface 10a in a state in which the terminal electrodes 25a and 28a are joined to the predetermined land portion 2 by the solder bumps B. The lead 26a is surface-mounted on the surface 10a in a state where the lead 26a is joined to the predetermined land portion 2 by the solder S. Further, the second electronic component 27 has each terminal electrode 27a (only one terminal electrode 27a appears in FIG. 8) on the surface 10a in a state where it is joined to the predetermined land portion 2 by the solder S. It is surface mounted. The second electronic component 25 is sealed with a second electronic component sealing resin layer R3.

図８には、第２電子部品２５を外部回路に接続するための導線部として機能する１つの立体再配線部１６０と、第２電子部品２６を第１電子部品１５に接続するための導線部として機能する１つの立体再配線部１６１と、第２電子部品２８を外部回路に接続するための導線部として機能する３つの立体再配線部１６２〜１６４、第１電子部品１５を外部回路に接続するための導線部として機能する２つの再配線部１６５〜１６６と、第１電子部品１６を外部回路に接続するための導線部として機能する２つの再配線部１６７〜１６８とが示されている。   In FIG. 8, one three-dimensional rewiring unit 160 that functions as a conducting wire part for connecting the second electronic component 25 to an external circuit, and a conducting wire part for connecting the second electronic component 26 to the first electronic component 15. One solid redistribution part 161 that functions as, three solid redistribution parts 162 to 164 that function as conductor parts for connecting the second electronic component 28 to the external circuit, and the first electronic component 15 connected to the external circuit Two rewiring parts 165 to 166 functioning as conducting wire parts for performing the above and two rewiring parts 167 to 168 functioning as conducting wire parts for connecting the first electronic component 16 to the external circuit are shown. .

各立体再配線部１６０〜１６４は、封止樹脂層３０上に位置する配線領域と、この配線領域と同じ材料によりこの配線領域と一体に形成されて少なくとも封止樹脂層３０を貫通する柱状プラグ領域とを有している。図８においては、各立体再配線部１６０〜１６４における配線領域をこの立体再配線部１６０〜１６４の参照符号に記号「ａ」を更に付した参照符号によって示し、各立体再配線部１６０〜１６４における柱状プラグ領域をこの立体再配線部１６０〜１６４の参照符号に記号「ｂ」を更に付した参照符号によって示している。いずれの柱状プラグ領域１６０ｂ、１６１ｂ、１６２ｂ、１６３ｂ、及び１６４ｂも、互いに別個のランド部２に接続されている。ただし、柱状プラグ領域１６３ｂは、図８には現れていない。一方、各再配線部１６５〜１６８は、いずれも、配線領域のみからなる。   Each of the three-dimensional rewiring portions 160 to 164 includes a wiring region located on the sealing resin layer 30 and a columnar plug that is formed integrally with the wiring region by the same material as the wiring region and penetrates at least the sealing resin layer 30. And have a region. In FIG. 8, the wiring area in each of the three-dimensional rewiring units 160 to 164 is indicated by a reference symbol further added with a symbol “a” to the reference symbol of the three-dimensional rewiring unit 160 to 164. The columnar plug region is indicated by a reference symbol in which the symbol “b” is further added to the reference symbol of the three-dimensional rewiring portions 160 to 164. Any of the columnar plug regions 160b, 161b, 162b, 163b, and 164b are connected to the land portions 2 that are separate from each other. However, the columnar plug region 163b does not appear in FIG. On the other hand, each of the rewiring portions 165 to 168 is composed only of a wiring region.

パッケージング構造１７０における上述した構造以外の構造は、図５に示したパッケージング構造５０における構造と同様であるので、上述した構成部材以外の構成部材については、図５で用いた参照符号と同じ参照符号を付してその説明を省略する。このパッケージング構造１７０は、図５に示したパッケージング構造１１０と同様の技術的効果を奏する。   Since the structure other than the structure described above in the packaging structure 170 is the same as the structure in the packaging structure 50 illustrated in FIG. 5, the structural members other than the structural members described above are the same as the reference numerals used in FIG. 5. Reference numerals are assigned and explanations thereof are omitted. The packaging structure 170 has the same technical effect as the packaging structure 110 shown in FIG.

＜電子部品のパッケージング構造（変形例）＞
本発明の電子部品のパッケージング構造は、上述した第１〜８形態の構造に限定されるものではなく、種々の変形、修飾、組み合わせ等が可能である。<Electronic component packaging structure (modification)>
The electronic component packaging structure of the present invention is not limited to the structures of the first to eighth embodiments described above, and various modifications, modifications, combinations, and the like are possible.

例えば、第１電子部品及び第２電子部品を実装するための配線基板としては、プリント配線基板、セラミックス配線基板、ビルドアップ配線基板等を適宜選択して用いることができる。この配線基板として片面配線基板、両面配線基板、及び多層配線基板のいずれを用いるかは、本発明のパッケージング構造を利用して得ようとする電子部品パッケージの用途やグレード等に応じて適宜選択可能である。   For example, as a wiring board for mounting the first electronic component and the second electronic component, a printed wiring board, a ceramic wiring board, a build-up wiring board, or the like can be appropriately selected and used. Whether to use a single-sided wiring board, a double-sided wiring board, or a multilayer wiring board as the wiring board is appropriately selected according to the use or grade of the electronic component package to be obtained using the packaging structure of the present invention. Is possible.

同様に、図２等に示した電気絶縁性保護層５５や、図３（Ａ）又は図３（Ｂ）に示した導電性保護層６５を設けるか否かは、本発明のパッケージング構造を利用して得ようとする電子部品パッケージの用途やグレード等に応じて適宜選択可能である。また、再配線部に外部電極部を設ける場合、再配線部と外部電極部とを互いに別の部材とするか、再配線部と同一の材料によってこの再配線部と一体に外部電極部を設けるかについても、適宜選択可能である。勿論、図３（Ａ）又は図３（Ｂ）に示した導電性保護層６５を設ける場合には、再配線部と外部電極部とは自ずと互いに別の部材となる。再配線部と同一の材料によってこの再配線部と一体に外部電極部を設けると、既に説明したように、再配線部の形成と外部電極部の形成とを一括して形成することができるので、製造コストを抑えることが容易になる。   Similarly, whether or not the electrically insulating protective layer 55 shown in FIG. 2 or the like and the conductive protective layer 65 shown in FIG. 3A or 3B are provided depends on the packaging structure of the present invention. It can be appropriately selected according to the application, grade, etc. of the electronic component package to be obtained. Further, when the external electrode part is provided in the rewiring part, the rewiring part and the external electrode part are made separate from each other, or the external electrode part is provided integrally with the rewiring part by using the same material as the rewiring part. These can also be selected as appropriate. Of course, when the conductive protective layer 65 shown in FIG. 3A or FIG. 3B is provided, the rewiring portion and the external electrode portion are naturally separate members. If the external electrode part is provided integrally with the rewiring part using the same material as the rewiring part, the formation of the rewiring part and the formation of the external electrode part can be collectively formed as already described. It becomes easy to suppress the manufacturing cost.

図１に示したように、各第１電子部品を封止する封止樹脂層３０と、各第２電子部品を封止する第２電子部品用封止樹脂層Ｒ１ 、Ｒ２ とは、互いに別の部材とすることができるが、これらの封止樹脂層を一体構造にして、１つの封止樹脂層によって各第１電子部品及び各第２電子部品を封止してもよい。このような封止樹脂層を形成すると、モールド樹脂で覆われた一般的なボールグリッドアレイ（ＢＧＡ）やクワッドフラットパッケージ（ＱＦＰ）のように手軽なハンドリング性を有する電子部品パッケージを得易くなる。また、工程数が削減されることから、電子部品パッケージの製造コストを抑えることも容易になる。   As shown in FIG. 1, the sealing resin layer 30 that seals each first electronic component and the second electronic component sealing resin layers R1 and R2 that seal each second electronic component are separated from each other. However, these sealing resin layers may be integrated to seal each first electronic component and each second electronic component with one sealing resin layer. When such a sealing resin layer is formed, it becomes easy to obtain an electronic component package having easy handling properties such as a general ball grid array (BGA) or quad flat package (QFP) covered with a mold resin. In addition, since the number of processes is reduced, it is easy to reduce the manufacturing cost of the electronic component package.

＜電子部品パッケージの製造方法（第１形態）＞
本発明の電子部品パッケージの製造方法は、前述したように、本発明の電子部品のパッケージング構造を有する電子部品パッケージの製造方法であり、準備工程及び再配線工程を含んでいると共に、配線基板の一方の面に少なくとも１つの第２電子部品が表面実装されている未再配線部材を準備工程で用意するか、又は、再配線工程を行った後に、配線基板の一方の面に少なくとも１つの第２電子部品を表面実装する第２電子部品実装工程を行うものである。<Method for Manufacturing Electronic Component Package (First Embodiment)>
The electronic component package manufacturing method of the present invention is a method of manufacturing an electronic component package having the electronic component packaging structure of the present invention as described above, and includes a preparation process and a rewiring process, and a wiring board. An unredistributed member on which at least one second electronic component is surface-mounted on one surface of the substrate is prepared in a preparation step, or after performing the rewiring step, at least one surface of the wiring board is A second electronic component mounting step for surface mounting the second electronic component is performed.

本発明の電子部品パッケージの製造方法に係る第１形態では、配線基板の一方の面に少なくとも１つの第２電子部品が表面実装されている未再配線部材を準備工程で用意し、その後に再配線工程を行う。以下、図面を適宜参照して、工程毎に詳述する。   In the first aspect of the method for manufacturing an electronic component package of the present invention, an unredistributed wiring member having at least one second electronic component surface-mounted on one surface of a wiring board is prepared in a preparation step, and then re-used. Perform the wiring process. Hereinafter, each process will be described in detail with reference to the drawings as appropriate.

（準備工程）
準備工程では、少なくとも一方の面に複数のランド部が形成された配線基板、この配線基板の他方の面に端子電極を外側にして固着された少なくとも１つの第１電子部品、配線基板の一方の面に表面実装された少なくとも１つの第２電子部品、及び、第１電子部品の端子電極表面を露出させた状態でこの第１電子部品及び上記一方の面を覆う封止樹脂層を有し、少なくとも封止樹脂層に複数の貫通孔が形成されている未再配線部材を用意する。この未再配線部材は、自ら作製してもよいし、他で作製されたものを購入してもよい。未再配線部材を自ら作製する場合の準備工程は、例えば以下に説明する４つのサブ工程に分けることができる。(Preparation process)
In the preparation step, a wiring board having a plurality of land portions formed on at least one surface, at least one first electronic component fixed to the other surface of the wiring board with a terminal electrode outside, one of the wiring boards At least one second electronic component that is surface-mounted on the surface, and a sealing resin layer that covers the first electronic component and the one surface in a state where the surface of the terminal electrode of the first electronic component is exposed, An unrewiring member having a plurality of through holes formed at least in the sealing resin layer is prepared. This non-re-wiring member may be produced by itself or may be purchased from another. The preparation process when the non-rewiring member is produced by itself can be divided into, for example, four sub-processes described below.

図９（Ａ）は、上記の未再配線部材を得る際の第１サブ工程の一例を概略的に示す断面図である。同図に示すように、この第１サブ工程では、少なくとも一方の面２１０ａに複数のランド部２０２が形成された配線基板２１０を用意し、この配線基板２１０の他方の面２１０ｂに、少なくとも１つの第１電子部品２１２をその端子電極２１２ａを外側にして固着し、さらに、この第１電子部品２１２及び面２１０ｂを厚肉の封止樹脂層２３０Ａによって覆う。図示の配線基板２１０は片面配線基板であるが、両面配線基板又は多層配線基板を用いることもできる。配線基板２１０における各ランド部２０２は、後述する第２電子部品の端子電極との接続領域を除き、通常、ソルダーレジストＳＲによって保護されている。図示の例では、接着材Ａによって第１電子部品２１２が配線基板２１０の面２１０ｂに固着されている。   FIG. 9A is a cross-sectional view schematically showing an example of the first sub-step in obtaining the non-redistribution member. As shown in the figure, in the first sub-process, a wiring board 210 having a plurality of land portions 202 formed on at least one surface 210a is prepared, and at least one surface 210b of the wiring board 210 is provided on at least one surface 210b. The first electronic component 212 is fixed with its terminal electrode 212a facing outside, and the first electronic component 212 and the surface 210b are covered with a thick sealing resin layer 230A. Although the illustrated wiring board 210 is a single-sided wiring board, a double-sided wiring board or a multilayer wiring board can also be used. Each land portion 202 in the wiring board 210 is usually protected by a solder resist SR except for a connection region with a terminal electrode of a second electronic component described later. In the illustrated example, the first electronic component 212 is fixed to the surface 210 b of the wiring board 210 with the adhesive A.

図９（Ｂ）に示すように、第２サブ工程では、上記厚肉の封止樹脂層２３０Ａを機械的又は化学的な研磨によって薄肉化して、第１電子部品２１２における各端子電極２１２ａの表面を露出させる。   As shown in FIG. 9B, in the second sub-process, the thick sealing resin layer 230A is thinned by mechanical or chemical polishing, and the surface of each terminal electrode 212a in the first electronic component 212 is obtained. To expose.

図９（Ｃ）に示すように、第３サブ工程では、配線基板２１０における面２１０ａに少なくとも１つの第２電子部品を表面実装する。表面実装の方法は、実装しようとする第２電子部品の形態に応じて適宜選定可能である。図示の例では、２つの第２電子部品２２２、２２４が、はんだバンプＢを用いて表面実装されている。第２電子部品２２２における各端子電極２２２ａ、及び第２電子部品２２４における各端子電極２２４ａが、はんだバンプＢにより所定のランド部２に接合されている。必要に応じて、第２電子部品２２２を第２電子部品用封止樹脂層Ｒ１ により封止し、第２電子部品２２４を第２電子部品用封止樹脂層Ｒ２ により封止する。   As shown in FIG. 9C, in the third sub-process, at least one second electronic component is surface-mounted on the surface 210a of the wiring board 210. The surface mounting method can be appropriately selected according to the form of the second electronic component to be mounted. In the illustrated example, two second electronic components 222 and 224 are surface-mounted using solder bumps B. Each terminal electrode 222a in the second electronic component 222 and each terminal electrode 224a in the second electronic component 224 are joined to a predetermined land portion 2 by a solder bump B. If necessary, the second electronic component 222 is sealed with the second electronic component sealing resin layer R1, and the second electronic component 224 is sealed with the second electronic component sealing resin layer R2.

図９（Ｄ）に示すように、第４サブ工程では、少なくとも封止樹脂層２３０を貫通する貫通孔ＴＨを必要数形成する。図示の例では、封止樹脂層２３０及び配線基板２１０を貫通する貫通孔ＴＨが３つ形成されている。貫通孔ＴＨは、例えば、ドリル等による機械加工やレーザ加工等の方法によって形成することができる。この第４サブ工程まで行うことにより、上述した未再配線部材２４０を得ることができる。なお、第３サブ工程と第４サブ工程とは、その実施順を逆にすることもできる。   As shown in FIG. 9D, in the fourth sub-process, a required number of through holes TH that penetrate at least the sealing resin layer 230 are formed. In the illustrated example, three through holes TH that penetrate the sealing resin layer 230 and the wiring substrate 210 are formed. The through hole TH can be formed by a method such as machining or laser processing using a drill or the like, for example. By performing up to the fourth sub-process, the above-described non-re-wiring member 240 can be obtained. Note that the order of execution of the third sub-step and the fourth sub-step can be reversed.

（再配線工程）
再配線工程では、配線領域と柱状プラグ領域とを夫々有する立体再配線部を複数含んでいる複数の再配線部を上述の未再配線部材に設ける。これら複数の再配線部は、いずれも、第１電子部品及び前記第２電子部品夫々を外部回路に接続するための導線部として機能する。(Rewiring process)
In the rewiring process, a plurality of rewiring portions including a plurality of three-dimensional rewiring portions each having a wiring region and a columnar plug region are provided on the non-rewiring member. Each of the plurality of rewiring portions functions as a conductive wire portion for connecting the first electronic component and the second electronic component to an external circuit.

上記の立体再配線部を構成している配線領域は、第１電子部品を封止している封止樹脂層上に位置し、柱状プラグ領域は、配線領域と同じ材料によりこの配線領域と一体に形成されて、準備工程で上記の封止樹脂層に形成された貫通孔を埋める。この再配線工程まで行うことにより、前述した本発明の電子部品のパッケージング構造を有する電子部品パッケージが得られる。   The wiring region constituting the three-dimensional rewiring part is located on the sealing resin layer sealing the first electronic component, and the columnar plug region is integrated with the wiring region by the same material as the wiring region. The through-hole formed in the sealing resin layer in the preparation step is filled. By performing this rewiring process, an electronic component package having the electronic component packaging structure of the present invention described above can be obtained.

図１０は、上述の未再配線部材２４０に再配線部２５０〜２５５を形成することによって得た電子部品パッケージング２６０を概略的に示す断面図である。同図に示す再配線部２５０〜２５５のうち、各再配線部２５０〜２５２が立体再配線部（以下、これらの再配線部２５０〜２５２を「立体再配線部２５０」、「立体再配線部２５１」、「立体再配線部２５２」ということがある。）であり、残りの再配線部２５３〜２５５は、封止樹脂層２３０上に位置する配線領域のみからなる。   FIG. 10 is a cross-sectional view schematically showing an electronic component packaging 260 obtained by forming the rewiring portions 250 to 255 on the non-rewiring member 240 described above. Of the rewiring units 250 to 255 shown in the figure, each rewiring unit 250 to 252 is a three-dimensional rewiring unit (hereinafter, these rewiring units 250 to 252 are referred to as “three-dimensional rewiring unit 250”, “three-dimensional rewiring unit”). 251 ”and“ stereoscopic rewiring portion 252 ”), and the remaining rewiring portions 253 to 255 are composed only of wiring regions located on the sealing resin layer 230.

立体再配線部２５０における配線領域２５０ａ、立体再配線部２５１における配線領域２５１ａ、及び立体再配線部２５２における配線領域２５２ａは、夫々、上述のように封止樹脂層２３０上に位置している。また、立体再配線部２５０における柱状プラグ領域２５０ｂ、立体再配線部２５１における柱状プラグ領域２５１ｂ、及び立体再配線部２５２における柱状プラグ領域２５２ｂは、夫々封止樹脂層２３０及び配線基板２１０を通している。個々の柱状プラグ領域２５０ｂ、２５１ｂ、２５２ｂの一端は、夫々、所定のランド部２に接続されている。これらの柱状プラグ領域２５０ｂ、２５１ｂ、２５２ｂの形状は、貫通孔ＴＨ（図９（Ｄ）参照）の形状に完全に対応した柱状であることが好ましいが、途中で断線していなければ、局所的に欠損した柱状であってもよい。   The wiring region 250a in the three-dimensional rewiring unit 250, the wiring region 251a in the three-dimensional rewiring unit 251, and the wiring region 252a in the three-dimensional rewiring unit 252 are each positioned on the sealing resin layer 230 as described above. The columnar plug region 250b in the three-dimensional rewiring unit 250, the columnar plug region 251b in the three-dimensional rewiring unit 251, and the columnar plug region 252b in the three-dimensional rewiring unit 252 pass through the sealing resin layer 230 and the wiring substrate 210, respectively. One end of each columnar plug region 250b, 251b, 252b is connected to a predetermined land portion 2, respectively. The columnar plug regions 250b, 251b, and 252b preferably have a columnar shape that completely corresponds to the shape of the through hole TH (see FIG. 9D). It may be a columnar shape lacking.

再配線部２５０〜２５５は、金属微粒子（金、銀、又は銅等の微粒子）の焼結体、導電性樹脂（導電性微粒子が分散されている有機−無機複合材を含む。）、めっき金属（金、銀、銅、ニッケル、アルミニウム、パラジウム等）、炭素系材料等によって形成される。   The redistribution parts 250 to 255 include a sintered body of metal fine particles (fine particles such as gold, silver, or copper), a conductive resin (including an organic-inorganic composite material in which conductive fine particles are dispersed), and plated metal. (Gold, silver, copper, nickel, aluminum, palladium, etc.), a carbon-based material, or the like.

金属微粒子の焼結体によって再配線部２５０〜２５５を形成する場合、その原料としては、例えば金属微粒子を含有した導電性ペーストや、金属微粒子を含有した導電性インクを用いることができる。電子部品パッケージ２６０での電子部品の高密度実装化を図るうえからは、各再配線部２５０〜２５５の狭ピッチ化を図ることが好ましく、そのためには、粒子径が２０ｎｍ程度以下の金属微粒子、好ましくは粒子径が１５ｎｍ以下の金属微粒子を含有した導電性ペースト又は導電性インクを再配線部２５０〜２５５の原料として用いることが好ましい。上述の導電性ペースト又は導電性インクを原料として用いて再配線部２５０〜２５５を形成する場合には、まず、所定形状のマスクを用いた印刷法や、インクジェット法、又はディスペンサ法等によって導電性ペースト又は導電性インクを所定パターンの下に塗工する。この後、塗工された導電性ペースト又は導電性インクを加熱して、この導電性ペースト又は導電性インクに含有されている金属微粒子を焼結させる。金属微粒子の粒子径が２０ｎｍ程度以下であるときには、１５０〜２５０℃程度の温度でこの金属微粒子を焼結させることができるので、焼結に伴って第１電子部品２１２や第２電子部品２２２、２２４が劣化又は損傷してしまうことが抑制される。   When the rewiring parts 250 to 255 are formed of a sintered body of metal fine particles, as the raw material, for example, a conductive paste containing metal fine particles or a conductive ink containing metal fine particles can be used. In order to achieve high-density mounting of electronic components in the electronic component package 260, it is preferable to reduce the pitch of the rewiring portions 250 to 255. For this purpose, metal fine particles having a particle diameter of about 20 nm or less, Preferably, a conductive paste or conductive ink containing metal fine particles having a particle size of 15 nm or less is used as a raw material for the rewiring portions 250 to 255. When forming the rewiring portions 250 to 255 using the above-described conductive paste or conductive ink as a raw material, first, the conductive method is used by a printing method using a mask having a predetermined shape, an inkjet method, a dispenser method, or the like. A paste or conductive ink is applied under a predetermined pattern. Thereafter, the coated conductive paste or conductive ink is heated to sinter the metal fine particles contained in the conductive paste or conductive ink. Since the metal fine particles can be sintered at a temperature of about 150 to 250 ° C. when the particle diameter of the metal fine particles is about 20 nm or less, the first electronic component 212 and the second electronic component 222, It is suppressed that 224 deteriorates or is damaged.

また、上述の導電性樹脂を原料として用いて再配線部２５０〜２５５を形成する場合には、所定形状のマスクを用いた印刷法や、インクジェット法、又はディスペンサ法等によって導電性樹脂を所定パターンの下に塗工し、その後、塗工した導電性樹脂に所定波長の光を照射するか、又は熱処理を施して、この導電性樹脂を硬化させる。導電性インクは、導電性樹脂の原料となる導電性樹脂組成物としても用いることができる。めっき金属によって再配線部２５０〜２５５を形成する場合には、無電解めっき法又は電解めっき法を適用することができる。   Further, when the rewiring portions 250 to 255 are formed using the above-described conductive resin as a raw material, the conductive resin is formed in a predetermined pattern by a printing method using a mask having a predetermined shape, an inkjet method, a dispenser method, or the like. After that, the coated conductive resin is irradiated with light of a predetermined wavelength or subjected to a heat treatment to cure the conductive resin. The conductive ink can also be used as a conductive resin composition that is a raw material for the conductive resin. When the rewiring parts 250 to 255 are formed by plating metal, an electroless plating method or an electrolytic plating method can be applied.

＜電子部品パッケージの製造方法（第２形態）＞
本発明の電子部品パッケージの製造方法に係る第２形態では、配線基板に第２電子部品が表面実装されていない未再配線部材を準備工程で用意し、その後に再配線工程を行ってから、配線基板の一方の面に少なくとも１つの第２電子部品を表面実装する第２電子部品実装工程を行う。以下、図面を適宜参照して、工程毎に詳述する。<Electronic component package manufacturing method (second embodiment)>
In the second embodiment of the method for manufacturing an electronic component package of the present invention, after preparing a non-rewiring member in which the second electronic component is not surface-mounted on the wiring board in a preparation step, and then performing a rewiring step, A second electronic component mounting step is performed in which at least one second electronic component is surface-mounted on one surface of the wiring board. Hereinafter, each process will be described in detail with reference to the drawings as appropriate.

（準備工程）
準備工程では、少なくとも一方の面に複数のランド部が形成された配線基板、この配線基板の他方の面に端子電極を外側にして固着された少なくとも１つの第１電子部品、及び、第１電子部品の端子電極表面を露出させた状態でこの第１電子部品及び上記一方の面を覆う封止樹脂層を有し、少なくとも封止樹脂層に複数の貫通孔が形成されている未再配線部材を用意する。この未再配線部材は、自ら作製してもよいし、他で作製されたものを購入してもよい。未再配線部材を自ら作製する場合の準備工程は、例えば以下に説明する３つのサブ工程に分けることができる。(Preparation process)
In the preparation step, a wiring board having a plurality of land portions formed on at least one surface, at least one first electronic component fixed to the other surface of the wiring board with a terminal electrode facing outward, and first electrons A non-rewiring member having a sealing resin layer covering the first electronic component and the one surface with the surface of the terminal electrode of the component exposed, and having at least a plurality of through holes formed in the sealing resin layer Prepare. This non-re-wiring member may be produced by itself or may be purchased from another. The preparation process when the non-rewiring member is produced by itself can be divided into, for example, three sub-processes described below.

図１１（Ａ）は、上記の未再配線部材を得る際の第１サブ工程の一例を概略的に示す断面図であり、図１１（Ｂ）は、第２サブ工程の一例を概略的に示す断面図である。   FIG. 11A is a cross-sectional view schematically showing an example of the first sub-process when obtaining the above-mentioned non-redistribution member, and FIG. 11B schematically shows an example of the second sub-process. It is sectional drawing shown.

図１１（Ａ）に示す第１サブ工程では、図９（Ａ）に示した第１形態の製造方法における準備工程での第１サブ工程と同様に、少なくとも一方の面２１０ａに複数のランド部２０２が形成された配線基板２１０を用意し、この配線基板２１０の他方の面２１０ｂに、少なくとも１つの第１電子部品２１２をその端子電極２１２ａを外側にして固着し、さらに、この第１電子部品２１２及び面２１０ｂを厚肉の封止樹脂層２３０Ａによって覆う。   In the first sub-process shown in FIG. 11A, as in the first sub-process in the preparation process in the manufacturing method of the first embodiment shown in FIG. A wiring board 210 on which 202 is formed is prepared, and at least one first electronic component 212 is fixed to the other surface 210b of the wiring board 210 with the terminal electrode 212a facing outside. 212 and the surface 210b are covered with a thick sealing resin layer 230A.

また、図１１（Ｂ）に示す第２サブ工程では、上記厚肉の封止樹脂層２３０Ａを機械的又は化学的な研磨によって薄肉化して、第１電子部品２１２における各端子電極２１２ａの表面を露出させる。   In the second sub-process shown in FIG. 11B, the thick sealing resin layer 230A is thinned by mechanical or chemical polishing, and the surface of each terminal electrode 212a in the first electronic component 212 is formed. Expose.

なお、図１１（Ａ）又は図１１（Ｂ）に示した構成部材は図９（Ａ）又は図９（Ｂ）に示した構成部材と共通しているので、これらには図９（Ａ）又は図９（Ｂ）で用いた参照符号と同じ参照符号を付してある。   Note that the structural members illustrated in FIG. 11A or FIG. 11B are common to the structural members illustrated in FIG. 9A or FIG. Alternatively, the same reference numerals as those used in FIG.

図１１（Ｃ）に示すように、第３サブ工程では、少なくとも封止樹脂層２３０を貫通する貫通孔ＴＨを必要数形成する。図示の例では、封止樹脂層２３０及び配線基板２１０を貫通する貫通孔ＴＨが３つ形成されている。貫通孔ＴＨの形成は、図９（Ｄ）に示した第１形態の製造方法における準備工程での第４サブ工程での貫通孔の形成と同様にして行うことができる。この第３サブ工程まで行うことにより、上述した未再配線部材２４５を得ることができる。   As shown in FIG. 11C, in the third sub-process, a required number of through holes TH that penetrate at least the sealing resin layer 230 are formed. In the illustrated example, three through holes TH that penetrate the sealing resin layer 230 and the wiring substrate 210 are formed. The formation of the through hole TH can be performed in the same manner as the formation of the through hole in the fourth sub-process in the preparation process in the manufacturing method of the first embodiment shown in FIG. By performing up to the third sub-process, the non-re-wiring member 245 described above can be obtained.

（再配線工程）
再配線工程では、配線領域と柱状プラグ領域とを有する立体再配線部を複数含んでいる複数の再配線部を上述の未再配線部材に設ける。これら複数の再配線部は、いずれも、第１電子部品、及び、後述する前記第２電子部品を外部回路に接続するための導線部として機能する。(Rewiring process)
In the rewiring process, a plurality of rewiring portions including a plurality of three-dimensional rewiring portions each having a wiring region and a columnar plug region are provided on the above-mentioned non-rewiring member. Each of the plurality of rewiring portions functions as a lead portion for connecting the first electronic component and the second electronic component described later to an external circuit.

上記の立体再配線部を構成している配線領域は、第１電子部品を封止している封止樹脂層上に位置し、柱状プラグ領域は、配線領域と同じ材料によりこの配線領域と一体に形成されて、準備工程で上記の封止樹脂層に形成された貫通孔を埋める。この再配線工程での再配線部の形成は、第１形態の製造方法における再配線工程での再配線部の形成と同様にして行うことができる。   The wiring region constituting the three-dimensional rewiring part is located on the sealing resin layer sealing the first electronic component, and the columnar plug region is integrated with the wiring region by the same material as the wiring region. The through-hole formed in the sealing resin layer in the preparation step is filled. The rewiring part can be formed in the rewiring process in the same manner as the rewiring part in the rewiring process in the manufacturing method of the first embodiment.

図１２は、第１形態の製造方法における再配線工程での再配線部の形成と同様にして上述の未再配線部材２４５に再配線部２５０〜２５５を形成して得た再配線済み部材２５７を概略的に示す断面図である。図１２に示した構成部材は全て図１０に示されているので、これらには図１０で用いた参照符号と同じ参照符号を付してある。   FIG. 12 shows a rewired member 257 obtained by forming the rewiring portions 250 to 255 on the non-rewiring member 245 described above in the same manner as the formation of the rewiring portion in the rewiring step in the manufacturing method of the first embodiment. FIG. Since all the structural members shown in FIG. 12 are shown in FIG. 10, the same reference numerals as those used in FIG.

（第２電子部品実装工程）
第２電子部品実装工程では、再配線工程で得た再配線済み部材における所定面上、即ち、配線基板において第１電子部品が実装されている面とは反対側の面上に、少なくとも１つの第２電子部品を表面実装する。第２電子部品の実装自体は、第１形態の製造方法における準備工程での第２電子部品の実装と同様にして行うことができる。この第２電子部品実装工程まで行うことにより、前述した本発明の電子部品のパッケージング構造を有する電子部品パッケージが得られる。(Second electronic component mounting process)
In the second electronic component mounting step, at least one on the predetermined surface of the rewired member obtained in the rewiring step, that is, on the surface opposite to the surface on which the first electronic component is mounted on the wiring board. The second electronic component is surface mounted. The mounting of the second electronic component itself can be performed in the same manner as the mounting of the second electronic component in the preparation step in the manufacturing method of the first embodiment. By performing the process up to the second electronic component mounting step, an electronic component package having the electronic component packaging structure of the present invention described above can be obtained.

図１３は、図１２に示した再配線済み部材２５７に第２電子部品２２２、２２４を表面実装して得た電子部品パッケージ２６０を概略的に示す断面図である。同図に示す電子部品パッケージ２６０は、図１０に示した電子部品パッケージ２６０と同じ構造を有しているので、図１３に示す各部材には図１０で用いた参照符号と同じ参照符号を付してある。   FIG. 13 is a cross-sectional view schematically showing an electronic component package 260 obtained by surface-mounting the second electronic components 222 and 224 on the rewiring member 257 shown in FIG. Since the electronic component package 260 shown in the figure has the same structure as the electronic component package 260 shown in FIG. 10, the same reference numerals as those used in FIG. It is.

＜電子部品パッケージの製造方法（変形例）＞
本発明の電子部品パッケージの製造方法は、前述した本発明の電子部品のパッケージング構造を有する電子部品パッケージを得ることができるものであればよく、上述した第１形態及び第２形態の各製造方法に限定されるものではない。種々の変更、修飾、組み合わせ等が可能である。<Method for manufacturing electronic component package (modification)>
The electronic component package manufacturing method of the present invention may be any method as long as the electronic component package having the electronic component packaging structure of the present invention described above can be obtained. The method is not limited. Various changes, modifications, combinations, and the like are possible.

例えば、上述した第１形態及び第２形態夫々での準備工程は、図９（Ａ）又は図１１（Ａ）に示した第１サブ工程、及び図９（Ｂ）又は図１１（Ｂ）に示した第２サブ工程を含むものであるが、第１電子部品の端子電極表面を露出させた状態でこの第１電子部品を覆う封止樹脂層は、例えば、第１電子部品の各端子電極をマスクで予め覆い、この状態で封止樹脂を所定の厚さに塗工し、硬化させた後に上記のマスクを剥離することによっても形成することができる。   For example, the preparation process in each of the first form and the second form described above is the same as the first sub-process shown in FIG. 9A or FIG. 11A, and FIG. 9B or FIG. The sealing resin layer covering the first electronic component with the surface of the terminal electrode of the first electronic component exposed, for example, masks each terminal electrode of the first electronic component. In this state, the sealing resin can be applied to a predetermined thickness, cured, and then peeled off from the mask.

また、準備工程で用意する未再配線部材での配線基板としては、片面配線基板の他に両面配線基板又は多層配線基板を用いることができる。いずれの種類の配線基板を用いるかは、本発明の電子部品のパッケージング構造についての変形例の説明の中で述べたように、得ようとする電子部品パッケージの用途やグレード等に応じて適宜選択可能である。両面配線基板又は多層配線基板を備えた未再配線部材を準備工程で用意する場合、この未再配線部材において少なくとも封止樹脂層を貫通する複数の貫通孔は、第１電子部品が固着された側に形成されている複数のランド部のうちの所定のランド部に達する貫通孔、又は多層配線基板における所定の内部配線に達する貫通孔を含むことになる。   Moreover, as a wiring board in the non-rewiring member prepared in the preparation step, a double-sided wiring board or a multilayer wiring board can be used in addition to the single-sided wiring board. Which type of wiring board is used is determined as appropriate according to the use, grade, etc. of the electronic component package to be obtained, as described in the description of the modification of the electronic component packaging structure of the present invention. Selectable. When preparing a non-rewiring member including a double-sided wiring board or a multilayer wiring board in a preparation step, the first electronic component is fixed to a plurality of through holes penetrating at least the sealing resin layer in the non-rewiring member. A through hole reaching a predetermined land portion of the plurality of land portions formed on the side or a through hole reaching a predetermined internal wiring in the multilayer wiring board is included.

未配線部材において第１電子部品を封止する封止樹脂層と、第２電子部品を封止する第２電子部品用封止樹脂層とは、互いに別の部材とすることができるが、これらの封止樹脂層を一体構造にして、１つの封止樹脂層によって第１電子部品及び第２電子部品を封止してもよい。   The sealing resin layer that seals the first electronic component and the sealing resin layer for the second electronic component that seals the second electronic component in the non-wiring member can be separate members. The first electronic component and the second electronic component may be sealed with a single sealing resin layer.

本発明の製造方法によって得る電子部品パッケージに、図２等に示した電気絶縁性保護層５５や、図３（Ａ）又は図３（Ｂ）に示した導電性保護層６５を設けるか否かは、得ようとする電子部品パッケージの用途やグレード等に応じて適宜選択可能である。   Whether or not the electronic component package obtained by the manufacturing method of the present invention is provided with the electrically insulating protective layer 55 shown in FIG. 2 or the like and the conductive protective layer 65 shown in FIG. 3 (A) or FIG. 3 (B). Can be appropriately selected according to the use, grade, etc. of the electronic component package to be obtained.

上記の電気絶縁性保護層を有する電子部品パッケージを得ようとする場合には、再配線工程まで行った後、又は第２電子部品実装工程まで行った後に、電気絶縁性保護層を形成する電気絶縁性保護層形成工程を行う。また、上記の導電性保護層を有する電子部品パッケージを得ようとする場合には、再配線工程まで行った後、又は第２電子部品実装工程まで行った後に、導電性保護層を形成する導電性保護層形成工程を行う。そして、上記の電気絶縁性保護層と上記の導電性保護層との両方を有する電子部品パッケージを得ようとする場合には、再配線工程まで行った後、又は第２電子部品実装工程まで行った後にまず導電性保護層形成工程を行い、その後に電気絶縁性保護層形成工程を行う。電気絶縁性保護層の形成方法については、本発明の電子部品のパッケージング構造に係る第２形態の項で既に説明し、導電性保護層の形成方法については、本発明の電子部品のパッケージング構造に係る第３形態の項で既に説明したので、ここではその説明を省略する。   When it is intended to obtain an electronic component package having the above-described electrical insulating protective layer, the electrical insulation protective layer is formed after the rewiring process or the second electronic component mounting process. An insulating protective layer forming step is performed. In addition, when an electronic component package having the above-described conductive protective layer is to be obtained, the conductive layer for forming the conductive protective layer is formed after the rewiring process or the second electronic component mounting process. The protective protective layer forming step is performed. And when it is going to obtain the electronic component package which has both said electrically insulating protective layer and said electroconductive protective layer, after performing to a rewiring process or to a 2nd electronic component mounting process After that, a conductive protective layer forming step is first performed, and then an electrically insulating protective layer forming step is performed. The method for forming the electrically insulating protective layer has already been described in the section of the second embodiment relating to the packaging structure of the electronic component of the present invention, and the method for forming the conductive protective layer is described in the packaging of the electronic component of the present invention. Since it has already been described in the section of the third embodiment related to the structure, the description thereof is omitted here.

本発明の製造方法によって得る電子部品パッケージには、本発明の電子部品のパッケージング構造についての説明の中で述べたように、突起状の外部電極部を設けることができる。この外部電極部は、再配線部の配線領域に設けられる。外部電極部を設ける場合、再配線部と外部電極部とを互いに別の部材とすることもできるし、再配線部と同一の材料によってこの再配線部と一体に外部電極部を設けることもできる。再配線部と外部電極部とを互いに別の部材とするか、再配線部と同一の材料によってこの再配線部と一体に外部電極部を設けるかは、適宜選択可能である。   As described in the description of the electronic component packaging structure of the present invention, the electronic component package obtained by the manufacturing method of the present invention can be provided with a protruding external electrode portion. The external electrode part is provided in the wiring region of the rewiring part. When the external electrode portion is provided, the rewiring portion and the external electrode portion can be separate members, or the external electrode portion can be provided integrally with the rewiring portion by the same material as the rewiring portion. . Whether the rewiring part and the external electrode part are separate members or whether the external electrode part is provided integrally with the rewiring part with the same material as the rewiring part can be appropriately selected.

再配線部と外部電極部とが互いに別の部材である電子部品パッケージは、再配線工程を行った後に外部電極部形成工程を行うことによって得られる。導電性保護層形成工程が行われる場合には、その後に外部電極部形成工程を行う。電気絶縁性保護層形成工程が行われる場合には、その後に外部電極部形成工程を行うことが好ましいが、電気絶縁性保護層形成工程の前に外部電極形成工程を行うことも可能である。外部電極部は、例えば、はんだ、金属微粒子（金、銀、又は銅等の微粒子）の焼結体、導電性樹脂（導電性微粒子が分散されている有機−無機複合材を含む。）、めっき金属（金、銀、銅、ニッケル、アルミニウム、パラジウム等）等によって形成される。   An electronic component package in which the rewiring part and the external electrode part are separate members can be obtained by performing the external electrode part forming process after performing the rewiring process. When the conductive protective layer forming step is performed, the external electrode portion forming step is subsequently performed. When the electrically insulating protective layer forming step is performed, it is preferable to perform the external electrode portion forming step thereafter, but the external electrode forming step can also be performed before the electrically insulating protective layer forming step. The external electrode part is, for example, solder, a sintered body of metal fine particles (fine particles such as gold, silver, or copper), a conductive resin (including an organic-inorganic composite material in which conductive fine particles are dispersed), and plating. It is formed of metal (gold, silver, copper, nickel, aluminum, palladium, etc.) or the like.

はんだによって外部電極を形成する場合には、印刷法等によって所定箇所にはんだペーストを塗工し、このはんだペーストを加熱によりリフローさせた後に冷却又は放冷する。あるいは、外部電極を形成しようとする箇所に粉末状の酸化還元剤を塗布してからその上にはんだボールを置き、このはんだボールを加熱によりリフローさせた後に冷却又は放冷する。   When the external electrode is formed by solder, a solder paste is applied to a predetermined location by a printing method or the like, and the solder paste is reflowed by heating and then cooled or allowed to cool. Alternatively, a powdered redox agent is applied to a location where an external electrode is to be formed, and then a solder ball is placed thereon. The solder ball is reflowed by heating and then cooled or allowed to cool.

金属微粒子の焼結体によって外部電極部を形成する場合、その原料としては、例えば、再配線部の原料として既に説明した導電性ペースト又は導電性インクを用いることができる。印刷法、インクジェット法、又はディスペンサ法等によって導電性ペースト又は導電性インクを所定箇所に突起状に塗布した後、その中の金属微粒子を焼結することにより、外部電極部を得ることができる。   When the external electrode portion is formed of a sintered body of metal fine particles, as the raw material, for example, the conductive paste or conductive ink already described as the raw material of the rewiring portion can be used. An external electrode part can be obtained by applying a conductive paste or conductive ink in a projecting manner to a predetermined location by a printing method, an ink jet method, a dispenser method, or the like, and then sintering metal fine particles therein.

導電性樹脂を原料として用いて外部電極部を形成する場合には、印刷法、インクジェット法、又はディスペンサ法等によって導電性樹脂を所定パターンの下に塗工し、その後、塗工した導電性樹脂に所定波長の光を照射するか、又は熱処理を施して、この導電性樹脂を硬化させる。導電性インクは、導電性樹脂の原料となる導電性樹脂組成物としても用いることができる。めっき金属によって外部電極部を形成する場合には、無電解めっき法又は電解めっき法を適用することができる。   When forming an external electrode portion using a conductive resin as a raw material, the conductive resin is applied under a predetermined pattern by a printing method, an inkjet method, a dispenser method, etc., and then the applied conductive resin The conductive resin is cured by irradiating with light of a predetermined wavelength or by performing heat treatment. The conductive ink can also be used as a conductive resin composition that is a raw material for the conductive resin. In the case where the external electrode portion is formed by plating metal, an electroless plating method or an electrolytic plating method can be applied.

図１４は、図１０又は図１３に示した電子部品パッケージ２６０に導電性保護層形成工程、電気絶縁性保護層形成工程、及び外部電極部形成工程をこの順番で行うことによって得た電子部品パッケージを概略的に示す断面図である。同図に示す電子部品パッケージ２８０では、個々の再配線部２５０〜２５５における配線領域、及び柱状プラグ領域の一端を覆うようにして導電性保護層２６５が形成され、その上の所定箇所、即ち外部電極部２７５の形成箇所を除いた導電性保護層２６５の表面、及び封止樹脂層２３０の外表面を覆うようにして電気絶縁性保護層２７０が形成され、導電性保護層２６５上の所定箇所に外部電極部２７５が設けられている。なお、図１４に示した構成部材のうちで図１０又は図１３に既に示した構成部材については、図１０又は図１３で用いた参照符号と同じ参照符号を付してその説明を省略する。   FIG. 14 shows an electronic component package obtained by performing the conductive protective layer forming step, the electrically insulating protective layer forming step, and the external electrode portion forming step in this order on the electronic component package 260 shown in FIG. 10 or FIG. FIG. In the electronic component package 280 shown in the figure, a conductive protective layer 265 is formed so as to cover the wiring region in each of the rewiring portions 250 to 255 and one end of the columnar plug region, and a predetermined portion on that, that is, an external portion An electrically insulating protective layer 270 is formed so as to cover the surface of the conductive protective layer 265 excluding the formation portion of the electrode portion 275 and the outer surface of the sealing resin layer 230, and a predetermined portion on the conductive protective layer 265. An external electrode portion 275 is provided on the outer side. Of the constituent members shown in FIG. 14, the constituent members already shown in FIG. 10 or FIG. 13 are given the same reference numerals as those used in FIG. 10 or FIG.

一方、再配線部と同一の材料によってこの再配線部と一体に外部電極部を設ける場合、この外部電極部は再配線工程で形成される。このとき、準備工程で用意する未再配線部材は、第２電子部品が実装されているものであってもよいし、実装されていないものであってもよい。再配線部及び外部電極部は、例えば金属微粒子（金、銀、又は銅等の微粒子）の焼結体、導電性樹脂（導電性微粒子が分散されている有機−無機複合材を含む。）、めっき金属（金、銀、銅、ニッケル、アルミニウム、パラジウム等）等によって形成される。以下、図１５〜１７を参照して、再配線部と同一の材料によってこの再配線部と一体に外部電極部を設ける方法の一例を説明する。   On the other hand, when the external electrode part is provided integrally with the rewiring part using the same material as the rewiring part, the external electrode part is formed in the rewiring process. At this time, the non-redistribution member prepared in the preparation step may be one in which the second electronic component is mounted or may not be mounted. The rewiring part and the external electrode part include, for example, a sintered body of metal fine particles (fine particles such as gold, silver, or copper), a conductive resin (including an organic-inorganic composite material in which conductive fine particles are dispersed), and the like. It is formed of plated metal (gold, silver, copper, nickel, aluminum, palladium, etc.). Hereinafter, with reference to FIGS. 15 to 17, an example of a method of providing the external electrode portion integrally with the rewiring portion using the same material as the rewiring portion will be described.

図１５は、再配線部と同一の材料によってこの再配線部と一体に外部電極部を設ける際に用いることができるマスクの一例を概略的に示す底面図である。同図に示すマスク３１０は、メッシュ部３００と、メッシュ部３００の片面に配置されたマスキング部３０５とを有している。図１５は、マスク３１０をマスキング部３０５側からみたものである。   FIG. 15 is a bottom view schematically showing an example of a mask that can be used when an external electrode portion is provided integrally with the rewiring portion using the same material as the rewiring portion. A mask 310 shown in the figure has a mesh part 300 and a masking part 305 arranged on one side of the mesh part 300. FIG. 15 shows the mask 310 viewed from the masking unit 305 side.

メッシュ部３００は、例えば、導電性ペーストや導電性インクの透過が可能な金属メッシュからなり、同図においては、マスキング部３０５に形成されている開口部のみからみえている。マスキング部３０５は、形成しようとする再配線部及び外部電極部の平面形状に対応した開口部を有する乳剤層又は金属層によって形成されて、開口部以外の箇所での導電性ペーストや導電性インクの透過を抑止すると共に、使用時における開口部及びその近傍での変形を抑える。図示のマスキング部３０５には、外部電極形成用の開口部３０５ａ、柱状プラグ領域形成用の開口部３０５ｂ、開口部３０５ａと開口部３０５ｂとの間に位置する配線領域形成用の第１開口部３０５ｃ、開口部３０５ｂに連なる配線領域形成用の第２開口部３０５ｄ、及び、これらの開口部３０５ａ〜３０５ｄから離れて配置された配線領域形成用の第３開口部３０５ｅが設けられている。   The mesh part 300 is made of, for example, a metal mesh capable of transmitting a conductive paste or conductive ink. In the figure, the mesh part 300 is seen only from an opening formed in the masking part 305. The masking portion 305 is formed of an emulsion layer or a metal layer having an opening corresponding to the planar shape of the rewiring portion and external electrode portion to be formed, and a conductive paste or conductive ink at a location other than the opening. And the deformation at and near the opening during use is suppressed. The illustrated masking portion 305 includes an opening 305a for forming an external electrode, an opening 305b for forming a columnar plug region, and a first opening 305c for forming a wiring region located between the opening 305a and the opening 305b. There are provided a second opening 305d for forming a wiring region connected to the opening 305b, and a third opening 305e for forming a wiring region disposed away from these openings 305a to 305d.

図１６（Ａ）〜図１６（Ｃ）、及び図１７（Ａ）〜図１７（Ｂ）は、夫々、上述のマスク３１０を用いて再配線部と同一の材料によってこの再配線部と一体に外部電極部を設ける際の一工程を概略的に示す断面図であり、図１７（Ｃ）は、再配線部と同一の材料によってこの再配線部と一体に外部電極部が設けられた第２電子部品実装前の電子部品パッケージの一例を概略的に示す断面図である。   16 (A) to 16 (C) and FIGS. 17 (A) to 17 (B) are integrated with the rewiring unit by using the same material as the rewiring unit using the mask 310 described above. FIG. 17C is a cross-sectional view schematically showing one step in providing the external electrode portion. FIG. 17C is a second view in which the external electrode portion is provided integrally with the rewiring portion using the same material as the rewiring portion. It is sectional drawing which shows roughly an example of the electronic component package before electronic component mounting.

図１６（Ａ）に示すように、マスク３１０を用いて再配線部と同一の材料によってこの再配線部と一体に外部電極部を設けるにあたっては、まず、準備工程で用意した未再配線部材３４５を印刷ステージ３６０に所定の向きで固定する。印刷ステージ３６０は、未再配線部材３４５の形状及び大きさに対応した形状及び大きさのキャビティ３５５を有しており、未再配線部材３４５は、第１電子部品２２２側が外側となる向きでキャビティ３５５に配置され、例えば真空チャック（図示せず。）により印刷ステージ３６０に固定される。次いで、未再配線部材３４５の上にマスキング部３０５が内側となる向きでマスク３１０を配置し、固定する。このとき、マスク３１０と未再配線部材３４５とは互いに接していてもよいし、若干の距離なら互いに離隔していてもよい。なお、未再配線部材については既に説明したので、図１６（Ａ）及び後掲の図１６（Ｂ）〜図１６（Ｃ）、並びに図１７（Ａ）〜図１７（Ｂ）に示す未再配線部材３４５の各構成要素には、図１１（Ｃ）で用いた参照符号と同じ参照符号を付してその説明を省略する。   As shown in FIG. 16A, when the external electrode portion is provided integrally with the rewiring portion by using the same material as the rewiring portion using the mask 310, first, the non-rewiring member 345 prepared in the preparation process. Is fixed to the printing stage 360 in a predetermined direction. The printing stage 360 has a cavity 355 having a shape and a size corresponding to the shape and size of the non-rewiring member 345, and the non-rewiring member 345 has a cavity in a direction in which the first electronic component 222 side is the outside. 355 and fixed to the printing stage 360 by, for example, a vacuum chuck (not shown). Next, the mask 310 is arranged and fixed on the non-redistributed member 345 so that the masking portion 305 is inward. At this time, the mask 310 and the non-re-wiring member 345 may be in contact with each other, or may be separated from each other if the distance is slight. Since the non-re-wiring members have already been described, the non-re-wiring members shown in FIG. 16 (A), FIGS. 16 (B) to 16 (C), and FIGS. 17 (A) to 17 (B) will be described. The constituent elements of the wiring member 345 are denoted by the same reference numerals as those used in FIG. 11C, and the description thereof is omitted.

次に、図１６（Ｂ）に示すように、マスク３１０の端に例えば前述の導電性ペースト３７０を載せ、スキージー３７５等でこの導電性ペースト３７０をマスク３１０側に加圧しながら所定方向に移動させて、導電性ペースト３７０をマスク３１０の開口部（マスキング部３０５の開口部）から未再配線部材３４５側に刷り移す。これにより、未再配線部材３４５において再配線部を形成しようとする箇所に、導電性ペースト３７０が塗工される。   Next, as shown in FIG. 16B, for example, the above-described conductive paste 370 is placed on the end of the mask 310, and this conductive paste 370 is moved in a predetermined direction while being pressed toward the mask 310 with a squeegee 375 or the like. Then, the conductive paste 370 is transferred from the opening of the mask 310 (the opening of the masking portion 305) to the non-re-wiring member 345 side. As a result, the conductive paste 370 is applied to the portion where the rewiring portion is to be formed in the non-rewiring member 345.

図１６（Ｃ）に示すように、導電性ペーストの塗工後にマスク３１０を印刷ステージ３６０上に徐々に引き上げて行くと、まず、再配線部の配線領域に対応する箇所で、マスク３１０（メッシュ部３００）に残存している導電性ペースト３７０のこのマスク３１０から未再配線部材３４５への移行が進行する。これは、マスク３１０を平面視したときにマスキング部３０５の開口部３０５ａ〜３０５ｅ（図１５参照）に占めるメッシュ部３００の割合（メッシュ部３００での細孔を除いた割合）が、配線領域形成用の第１〜第３開口部３０５ｃ〜３０５ｅで大きく、外部電極形成用の開口部３０５ａ、及び柱状プラグ領域形成用の開口部３０５ｂで小さいことに起因する。換言すれば、メッシュ部３００での細孔に保持されている導電性ペースト３７０の量が、外部電極形成用の開口部３０５ａに対応する領域、又は柱状プラグ領域形成用の開口部３０５ｂに対応する領域で多く、配線領域形成用の第１〜第３開口部３０５ｃ〜３０５ｅ夫々に対応する領域で少ないことに起因する。   As shown in FIG. 16C, when the mask 310 is gradually pulled up onto the printing stage 360 after the application of the conductive paste, first, the mask 310 (mesh at the location corresponding to the wiring area of the rewiring portion). The transition of the conductive paste 370 remaining in the portion 300) from the mask 310 to the non-redistributed member 345 proceeds. This is because the proportion of the mesh portion 300 (the proportion excluding the pores in the mesh portion 300) occupying the openings 305a to 305e (see FIG. 15) of the masking portion 305 when the mask 310 is viewed in plan is the wiring region formation. This is because it is large in the first to third openings 305c to 305e for use and small in the opening 305a for forming the external electrode and the opening 305b for forming the columnar plug region. In other words, the amount of the conductive paste 370 held in the pores in the mesh portion 300 corresponds to the region corresponding to the external electrode forming opening 305a or the columnar plug region forming opening 305b. This is because the area is large and the area corresponding to each of the first to third openings 305c to 305e for forming the wiring area is small.

図１７（Ａ）に示すように、マスク３１０を印刷ステージ３６０上に更に引き上げると、再配線部の配線領域に対応する箇所及び柱状プラグ領域に対応する箇所で、夫々、マスク３１０（メッシュ部３００）に残存している導電性ペースト３７０のこのマスク３１０から未再配線部材３４５への移行が完了する。外部電極部の形成箇所に対応する箇所では、未だ、マスク３１０（メッシュ部３００）に残存している導電性ペースト３７０のこのマスク３１０から未再配線部材３４５への移行が完了していない。   As shown in FIG. 17A, when the mask 310 is further lifted onto the printing stage 360, the mask 310 (mesh portion 300) is respectively provided at the location corresponding to the wiring area of the rewiring portion and the location corresponding to the columnar plug region. The transfer of the conductive paste 370 remaining on the mask 310 to the non-re-wiring member 345 is completed. At the location corresponding to the location where the external electrode portion is formed, the transition of the conductive paste 370 remaining in the mask 310 (mesh portion 300) from the mask 310 to the non-rewiring member 345 has not yet been completed.

図１７（Ｂ）に示すように、マスク３１０を印刷ステージ３６０上に更に引き上げると、再配線部に対応する全ての箇所で、導電性ペースト３７０の未再配線部材３４５への移行が完了する。メッシュ部３００でのメッシュサイズ、メッシュ部３００の厚さ、外部電極形成用の開口部３０５ａ（図１５参照）の平面視上の面積、及び導電性ペースト３７０の粘度を適宜調整することにより、図１７（Ｂ）に示すように、外部電極部を形成しようとする箇所の導電性ペースト３７０ａを、突起状に盛り上がらせることができる。   As shown in FIG. 17B, when the mask 310 is further lifted onto the printing stage 360, the transfer of the conductive paste 370 to the non-rewiring member 345 is completed at all locations corresponding to the rewiring portion. By appropriately adjusting the mesh size in the mesh part 300, the thickness of the mesh part 300, the area of the opening 305a for external electrode formation 305a (see FIG. 15) in plan view, and the viscosity of the conductive paste 370, FIG. As shown in FIG. 17B, the conductive paste 370a where the external electrode portion is to be formed can be raised in a protruding shape.

この後、導電性ペースト３７０を塗工した未再配線部材３４５を印刷ステージ３６０から取り出し、導電性ペースト３７０中の金属微粒子を焼結させる。金属微粒子の粒子径が２０ｎｍ程度以下であるときには、１５０〜２５０℃程度の温度でこの金属微粒子を焼結させることができるので、焼結に伴って第１電子部品２１２が劣化又は損傷してしまうことが抑制される。この焼結まで行うことにより、再配線部と同一の材料によって再配線部と一体に外部電極部を設けることができる。   Thereafter, the non-re-wiring member 345 coated with the conductive paste 370 is taken out from the printing stage 360, and the metal fine particles in the conductive paste 370 are sintered. When the particle size of the metal fine particles is about 20 nm or less, the metal fine particles can be sintered at a temperature of about 150 to 250 ° C., and thus the first electronic component 212 is deteriorated or damaged along with the sintering. It is suppressed. By performing this sintering, the external electrode portion can be provided integrally with the rewiring portion by using the same material as the rewiring portion.

図１７（Ｃ）は、図１７（Ｂ）に示した未再配線部材３４５を印刷ステージ３６０から取り出し、導電性ペースト３７０中の金属微粒子を焼結させることによって再配線部ＲＷ１、ＲＷ２を形成して得た、第２電子部品実装前の電子部品パッケージ３５０を概略的に示す断面図である。同図に示すように、再配線部ＲＷ１ には、この再配線部ＲＷ１と同一の材料によって再配線部ＲＷ１と一体に外部電極部ＯＥが設けられている。   17C, the non-rewiring member 345 shown in FIG. 17B is removed from the printing stage 360, and the metal fine particles in the conductive paste 370 are sintered to form the rewiring portions RW1 and RW2. It is sectional drawing which shows schematically the electronic component package 350 before the 2nd electronic component mounting obtained. As shown in the figure, the rewiring portion RW1 is provided with an external electrode portion OE integrally with the rewiring portion RW1 using the same material as the rewiring portion RW1.

なお、再配線部及び外部電極部夫々の原料として、金属微粒子を含有した導電性インクを用いる場合も、導電性ペーストを用いる場合と同様にして再配線部と一体に外部電極部を設けることができる。このとき、金属微粒子は最終的には焼結させず、導電性インクを硬化させることによって再配線部及び外部電極部を形成することも可能である。この場合、再配線部及び外部電極部は、導電性樹脂によって形成されることになる。   In addition, when using conductive ink containing metal fine particles as a raw material for each of the rewiring part and the external electrode part, the external electrode part may be provided integrally with the rewiring part in the same manner as when using the conductive paste. it can. At this time, it is also possible to form the rewiring part and the external electrode part by curing the conductive ink without finally sintering the metal fine particles. In this case, the rewiring part and the external electrode part are formed of a conductive resin.

また、インクジェット法やディスペンサ法等により導電性ペースト又は導電性インクを所定パターンで塗工し、その後、塗工した導電性ペースト又は導電性インク中の金属微粒子を焼結させるか、導電性インクを用いたときにはこの導電性インクを硬化させることによっても、再配線部と同一の材料によってこの再配線部と一体に外部電極部を設けることができる。このとき、柱状プラグ領域を形成しようとする箇所や、外部電極部を形成しようとする箇所には、配線領域を形成用とする箇所での導電性ペースト又は導電性インクの吐出量よりもこの導電性ペースト又は導電性インクの吐出量が多くなるように、吐出時間を長くするか、又は吐出回数を多くする。   In addition, a conductive paste or conductive ink is applied in a predetermined pattern by an inkjet method or a dispenser method, and then the fine metal particles in the applied conductive paste or conductive ink are sintered, or the conductive ink is applied. When the conductive ink is used, the external electrode portion can be provided integrally with the rewiring portion by using the same material as the rewiring portion by curing the conductive ink. At this time, the portion where the columnar plug region is to be formed or the portion where the external electrode portion is to be formed is more conductive than the discharge amount of the conductive paste or conductive ink at the portion where the wiring region is to be formed. The discharge time is increased or the number of discharges is increased so that the discharge amount of the conductive paste or the conductive ink is increased.

めっき法によっても、再配線部と同一の材料によってこの再配線部と一体に外部電極部を形成することができる。この場合には、マスクの使用等によってめっき膜厚を適宜制御して、外部電極部を形成する。   Also by the plating method, the external electrode portion can be formed integrally with the rewiring portion using the same material as the rewiring portion. In this case, the external electrode part is formed by appropriately controlling the plating film thickness by using a mask or the like.

なお、第１電子部品１２，１４及び第２電子部品２２，２４は、第１実施形態（図１参照）において、各２個図示されているが、本発明はこれに限らず、第１電子部品及び第２電子部品の数が少なくとも１個設けられているものに適用することができる。他の実施形態の第１電子部品及び第２電子部品の数も同様に任意である。   In addition, although the two 1st electronic components 12 and 14 and the 2nd electronic components 22 and 24 are each illustrated in 1st Embodiment (refer FIG. 1), this invention is not limited to this, 1st electronic The present invention can be applied to a case where at least one component and second electronic component are provided. Similarly, the number of first electronic components and second electronic components in other embodiments is also arbitrary.

本発明は、配線基板の一方の面及び他方の面に夫々電子部品を実装した電子部品パッケージとして、携帯電話のような電子機器の機能の多様化に有用である。   The present invention is useful for diversifying the functions of an electronic device such as a mobile phone as an electronic component package in which electronic components are mounted on one surface and the other surface of a wiring board, respectively.

Claims (14)

少なくとも一方の面に複数のランド部が形成された配線基板と、
前記配線基板の他方の面に実装された少なくとも１つの第１電子部品と、
前記配線基板の前記一方の面に実装された少なくとも１つの第２電子部品と、
前記配線基板とは別個に形成された複数の再配線部と、
を有し、
前記第１電子部品は、端子電極を外側にして前記配線基板の他方の面に固着され、
前記第１電子部品及び前記配線基板の他方の面は、夫々、前記第１電子部品の端子電極表面を露出させた状態で設けられた封止樹脂層により覆われ、
前記複数の再配線部は、（１）前記第１電子部品を外部回路に接続するための導線部として機能する再配線部と、前記第２電子部品を外部回路に接続するための導線部として機能する再配線部とを、それぞれ、少なくとも１つ含み、又は、（２）前記第１電子部品及び前記第２電子部品の両方を外部に接続するための導線部として機能する再配線部を少なくとも１つ含み、
前記複数の再配線部は、
前記封止樹脂層上に位置する配線領域と、
前記配線領域と同じ導電性樹脂又は金属微粒子の焼結体により前記配線領域と一体に形成されて少なくとも前記封止樹脂層を貫通する柱状プラグ領域と、
を有する立体再配線部を複数含み、
前記立体再配線部の一部は、前記複数のランド部のうちの所定のランド部に一端が接続され、且つ、前記所定のランド部より突出する前記柱状プラグ領域を含んでいることを特徴とする電子部品のパッケージング構造。 A wiring board having a plurality of land portions formed on at least one surface;
At least one first electronic component mounted on the other surface of the wiring board;
At least one second electronic component mounted on the one surface of the wiring board;
A plurality of rewiring portions formed separately from the wiring board;
Have
The first electronic component is fixed to the other surface of the wiring board with the terminal electrode facing outside,
The other surfaces of the first electronic component and the wiring board are respectively covered with a sealing resin layer provided in a state where the surface of the terminal electrode of the first electronic component is exposed,
The plurality of rewiring portions are (1) a rewiring portion that functions as a conducting wire portion for connecting the first electronic component to an external circuit, and a conducting wire portion for connecting the second electronic component to an external circuit. Each having at least one functioning rewiring part, or (2) at least a rewiring part functioning as a conductor part for connecting both the first electronic component and the second electronic component to the outside. Including one,
The plurality of rewiring units are:
A wiring region located on the sealing resin layer;
A columnar plug region formed integrally with the wiring region by a sintered body of the same conductive resin or metal fine particles as the wiring region and penetrating at least the sealing resin layer;
Look plurality including a three-dimensional rewiring unit having,
Some of the three-dimensional redistribution unit has one end connected to a predetermined land portion of the plurality of land portions, and, said the and Nde including the columnar plug region projecting from the predetermined land portion Electronic component packaging structure. 前記配線基板が、前記他方の面にも複数のランド部が形成された両面配線基板又は多層配線基板であり、
前記複数の再配線部が、前記他方の面に形成された複数のランド部のうちの所定のランド部、又は前記多層配線基板における所定の内部配線に一端が接続された柱状プラグ領域を有する立体再配線部を含んでいることを特徴とする請求項１に記載の電子部品のパッケージング構造。 The wiring board is a double-sided wiring board or a multilayer wiring board in which a plurality of land portions are formed on the other surface,
The plurality of rewiring portions include a solid plug having a columnar plug region having one end connected to a predetermined land portion of the plurality of land portions formed on the other surface or a predetermined internal wiring in the multilayer wiring board. The electronic component packaging structure according to claim 1, further comprising a rewiring portion. 前記複数の再配線部が、夫々金属微粒子の焼結体からなることを特徴とする請求項１又は２に記載の電子部品のパッケージング構造。 3. The electronic component packaging structure according to claim 1, wherein each of the plurality of rewiring portions is made of a sintered body of metal fine particles. 前記複数の再配線部の所定箇所に、突起状の外部電極部が設けられていることを特徴とする請求項３に記載の電子部品のパッケージング構造。 The packaging structure for an electronic component according to claim 3 , wherein a protruding external electrode portion is provided at a predetermined position of the plurality of rewiring portions. 前記外部電極部が、前記金属微粒子の焼結体からなることを特徴とする請求項４に記載の電子部品のパッケージング構造。 5. The electronic component packaging structure according to claim 4 , wherein the external electrode portion is made of a sintered body of the metal fine particles. 前記複数の再配線部の部位のうちで前記配線基板からみて前記封止樹脂層の外側に位置している各部位が、導電性保護層により覆われていることを特徴とする請求項３に記載の電子部品のパッケージング構造。 4. The portion of the plurality of rewiring portions that are located outside the sealing resin layer as viewed from the wiring board is covered with a conductive protective layer. 5 . Packaging structure of the described electronic component. 前記複数の再配線部の所定箇所に、前記導電性保護層を介して突起状の外部電極部が設けられていることを特徴とする請求項６に記載の電子部品のパッケージング構造。 The packaging structure for an electronic component according to claim 6 , wherein a projecting external electrode portion is provided at a predetermined position of the plurality of rewiring portions via the conductive protective layer. 請求項１に記載された電子部品のパッケージング構造を有する電子部品パッケージの製造方法であって、
少なくとも一方の面に複数のランド部が形成された配線基板、この配線基板の他方の面に端子電極を外側にして固着された少なくとも１つの第１電子部品、及び、前記第１電子部品の端子電極表面を露出させた状態で前記第１電子部品及び前記一方の面を覆う封止樹脂層を有し、少なくとも前記封止樹脂層を貫通する複数の貫通孔が形成されている未再配線部材を用意する準備工程と、
前記未再配線部材に、前記封止樹脂層上に位置する配線領域、及び前記配線領域と同じ導電性樹脂又は金属微粒子の焼結体により前記配線領域と一体に形成されて前記貫通孔を埋める柱状プラグ領域を夫々有する立体再配線部を複数含んでいる複数の再配線部を設ける再配線工程と、
を有すると共に、
前記準備工程で、前記配線基板の前記一方の面に少なくとも１つの第２電子部品が表面実装されている未再配線部材を用意するか、又は、前記再配線工程を行った後に、前記配線基板の前記一方の面に少なくとも１つの第２電子部品を表面実装する第２電子部品実装工程を行い、
前記準備工程で、前記複数の貫通孔の一部が前記複数のランド部のうちの所定のランド部を貫通している未再配線部材を用意し、
前記再配線工程で、前記導電性樹脂により前記所定のランド部を貫通している前記貫通孔を埋めて、前記所定のランド部より突出する前記柱状プラグ領域を形成することを特徴とする電子部品パッケージの製造方法。 An electronic component package manufacturing method having the electronic component packaging structure according to claim 1,
A wiring board having a plurality of land portions formed on at least one surface, at least one first electronic component fixed to the other surface of the wiring substrate with a terminal electrode facing outside, and a terminal of the first electronic component An unredistributed wiring member having a sealing resin layer covering the first electronic component and the one surface with the electrode surface exposed, and having at least a plurality of through holes penetrating the sealing resin layer A preparation process to prepare,
The non-re-wiring member is formed integrally with the wiring region by a wiring region located on the sealing resin layer, and a sintered body of the same conductive resin or metal fine particles as the wiring region, and fills the through hole. A rewiring step of providing a plurality of rewiring portions each including a plurality of three-dimensional rewiring portions each having a columnar plug region;
And having
In the preparation step, an unredistributed member having at least one second electronic component surface-mounted on the one surface of the wiring substrate is prepared, or after performing the rewiring step, the wiring substrate There rows second electronic component mounting step of surface mounting at least one second electronic component of the one surface,
In the preparation step, preparing a non-re-wiring member in which a part of the plurality of through holes penetrates a predetermined land portion of the plurality of land portions,
In the rewiring step, the columnar plug region protruding from the predetermined land portion is formed by filling the through hole penetrating the predetermined land portion with the conductive resin. Package manufacturing method. 前記準備工程で、前記配線基板が前記他方の面にも複数のランド部を有する両面配線基板又は多層配線基板であると共に、前記複数の貫通孔が前記他方の面に形成された複数のランド部のうちの所定のランド部、又は前記多層配線基板における所定の内部配線に達する貫通孔を含んでいる未再配線部材を用意することを特徴とする請求項８に記載の電子部品パッケージの製造方法。 In the preparation step, the wiring board is a double-sided wiring board or a multilayer wiring board having a plurality of land portions on the other surface, and a plurality of land portions in which the plurality of through holes are formed on the other surface. 9. A method of manufacturing an electronic component package according to claim 8 , wherein a non-re-wiring member including a through hole reaching a predetermined land portion of the multilayer wiring board or a predetermined internal wiring in the multilayer wiring board is prepared. . 前記再配線工程が、金属微粒子を含有した導電性ペースト、又は金属微粒子を含有した導電性インクを所定のパターンで塗工する第１サブ工程と、この第１サブ工程で塗工した前記導電性ペースト中の金属微粒子、又は前記導電性インク中の金属微粒子を焼結させて前記複数の再配線部を形成する第２サブ工程とを含むことを特徴とする請求項８又は９に記載の電子部品パッケージの製造方法。 In the rewiring step, a first sub-step of applying a conductive paste containing metal fine particles or a conductive ink containing metal fine particles in a predetermined pattern, and the conductive material applied in the first sub-step electronic according to claim 8 or 9, characterized in that the fine metal particles in the paste, or the fine metal particles of the conductive ink by sintering and a second sub-step of forming the plurality of redistribution unit Manufacturing method of component package. 前記再配線工程で、前記複数の再配線部の所定箇所に前記金属微粒子の焼結体からなる突起状の外部電極部を形成することを特徴とする請求項１０に記載の電子部品パッケージの製造方法。 11. The electronic component package manufacturing according to claim 10 , wherein in the rewiring step, a protruding external electrode portion made of a sintered body of the metal fine particles is formed at a predetermined position of the plurality of rewiring portions. Method. 前記再配線工程の後に行われる外部電極部形成工程を更に含み、前記外部電極部形成工程で、前記複数の再配線部の所定箇所に突起状の外部電極部を形成することを特徴とする請求項１０に記載の電子部品パッケージの製造方法。 The method further comprises an external electrode portion forming step performed after the rewiring step, wherein the external electrode portion forming step forms a protruding external electrode portion at a predetermined location of the plurality of rewiring portions. Item 11. A method for manufacturing an electronic component package according to Item 10 . 前記再配線工程の後に行われる導電性保護層形成工程を更に含み、前記導電性保護層形成工程で、前記複数の再配線部の部位のうちで前記配線基板からみて前記封止樹脂層の外側に位置している各部位を覆う導電性保護層を形成することを特徴とする請求項１０に記載の電子部品パッケージの製造方法。 The method further includes a conductive protective layer forming step performed after the rewiring step, wherein the conductive protective layer forming step includes an outer side of the sealing resin layer as viewed from the wiring board among the plurality of rewiring portions. 11. The method of manufacturing an electronic component package according to claim 10 , wherein a conductive protective layer is formed to cover each portion located in the substrate. 前記導電性保護層形成工程の後に行われる外部電極部形成工程を更に含み、前記外部電極部形成工程で、前記複数の再配線部の所定箇所に前記導電性保護層を介して突起状の外部電極部を形成することを特徴とする請求項１３に記載の電子部品パッケージの製造方法。 The method further includes an external electrode portion forming step performed after the conductive protective layer forming step, and in the external electrode portion forming step, a projecting external portion is provided at a predetermined position of the plurality of rewiring portions via the conductive protective layer. The method of manufacturing an electronic component package according to claim 13 , wherein an electrode portion is formed.
JP2007501544A 2005-02-02 2006-01-26 Electronic component packaging structure and method of manufacturing electronic component package having this structure Expired - Fee Related JP5456970B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007501544A JP5456970B2 (en) 2005-02-02 2006-01-26 Electronic component packaging structure and method of manufacturing electronic component package having this structure

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005026113 2005-02-02
JP2005026113 2005-02-02
JP2007501544A JP5456970B2 (en) 2005-02-02 2006-01-26 Electronic component packaging structure and method of manufacturing electronic component package having this structure
PCT/JP2006/301254 WO2006082750A1 (en) 2005-02-02 2006-01-26 Packaging structure for electronic component and method for manufacturing electronic component package provided with such structure

Publications (2)

Publication Number Publication Date
JPWO2006082750A1 JPWO2006082750A1 (en) 2008-06-26
JP5456970B2 true JP5456970B2 (en) 2014-04-02

Family

ID=36777138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007501544A Expired - Fee Related JP5456970B2 (en) 2005-02-02 2006-01-26 Electronic component packaging structure and method of manufacturing electronic component package having this structure

Country Status (2)

Country Link
JP (1) JP5456970B2 (en)
WO (1) WO2006082750A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103948B2 (en) * 2007-03-05 2012-12-19 富士通株式会社 Electronic component and method for manufacturing electronic component
WO2023017678A1 (en) * 2021-08-10 2023-02-16 富士フイルム株式会社 Electronic device and method for producing same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418787A (en) 1990-03-30 1992-01-22 Toshiba Corp Device for connecting printed wiring boards
JPH11163051A (en) 1997-12-02 1999-06-18 Rohm Co Ltd Mounting structure of semiconductor chip and semiconductor device
JP2001217381A (en) 2000-01-28 2001-08-10 Fujitsu Ltd Semiconductor device and method of manufacturing the same
JP2002319763A (en) 2001-04-24 2002-10-31 Matsushita Electric Ind Co Ltd Multilayer wiring board and its producing method
JP2002359323A (en) * 2001-03-26 2002-12-13 Nec Corp Semiconductor device and its manufacturing method
JP2004327624A (en) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd Multilayer circuit board with built-in component
JP2004335641A (en) * 2003-05-06 2004-11-25 Canon Inc Method of manufacturing substrate having built-in semiconductor element
JP2005019938A (en) * 2003-06-03 2005-01-20 Casio Comput Co Ltd Semiconductor device and its manufacturing method
JP2005259845A (en) 2004-03-10 2005-09-22 Sharp Corp Method for filling via with conductive paste

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418787A (en) 1990-03-30 1992-01-22 Toshiba Corp Device for connecting printed wiring boards
JPH11163051A (en) 1997-12-02 1999-06-18 Rohm Co Ltd Mounting structure of semiconductor chip and semiconductor device
JP2001217381A (en) 2000-01-28 2001-08-10 Fujitsu Ltd Semiconductor device and method of manufacturing the same
JP2002359323A (en) * 2001-03-26 2002-12-13 Nec Corp Semiconductor device and its manufacturing method
JP2002319763A (en) 2001-04-24 2002-10-31 Matsushita Electric Ind Co Ltd Multilayer wiring board and its producing method
JP2004327624A (en) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd Multilayer circuit board with built-in component
JP2004335641A (en) * 2003-05-06 2004-11-25 Canon Inc Method of manufacturing substrate having built-in semiconductor element
JP2005019938A (en) * 2003-06-03 2005-01-20 Casio Comput Co Ltd Semiconductor device and its manufacturing method
JP2005259845A (en) 2004-03-10 2005-09-22 Sharp Corp Method for filling via with conductive paste

Also Published As

Publication number Publication date
JPWO2006082750A1 (en) 2008-06-26
WO2006082750A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
US9627309B2 (en) Wiring substrate
JP4361826B2 (en) Semiconductor device
JP4830120B2 (en) Electronic package and manufacturing method thereof
JP6462480B2 (en) Wiring board and method of manufacturing wiring board
JP4899604B2 (en) Three-dimensional semiconductor package manufacturing method
US20080081161A1 (en) Wiring board and semiconductor device
JP2009064966A (en) Multilayer wiring board and manufacturing method thereof, and semiconductor device
TWI495026B (en) Package substrate, package structure and methods for manufacturing same
JP2008071912A (en) Resin wiring substrate and semiconductor device using it, and laminated semiconductor device
JP6550260B2 (en) Wiring board and method of manufacturing wiring board
US9935053B2 (en) Electronic component integrated substrate
TWI498056B (en) Printed circuit board with burried element and method for manufacture same and package structure
US7323762B2 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
JP2013065811A (en) Printed circuit board and method for manufacturing the same
JP5456970B2 (en) Electronic component packaging structure and method of manufacturing electronic component package having this structure
JP6388427B2 (en) Wafer scale manufacturing method for surface mount electronic module
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
CN115706017A (en) Packaging mechanism and preparation method thereof
JP5250502B2 (en) Semiconductor device and manufacturing method thereof
JP5206217B2 (en) Multilayer wiring board and electronic device using the same
US20130081862A1 (en) Wiring substrate and method of manufacturing the same
JP7425704B2 (en) Semiconductor device manufacturing method and semiconductor device
CN216288317U (en) Packaging mechanism
US11289412B2 (en) Package substrate with partially recessed capacitor
JP2010067623A (en) Board with built-in chip and method for manufacturing the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121102

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees