JP5454120B2 - 駆動回路が搭載される基板及びそれを備えた表示装置 - Google Patents

Description

本発明は、駆動回路が搭載される基板及びそれを備えた表示装置に関する。

従来、表示装置においては、例えば、液晶パネルや有機ＥＬパネル等のアクティブマトリクス駆動型の表示パネルを備えたものが知られている。アクティブマトリクス駆動型の表示パネルは、表示領域内に走査線、信号線及びＴＦＴ等が形成されている。この表示パネルには、走査線や信号線に画像信号を出力し画素を駆動する駆動回路が搭載されている。例えば、液晶パネルを例示して説明すると、液晶パネルをなす一対の透明基板のうち、一方の透明基板は、他方の透明基板から張り出した張出部を備えており、この張出部に駆動回路が直接実装されている。

ここで、表示パネルに搭載される駆動回路は複数種類用意されていて、表示パネルの用途に応じた種類の駆動回路が、表示パネルの製造時に、一方の透明基板の所定位置に排他的に搭載される。このため、一方の透明基板と、各種類の駆動回路とには、位置合わせの基準となる位置合わせマークがそれぞれ設けられている（例えば特許文献１参照）。

特開平９−２６５８６号公報

基板上に排他的に設置されるコンパチブルな駆動回路同士でバンプ位置が共通化されている場合であっても、それらの駆動回路に設けられた位置合わせマーク同士は、メーカーや製造工場、製造プロセス等の違いによって、形成位置が異なっている場合がある。上記の文献では、互いにバンプ位置が共通化された複数の駆動回路における位置合わせマークの形成位置はどれも同じであり、各駆動回路の位置合わせマークの形成位置が異なる場合に各駆動回路と基板とを位置合わせする方法は開示されていない。
本発明の課題は、互いに排他的に基板に搭載される複数種類の駆動回路に設けられた位置合わせマークの形成位置が異なる場合に、各駆動回路と基板とを位置合わせする方法を提供することである。

以上の課題を解決するため、本発明の一の態様によれば、
一方の面に駆動回路搭載領域を有し、前記駆動回路搭載領域に第一の駆動回路と第二の駆動回路とが排他的に搭載される基板であって、
前記一方の面における前記駆動回路搭載領域の外側に配置され、且つ前記第一の駆動回路に形成された第一駆動回路側位置合わせマークと位置合わせされる第一基板側位置合わせマークと、
前記一方の面における前記駆動回路搭載領域の外側であって前記第一基板側位置合わせマークとは異なる位置に配置され、且つ前記第二の駆動回路に形成された第二駆動回路側位置合わせマークと位置合わせされる第二基板側位置合わせマークと、を有し、
前記第一基板側位置合わせマークと、前記第二基板側位置合わせマークとが、同形状であって、光透過率若しくは反射率を異ならせることで視覚的に異なる形態とされ、
前記第一基板側位置合わせマーク及び前記第二基板側位置合わせマークのうち、一方の基板側位置合わせマークは、前記基板の前記一方の面上に形成された遮光層を、所定の形状を有する所定の第一領域の内部全体に亘って前記遮光層が残存するようにエッチングすることにより形成され、
他方の基板側位置合わせマークは、前記所定の形状を有する所定の第二領域の内部全体に亘って前記遮光層が除去され、且つ前記第二領域と隣接する周囲領域全体に前記遮光層が残存するように、前記遮光層をエッチングすることにより形成されていることを特徴とする基板が提供される。

上記基板において、好ましくは、前記駆動回路搭載領域に前記第一の駆動回路が搭載された状態で、前記第一基板側位置合わせマークに対して前記第一駆動回路側位置合わせマークが配置される方向と、前記駆動回路搭載領域に前記第二の駆動回路が搭載された状態において、前記第二基板側位置合わせマークに対して前記第二駆動回路側位置合わせマークが配置される方向とが、前記第一の駆動回路及び前記第二の駆動回路を位置合わせする際の当該駆動回路又は前記基板の移動軸のうち一つとそれぞれ平行である。

また、本発明の他の態様によれば、
前記基板を有する表示パネルと、
前記基板の前記駆動回路搭載領域に搭載された前記第一の駆動回路若しくは前記第二の駆動回路と、を備えることを特徴とする表示装置が提供される。

本発明によれば、位置合わせマークとバンプ位置との相対的な位置関係が異なる二種類の駆動回路をそれぞれ排他的に基板上に搭載する場合に、いずれの駆動回路でも正確に位置合わせすることができる。

本実施形態の表示装置の全体構成を模式的に示した分解斜視図である。 図１の表示装置に備わる駆動回路の下面図であり、（ａ）は第一の駆動回路の下面図であり、（ｂ）は第二の駆動回路の下面図である。 図１の表示装置の液晶パネルに備わる背面側の透明基板の全体構成を模式的に示した正面図である。 図３の透明基板における画素部の概略構成を示す透過平面図である。 図３の透明基板における駆動回路搭載領域の概略構成を示す正面図である。 図４，図５のＶＩ−ＶＩ切断線から見た断面図であり、画素部、第一基板マーク及び第二基板マークの断面構成を示す断面図である。 図３の透明基板の製造方法における各工程を示す説明図である。 図３の透明基板の製造方法における各工程を示す説明図である。 図５の透明基板における第二基板マークの変形例を示す正面図である。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

図１は本実施形態の表示装置の全体構成を模式的に示した分解斜視図である。表示装置１００は液晶表示装置であり、図１に示すように、面光源装置１、液晶表示パネル２、ケース３等を備える。

ケース３は、上ケース３１、インナーフレーム３２、下ケース３３を有する。上ケース３１の天板３１ａには、矩形の表示用開口３１ｂが形成されている。インナーフレーム３２は、液晶表示パネル２の三辺を囲むように上面視略コ字状に形成されている。下ケース３３には、面光源装置１及び液晶表示パネル２が収納されていて、これらを覆うように上ケース３１が係合している。

面光源装置１は、液晶表示パネル２に向けて面発光するものであり、液晶表示パネル２の背後、即ち液晶表示パネル２の観察側とは反対側に配置されている。面光源装置１は、反射シート１１、拡散シート１２、プリズムシート１３，１４、ＬＥＤユニット１５及び導光板４等を備えている。

反射シート１１は、導光板４の背面に対向配置され、導光板４の背面から射出される光を導光板４の内側へと反射するものである。
拡散シート１２は、導光板４の光射出面に対向配置され、導光板４から射出された光を拡散させて輝度を均一にするものである。
プリズムシート１３，１４は、拡散シート１２の上に積層され、拡散シート１２から様々な方向へ向けて射出される光の向きを整えるものである。これらプリズムシート１３，１４は、拡散シート１２から射出された様々な方向を向く光を、プリズムシート１４の射出面に対しほぼ垂直な方向に向けて射出する。

ＬＥＤユニット１５は、導光板４の側方に配置され、導光板４に光を供給するものである。ＬＥＤユニット１５は、フレキシブル配線基板１６と、複数のＬＥＤ１７とを有している。複数のＬＥＤ１７は、それぞれ略直方体状をした光源であり、発光面が導光板４に向くようにフレキシブル配線基板１６上に配置されている。

液晶表示パネル２は、アクティブマトリクス方式のもので、予め定めた間隙を設けて対向配置された一対の透明基板６，７を備えている。これら透明基板６，７間の間隙には液晶（図示省略）が封入されている。一対の透明基板６，７の互いに向き合う内面には、第一と第二の透明電極（図示省略）が設けられている。第一と第二の透明電極は、電圧の印加により液晶層の液晶分子の配向状態を変化させて光の透過を制御する複数の画素をマトリクス状に形成している。また、観察側の透明基板７の外面には光学シート２３が貼り付けられている。他方、背面側の透明基板６の外面には偏光板（図示省略）が貼り付けられている。また、背面側の透明基板６には、観察側の透明基板７から張り出す張出部６１が形成されている。張出部６１には、上記の透明電極間に駆動電圧を印加するためのドライバ素子としての駆動回路２５が搭載されている。また、張出部６１には、駆動回路２５に外部回路からの制御信号を供給するためのフレキシブル配線基板２６が接続されている。

駆動回路２５としては、種類の異なる第一の駆動回路２５ａと、第二の駆動回路２５ｂとが用いられる。図２は駆動回路２５の概略構成を示す下面図であり、（ａ）は第一の駆動回路２５ａを示し、（ｂ）は第二の駆動回路２５ｂを示している。図２に示すように、第一の駆動回路２５ａと第二の駆動回路２５ｂとにおいては、どちらも出力バンプ２５１及び入力バンプ２５２が、駆動回路本体２５３に対して同じ位置に設けられている。出力バンプ２５１は、Ｘ方向に沿って千鳥状に複数配列されている。また、入力バンプ２５２は、Ｘ方向に沿って直線状に複数配列されている。
そして、第一の駆動回路２５ａに形成された第一駆動回路側位置合わせマークである第一駆動回路マーク２５４ａは、出力バンプ２５１の側方に配置されている。一方、第二の駆動回路２５ｂに形成された第二駆動回路側位置合わせマークである第二駆動回路マーク２５４ｂは、入力バンプ２５２の側方に配置されている。なお、第一駆動回路マーク２５４ａと第二駆動回路マーク２５４ｂとは、例えば十字形状等の同形状に形成されている。
ここで、Ｘ方向とは、駆動回路２５と透明基板６との位置合わせ時において、後述する駆動回路搭載装置の駆動回路搬送部による駆動回路２５又は透明基板６の移動軸のうち１つと平行な方向である。

次に、背面側の透明基板６について詳細に説明する。
図３は背面側の透明基板６の全体構成を模式的に示した正面図である。図３に示すように透明基板６には、ガラス基板Ｐの一面上に、複数のゲート配線６０２が行方向に配列されていて、複数のドレイン配線６０３が列方向に配列されている。また、各ゲート配線６０２に対しては補助容量ライン６０４がそれぞれ平行に配列されている。各ゲート配線６０２及びドレイン配線６０３によりマトリクス状に形成された各領域が画素部６０５をなす。

図４は、画素部６０５の概略構成を示す透過平面図である。図４に示すように、画素部６０５は、ゲート配線６０２とドレイン配線６０３とで囲まれた領域内に形成された略方形状の画素電極６５１を有している。この画素電極６５１が上述した背面側透明基板の透明電極（第二の透明電極）である。画素電極６５１の一つの角部には、スイッチング素子としての電界効果型逆スタガ構造のトランジスタ６０６が配置されている。このトランジスタ６０６を介して、画素電極６５１がゲート配線６０２及びドレイン配線６０３に電気的に接続されている。

また、背面側の透明基板６の張出部６１における一面上には、駆動回路２５が搭載される駆動回路搭載領域７０が設けられている。図５は駆動回路搭載領域７０の概略構成を示す正面図である。なお、この図５は駆動回路２５が搭載される側の面とは反対側から見た図面である。図５に示すように駆動回路搭載領域７０には、駆動回路２５の複数の出力バンプ２５１にそれぞれ接続される複数の出力バンプ用端子７１が、複数の出力バンプ２５１に対応するように形成されている。また、駆動回路搭載領域７０には、駆動回路２５の複数の入力バンプ２５２にそれぞれ接続される複数の入力バンプ用端子７２が、複数の入力バンプ２５２に対応するように形成されている。これら出力バンプ用端子７１及び入力バンプ用端子７２が、ゲート配線６０２及びドレイン配線６０３に電気的に接続されている。

また、張出部６１の一面上における駆動回路搭載領域７０の外側領域には、第一基板側位置合わせマークである第一基板マーク７３と、第二基板側位置合わせマークである第二基板マーク７４とが設けられている。
第一基板マーク７３は、駆動回路搭載領域７０に搭載された第一の駆動回路２５ａにおける第一駆動回路マーク２５４ａに対して、Ｘ方向に沿った位置に配置されている。この第一基板マーク７３は、遮光層７３１によって円形状に形成されている。
一方、第二基板マーク７４は、駆動回路搭載領域７０に搭載された第二の駆動回路２５ｂにおける第二駆動回路マーク２５４ｂに対して、Ｘ方向に沿った位置に配置されている。この第二基板マーク７４は、遮光層７４１が除去された領域が第一基板マーク７３と同形状となるように遮光層７４１によって囲まれている。これにより、第二基板マーク７４が第一基板マーク７３と光透過率が異なることになり、両マーク７３，７４が視覚的に異なる形態となる。

次いで、画素部６０５、第一基板マーク７３及び第二基板マーク７４の断面構造について説明する。図６は、図４，図５のＶＩ−ＶＩ切断線から見た断面図であり、画素部６０５、第一基板マーク７３及び第二基板マーク７４の断面構成を示す断面図である。

まず画素部６０５の断面構造について説明する。図６に示すように画素部６０５においては、ガラス基板Ｐ上に成膜された導電膜からなるゲート電極６２２及びゲート配線６０２を有している。そして、このゲート電極６２２は、ゲート配線６０２と電気的に接続されるように一体的に形成されている。ゲート電極６２２はトランジスタ６０６をなす箇所に配置されている。
また、画素部６０５には、ガラス基板Ｐ上に成膜された導電膜からなる補助容量ライン６０４が、ゲート電極６２２から所定の間隔を空けて形成されている。
ゲート電極６２２、ゲート配線６０２及び補助容量ライン６０４をなす導電膜は、例えばＣｒ、Ａｌ、Ｍｏの少なくとも一つの金属膜、もしくはこれらの合金膜から形成されている。

そして、画素部６０５には、ゲート電極６２２及び補助容量ライン６０４を覆うように、例えば酸化シリコン又は窒化シリコン等からなる第一絶縁膜６６１が形成されている。

第一絶縁膜６６１の上面におけるゲート電極６２２上方には、例えば真性アモルファスシリコン等の真性半導体からなる真性半導体膜６６２が形成されている。この真性半導体膜６６２の上面ほぼ中央部には窒化シリコン等からなるチャネル保護膜６６３が設けられている。真性半導体膜６６２におけるチャネル保護膜６６３に重なる領域がチャネル膜６６２ａとなる。
そして、チャネル保護膜６６３の上面両側及びその両側における真性半導体膜６６２の上面にはｎ型半導体膜であるｎ型アモルファスシリコン等からなるオーミックコンタクト層６６４，６６５が設けられている。

オーミックコンタクト層６６４，６６５の上面には、例えばＣｒからなるソース電極６６６及びドレイン電極６６７が設けられている。これにより第一絶縁膜６６１の上層側にソース電極６６６及びドレイン電極６６７が配置されることになる。なお、ドレイン電極６６７はドレイン配線６０３と電気的に接続されている（図４参照）。このように、トランジスタ６０６は、ゲート電極６２２、第一絶縁膜６６１、真性半導体膜６６２、チャネル保護膜６６３、オーミックコンタクト層６６４，６６５、ソース電極６６６及びドレイン電極６６７により構成されている。

そして、第一絶縁膜６６１の上面の所定箇所には、ＩＴＯ等からなる透明性の画素電極６５１が形成されている。画素電極６５１の一端部は、ソース電極６６６の上面に配置され、他端部は補助容量ライン６０４の上方に配置されている。

そして、トランジスタ６０６の上層側には、トランジスタ６０６を覆うように酸化シリコン等からなる第二絶縁膜６６８が形成されている。また、第二絶縁膜６６８は、補助容量ライン６０４の上方にも形成されている。

次に、第一基板マーク７３の断面構造について説明する。第一基板マーク７３は、ガラス基板Ｐ上の所定箇所に成膜された例えばＣｒ等の金属膜からなる遮光層７３１である。この第一基板マーク７３及びその周囲のガラス基板Ｐには第一絶縁膜６６１が積層されている。

次に、第二基板マーク７４の断面構造について説明する。第二基板マーク７４は、ガラス基板Ｐ上の所定箇所に成膜された例えばＣｒ等の金属膜からなる遮光層７４１により囲まれた領域であり、この領域が所定の形状となっている。ガラス基板Ｐの上面のうち、この遮光層７４１に囲まれた領域及びその周囲の遮光層７４１には第一絶縁膜６６１が積層されている。

次に、背面側の透明基板６の製造方法について図７，図８を参照して説明する。
まず、図７（ａ）に示す通り、スパッタ法にてＣｒからなる第一導電膜をガラス基板Ｐ上に成膜する。成膜後、第一導電膜をエッチングすることで、ゲート電極６２２、ゲート配線６０２、補助容量ライン６０４、遮光層７３１及び遮光層７４１を形成する。
このエッチングにより、円形である所定の第一領域の内部全体に亘って残存した遮光層７３１が第一基板マーク７３となる。
また、このエッチングにより、円形である所定の第二領域の内部全体に亘って第一導電膜（遮光層）が除去され、この第二領域と隣接する周囲領域全体に残存した遮光層７４１が第二基板マーク７４となる。

次いで、図７（ｂ）に示す通り、ガラス基板Ｐの上面の所定箇所にそれぞれ形成されたゲート電極６２２、ゲート配線６０２、補助容量ライン６０４、遮光層７３１及び遮光層７４１を覆うように、第一絶縁膜６６１をＣＶＤ法により成膜する。
そして、透明基板６の張出部６１に対してはマスクを施し、ゲート電極６２２、ゲート配線６０２及び補助容量ライン６０４を覆うように真性半導体膜６６２と、第三絶縁膜６７２とをＣＶＤ法によって積層する。その後、図示しないポジ型フォトレジストをマスクとしてドライエッチングを行い、第三絶縁膜６７２をゲート電極６２２上に残存させる。このゲート電極６２２上の第三絶縁膜６７２がチャネル保護膜６６３となる。

次いで、図７（ｃ）に示すように、フッ化アンモニウム溶液処理で真性半導体膜６６２の自然酸化膜を除去した後、ＣＶＤ法でｎ型半導体膜６７４を成膜する。

そして、ｎ型半導体膜６７４上にＣｒ膜をスパッタ法で成膜し、フォトレジストをマスクとしてＣｒからなる第二導電膜６７５をエッチングして所定のパターンを形成し、さらに同一のフォトレジストをマスクとしてｎ型半導体膜６７４と、真性半導体膜６６２とをドライエッチングで所定のパターンに加工する（図８（ａ）参照）。

ここでゲート電極６２２上に残った第二導電膜６７５がソース電極６６６、ドレイン電極６６７となる。また、ゲート電極６２２上に残った真性半導体膜６６２がチャネル膜６６２ａを形成し、ｎ型半導体膜６７４がオーミックコンタクト層６６４，６６５となる。これにより、トランジスタ６０６が形成される。

次に、スパッタ法でＩＴＯ膜を成膜して、フォトリゾグラフ法にてパターニングすることにより、図８（ｂ）に示すように画素電極６５１を形成する。そして、トランジスタ６０６及び補助容量ライン６０４を覆うように酸化シリコン等からなる第二絶縁膜６６８をＣＶＤ法により成膜する。これにより、背面側の透明基板６が製造される。

次に、本実施形態の背面側の透明基板６に対して駆動回路２５を搭載する搭載方法について説明する。
まず、第一の駆動回路２５ａを透明基板６の駆動回路搭載領域７０に搭載する場合は、駆動回路搭載装置のカメラ等の画像認識部が透明基板６の第一基板マーク７３を検出する。この際、画像認識部の認識範囲（図５に示す領域Ｓ１参照）には、同じ外形の第一基板マーク７３と第二基板マーク７４とが共存しているが、それぞれの光透過率が異なるために、画像認識部は第一基板マーク７３を正確に検出する。

第一基板マーク７３の検出後には、駆動回路搭載装置の駆動回路搬送部が第一の駆動回路２５ａを所定の位置まで移動させる。この際、駆動回路搭載装置の画像認識部は、第一の駆動回路２５ａの第一駆動回路マーク２５４ａを認識しており、この認識結果に基づいて第一駆動回路マーク２５４ａが第一基板マーク７３を基準にした所定位置に配置されるように、駆動回路搬送部が第一の駆動回路２５ａを搬送する。第一の駆動回路２５ａが所定位置に搬送されると、駆動回路搬送部は第一の駆動回路２５ａを透明基板６の駆動回路搭載領域７０に載置する。これにより、第一の駆動回路２５ａの出力バンプ２５１が駆動回路搭載領域７０の出力バンプ用端子７１上に配置されるとともに、且つ入力バンプ２５２が駆動回路搭載領域７０の入力バンプ用端子７２上に配置された状態となるように、駆動回路搬送部により第一の駆動回路２５ａと透明基板６とが位置合わせされて、透明基板６の駆動回路搭載領域に搭載される。

一方、第二の駆動回路２５ｂを透明基板６の駆動回路搭載領域７０に搭載する場合は、駆動回路搭載装置の画像認識部が透明基板６の第二基板マーク７４を検出する。この際、画像認識部の認識範囲（図５に示す領域Ｓ１参照）には、同じ外形の第一基板マーク７３と第二基板マーク７４とが共存しているが、それぞれの光透過率が異なるために、画像認識部は第二基板マーク７４を正確に検出する。

第二基板マーク７４の検出後には、駆動回路搭載装置の駆動回路搬送部が第二の駆動回路２５ｂを所定の位置まで移動させる。この際、駆動回路搭載装置の画像認識部は、第二の駆動回路２５ｂの第二駆動回路マーク２５４ｂを認識しており、この認識結果に基づいて第二駆動回路マーク２５４ｂが第二基板マーク７４を基準にした所定位置に配置されるように、駆動回路搬送部が第二の駆動回路２５ｂを搬送する。所定位置に搬送されると、駆動回路搬送部は第二の駆動回路２５ｂを透明基板６の駆動回路搭載領域７０に載置する。これにより、第二の駆動回路２５ｂの出力バンプ２５１が駆動回路搭載領域７０の出力バンプ用端子７１上に配置されるとともに、且つ入力バンプ２５２が駆動回路搭載領域７０の入力バンプ用端子７２上に配置された状態となるように、駆動回路搬送部により第二の駆動回路２５ｂと透明基板６とが位置合わせされて、透明基板６の駆動回路搭載領域に搭載される。

以上のように、本実施形態によれば、第一の駆動回路２５ａの設置位置の基準となる第一基板マーク７３と、第二の駆動回路２５ａの設置位置の基準となる第二基板マーク７４とが視覚的に異なる形態であるので、画像認識によって両マーク７３，７４を同時に検出した場合であっても互いを誤認識してしまうこと防止することができる。これにより、互いに排他的に透明基板６に搭載される第一の駆動回路２５ａ及び第２の駆動回路２５ｂに設けられた第一駆動回路マーク２５４ａ及び第二駆動回路マーク２５４ｂの形成位置が異なる場合でも、各駆動回路２５ａ，２５ｂと透明基板６とを位置合わせすることができる。

また、第一基板マーク７３と、第二基板マーク７４とが、同形状であって、光透過率を異ならせることで視覚的に異なる形態とされているので、例えば第一基板マーク７３と、第二基板マーク７４との両者とも、位置合わせ精度の高い円形状とすることも可能となる。

また、第一基板マーク７３は、透明基板６の一方の面上に形成された第一導電膜（遮光層）を、所定の形状を有する円形の第一領域の内部全体に亘って遮光層７３１が残存するようにエッチングすることにより形成されている。一方、第二基板マーク７４は、円形を有する所定の第二領域の内部全体に亘って第一導電膜（遮光層）が除去され、この第二領域と隣接する周囲領域全体に遮光層７４１が残存するように、第一導電膜（遮光層）をエッチングすることにより形成されている。このように、どちらのマーク７３，７４もエッチングにより形成されているので、同一工程によって両マーク７３，７４を形成することができる。

そして、駆動回路搭載領域７０に第一の駆動回路２５ａが搭載された状態で、第一駆動回路マーク２５４ａは第一基板マーク７３に対して所定の方向に沿って配置されている。同様に、駆動回路搭載領域７０に第二の駆動回路２５ｂが搭載された状態で、第二駆動回路マーク２５４ｂは第二基板マーク７４に対して所定の方向に沿って配置されている。本実施形態では、所定の方向を、駆動回路２５と透明基板６との位置合わせにおける、駆動回路搭載装置の駆動回路搬送部による駆動回路２５又は透明基板６の移動軸のうち、一つと平行な方向（Ｘ方向）としている。このように、駆動回路２５又は透明基板６の移動軸の一つと、基板マーク７３，７４に対して駆動回路マーク２５４ａ，２５４ｂが配置される方向とが平行であると、駆動回路２５又は透明基板６の位置合わせを容易に行うことができる。

なお、本発明は上記実施形態に限らず適宜変更可能である。
例えば、本実施形態では、表示パネルとして液晶表示パネル２を例示して説明したが、駆動回路が搭載される基板を備えた表示パネルであれば、如何なる表示パネルでもよい。液晶表示パネル２以外には例えば有機ＥＬ表示パネルが挙げられる。
また、本実施形態では、第一基板マーク７３と第二基板マーク７４とを光透過率を異ならせることで視覚的に異なる形態としたが、反射率を異ならせることで視覚的に異なる形態としても良い。
また、光透過率や反射率が同じであっても、例えば図９に示す通り、第一基板マーク７３とは形状が異なるように第二基板マーク７４ａを形成することで視覚的に異なる形態としてもよい。なお、図９では、第一基板マーク７３を円形状、第二基板マーク７４ａを四角形状としているが、外形で両者を視覚的に判別できるのであればこれら以外の形状を適用することはもちろん可能である。また、同形状であってもサイズの違いにより視覚的に判別可能とすることも可能である。

１ 面光源装置
２ 液晶表示パネル（表示パネル）
３ ケース
４ 導光板
６ 透明基板（基板）
７ 透明基板
２５ 駆動回路
２５ａ 第一の駆動回路
２５ｂ 第二の駆動回路
６１ 張出部
７０ 駆動回路搭載領域
７１ 出力バンプ用端子
７２ 入力バンプ用端子
７３ 第一基板マーク（第一基板側位置合わせマーク）
７４ 第二基板マーク（第二基板側位置合わせマーク）
１００ 表示装置
２５１ 出力バンプ
２５２ 入力バンプ
２５３ 駆動回路本体
２５４ａ 第一駆動回路マーク（第一駆動回路側位置合わせマーク）
２５４ｂ 第二駆動回路マーク（第二駆動回路側位置合わせマーク）
６０６ トランジスタ
７３１ 遮光層
７４１ 遮光層

Claims (3)

1. 一方の面に駆動回路搭載領域を有し、前記駆動回路搭載領域に第一の駆動回路と第二の駆動回路とが排他的に搭載される基板であって、
   前記一方の面における前記駆動回路搭載領域の外側に配置され、且つ前記第一の駆動回路に形成された第一駆動回路側位置合わせマークと位置合わせされる第一基板側位置合わせマークと、
   前記一方の面における前記駆動回路搭載領域の外側であって前記第一基板側位置合わせマークとは異なる位置に配置され、且つ前記第二の駆動回路に形成された第二駆動回路側位置合わせマークと位置合わせされる第二基板側位置合わせマークと、を有し、
   前記第一基板側位置合わせマークと、前記第二基板側位置合わせマークとが、同形状であって、光透過率若しくは反射率を異ならせることで視覚的に異なる形態とされ、
   前記第一基板側位置合わせマーク及び前記第二基板側位置合わせマークのうち、一方の基板側位置合わせマークは、前記基板の前記一方の面上に形成された遮光層を、所定の形状を有する所定の第一領域の内部全体に亘って前記遮光層が残存するようにエッチングすることにより形成され、
   他方の基板側位置合わせマークは、前記所定の形状を有する所定の第二領域の内部全体に亘って前記遮光層が除去され、且つ前記第二領域と隣接する周囲領域全体に前記遮光層が残存するように、前記遮光層をエッチングすることにより形成されていることを特徴とする基板。
2. 請求項１に記載の基板において、
   前記駆動回路搭載領域に前記第一の駆動回路が搭載された状態で、前記第一基板側位置合わせマークに対して前記第一駆動回路側位置合わせマークが配置される方向と、前記駆動回路搭載領域に前記第二の駆動回路が搭載された状態において、前記第二基板側位置合わせマークに対して前記第二駆動回路側位置合わせマークが配置される方向とが、前記第一の駆動回路及び前記第二の駆動回路を位置合わせする際の当該駆動回路又は前記基板の移動軸のうち一つとそれぞれ平行であることを特徴とする基板。
3. 請求項１または２に記載の基板を有する表示パネルと、
   前記基板の前記駆動回路搭載領域に搭載された前記第一の駆動回路若しくは前記第二の駆動回路と、を備えることを特徴とする表示装置。

Images