JP5453720B2 - レーザ溶接方法および半導体装置とその製造方法 - Google Patents

レーザ溶接方法および半導体装置とその製造方法 Download PDF

Info

Publication number
JP5453720B2
JP5453720B2 JP2008034297A JP2008034297A JP5453720B2 JP 5453720 B2 JP5453720 B2 JP 5453720B2 JP 2008034297 A JP2008034297 A JP 2008034297A JP 2008034297 A JP2008034297 A JP 2008034297A JP 5453720 B2 JP5453720 B2 JP 5453720B2
Authority
JP
Japan
Prior art keywords
control terminal
upper member
laser
heat
laser welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008034297A
Other languages
English (en)
Other versions
JP2009190067A (ja
Inventor
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008034297A priority Critical patent/JP5453720B2/ja
Publication of JP2009190067A publication Critical patent/JP2009190067A/ja
Application granted granted Critical
Publication of JP5453720B2 publication Critical patent/JP5453720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Laser Beam Processing (AREA)

Description

この発明は、2つの部材を重ね合わせた状態でレーザ溶接を行う場合において、上側部材の熱伝導率と熱容量が小さい場合でも、高い接合強度を確保できるレーザ溶接方法および半導体装置の製造方法に関する。
図6は、熱容量が大きな上側部材を溶接した場合の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した溶接後の要部断面図である。この上側部材2は面積が広く、厚みが厚く、熱容量が大きな部材あり、レーザ照射が照射される箇所(レーザ照射箇所6)が上側部材2の端部から離れている場合である。また、溶接部材とは上側部材2と下側部材1のことである。
2つの部材を重ね合わせた状態で上側部材2の表面にレーザ光4を照射し、上側部材2と下側部材2を溶接している。熱容量が大きい上側部材2は、下側部材1との間に良好な溶接部27が形成され、照射するレーザ光4のパワー密度を調整することで必要とする溶接面積を得ることができる。
このパワー密度はレーザ光4のパワーと、照射する面積により決まる。パワー密度を高くしたい場合には、レーザパワーを高くするか、照射面積を小さくすれば良い。パワー密度を低くしたい場合には、レーザパワーを低くするか、照射面積を大きくすれば良い。
一方、上側部材2の熱容量が小さい場合には、下側部材1が十分溶ける温度まで昇温する前に、上側部材2が溶融し、その溶け上がりにレーザパワーが消費されるため、下側部材1との溶接面積が充分得られないことになる。特に、上側部材の熱伝導率が小さな場合に溶け上がりが顕著になる。このことをつぎに説明する。
図7は、熱容量が小さな上側部材を溶接する場合の構成図であり、同図(a)は平面図、同図(b)は同図(a)のX−X線で切断したレーザ照射直後の要部断面図、同図(c)は同図(a)のX−X線で切断した溶接後の要部断面図である。図7では上側部材5が熱伝導率が小さく、細長い長方形をしており、レーザ溶接箇所6が上側部材5の端部近傍である場合を示す。
同図(a)に示すように下側部材1の上面に上側部材5が重ねられ、同図(b)に示すようにレーザ光4が上側部材5の端部近傍の表面に照射され、同図(c)に示すように上側部材5の先端部分が溶融する。
図7に示すような、幅の狭い細長い長方形で熱伝導率の小さな上側部材5を溶接する場合、照射したレーザ光4が上側部材5のレーザ照射箇所6近傍に吸収されて熱エネルギに変換され加熱される。
上側部材5の熱伝導率が小さくレーザ照射箇所6から上側部材5の端部までの最短距離Lが小さい場合には、下側部材1が融点温度に達する前に、レーザ照射箇所6近傍の上側部材5が急速に融点温度に達してしまい、下側部材1の溶融が不十分な状態で、同図(c)に示したように上側部材5の先端部分が溶け上がり、溶接部28に溶け上がり7を生じる。
このような溶接部28では、上側部材5の溶け上がり7が生じても下側部材1に溶け込むことがなく、溶接部28は下側部材1の表面に接触しているだけの状態となる。この場合、溶接部28の接合強度は著しく低くなる。
この溶け上がり7を回避するため、レーザ光4のパワー自体を低くするか、照射面積を広げることでパワー密度を下げることが考えられるが、パワー密度を下げた場合には下側部材1の温度が上がらず、図6(b)に示したような溶接部27を得ることは困難となる。
ところで、レーザ溶接においては、溶接部材の蒸発にともなったキーホール形成による溶接形態と、単純に熱伝導による溶接形態とがある。図6(b)に示したような縦長(ナゲット径(表面の溶融径)に対して溶融深さの方が大きい)の溶接部27を形成するためには、キーホール型の溶接形態とする必要がある。
このキーホール型溶接の特徴は、短時間のパルスレーザ照射で溶接が行えるという点にあり、図7に示したような細長の上側部材5のような表面積の小さな部材を瞬時に加熱して溶接する場合に有利である。
しかし、このキーホール型溶接の場合でも、熱伝導率が小さく熱容量が小さな部材では、熱が蓄積されて部材の溶け上がり7が生じて、接合面積が小さくなり接合強度が小さくなる。
特に、上側部材5の幅が狭い場合には部材5の端部からレーザ照射箇所6までの最短距離L内にある体積Vが小さい小熱容量体の場合に溶け上がり7が顕著になる。
例えば、上側部材の幅Wが1.5mm、厚さTが0.8mmの場合に、上側部材5の端部からレーザ光照射箇所6までの最短距離Lを3mmとした場合、体積Vは、L×W×T=3mm×1.5mm×0.8mm=3.6mm3となる。体積Vがこの程度小さくなると熱伝導率の小さな部材では、キーホール型であっても熱が蓄積されて溶け上がり7が生じる。この体積Vが4mm3程度以上となると溶け上がり7は生じにくくなることが実験的に確認されているので、ここでは体積Vが4mm3以下の場合を便宜的に、この箇所を小熱容量体と呼ぶことにする。
また、キーホール型のレーザ光4としては、YAGレーザ(波長1064nm)やYAGレーザの第2高調波(波長532nm)が使用できる。
一方、熱伝導型の溶接形態では縦長の溶融部を得ることが出来ないため、所望の溶接面積を得るためには、YAGレーザの場合よりも長い時間レーザを照射する必要がある。
熱伝導型溶接のレーザ光としては半導体レーザ(波長600nm〜900nm)が使用できる。熱伝導型溶接の場合には、長い時間レーザ光を照射するため、図7に示したような熱伝導率が小さな部材で溶接箇所近傍が小熱容量体の場合では、キーホール型と同様にレーザ溶接された熱が上側部材5中に蓄積され、下側部材1と溶接されるよりも先に上側部材5自身が溶け上がってしまい、所望の溶接面積が得られない。
短時間で溶接が可能なYAGレーザにおいて、熱伝導率が小さな部材でレーザ溶接箇所近傍が小熱容量体の場合には、前記したように部材の過度な溶け上がり7が生じる。特に、上側部材5として熱伝導率の小さなステンレス鋼やリン青銅を用いた場合には、溶接される箇所の上側部材5の体積が小さく熱容量が小さい小熱容量体ときに顕著に現れる。このリン青銅はバネ作用があり、半導体装置における制御端子の材料としてよく用いられる。
図8〜図10は、従来の半導体装置の製造方法を工程順に示した製造工程図であり、各工程図で(a)は要部製造工程平面図、(b)は(a)のX−X線で切断した要部製造工程断面図である。
図8〜図10は制御端子17を絶縁回路基板40上に形成された制御端子用パッド12にレーザ溶接する場合の工程を示す。
図8(a)および図8(b)において、セラミクス10・コレクタ銅箔11・制御端子用パッド12からなる絶縁回路基板40にIGBTチップ13をはんだ15により接合する。工程としては、絶縁回路基板40上に形成されたコレクタ銅箔11の上面にはんだ15を配置し、その上にIGBTチップ13を載せ、加熱することによりはんだ15を溶融させ、冷却することでコレクタ銅箔11とIGBTチップ13とを接合する。
次に、図9(a)および図9(b)において、IGBTチップ13に形成された電気信号取り出し用の制御信号用パッド14と、絶縁回路基板40に形成された制御端子用パッド12とをアルミワイヤ16で電気的に接続する。
次に、図10(a)および図10(b)において、リン青銅の制御端子17を制御端子用パッド12に押し当て、レーザ光19を照射する箇所(レーザ照射箇所18)で溶接部22を形成する。ここで使用する制御端子17の材質はリン青銅であり、表面にはその後のはんだ付け工程のためにスズめっきが施されている。リン青銅の熱伝導率は67W/mKであり純銅の17%程度である。
図11は図10のA部拡大図であり、同図(a)はレーザ照射直後で制御端子17がまだ解け始めていない状態の図であり、同図(b)は制御端子17がレーザ光19によって溶融し、再凝固した状態の図である。
図11において、例えば、制御端子の幅Wが1.5mm、厚さTが0.8mmの場合に、制御端子の端部からの最短距離Lの位置にレーザ光を照射したとすると、小容量体の体積Vは、3mm×1.5mm×0.8mm=3.6mm3となる。小容量体の体積Vがこの程度小さくなるとリン青銅のような熱伝導率の小さな部材では、キーホール型であっても熱が蓄積されて溶接部29に溶け上がり20が生じる。
用いるレーザ光はYAGレーザ(波長1064nm)でスポット径はφ0.4mm〜φ1.0mmである。制御端子17の素材に純銅を用いた場合には、熱容量が小さな上述の制御端子17でも、下側の制御端子用パッド12に溶接時の熱が逃げやすいために、図11に示したような過度の溶け上がり20は無い。
しかし、リン青銅に比べてバネ作用が無いため、制御端子用パッド12に押し当てた状態を保持することが困難である。このため、制御端子17の素材に純銅を用いるには、溶接時に制御端子17を加圧保持するような治具が必要となる。リン青銅を用いた場合には、図示しないリン青銅をインサート成型した端子ケースにより、制御端子17が制御端子用パッド12に押し当てられた状態を保持できるため治具が不要である。
しかしながら、制御端子17の素材としてリン青銅を用いた場合には、熱伝導率が純銅の1/5程度であり、体積Vが4mm3以下の小熱容量体となる場合には、熱が蓄積されて過度に溶け上がり20が生じてしまうという不都合が生じる。
このように、溶け上がり20が生じると、溶融・再凝固した制御端子17の溶接部29は、制御端子用パッド12に溶け込むことが無く、極めて接合強度が低下してしまう。
また、特許文献1において、高強度鋼板をレーザ溶接方法で溶接する場合、溶接進行方向に対して、レーザ照射位置の後方近傍にロール式抜熱体を接触させて冷却しながら溶接することが開示されている。
特開2006−68808号公報
このように、熱伝導率が小さい上側部材5(制御端子17)で溶接箇所近傍が小熱容量体である場合、溶接部28(溶接部29)は過度に溶け上がってしまうため、充分な溶接面積を確保することが困難となる。
また、前記の特許文献1では、上側部材も下側部材も大面積の鋼板を対象としおり、抜熱体としてはロール式が記載されているが、半導体装置の制御端子のような上側部材で溶接箇所近傍が小熱容量体である場合に抜熱体で押さえて吸熱し、レーザ溶接による上側部材の過度な溶け上がり量を防止する方法については記載されていない。
この発明の目的は、前記の課題を解決して、熱伝導率が小さい上側部材で溶接箇所近傍が小熱容量体の場合でも、過度な溶け上がりがなく十分な溶接面積を確保し、高い接合強度を得ることができるレーザ溶接方法および半導体装置とその製造方法を提供することである。
前記の目的を達成するために、上側部材と下側部材を重ね合わせて、前記上側部材のレーザ照射される箇所近傍に抜熱体を接した状態で前記上側部材にレーザ光を照射することにより、前記上側部材と下側部材を接合するレーザ溶接方法において、前記上側部材の形状が前記下側部材より細長い長方形であり、前記レーザ照射される箇所から前記上側部材の長手方向の一方の端部までの最短距離と前記上側部材の幅と前記上側部材の厚さの積で算出される前記上側部材の体積が所定の体積以下の小熱容量体であることを特徴とするレーザ溶接方法とする。
また、前記上側部材の熱伝導率が純銅の熱伝導率の半分以下であり、前記所定の体積が4mmである上側部材の場合に効果的である。
また、前記抜熱体が熱を外部に伝達する伝熱プローブであり、該伝熱プローブを前記上側部材に押し当てながらレーザ溶接する方法とする。
また、前記伝熱プローブの材料の熱伝導率が、溶接する上側部材と同等かそれ以上であるとよい。
また、前記上側部材と接しない前記伝熱プローブの他方の端部が冷却手段(冷却体など)に接続されていると連続してレーザ溶接する場合に抜熱効果を高めることができる。
また、前記レーザ溶接に用いるレーザ光の波長が1064nm(YAGレーザ)または532nm(YAGレーザの第2高調波)であると効果的である。
また、絶縁回路基板を構成する第1の回路パターンおよび第2の回路パターンと、前記第1の回路パターンにはんだで固着される半導体チップと、前記第2の回路パターンにレーザ溶接で固着される制御信号を伝達する制御端子とを備える半導体装置において、前記レーザ溶接で発生する熱を前記制御端子に押し当てた伝熱プローブで抜熱しながら形成された溶接部で前記制御端子と前記第2の回路パターンとが重ね合わせて固着され、前記制御端子の形状が前記第2の回路パターンより細長い長方形であり、前記レーザ溶接される箇所から前記制御端子の長手方向の一方の端部までの最短距離と前記制御端子の幅と前記制御端子の厚さの積で算出される前記制御端子の体積が所定の体積以下の小熱容量体であるとよい。
また、前記制御端子の熱伝導率が純銅の熱伝導率の半分以下であるとよい。
また、前記制御端子の材質がバネ作用を有するリン青銅である場合に効果を発揮する。また、絶縁回路基板を構成する第1の回路パターンおよび第2の回路パターンと、前記第1の回路パターンにはんだで固着される半導体チップと、前記第2の回路パターンにレーザ溶接で固着される制御信号を伝達する制御端子とを備える半導体装置の製造方法において、前記レーザ溶接で発生する熱を前記制御端子に押し当てた伝熱プローブで抜熱しながら前記制御端子と前記第2の回路パターンとを重ね合わせて溶接し、前記制御端子の形状が前記第2の回路パターンより細長い長方形であり、前記レーザ溶接される箇所から前記制御端子の長手方向の一方の端部までの最短距離と前記制御端子の幅と前記制御端子の厚さの積で算出される前記制御端子の体積が所定の体積以下の小熱容量体であるとよい。
実施の形態を以下の実施例で説明する。尚、従来構造の部位と同一の部位には同一の符号を付した。
図1は、この発明の第1実施例の小熱容量体のレーザ溶接方法を示す構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断したレーザ照射直後の要部断面図、同図(c)は同図(a)のX−X線で切断した溶接後の要部断面図である。
下側部材1の上面に上側部材5を重ね、さらに上側部材5のレーザ照射箇所6(レーザ照射を行う場所)に近い部分に伝熱プローブ8を押し当てた状態でレーザ光4を照射する。上側部材5は細長い長方形をしておりその幅は狭い。レーザ光4が上側部材5の表面に吸収され、熱エネルギに変換されることによって上側部材5のレーザ照射箇所6が溶融する。ここで、レーザ光が照射された上側部材5は、照射されたレーザスポット径に対してその幅が数倍程度しかないために熱が蓄積されていく。特に、上側部材5の材質が純銅の熱伝導率の半分以下で、上側部材5の形状が細長い長方形であり、前記レーザ照射箇所6が上側部材6の端部近傍に位置し、前記レーザ照射箇所6から端部まで最短距離Lと上側部材5の幅Wと上側部材6の厚さTの積で算出される前記上側部材の体積25が4mm3以下と体積が小さい場合には、この箇所が小熱容量体となり熱の蓄積が著しくなる。
しかしながら、レーザ照射箇所6の近傍に伝熱プローブ8が押し当てられているため、熱は伝熱プローブ8に伝導して抜熱されるので、上側部材5の溶接部9への入熱過多となることが無い。このため、図7(c)に示すような溶け上がりが無く、充分な溶接面積を確保できる。
尚、前記の体積Vが4mm3より大きい場合には、熱容量が大きくなるため、溶け上がりが少なくなり、必ずしも伝熱プローブ8を押し当てる必要はない。
また、図1(c)では上側部材5の端部が溶融していないが、前記の体積Vがさらに小さくなると端部まで溶融するようになるが、伝熱プローブ8で抜熱しているので溶接部9が盛り上がることはなく、高い接合強度が得られる。
図2に示すように上側部材5と接しない伝熱プローブ8の他方の端に冷却体30を取り付けて、伝熱プローブ8が蓄熱されないようにするとよい。特に、連続してレーザ溶接する場合には伝熱プローブ8が徐々に蓄熱されて行くため、熱を逃がす冷却体30の取り付けは有効である。また、伝熱プローブ8から効果的に抜熱できる冷却手段であれば冷却体30に限らない。
また、伝熱プローブ8の熱伝導率は、上側部材5の熱伝導率と同等以上であるとよい。勿論大きければ大きいほど伝熱プローブ8での抜熱効果が大きくなるので望ましい。
また、熱を効率的に外部へ逃がすヒートパイプで伝熱プローブ8を製作すると効果的である。
また、伝熱プローブ8の先端の大きさは、接触する熱容量の小さな上側部材5の幅よりも広くした方が効率よく熱伝導ができて好ましい。
また、用いるレーザ光4の波長は、1064nm(YAGレーザ)または532nm(YAGレーザの第2高調波)が好適である。
図3は、この発明の第2実施例の半導体装置の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図である。この半導体装置は、図1のレーザ溶接方法を用いて製造した半導体装置の構成図である。
この半導体装置の構成は、絶縁回路基板40の回路パターンであるコレクタ銅箔11にはんだ15を介して半導体チップであるIGBTチップ13が固着し、IGBTチップ13の制御信号パッド14と絶縁回路基板40の制御端子用パッド12をアルミワイヤ16で接続する。純銅の制御端子用パッド12とリン青銅の制御端子17を伝熱プローブ21を押し当てながらのレーザ溶接による溶接部22で固着する。制御端子17は制御信号を伝達する端子である。
リン青銅の制御端子17に伝熱プローブ21を押し当てながらレーザ溶接することで溶け上がりなく接合面積も広く良好に制御端子17と絶縁回路基板40の制御端子用パッド21が溶接されている。伝熱プローブ21を押し当てた制御端子17にはその押し当てた痕跡(図3の痕跡31)が残留している場合もある。
また、このリン青銅の制御端子17はバネ作用があるので、外部からの圧接力が小さい場合でも制御端子17と制御端子用パッド12の密着性が良好となり、レーザ溶接ができる。
尚、制御端子17のリン青銅は熱伝導率が純銅の1/5程度と小さい。また、図1に相当する箇所で、レーザ照射箇所18から制御端子17の端部まで最短距離Lと制御端子17の幅Wと制御端子17の厚さTの積で表される制御端子の体積V(後述の図4の体積V)は3mm×1.5mm×0.8mm=3.6mm3である。この体積Vは4mm3以下であり、小熱容量体であるので、レーザパワーで容易に温度が上昇し、溶け上がりが起こるが、伝熱プローブ21により抜熱しながらレーザ溶接することで溶け上がりを防止できる。
図4は、この発明の第3実施例の半導体装置の製造方法を示した図であり、同図(a)、同図(b)は工程順に示した製造工程断面図であり、同図(a)はレーザ照射直後の製造工程断面図、同図(b)は溶接後の製造工程断面図である。この製造工程断面図は図3(b)のA部の断面に相当する。
図4は図3の半導体装置の製造方法であり、半導体装置に使用される絶縁回路基板40の純銅の制御端子用パッド12とリン青銅の制御端子17とのレーザ溶接時に、伝熱プローブ21を用いている。
リン青銅の制御端子17が絶縁回路基板40上に形成された純銅の制御端子用パッド12に押し当てられた状態でレーザ光19が照射される。このとき、レーザ照射箇所18近傍に伝熱プローブ21が押し当てられているため、レーザ光により生じた熱は熱容量の小さな制御端子17に蓄積されずに伝熱プローブ21に伝導していき、溶接部22は過度に溶け上がることが無く、充分な溶接面積を確保することができる。
伝熱プローブ21の材質としては、溶接する制御端子17(リン青銅)の熱伝導率と同等以上のものを用いるのが良い。例えば、純銅や銅合金などがよい。
図4の伝熱プローブ21の形状はテーパの付いた円柱状としたが、これに限らず熱伝導できれば角柱状でも構わない。また、図5に示す伝熱プローブ23のように段差を持った形状としても構わない。
この発明の第1実施例の小熱容量体のレーザ溶接方法を示す構成図であり、(a)は要部平面図、(b)は(a)のX−X線で切断したレーザ照射直後の要部断面図、(c)は(a)のX−X線で切断した溶接後の要部断面図 上側部材5と接しない伝熱プローブ8の他方の端に冷却体30を取り付けた図 この発明の第2実施例の半導体装置の構成図であり、(a)は要部平面図、(b)は(a)のX−X線で切断した要部断面図 この発明の第3実施例の半導体装置の製造方法であり、(a)、(b)は工程順に示した製造工程断面図であり、(a)はレーザ照射直後の製造工程断面図、(b)は溶接後の製造工程断面図 段差を有する伝熱プローブの図 熱容量が大きな上側部材を溶接した場合の構成図であり、(a)は要部平面図、(b)は(a)のX−X線で切断した溶接後の要部断面図 熱容量が小さな上側部材を溶接する場合の構成図であり、(a)は平面図、(b)は(a)のX−X線で切断したレーザ照射直後の要部断面図、(c)は(a)のX−X線で切断した溶接後の要部断面図 従来の半導体装置の製造方法を製造工程図 図8に続く、従来の半導体装置の製造方法を製造工程図 図9に続く、従来の半導体装置の製造方法を製造工程図 図10のA部拡大図であり、(a)はレーザ照射直後で制御端子17がまだ解け始めていない状態の図であり、(b)は制御端子17がレーザ光19によって溶融し、再凝固した状態の図
符号の説明
1 下側部材
2、5 上側部材
4、19 レーザ光
6 レーザ照射箇所
7 溶け上がり
8、21、23 伝熱プローブ
9、22 溶接部
10 セラミックス
11 コレクタ銅箔
12 制御端子用パッド
13 IGBTチップ
14 制御信号用パッド
15 はんだ
16 アルミワイヤ
17 制御端子
18 レーザ照射箇所
30 冷却体
31 押さえ痕跡
40 絶縁回路基板
L 最短距離
W 幅
T 厚さ
V 体積(小熱容量体の体積)

Claims (10)

  1. 上側部材と下側部材を重ね合わせて、前記上側部材のレーザ照射される箇所近傍に抜熱体を接した状態で前記上側部材にレーザ光を照射することにより、前記上側部材と下側部材を接合するレーザ溶接方法において、前記上側部材の形状が前記下側部材より細長い長方形であり、前記レーザ照射される箇所から前記上側部材の長手方向の一方の端部までの最短距離と前記上側部材の幅と前記上側部材の厚さの積で算出される前記上側部材の体積が所定の体積以下の小熱容量体であることを特徴とするレーザ溶接方法。
  2. 前記上側部材の熱伝導率が純銅の熱伝導率の半分以下であり、前記所定の体積が4mmであることを特徴とする請求項1に記載のレーザ溶接方法。
  3. 前記抜熱体が熱を外部に伝達する伝熱プローブであり、該伝熱プローブを前記上側部材に押し当てながらレーザ溶接することを特徴とする請求項1に記載のレーザ溶接方法。
  4. 前記伝熱プローブの材料の熱伝導率が、溶接する上側部材と同等かそれ以上であることを特徴とした請求項3に記載のレーザ溶接方法。
  5. 前記上側部材と接しない前記伝熱プローブの他方の端部が冷却手段に接続されていることを特徴とした請求項3または4に記載のレーザ溶接方法。
  6. 前記レーザ溶接に用いるレーザ光の波長が1064nm(YAGレーザ)または532nm(YAGレーザの第2高調波)であることを特徴とした請求項1のレーザ溶接方法。
  7. 絶縁回路基板を構成する第1の回路パターンおよび第2の回路パターンと、前記第1の回路パターンにはんだで固着される半導体チップと、前記第2の回路パターンにレーザ溶接で固着される制御信号を伝達する制御端子とを備える半導体装置において、前記レーザ溶接で発生する熱を前記制御端子に押し当てた伝熱プローブで抜熱しながら形成された溶接部で前記制御端子と前記第2の回路パターンとが重ね合わせて固着され、前記制御端子の形状が前記第2の回路パターンより細長い長方形であり、前記レーザ溶接される箇所から前記制御端子の長手方向の一方の端部までの最短距離と前記制御端子の幅と前記制御端子の厚さの積で算出される前記制御端子の体積が所定の体積以下の小熱容量体であることを特徴とする半導体装置。
  8. 前記制御端子の熱伝導率が純銅の熱伝導率の半分以下であることを特徴とする請求項7に記載の半導体装置。
  9. 前記制御端子の材質がバネ作用を有するリン青銅であることを特徴とする請求項8に記載の半導体装置。
  10. 絶縁回路基板を構成する第1の回路パターンおよび第2の回路パターンと、前記第1の回路パターンにはんだで固着される半導体チップと、前記第2の回路パターンにレーザ溶接で固着される制御信号を伝達する制御端子とを備える半導体装置の製造方法において、前記レーザ溶接で発生する熱を前記制御端子に押し当てた伝熱プローブで抜熱しながら前記制御端子と前記第2の回路パターンとを重ね合わせて溶接し、前記制御端子の形状が前記第2の回路パターンより細長い長方形であり、前記レーザ溶接される箇所から前記制御端子の長手方向の一方の端部までの最短距離と前記制御端子の幅と前記制御端子の厚さの積で算出される前記制御端子の体積が所定の体積以下の小熱容量体であることを特徴とする半導体装置の製造方法。
JP2008034297A 2008-02-15 2008-02-15 レーザ溶接方法および半導体装置とその製造方法 Expired - Fee Related JP5453720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008034297A JP5453720B2 (ja) 2008-02-15 2008-02-15 レーザ溶接方法および半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008034297A JP5453720B2 (ja) 2008-02-15 2008-02-15 レーザ溶接方法および半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2009190067A JP2009190067A (ja) 2009-08-27
JP5453720B2 true JP5453720B2 (ja) 2014-03-26

Family

ID=41072568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008034297A Expired - Fee Related JP5453720B2 (ja) 2008-02-15 2008-02-15 レーザ溶接方法および半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP5453720B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299420B (zh) * 2011-01-07 2016-08-31 富士电机株式会社 半导体器件及其制造方法
CN103477429B (zh) * 2011-05-13 2017-04-12 富士电机株式会社 半导体器件及其制造方法
JP2015119072A (ja) 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005246433A (ja) * 2004-03-04 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 非晶質金属シートの接合方法及び接合装置並びに水素透過ユニット

Also Published As

Publication number Publication date
JP2009190067A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP5794577B2 (ja) ヒータチップ及び接合装置及び接合方法並びに導体細線と端子の接続構造
JP6784232B2 (ja) 積層金属箔の溶接方法
JP4858238B2 (ja) レーザ溶接部材およびそれを用いた半導体装置
JP4764983B2 (ja) 半導体装置の製造方法
JP5453720B2 (ja) レーザ溶接方法および半導体装置とその製造方法
JP4765853B2 (ja) 半導体装置の製造方法
CN104907715A (zh) 一种超声波-电阻复合焊接方法
JP2010075967A (ja) 異種金属の溶接方法
JP5040269B2 (ja) レーザ溶接方法
KR100232390B1 (ko) 고체동편의 접합방법
CN102138190B (zh) 电子零件用端子的制造方法及通过该制造方法得到的电子零件用端子
JP2009164400A (ja) ヒータチップ及び接合装置及び接合方法
JPH0253149B2 (ja)
CN114724870B (zh) 一种焊接装置
KR100712938B1 (ko) 땜납 접합 방법 및 장치
JP2007305620A (ja) 半導体装置の製造方法
JP2007103527A (ja) 電解コンデンサ及びその製造方法
JP2010082673A (ja) レーザ溶接部材およびレーザ溶接方法
JPH0722096A (ja) 混成集積回路
JP2010051989A (ja) レーザ接合方法
JP5239187B2 (ja) レーザ溶接部材およびレーザ溶接方法
JPH0489190A (ja) 絶縁電線と端子との接合方法
CN114502315A (zh) 用于焊接至少两个部件的焊接设备及方法
CN110560861A (zh) 一种电机绕组多层导体的点焊方法
JP5163568B2 (ja) 半導体素子の配線接合方法、及び加熱ツール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Ref document number: 5453720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees