JP5453389B2 - Ｆｄｄｏｆｄｍａまたはｓｃ−ｆｄｍシステムにおけるリターンリンクの時間調節 - Google Patents

Ｆｄｄｏｆｄｍａまたはｓｃ−ｆｄｍシステムにおけるリターンリンクの時間調節 Download PDF

Info

Publication number
JP5453389B2
JP5453389B2 JP2011501957A JP2011501957A JP5453389B2 JP 5453389 B2 JP5453389 B2 JP 5453389B2 JP 2011501957 A JP2011501957 A JP 2011501957A JP 2011501957 A JP2011501957 A JP 2011501957A JP 5453389 B2 JP5453389 B2 JP 5453389B2
Authority
JP
Japan
Prior art keywords
fdm
timing correction
cyclic prefix
timing
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011501957A
Other languages
English (en)
Other versions
JP2011523517A (ja
Inventor
サンパス、ヘマンス
リン、ジェレミイ・エイチ．
カンドゥクリ・ナラヤナ、サニル・クマー
ベルマニ、サミーア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011523517A publication Critical patent/JP2011523517A/ja
Application granted granted Critical
Publication of JP5453389B2 publication Critical patent/JP5453389B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • H04L27/2607—Cyclic extensions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

関連出願の参照
本件特許出願は、2008年3月29日に出願された「METHOD AND SYSTEM FOR TIME ADJUSTMENTS IN AN FDD OFDMA SYSTEM」という名称の仮出願61/040,664に基づいて優先権を主張するものであって、当該仮出願は、本件出願の被譲渡人に譲渡され、参照によって本件明細書に明白に組み込まれている。
本発明は、電気通信システムにおける通信に関係し、より詳細には、周波数分割二重（FDD）直交周波数分割多元接続（OFDMA）または単一搬送周波数分割多元接続（SC-FDMA）システムにおけるアクセス端末のリターンリンク（RL）の時間調節に関係する。
ワイヤレス通信システムは、音声、データなどのような様々なタイプの通信コンテンツを提供するために広く展開されている。これらのシステムは、利用可能なシステム資源（例えば、帯域幅および送信電力）を共有することによって複数のユーザとの通信をサポートすることができる多元接続システムであってよい。そのような多元接続システムの例には、符号分割多元接続（CDMA）システム、時分割多元接続（TDMA）システム、周波数分割多元接続（FDMA）システム、3GPP LTEシステム、および直交周波数分割多元接続（OFDMA）システムが含まれる。
一般に、ワイヤレス多元接続通信システムは、複数のワイヤレス端末のための通信を同時にサポートすることができる。各端末は、順方向リンクおよび逆方向リンク上の送信によって、1つまたは複数の基地局と通信する。順方向リンク（またはダウンリンク）とは、基地局から端末への通信リンクをいい、逆方向リンク（またはアップリンク）とは、端末から基地局への通信リンクをいう。この通信リンクは、単一入力・単一出力、複数入力・単一出力、または複数入力・複数出力（MIMO）システムによって確立されることができる。
MIMOシステムは、データ伝送のために複数（NT個）の送信アンテナと複数（NR個）の受信アンテナを使用する。NT個の送信アンテナとNR個の受信アンテナによって形成されるMIMOチャネルは、NS個の独立チャネルに分解されることができる。独立チャネルは、空間チャネルとも呼ばれる。ここで、NS≦min｛NT，NR｝である。NS個の独立チャネルの各々は、1次元に対応する。MIMOシステムは、複数の送信アンテナと複数の受信アンテナとによって生成される追加次元が利用されると、改善されたパフォーマンス（例えば、より高いスループットおよびより高い信頼性）を提供することができる。
MIMOシステムは、時分割二重（TDD）および／または周波数分割二重（FDD）システムをサポートすることができる。TDDシステムでは、順方向リンク送信と逆方向リンク送信が同じ周波数領域にあるので、相互性原理により逆方向リンクチャネルから順方向リンクチャネルを推定することが可能となる。このことによって、アクセスポイントは、アクセスポイントにおいて複数のアンテナが利用可能であるとき、順方向リンク上の送信ビームフォーミング利得を引き出すことができる。
現代の通信システムでは、タイミングは、重要な考慮事項であって、特に同期型のOFDMまたはSC-FDMシステムでは、複数のユーザの間の通信を同期させるために、タイミングが使用されることができる。基地局またはアクセスポイント（AP）は、モバイル装置またはアクセス端末（AT）のタイミングを制御することによって、リターンリンク（RL）エリア／セクター内のアクセス端末に生じ得る干渉の可能性を低減することができる。
TDDシステムでは、各ATは、APからの距離が異なるところに配置されることがある。したがって、各クライアントまたはATからのOFDM波形は、時間的に異なるインスタンスでAPに到達することがある。しかしながら、TDDシステムでは、各クライアントまたはATのRL送信は、APにおいて受信されるとき時間的に整列させられる必要が生じ得る。したがって、各々のRL送信が後にAPで整列（時間の観点から）させられないとしたら、各々のクライアントまたはATは、互いに干渉を生成し、APは、どのクライアントをも解読することができないことになろう。さらに、TDDシステムでは、RL送信の後に順方向リンク（FL）送信が生起する可能性があるので、APで受信される信号の遅れが結果としてFL送信との干渉を生じさせる可能性がある。
TDDシステムでは、続いて起こるAT送信とAT送信の間に、ATがデータを送信しないサイレンスインターバルが多数ある。さらに、順方向リンク（FL）送信とRL送信の間では、ガードインターバルも利用される。このガードインターバルにおいてもデータ送信は生起しない。それゆえ、各ATは、RL送信またはFL送信が（時間的に）予定より早く（または遅く）生起して同期的にAPに到着するように、RL送信またはFL送信を前進／後退（バックオフ）させることができるようになっている。このコンセプトは、「時間の後退／前進」（time retardation/advancement）として知られている。現在のところ、時間の後退／前進は、TDDシステムについてのみ行なわれている。しかしながら、たいていのFDDシステムでは、ATはRLおよびFL上で連続的に信号を送信しており、結果として、ガードインターバルは、ほとんどない、またはまったくない。それゆえ、FDDシステムにおいて、タイミング／同期は、未解決の問題である。その結果、FDDシステムにおけるタイミング調節に対処するニーズがある。より詳細には、FDDシステムにおいてATがRLタイミングを調節する方法についてのニーズがある。
本件発明の例示的実施形態は、周波数分割多重（FDM）システムにおけるタイミング調節のためのシステムと方法に向けられる。
したがって、ある実施形態は、次のことを具備する周波数分割多重（FDM）システムにおけるタイミング調節方法を含むことができる：タイミング修正を実行せよという要求を受け取ることと、時間ドメインFDMシンボルを生成することと、およびサイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって時間ドメインFDMシンボルにおけるタイミング修正を制御すること。
別の実施形態は、次の手段を具備する周波数分割多重（FDM）接続端末を同期させるための装置を含むことができる：タイミング修正を実行せよとの要求を受け取るための手段と、時間ドメインFDMシンボルを生成するための手段と、およびサイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって時間ドメインFDMシンボルにおけるタイミング修正を制御する手段。
別の実施形態は、ワイヤレス通信システムにおいて操作可能な装置であって、次の論理（論理回路）を具備する装置を含むことができる：タイミング修正を実行せよとの要求を受け取るように構成されている論理と、時間ドメインFDMシンボルを生成するように構成されている論理と、およびサイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって時間ドメインFDMシンボルにおけるタイミング修正を制御するように構成されている論理。
別の実施形態は、少なくとも1つのプロセッサによって実行されるとき通信信号の処理を提供するように動作する命令を有するコンピュータ可読媒体であって、次の命令を具備するコンピュータ可読媒体を含むことができる：タイミング修正を実行せよとの要求を受け取るための命令と、時間ドメインFDMシンボルを生成するための命令と、およびサイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって時間ドメインFDMシンボルにおけるタイミング修正を制御するための命令。
別の実施形態は、周波数分割多重（FDM）システムにおけるタイミング修正を決定するための方法であって、次のことを具備する方法を含むことができる：アクセス端末から送信を受信することと、受信された送信に基づいてタイミング修正を決定することと、および前記タイミング修正を前記アクセス端末に送信すること。
別の実施形態は、周波数分割多重（FDM）システムにおけるタイミング修正を決定するための装置であって、次の論理を具備する装置を含むことができる：アクセス端末から送信を受信するように構成されている論理と、受信された送信に基づいてタイミング修正を決定するように構成されている論理と、および前記タイミング修正を前記アクセス端末に送信するように構成されている論理。
添付図面は、発明の実施形態の説明を助けるために提示され、かつ、もっぱら実施形態の例示のために提供されるものであって、実施形態の制限のために提供されるものではない。
図1は、1つの実施形態にしたがっている多元接続ワイヤレス通信システムを例示する。 図2は、通信システムのブロック図である。 図3は、受信機（送信機）におけるタイミング制御の1つの典型的実装を例示する一般的アーキテクチャーのブロック図である。 図4は、例示的実施形態にしたがっているCPインターバルのオーバーラップを例示するブロック図である。 図5aは、APのコンテキスト内でサイクリックプリフィックス長を調節する例示的実施形態のサンプル的例示である。 図5bは、ATのコンテキスト内でサイクリックプリフィックス長を調節する例示的実施形態のサンプル的例示である。 図6aは、例示的実施形態において、例えばOFDMシンボルとそれに対応するオーバーラップとを用いる2つの連続フレームのサンプル的例示である。 図6bは、例示的実施形態において、例えばOFDMシンボルとそれに対応するオーバーラップとを用いる2つの連続フレームのサンプル的例示である。 図6cは、例示的実施形態において、例えばOFDMシンボルとそれに対応するオーバーラップとを用いる2つの連続フレームのサンプル的例示である。
発明の詳細な説明
本発明の態様は、本発明の特定の実施形態に向けられる以下の説明および関連図面において開示される。本発明の範囲から外れることなく、代替的実施形態が考案可能である。さらに、本発明のよく知られている要素は、本発明の適切な詳細をあいまいにしないようにするために、詳述されないまたは省略されるものとする。
本件明細書において、「例示的」という語は、「例、実例または例示として役に立つ」ことを意味するために使用される。本件明細書において「例示的」と記述されるいかなる実施形態も、必ずしも他の実施形態に比べて好ましいまたは有利であるというふうに解釈されてはならない。同様に、「発明の実施形態」という語は、本件発明のすべての実施形態が、論じられる特徴、利点または操作モードを含むことを必要とするものではない。
本件明細書記載の技術は、符号分割多元接続(CDMA)ネットワーク、時分割多元接続（TDMA）ネットワーク、周波数分割多元接続（FDMA）ネットワーク、直交FDMA（OFDMA）ネットワーク、単一搬送波FDMA（SC-FDMA）ネットワークなどのような様々なワイヤレス通信について使用可能である。「ネットワーク」という語と「システム」という語は、しばしば互換的に使用される。CDMAネットワークは、UTRA（Universal Terrestrial Radio Access）、cdma2000などのような無線技術を実装することができる。UTRAは、広帯域のCDMA（W-CDMA）およびLCR（Low Chip Rate）を含んでいる。CDMA2000は、IS-2000、IS-95およびIS-856標準をカバーする。TDMAネットワークは、GSM(Global System for Mobile Communications)のような無線技術を実装することができる。OFDMAネットワークは、E-UTRA （Evolved UTRA）、IEEE 802.11、IEEE 802.16、 IEEE 802.20、フラッシュ-OFDM(flash-OFDM登録商標)などのような無線技術を実装することができる。UTRA、E-UTRAおよびGSMは、UMTS（Universal Mobile Telecommunication System）の一部である。LTE（Long Term Evolution）は、E-UTRAを使用するUMTSの近刊のリリースである。UTRA、E-UTRA、GSM、UMTS および LTEは、3GPP（3rd Generation Partnership Project）という名の組織からの文献に記述されている。CDMA2000は、3GPP2（3rd Generation Partnership Project 2）という名の組織からの文献に記述されている。これらの様々な無線技術および標準は、本件技術分野において知られている。簡明さのために、本件技術のある態様は、以下においてLTEについて説明され、また以下の説明の多くの部分においてLTE用語が使用される。
単一搬送波変調と周波数ドメインのイコライゼーションとを利用する単一搬送周波数分割多元接続（SC-FDMA）は、OFDMAシステムの場合と同様のパフォーマンスおよび実質的に同じ全体的複雑性を有する技術である。SC-FDMA信号は、その固有の単一搬送波構造のゆえに、ピーク対平均電力比（PAPR）が相対的に低い。SC-FDMAは、特に、相対的に低いPAPRが送信電力の効率性という点でモバイル端末に利益を与えるアップリンク通信に関して、大きな注目を集めてきた。今のところ、SC-FDMAが利用されるというのは、3GPPのLTEまたはE-UTRAにおけるアップリンク多元接続方式のための作業上の仮説である。
本件明細書で使用される用語は、特定の実施形態を説明するためだけのものであって、本件発明の実施形態を制限するよう意図されているものではない。本件明細書において使用されているように、単数の「a」「an」「the」は、複数形を含まないことを文脈が明らかに示している場合を除いて、複数形をも含むよう意図されている。「具備する」（"comprises"、 "comprising"）および／または「含む」（"includes"、"including",）という語は、本件明細書で使用されるとき、述べられている特徴、整数、ステップ、オペレーション、エレメントおよび／またはコンポーネントの存在を特定するものであるが、1つまたは複数の他の特徴、整数、ステップ、オペレーション、エレメント、コンポーネントおよび／またはこれらのもののグループの存在または追加を排除するものではない、ということがさらに理解されるであろう。
さらに、例えば、コンピューティングデバイスのエレメントによって実行される一連のアクションの観点から多くの実施形態が説明される。本件明細書において説明される様々なアクションは、特定の回路（例えば特定用途向け集積回路（ASIC））、1つまたは複数のプロセッサによって実行されるプログラム命令、またはこれらの組み合わせによって実行されることができることが認識されるだろう。さらに、本件明細書において説明されるこれらのアクションシーケンスは、コンピュータで実行すると本件明細書記載の機能を関連プロセッサに実行させる対応するコンピュータ命令セットを内蔵する任意の形式のコンピュータ可読記憶媒体の中に全体的に具現化されると考えられることができる。したがって、本発明の様々な態様は、多くの異なる形式で具現化されてよく、そのような態様はすべて、本件特許請求の範囲に記載の主題の範囲内であると考えられる。さらに、本件明細書記載の実施形態の各々について、いずれかのそのような実施形態の対応する形式は、例えば、明細書記載のアクションを実行する「ように構成されている論理」として本件明細書では記載されている。
さらに、以下において説明される方法およびシステムは、タイミングを考慮する任意の通信プロトコルに適用可能であって、それゆえ、以下に示される特定の実施例のいずれかに明示的に限定されるべきではない、ということが理解される。
図1を参照して、1つの実施形態にしたがっている多元接続ワイヤレス通信システムが例示される。アクセスポイント100（AP）は、多数のアンテナグループを含んでよく、そのうちの1つのグループは、アンテナ素子104および106を含み、他の1つのグループは、アンテナ素子108および110を含み、さらに別の1つのグループは、アンテナ素子112および114を含んでいる。図1では各アンテナグループについて2つのアンテナしか示されていないけれども、各グループについてそれより多い数のアンテナまたはそれより少ない数のアンテナが利用されてもよいことが当業者によって理解される。アクセス端末116（AT）は、アンテナ素子112および114と通信可能な状態にあり、そこではアンテナ素子112および114は、順方向リンク120上においてアクセス端末116へ情報を送信し、逆方向リンク118上においてアクセス端末116から情報を受信する。アクセス端末122は、アンテナ素子106および108と通信可能な状態にあり、そこではアンテナ素子106および108は、順方向リンク126上においてアクセス端末122へ情報を送信し、逆方向リンク124上においてアクセス端末122から情報を受信する。FDDシステムでは、通信リンク118、120、124および126は、異なる通信周波数を使用することができる。例えば、順方向リンク120は、逆方向リンク118によって使用される周波数とは異なる周波数を使用することができる。
各々のアンテナグループおよび／またはそのグループのアンテナが通信をするよう設計されているエリアは、ときにアクセスポイントのセクターと呼ばれる。前記実施形態において、各々のアンテナグループは、アクセスポイント100によってカバーされるエリアのセクターのアクセス端末と通信をするように設計されている。
順方向リンク120および126上の通信において、アクセスポイント100の送信アンテナは、異なるアクセス端末116および124のための順方向リンクのSN比を改善するためにビームフォーミングを利用する。また、カバレッジエリア全体にわたってランダムに散在させられているアクセス端末への送信のためにビームフォーミングを使用するアクセスポイントは、すべてのアクセス端末への送信を1つのアンテナによって行うアクセスポイントに比べて、近隣セル内のアクセス端末との間に生じる干渉が少ない。
アクセスポイントは、端末との通信のために使用される固定局であってもよく、またアクセスポイント、ノードＢまたは他のなんらかの用語で呼ばれてもよい。アクセス端末はまた、アクセス端末、ユーザ設備（UE）、ワイヤレス通信デバイス、端末、アクセス端末または他のなんらかの用語で呼ばれてもよい。
図2は、MIMOシステム200内のAP210（アクセスポイントとしても知られている）およびAT250（アクセス端末としても知られている）の実施形態のブロック図である。AP210では、多くのデータストリームのためのトラヒックデータがデータソース212から送信（TX）データプロセッサ214に提供される。
ある実施形態において、各データストリームは、それぞれの送信アンテナで送信される。TXデータプロセッサ214は、各データストリームのために選択されている特定の符号化方式に基づいて、各データストリームのためにフォーマット化、符号化、およびインターリーブを行い、もって、符号化データを提供する。
各データストリームのための符号化データは、OFDM技術を使用して、パイロットデータで多重化されることができる。パイロットデータは、典型的に、既知の方法で処理される既知のデータパターンであって、チャネル応答を推定するために受信機システムにおいて使用されることができる。各データストリームのための多重化されたパイロットおよび符号化データは、次に、各データストリームのために選択されている特定の変調方式（例えばBPSK, QSPK, M-PSK, または M-QAM）に基づいて変調（すなわちシンボルマップ）され、もって、変調シンボルを提供する。各データストリームのためのデータレート、符号化および変調は、プロセッサ230によって実行される命令によって決定されることができる。
すべてのデータストリームのための変調シンボルは、次に、TX MIMOプロセッサ220に提供され、プロセッサ220は、変調シンボルをさらに処理する（例えばOFDMのために）ことができる。TX MIMOプロセッサ220は、次に、NT個の変調シンボルストリームをNT個の送信機（TMTR）222aないし222tに提供する。ある実施形態において、TX MIMOプロセッサ220は、データストリームのシンボルとそのシンボルの送信元アンテナとに対して、ビームフォーミング重みを適用する。
送信機222aないし222tの各々は、それぞれのシンボルストリームを受信し処理し、もって、1つまたは複数のアナログ信号を提供し、そのアナログ信号をさらに調整（例えば、増幅、フィルタリング、アップコンバート）し、もって、MIMOチャネル上での送信にふさわしい変調信号を提供する。送信機222aないし222tからのNT個の変調信号は、次に、NT個のアンテナ224aないし224tからそれぞれ送信される。
AT 250において、送信された変調信号は、NR個のアンテナ252aないし252rによって受信され、各アンテナ252から受信された信号は、それぞれの受信機（RCVR）254aないし254rに提供される。各受信機254は、それぞれの受信信号を調整（例えば、フィルタリング、増幅、ダウンコンバート）し、調整された信号をデジタル化し、もって、サンプルを提供し、およびそのサンプルをさらに処理し、もって、対応する「受信された」シンボルストリームを提供する。
RXデータプロセッサ260は、次に、特別の受信機処理技術に基づいて、NR個の受信機254からNR個の受信シンボルストリームを受信し処理し、もって、NT個の「検出された」シンボルストリームを提供する。RXデータプロセッサ260は、次に、各検出シンボルストリームを復調し、逆インターリーブし、解読し、もって、データストリームのためのトラヒックデータを復元する。RXデータプロセッサ260による処理は、AP210においてTXMIMOプロセッサ220およびTXデータプロセッサ214によって行なわれる処理と相補的であってよい。
プロセッサ270は、AT250に制御を提供し、メモリ272、RXデータプロセッサ260およびTXデータプロセッサ238にインターフェースを提供する。TXデータプロセッサ238は、データソース236から多数のデータストリームのためのトラヒックデータを受信する。このトラヒックデータは、変調器280によって変調され、送信機254aないし254rによって調整され、そしてAP210に戻される。
AP210において、AT250からの変調信号は、アンテナ224によって受信され、受信機222によって調整され、復調器240によって復調され、RXデータプロセッサ242によって処理され、もって、AT250によって送信された逆方向リンクメッセージが抽出される。プロセッサ230は、AP210に制御を提供し、メモリ232、TXデータプロセッサ214およびTXMIMOプロセッサ220にインターフェースを提供する。
図3は、フレームを送信する通信デバイス210または250のタイミング制御装置の1つの例示的実装を例示するブロック図アーキテクチャー300である。特に、図3は、IFFTブロック310およびベースバンド処理ブロック320を包含することができる一般的アーキテクチャー300を例示する。IFFTブロック310は、OFDMA変調器またはSC-FDM変調器（不図示）から受信した変調シンボルを処理することができる。さらに、IFFTブロック310およびベースバンド処理ブロック320は、プロセッサブロック330に連結される。1つの実施形態において、プロセッサブロック330は、ARMプロセッサまたはDSPのようなファームウェアプロセッサを使用することができる。
例示的システムにおいて、プロセッサブロック330は、ベースバンド処理ブロック320がタイミングを前進または後退させることを可能にするファームウェア能力を含んでもよい。例示的システムにおいて、プロセッサブロック330は、FFT設定モジュール332および時間／周波数修正モジュール334を含むファームウェアを含んでもよい。FFT設定モジュール332は、FFTサイズ、スケーリングファクタ等のような、FFTエンジンの様々なパラメータを指定することができる。
時間／周波数修正モジュール334は、タイミングの前進／後退を決定するアルゴリズム（図5aおよび5bに示されている）を含んでもよい。タイミングの前進／後退は、ATによって送信されるいかなる信号も同期的に（前もって定義された時点において）APに到着することを確実なものとするために、ATによって実行されることができる。その結果、APは、同期的にAPに到着することができる複数のクライアントからの多数の信号を受信することができる。時間／周波数修正モジュール334は、ベースバンド処理ブロック320に対して、タイミングの前進／後退を実行するよう命じることができる。したがって、時間／周波数修正モジュール334は、ベースバンド処理ブロック320に対して、サイクリックプリフィックスおよびその他の任意のウィンドウ・パラメータを変更するよう命じることができる。時間／周波数修正モジュール334は、タイミングの前進／後退をチップ数の単位で計算することができる。すべてのOFDMシンボルまたはSC-FDMシンボルについて、時間／周波数修正モジュール334は、ベースバンド処理ブロック320を制御するタスクリストを経由してサイクリックプリフィックスおよびウィンドウ長パラメータを渡すことによってタイミングを前進または後退させるようベースバンド処理ブロック320に命じる能力を持つことができる。
その結果、いくつかの実施形態では、本件明細書記載の特徴を実装するためのハードウェア（例えばメインプロセッサ）の動作は、プロセッサブロック330の統合化とファームウェアによって制御されるタスクの使用とによってシームレスになされることができる。
この例示的配置において、IFFTブロック310は、例えば4096のIFFTサイズを有するIFFTエンジン312を含んでもよい。しかしながら、設計上の選好にしたがって他のサイズも使用され得ることが理解される。IFFTブロック310は、OFDMA変調シンボルまたはSC-FDM変調シンボルを受信することができる。IFFTエンジン312は、OFDMA変調シンボルまたはSC-FDM変調シンボルを処理することができる。IFFTエンジン312は、OFDMA変調器またはSC-FDM変調器（不図示）から受信したデータに対して、逆高速フーリエ変換を実行する。IFFTエンジン312の出力は、IFFT出力バッファ314に提供される。IFFT出力バッファ314は、さらなる処理のためにその出力を格納することができる。IFFT出力バッファ314からのデータは、オプションとしてのTX自動利得制御（AGC）316の後、ベースバンド処理ブロック320へ送信される。IFFTからAGCまでのデータ操作の実行は、本件技術分野において周知であるので、これ以上詳述されない。
ベースバンド処理ブロック320において、データは、サイクリックプリフィックス（CP）タイミングおよびデータ／フレーム調節を実行するCP挿入＆ウィンドウ・ブロック322へ転送される。プロセッサブロック330は、CP挿入＆ウィンドウ・ブロック322を制御することができる。CP挿入＆ウィンドウ・ブロック322の出力は、オーバーラップ＆加算ブロック324に提供され、ブロック324では、フレームのオーバーラップおよび加算が行なわれる。オーバーラップおよび加算が行われたフレームは、次に、時間＆周波数修正ブロック326へ転送され、ブロック326では、フレームのサイズおよび／またはフレーム内ブロックに対するさらなる調節が行われ、もって、同期化が可能とされる。その後、フレームは、アップサンプラー・ブロック328によってアップサンプリングされ、適切な同期化／タイミングでベースバンド処理ブロック320から出力される。
図4は、本件明細書記載の方法の1つの可能な実装として、OFDMシンボルまたはSC-FDMシンボルにおけるサイクリックプリフィックスおよびウィンドウの合算を例示するブロック図400である。ここにおいて、Nfftは、IFFTサイズを表わしていて、それは、512、1024、2048などのOFDMシンボルまたはSC-FDMシンボルの副搬送波の数でもある。NWGIは、ウィンドウ・ガードインターバル中のオーバーサンプルされたチップの数を表わしている。NCPは、ファイ・フレームのサイクリックプリフィックス中のオーバーサンプルされたチップの数を表わしている。NSは、オーバーサンプルされたチップの観点から、有効なOFDMシンボルまたはSC-FDMシンボル持続期間を表わしている。図4における「矢印」でわかるように、OFDMシンボルの始めの部分にサイクリックプリフィックスおよびウィンドウ・ガードを付加するために、OFDMシンボルの終わりからNCP＋NWGI個のチップがODFMシンボルのはじめに追加される。結果の波形の最初のNWGI個のチップは、ウィンドウ波形によって乗算され、それによって、結果の波形の始めの部分の遷移をスムーズにすることができる。同様に、OFDMシンボルの終わりにウィンドウ・ガードを加えるために、OFDMシンボルの始めからNWGI個のチップがOFDMシンボルの終わりに加えられる。こうして、結果の波形の最後のNWGI個のチップが、ウィンドウ波形によって乗算され、それによって、結果の波形の終わりの部分の遷移をスムーズにすることができる。
上述の方法に準拠して、NS = Nfft + NCP + NWGIである。ここにおいて、Nfftは、NWGI 410、NWGI 420およびNCP 430を含むフレームに対応する。これらのタイムインターバルは（等価的に言うと）、NWGI 410 から NWGI 415へ, NWGI 420から NWGI 425へ、および NCP 430から NCP 435へと、フレームの終わりにコピーされる。したがって、本件明細書図示の配置を吟味することによって、そしてサイクリックプリフィックスサイズの増加または減少を認識することによって、全体的なフレーム持続期間（NS）が調節され、もって、同期化が可能となる。その結果、サイクリックプリフィックス・ブロック長を調節することによって、サイクリックプリフィックス・インターバル内でタイミングおよび／または同期の調節が行われる。
図5aは、本件明細書記載の方法の1つの可能な実装として、APのコンテキスト内でサイクリックプリフィックス長を調節する例示的実施形態を例示する。
ステップ501において、APは、ATでサイクリックプリフィックスのタイミング調節が求められていると決定することができる。さらに、APはまた、レンジング・プロトコルに基づいて実際のタイミング調節値を決定することもできる。レンジング・プロトコルとは、APが、各ATによって送信される所定の波形の到着時刻に基づいて、各ATのタイミング・オフセットを決定することを可能にするプロセスである。レンジング・プロトコルは、周知であるから、本件明細書ではこれ以上詳述しない。
ステップ503において、APは、タイミング調節値が値Tより大きいかどうか決定することができる。値Tは、サイクリックプリフィックス長の小部分、例えばサイクリックプリフィックス長の25％であってもよい。さらに、サイクリックプリフィックスの目的は、OFDMAまたはSC-FDMシステムが遅延拡散を効果的に軽減することを可能にすることにある。したがって、大きなTの値は、サイクリックプリフィックスの有効長を短くするので、OFDMAまたはSC-FDMシステムを遅延拡散の影響をより受けやすいものにする。したがって、値Tを選択する際、遅延拡散を処理する能力とタイミング修正値の大きさとの間でトレードオフが行われる。タイミング調節値がTより大きいとAPが決定すると、プロセスは、ステップ505に進む。タイミング調節値がTより小さいとAPが決定すると、プロセスは、ステップ507に進む。
ステップ505において、APは、フレーム内の１つのサイクリックプリフィックスをスパンするのではなくて、フレーム内の複数のサイクリックプリフィックスをスパンするように、サイクリックプリフィックスのタイミング調節値を分けることができる。このことは、分けられたタイミング調節値の各々を値Tより小さくすることを可能にする。それゆえ、サイクリックプリフィックスのタイミング調節値は、ただ1つのサイクリックプリフィックスを使用して実行されるのではなく、複数のサイクリックプリフィックスの間に分割されることができる。その後、プロセスは、ステップ507に進む。
ステップ507において、APは、ATがタイミング調節値を利用することによってサイクリックプリフィックスのタイミング調節を実行することを要求するコマンドをATに送ることができる。
図5aは本件明細書記載のコンセプトの1つの可能な実装であること、他の具体例も存在し得ることが注目される。例えば、図5aに記載のプロセスは、タイミングの前進／後退という効果の達成のために、OFDMまたはSC-FDMシンボルウィンドウ長を調節することによって実行されることができる。さらに、図5aに記載のプロセスはまた、そのRL送信を前進／後退させるための機会としてRLサイレンスインターバルを利用することによって実行されることができる。例えば、ATは、その送信を前進（後退）させるために、サイレンスインターバルに続く最初のRLフレームを使用することができる。このアプローチは、前述したような短縮されたサイクリックプリフィックスの際に典型的に経験されるひずみタイプに帰結しない可能性がある。ATは、サイクリックプリフィックスまたはウィンドウ長を短縮することも延長することもなく逆方向リンク同期を前進（後退）させるための機会として任意の逆方向リンク・サイレンスインターバルを使用することができる。さらに、本件明細書記載の異なるコンセプトが、単独でまたは組み合わせで実装されることができる。したがって、RLサイレンスインターバルは、サイクリックプリフィックスまたはウィンドウ長の短縮または延長とともに、またはサイクリックプリフィックスまたはウィンドウ長の短縮または延長なしで、実装されることができる。
図5bは、本件明細書記載の方法の1つの可能な実装として、ATのコンテキスト内でサイクリックプリフィックス長を調節する例示的実施形態を例示する。
ステップ521において、ATは、APから、タイミング調節要求およびタイミング調節値を受け取ることができる。すなわち、APは、APにおける同期の調節のためにサイクリックプリフィックスが調節されることを要求している。
ステップ523において、ATは、タイミング調節値が値Tより大きいかどうか決定することができる。タイミング調節値がTより大きいとATが決定したら、プロセスは、ステップ525に進む。タイミング調節値がTより小さいとATが決定したら、プロセスは、ステップ527に進む。
ステップ525において、ATは、フレーム内の1つのサイクリックプリフィックスをスパンするのではなくて、フレーム内の複数のサイクリックプリフィックスをスパンするように、サイクリックプリフィックスのタイミング調節値を分けることができる。このことは、分けられたタイミング調節値の各々が値Tより小さくなることを可能にする。それゆえ、サイクリックプリフィックスのタイミング調節値は、ただ1つのサイクリックプリフィックスを使用して実行されるのではなく、複数のサイクリックプリフィックスの間に分割されることができる。その後、プロセスは、ステップ527に進む。
ステップ527において、ATは、タイミング調節値を利用することにより、サイクリックプリフィックスのタイミング調節を実行することができる。例えば、タイミング調節値は、与えられたフレームに関するサイクリックプリフィックスの全体的サイズを小さくすることができる。または、タイミング調節値は、与えられたフレームに関するサイクリックプリフィックスの全体的サイズを大きくすることができる。
ステップ529において、ATは、APにデータを送ることができる。さらに、ATからAPに送られるデータ伝送は、タイミング調節値を利用することにより、サイクリックプリフィックスのタイミング調節を反映することができる。
例えば1つの可能な実施形態において、アクセス端末（AT）は、例えばアクセスポイント（AP）からタイミング修正メッセージを受け取るとき、OFDMまたはSC-FDMシンボルフレームのサイクリックプリフィックスを短くすること（長くすること）によって逆方向リンク同期タイミングを例えば前進させる（または後退させる）ことができる。したがって、ATが、逆方向リンクのRL送信を前進させよとのコマンドをAPから受け取った場合、ATは、そのデータ送信とともにサイクリックプリフィックス全部を送る必要はない。その代わりに、ATは、サイクリックプリフィックス長を短くすることができ、その結果、RL送信は、サイクリックプリフィックスが修正されなかった場合に比べてAPに早く到着することができる。
図5bは本件明細書記載のコンセプトの1つの可能な実装であること、他の実施形態が存在し得ることが注目される。例えば、図5bに記載のプロセスは、タイミングの前進／後退という効果の達成のために、OFDMまたはSC-FDMシンボルのウィンドウ長を調節することによって実行されることができる。さらに、図5bに記載のプロセスはまた、RL送信を前進／後退させるための機会としてRLサイレンスインターバルを利用することによって実行されることができる。さらに、本件明細書記載の異なるコンセプトが、単独でまたは組み合わせで実装されることができる。
図5aおよび5bに記載のコンセプトは、ブロックホッピングOFDMシステムまたはSC-FDMシステム、およびシンボルレートホッピングOFDMシステムの両方において実行可能である。ブロックホッピングOFDMシステムまたはSC-FDMシステムにおいて、送信は、フレーム毎のベースで生起することができる。そのベースでは、各フレームは、OFDMまたはSC-FDMシンボルのセット（例えば8つのシンボル）から構成されることができる。さらに、1つのフレームの最初のまたは最後のOFDMまたはSC-FDMシンボル上でパイロットが送信されることができる。そのようなシステムでは、ATは、フレームの最初のOFDMシンボルまたはSC-FDMシンボル（すべてのOFDMシンボルではなくて）のサイクリックプリフィックスを調節し、もって、RLフレーム全体が他のATと同期的に到着するようにすることができる。このアプローチは、ブロックホッピング（例えばUMB）を採用するシステムの場合、APにおけるチャネル推定および復調を支援する。ブロックホッピングでは、パイロットは、RLフレームの最初のOFDMシンボルおよび最後のOFDMシンボルの上で送信され、かつ、データシンボルは、RLフレーム全体にわたって送信される。しかしながら、より大きなTの値の場合、最初のOFDMシンボルまたはSC-FDMシンボル上で送信されるパイロットが、短縮されたサイクリックプリフィックスによるあるひずみを経験するということがありえる。しかし、このことは不可避である。
さらに、図5bのステップ523および525および図5aのステップ503および505において論じたように、逆方向リンクのタイミング前進がTより大きかったら、ATは、すべての逆方向リンクフレームのタイミングの部分を前進させることを選ぶことができ、その結果、FL復調＋RL変調器全体のタイムラインは、ATの能力の範囲内にある。
例えば、すべてのOFDMシンボル上でパイロットが送信されるシンボルレートホッピングシステムにおいては、ATは、すべてのOFDMシンボルについて、タイミングを前進（後退）させることができる。シンボルレートホッピングシステムでは、すべてのOFDMシンボル上でパイロットが送信されるので、タイミング前進は、フレーム毎のベースではなくて、シンボル毎のベースで行われることができる。
図6aは、例示的実施形態において、例えばOFDMシンボルとそれに対応するオーバーラップとを用いる2つの連続フレームのサンプル的例示である。現在のOFDMシンボル610aは、フレームの「前部」にガードインターバル612aを含み、フレームの「後部」にガードインターバル614aを含んでいる。後部のガードインターバル614aは、前のOFDMシンボルフレーム620aの前部のガードインターバル622aとオーバーラップしている。前のOFDMシンボル620aは、その後ろに、ガードインターバル624aを添付され、またサイクリックプリフィックス・インターバル626aも添付されている。サイクリックプリフィックス626aは、タイミングおよび／または同期エラーを補償するように調節されることができる。
図6bは、例示的実施形態において、例えばOFDMシンボルとそれに対応するオーバーラップとを用いる2つの連続フレームのサンプル的例示である。図6bに示されているサイクリックプリフィックス・インターバル626bは、短くされている。サイクリックプリフィックス・インターバル626bが短くされている場合、現在のOFDMシンボルと前のOFDMシンボルは、時間的により早くAPに到着する。
図6cは、例示的実施形態において、例えばOFDMシンボルとそれに対応するオーバーラップとを用いる2つの連続フレームのサンプル的例示である。図6cに示されているサイクリックプリフィックス・インターバル626cは、長くされている。サイクリックプリフィックス・インターバル626cが長くされている場合、現在のOFDMシンボルと前のOFDMシンボルは、時間的により遅くAPに到着する。
開示されているプロセスのステップの特定の順序または階層は、例示的アプローチの一例の部分であることが理解される。設計上の選好に基づいて、本件開示の範囲内にとどまりながら、プロセスのステップの特定の順序または階層が並び替え可能であることが理解される。添付の方法クレームは、サンプル的順序における様々なステップのエレメントを提供するものであって、当該提供されている特定の順序または階層に限定されることを意図とするものではない。
本件技術分野における当業者は、情報と信号が様々な異なる技術および技法のうちのいずれかを使用することによって表現可能であることを認識するだろう。例えば、上記説明全体を通じて参照されるかもしれないデータ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁場または磁粒子、光波動場または光粒子、もしくはこれらのものの任意の組み合わせによって表わされることができる。
さらに、当業者であれば、本件明細書に開示されている実施形態に関連して説明されている様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子的ハードウェア、コンピュータソフトウェアまたは両者の組み合わせとして実装可能であることを認識するであろう。ハードウェアとソフトウェアの間のこの互換性を明白に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路およびステップは、上記においてその機能性の観点から一般的に説明されてきた。そのような機能性がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、特定のアプリケーション、およびシステム全体に課される設計上の制約に依存する。当業者は、各々の特定のアプリケーションについて、開示されている機能性を異なる手段において実装することができる。しかし、そのような実装が発明の範囲からの逸脱を引き起こすものと解釈されてはならない。
本件明細書に開示されている実施形態に関連して説明されている方法、シーケンスおよび／またはアルゴリズムは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはその2つの組み合わせにおいて直接具体化されることができる。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROMまたは本件技術分野において既知の他の任意の形式の記憶媒体の中に存在することができる。例示的記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサと結合される。その代わりに、記憶媒体がプロセッサと一体化されることもできる。
したがって、発明の実施形態は、本件明細書に記載されているようにFDMシステムにおける送信タイミングの同期化方法を具体化するコンピュータ可読媒体を含むことができる。したがって、発明は、例示されている実例に限られるものではなく、本件明細書記載の機能性を実行する任意の手段もまた発明の実施形態に含まれている。
以上の開示は、本件発明の例示的実施形態を示しているが、添付の請求項によって定義される本件発明の範囲から外れることなく、様々な変形と修飾が実施可能であることが注目されるべきである。本件明細書記載の発明の実施形態にしたがっている方法クレームの機能、ステップおよび／またはアクションは、いずれかの特定の順序で実行される必要はない。さらに、発明のエレメントは単数形で記載またはクレームされているかもしれないが、特に単数形に限定する旨述べられている場合を除いて、複数形が考えに入れられる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
周波数分割多重（FDM）システムにおけるタイミングを調節するための方法であって、 タイミング修正を実行せよとの要求を受け取ることと、
時間ドメインFDMシンボルを生成することと、および
サイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって、前記時間ドメインFDMシンボルにおける前記タイミング修正を制御することと
を具備する方法。
［Ｃ２］
前記RLサイレンスインターバルは、前記RL送信を前進または後退させるために使用される、［Ｃ1］に記載の方法。
［Ｃ３］
前記サイクリックプリフィックスは、1つのFDMシンボルのために調節される、［Ｃ1］に記載の方法。
［Ｃ４］
1つのタイミング修正のために複数のサイクリックプリフィックスが調節される、［Ｃ1］に記載の方法。
［Ｃ５］
前記複数のサイクリックプリフィックスは、前記タイミング修正要求が閾値を越えることを条件に調節される、［Ｃ4］に記載の方法。
［Ｃ６］
前記閾値は、サイクリックプリフィックス長の小部分に基づいている、［Ｃ5］に記載の方法。
［Ｃ７］
前記閾値は、サイクリックプリフィックス長の約25パーセントである、［Ｃ5］に記載の方法。
［Ｃ８］
前記サイクリックプリフィックスは、複数のFDMシンボルを有するフレーム内の最初のFDMシンボルのために調節される、［Ｃ1］に記載の方法。
［Ｃ９］
前記タイミング修正は、前記隣接するFDMシンボルの前記オーバーラップ部分内の前記ガードインターバル持続時間を調節する、［Ｃ1］に記載の方法。
［Ｃ１０］
前記FDMシステムは、直交周波数分割多重（OFDM）システムまたは単一搬送波周波数分割多重（SC-FDM）システムのうちの少なくとも1つである、［Ｃ1］に記載の方法。
［Ｃ１１］
周波数分割多重（FDM）アクセス端末を同期させるための装置であって、
タイミング修正を実行せよとの要求を受け取る手段と、
時間ドメインFDMシンボルを生成する手段と、および
サイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって、前記時間ドメインFDMシンボルにおける前記タイミング修正を制御する手段と
を具備する装置。
［Ｃ１２］
前記RLサイレンスインターバルは、前記RL送信を前進または後退させるために使用される、［Ｃ11］に記載の装置。
［Ｃ１３］
前記サイクリックプリフィックスは、1つのFDMシンボルのために調節される、［Ｃ11］に記載の装置。
［Ｃ１４］
1つのタイミング修正のために複数のサイクリックプリフィックスが調節される、［Ｃ11］に記載の装置。
［Ｃ１５］
前記複数のサイクリックプリフィックスは、前記タイミング修正要求が閾値を越えることを条件に調節される、［Ｃ14］に記載の装置。
［Ｃ１６］
前記閾値は、サイクリックプリフィックス長の小部分に基づいている、［Ｃ15］に記載の装置。
［Ｃ１７］
前記閾値は、サイクリックプリフィックス長の約25パーセントである、［Ｃ15］に記載の装置。
［Ｃ１８］
前記サイクリックプリフィックスは、複数のFDMシンボルを有するフレーム内の最初のFDMシンボルのために調節される、［Ｃ11］に記載の装置。
［Ｃ１９］
前記タイミング修正は、前記隣接するFDMシンボルの前記オーバーラップ部分内の前記ガードインターバル持続時間を調節する、［Ｃ11］に記載の装置。
［Ｃ２０］
前記FDMシステムは、直交周波数分割多重（OFDM）システムまたは単一搬送波周波数分割多重（SC-FDM）システムのうちの少なくとも1つである、［Ｃ11］に記載の装置。
［Ｃ２１］
ワイヤレス通信システムにおいて操作可能な装置であって、
タイミング修正を実行せよとの要求を受け取るように構成されている論理と、
時間ドメインFDMシンボルを生成するように構成されている論理と、および
サイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって、前記時間ドメインFDMシンボルにおける前記タイミング修正を制御するように構成されている論理と
を具備する装置。
［Ｃ２２］
受信をするように構成されている前記論理は、処理ブロックであり、時間ドメインFDMシンボルを生成するように構成されている前記論理は、IFFTブロックであり、およびタイミング修正を制御するように構成されている前記論理は、ベースバンド処理ブロックである、［Ｃ21］に記載の装置
［Ｃ２３］
前記サイクリックプリフィックスは、1つのFDMシンボルのために調節される、［Ｃ21］に記載の装置。
［Ｃ２４］
1つのタイミング修正のために複数のサイクリックプリフィックスが調節される、［Ｃ21］に記載の装置。
［Ｃ２５］
前記複数のサイクリックプリフィックスは、前記タイミング修正要求が閾値を越えることを条件に調節される、［Ｃ24］に記載の装置。
［Ｃ２６］
前記閾値は、サイクリックプリフィックス長の小部分に基づいている、［Ｃ25］に記載の装置。
［Ｃ２７］
前記RLサイレンスインターバルは、前記RL送信を前進または後退させるために使用される、［Ｃ21］に記載の装置。
［Ｃ２８］
前記サイクリックプリフィックスは、複数のFDMシンボルを有するフレーム内の最初のFDMシンボルのために調節される、［Ｃ21］に記載の装置。
［Ｃ２９］
前記タイミング修正は、前記隣接するFDMシンボルの前記オーバーラップ部分内の前記ガードインターバル持続時間を調節する、［Ｃ21］に記載の装置。
［Ｃ３０］
前記FDMシステムは、直交周波数分割多重（OFDM）システムまたは単一搬送波周波数分割多重（SC-FDM）システムのうちの少なくとも1つである、［Ｃ21］に記載の装置。
［Ｃ３１］
タイミング修正を実行せよとの要求を受け取るための命令と、
時間ドメインFDMシンボルを生成するための命令と、および
サイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって、前記時間ドメインFDMシンボルにおける前記タイミング修正を制御するための命令と
を具備するコードであって、通信信号の処理を提供することをコンピュータにさせるためのコード
を具備するコンピュータ可読媒体
を具備するコンピュータプログラム製品
［Ｃ３２］
前記RLサイレンスインターバルは、前記RL送信を前進または後退させるために使用される、［Ｃ31］に記載のコンピュータ可読媒体。
［Ｃ３３］
前記サイクリックプリフィックスは、1つのFDMシンボルのために調節される、［Ｃ31］に記載のコンピュータ可読媒体。
［Ｃ３４］
1つのタイミング修正のために複数のサイクリックプリフィックスが調節される、［Ｃ31］に記載のコンピュータ可読媒体。
［Ｃ３５］
前記複数のサイクリックプリフィックスは、前記タイミング修正要求が閾値を越えることを条件に調節される、［Ｃ34］に記載のコンピュータ可読媒体。
［Ｃ３６］
前記閾値は、サイクリックプリフィックス長の小部分に基づいている、［Ｃ35］に記載のコンピュータ可読媒体。
［Ｃ３７］
前記閾値は、サイクリックプリフィックス長の約25パーセントである、［Ｃ35］に記載のコンピュータ可読媒体。
［Ｃ３８］
前記サイクリックプリフィックスは、複数のFDMシンボルを有するフレーム内の最初のFDMシンボルのために調節される、［Ｃ31］に記載のコンピュータ可読媒体。
［Ｃ３９］
前記タイミング修正は、前記隣接するFDMシンボルの前記オーバーラップ部分内の前記ガードインターバル持続時間を調節する、［Ｃ31］に記載のコンピュータ可読媒体。
［Ｃ４０］
前記FDMシステムは、直交周波数分割多重（OFDM）システムまたは単一搬送波周波数分割多重（SC-FDM）システムのうちの少なくとも1つである、［Ｃ31］に記載のコンピュータ可読媒体。
［Ｃ４１］
周波数分割多重（FDM）システムにおけるタイミング修正を決定するための方法であって、
アクセス端末から送信を受け取ることと、
前記受信した送信に基づいてタイミング修正を決定することと、および
前記タイミング修正を前記アクセス端末に送信することと
を具備する方法。
［Ｃ４２］
1つの受信した送信のために複数のタイミング修正が決定される、［Ｃ41］に記載の方法。
［Ｃ４３］
前記複数のタイミング修正は、前記決定したタイミング修正が閾値を越えることを条件に決定される、［Ｃ41］に記載の方法。
［Ｃ４４］
前記閾値は、サイクリックプリフィックス長の小部分に基づいている、［Ｃ43］に記載の方法。
［Ｃ４５］
前記閾値は、サイクリックプリフィックス長の約25パーセントである、［Ｃ43］に記載の方法。
［Ｃ４６］
周波数分割多重（FDM）システムにおけるタイミング修正を決定するための装置であって、
アクセス端末から送信を受信するように構成されている論理と、
前記受信した送信に基づいてタイミング修正を決定するように構成されている論理と、および
前記タイミング修正を前記アクセス端末に送信するように構成されている論理と
を具備する装置。
［Ｃ４７］
1つの受信した送信のために複数のタイミング修正が決定される、［Ｃ46］に記載の装置。
［Ｃ４８］
前記決定したタイミング修正が閾値を越えることを条件に複数のタイミング修正を決定する、［Ｃ46］に記載の装置。
［Ｃ４９］
前記閾値は、サイクリックプリフィックス長の小部分に基づいている、［Ｃ48］に記載の装置。
［Ｃ５０］
前記閾値は、サイクリックプリフィックス長の約25パーセントである、［Ｃ48］に記載の装置。

Claims (44)

  1. 周波数分割多重（FDM）システムにおけるタイミングを調節するための方法であって、
    タイミング修正を実行せよとの要求を受け取ることと、
    時間ドメインFDMシンボルを生成することと、および
    サイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって、前記時間ドメインFDMシンボルにおける前記タイミング修正を制御することと
    を具備し、1つのタイミング修正のためにフレームの前記複数のサイクリックプリフィックスが調節され、前記１つのタイミング修正は、前記タイミング修正である、
    方法。
  2. 前記RLサイレンスインターバルは、前記RL送信を前進または後退させるために使用される、請求項１に記載の方法。
  3. 前記サイクリックプリフィックスは、1つのFDMシンボルのために調節される、請求項１に記載の方法。
  4. 前記複数のサイクリックプリフィックスは、前記タイミング修正要求が閾値を越えることを条件に調節される、請求項１に記載の方法。
  5. 前記閾値は、サイクリックプリフィックス長の小部分に基づいている、請求項４に記載の方法。
  6. 前記閾値は、サイクリックプリフィックス長の約25パーセントである、請求項４に記載の方法。
  7. 前記サイクリックプリフィックスは、複数のFDMシンボルを有するフレーム内の最初のFDMシンボルのために調節される、請求項１に記載の方法。
  8. 前記タイミング修正は、前記隣接するFDMシンボルの前記オーバーラップ部分内の前記ガードインターバル持続時間を調節する、請求項１に記載の方法。
  9. 前記FDMシステムは、直交周波数分割多重（OFDM）システムまたは単一搬送波周波数分割多重（SC-FDM）システムのうちの少なくとも1つである、請求項１に記載の方法。
  10. 周波数分割多重（FDM）アクセス端末を同期させるための装置であって、
    タイミング修正を実行せよとの要求を受け取る手段と、
    時間ドメインFDMシンボルを生成する手段と、および
    サイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって、前記時間ドメインFDMシンボルにおける前記タイミング修正を制御する手段と
    を具備し、1つのタイミング修正のためにフレームの前記複数のサイクリックプリフィックスが調節され、前記１つのタイミング修正は、前記タイミング修正である、
    装置。
  11. 前記RLサイレンスインターバルは、前記RL送信を前進または後退させるために使用される、請求項１０に記載の装置。
  12. 前記サイクリックプリフィックスは、1つのFDMシンボルのために調節される、請求項１０に記載の装置。
  13. 前記複数のサイクリックプリフィックスは、前記タイミング修正要求が閾値を越えることを条件に調節される、請求項１０に記載の装置。
  14. 前記閾値は、サイクリックプリフィックス長の小部分に基づいている、請求項１３に記載の装置。
  15. 前記閾値は、サイクリックプリフィックス長の約25パーセントである、請求項１３に記載の装置。
  16. 前記サイクリックプリフィックスは、複数のFDMシンボルを有するフレーム内の最初のFDMシンボルのために調節される、請求項１０に記載の装置。
  17. 前記タイミング修正は、前記隣接するFDMシンボルの前記オーバーラップ部分内の前記ガードインターバル持続時間を調節する、請求項１０に記載の装置。
  18. 前記FDMシステムは、直交周波数分割多重（OFDM）システムまたは単一搬送波周波数分割多重（SC-FDM）システムのうちの少なくとも1つである、請求項１０に記載の装置。
  19. ワイヤレス通信システムにおいて操作可能な装置であって、
    タイミング修正を実行せよとの要求を受け取り、
    時間ドメインFDMシンボルを生成し、
    サイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって、前記時間ドメインFDMシンボルにおける前記タイミング修正を制御する
    ように構成されているハードウェア論理手段を具備し、1つのタイミング修正のためにフレームの複数のサイクリックプリフィックスが調節され、前記１つのタイミング修正は、前記タイミング修正である、
    する装置。
  20. 受信をするように構成されている前記ハードウェア論理手段は、処理ブロックであり、時間ドメインFDMシンボルを生成するように構成されている前記ハードウェア論理手段は、IFFTブロックであり、およびタイミング修正を制御するように構成されている前記ハードウェア論理手段は、ベースバンド処理ブロックである、請求項１９に記載の装置
  21. 前記サイクリックプリフィックスは、1つのFDMシンボルのために調節される、請求項１９に記載の装置。
  22. 前記複数のサイクリックプリフィックスは、前記タイミング修正要求が閾値を越えることを条件に調節される、請求項１９に記載の装置。
  23. 前記閾値は、サイクリックプリフィックス長の小部分に基づいている、請求項２２に記載の装置。
  24. 前記RLサイレンスインターバルは、前記RL送信を前進または後退させるために使用される、請求項１９に記載の装置。
  25. 前記サイクリックプリフィックスは、複数のFDMシンボルを有するフレーム内の最初のFDMシンボルのために調節される、請求項１９に記載の装置。
  26. 前記タイミング修正は、前記隣接するFDMシンボルの前記オーバーラップ部分内の前記ガードインターバル持続時間を調節する、請求項１９に記載の装置。
  27. 前記FDMシステムは、直交周波数分割多重（OFDM）システムまたは単一搬送波周波数分割多重（SC-FDM）システムのうちの少なくとも1つである、請求項１９に記載の装置。
  28. 通信信号の処理を提供することをコンピュータにさせるためのコードを具備し、前記コードは、
    タイミング修正を実行せよとの要求を受け取るための命令と、
    時間ドメインFDMシンボルを生成するための命令と、および
    サイクリックプリフィックス長を調節すること、隣接するFDMシンボルの一部をオーバーラップさせること、シンボルウィンドウ長を調節すること、またはリターンリンク（RL）のサイレンスインターバルを利用することのうちの少なくとも1つによって、前記時間ドメインFDMシンボルにおける前記タイミング修正を制御するための命令と
    を具備、し、1つのタイミング修正のためにフレームの複数のサイクリックプリフィックスが調節され、前記１つのタイミング修正は、前記タイミング修正である、コンピュータプログラム。
  29. 前記RLサイレンスインターバルは、前記RL送信を前進または後退させるために使用される、請求項２８に記載のコンピュータプログラム。
  30. 前記サイクリックプリフィックスは、1つのFDMシンボルのために調節される、請求項２８に記載のコンピュータ可読媒体。
  31. 前記複数のサイクリックプリフィックスは、前記タイミング修正要求が閾値を越えることを条件に調節される、請求項２８に記載のコンピュータプログラム。
  32. 前記閾値は、サイクリックプリフィックス長の小部分に基づいている、請求項３１に記載のコンピュータプログラム。
  33. 前記閾値は、サイクリックプリフィックス長の約25パーセントである、請求項３１に記載のコンピュータプログラム。
  34. 前記サイクリックプリフィックスは、複数のFDMシンボルを有するフレーム内の最初のFDMシンボルのために調節される、請求項２８に記載のコンピュータプログラム。
  35. 前記タイミング修正は、前記隣接するFDMシンボルの前記オーバーラップ部分内の前記ガードインターバル持続時間を調節する、請求項２８に記載のコンピュータプログラム。
  36. 前記FDMシステムは、直交周波数分割多重（OFDM）システムまたは単一搬送波周波数分割多重（SC-FDM）システムのうちの少なくとも1つである、請求項２８に記載のコンピュータプログラム。
  37. 周波数分割多重（FDM）システムにおけるタイミング修正を決定するための方法であって、
    アクセス端末から送信を受け取ることと、
    前記受信した送信に基づいてタイミング修正を決定することと、および
    前記タイミング修正を前記アクセス端末に送信することと
    を具備し、1つの受信した送信のためにフレームの複数のタイミング修正が決定される、
    方法。
  38. 前記複数のタイミング修正は、前記決定したタイミング修正が閾値を越えることを条件に決定される、請求項３７に記載の方法。
  39. 前記閾値は、サイクリックプリフィックス長の小部分に基づいている、請求項３８に記載の方法。
  40. 前記閾値は、サイクリックプリフィックス長の約25パーセントである、請求項３８に記載の方法。
  41. 周波数分割多重（FDM）システムにおけるタイミング修正を決定するための装置であって、
    アクセス端末から送信を受信し、
    前記受信した送信に基づいてタイミング修正を決定し、
    前記タイミング修正を前記アクセス端末に送信する
    ように構成されているハードウェア論理手段と
    を具備し、1つの受信した送信のためにフレームの複数のタイミング修正が決定される、
    装置。
  42. 前記決定したタイミング修正が閾値を越えることを条件に複数のタイミング修正を決定する、請求項４１に記載の装置。
  43. 前記閾値は、サイクリックプリフィックス長の小部分に基づいている、請求項４２に記載の装置。
  44. 前記閾値は、サイクリックプリフィックス長の約25パーセントである、請求項４２に記載の装置。
JP2011501957A 2008-03-29 2009-03-23 Ｆｄｄｏｆｄｍａまたはｓｃ−ｆｄｍシステムにおけるリターンリンクの時間調節 Active JP5453389B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4066408P 2008-03-29 2008-03-29
US61/040,664 2008-03-29
US12/408,355 US8199739B2 (en) 2008-03-29 2009-03-20 Return link time adjustments in FDD OFDMA or SC-FDM systems
US12/408,355 2009-03-20
PCT/US2009/037994 WO2009123878A1 (en) 2008-03-29 2009-03-23 Return link time adjustments in fdd ofdma or sc-fdm systems

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013222796A Division JP5718430B2 (ja) 2008-03-29 2013-10-25 Ｆｄｄｏｆｄｍａまたはｓｃ−ｆｄｍシステムにおけるリターンリンクの時間調節

Publications (2)

Publication Number Publication Date
JP2011523517A JP2011523517A (ja) 2011-08-11
JP5453389B2 true JP5453389B2 (ja) 2014-03-26

Family

ID=41117094

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011501957A Active JP5453389B2 (ja) 2008-03-29 2009-03-23 Ｆｄｄｏｆｄｍａまたはｓｃ−ｆｄｍシステムにおけるリターンリンクの時間調節
JP2013222796A Active JP5718430B2 (ja) 2008-03-29 2013-10-25 Ｆｄｄｏｆｄｍａまたはｓｃ−ｆｄｍシステムにおけるリターンリンクの時間調節

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013222796A Active JP5718430B2 (ja) 2008-03-29 2013-10-25 Ｆｄｄｏｆｄｍａまたはｓｃ−ｆｄｍシステムにおけるリターンリンクの時間調節

Country Status (7)

Country Link
US (1) US8199739B2 (ja)
EP (1) EP2260625B1 (ja)
JP (2) JP5453389B2 (ja)
KR (1) KR101159467B1 (ja)
CN (1) CN101971586B (ja)
TW (1) TW201001963A (ja)
WO (1) WO2009123878A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8406157B2 (en) * 2008-04-14 2013-03-26 Lg Electronics Inc. Communication method for radio communication system
US8730854B2 (en) * 2009-08-20 2014-05-20 Qualcomm Incorporated Timing adjustments in a communication system
US8401105B2 (en) 2010-06-10 2013-03-19 Intel Mobile Communications GmbH Method for transmitting a data signal in a MIMO system
JP6239299B2 (ja) * 2013-07-24 2017-11-29 株式会社Ｎｔｔドコモ 無線基地局、ユーザ端末および無線通信方法
JP6115416B2 (ja) * 2013-09-06 2017-04-19 富士通株式会社 光送信器、光受信器、光伝送システム、光送信方法、光受信方法、および光伝送方法
JP5842900B2 (ja) 2013-12-05 2016-01-13 株式会社デンソー 通信システム
US10003480B2 (en) * 2014-05-29 2018-06-19 Qualcomm Incorporated Asynchronous multicarrier communications
CA3194847A1 (en) 2014-08-25 2016-03-03 ONE Media, LLC Dynamic configuration of a flexible orthogonal frequency division multiplexing phy transport data frame preamble
EP3235309B1 (en) * 2014-12-17 2019-12-11 Telefonaktiebolaget LM Ericsson (publ) Time synchronization of stations
KR102093214B1 (ko) 2015-03-09 2020-03-25 원 미디어, 엘엘씨 시스템 발견 및 시그널링
US10250423B2 (en) * 2015-06-11 2019-04-02 U-Blox Ag Modem apparatus, communications system and method of processing a cyclic prefix
WO2017076446A1 (en) * 2015-11-05 2017-05-11 Telefonaktiebolaget Lm Ericsson (Publ) Radio precoding
US10454798B1 (en) * 2015-12-11 2019-10-22 Marvell International Ltd. Multi-user data unit arrival time adjustment
EP3562112A4 (en) * 2016-12-21 2020-10-21 Mitsubishi Electric Corporation COMMUNICATION SYSTEM
WO2021087930A1 (zh) * 2019-11-07 2021-05-14 富士通株式会社 上行传输的发送方法、装置和通信系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244441A (ja) * 1998-12-22 2000-09-08 Matsushita Electric Ind Co Ltd Ｏｆｄｍ送受信装置
ATE345618T1 (de) * 2001-03-09 2006-12-15 Flarion Technologies Inc Verfahren zur symboltaktsynchronisation in kommunikationssystemen
EP1566907B1 (en) * 2002-11-20 2010-06-23 NTT DoCoMo, Inc. Communication system, communication method, transmission device, reception device, and control program
GB2431323B (en) 2004-04-19 2008-04-02 Texas Instruments Inc Frame alignment and cyclic extension partitioning
US7492828B2 (en) * 2004-06-18 2009-02-17 Qualcomm Incorporated Time synchronization using spectral estimation in a communication system
CN102123129B (zh) * 2005-08-26 2012-11-28 松下电器产业株式会社 无线发送装置和无线发送方法
JP4422768B2 (ja) * 2005-12-27 2010-02-24 富士通株式会社 無線通信方法並びに送信機及び受信機
JP4637061B2 (ja) * 2006-06-28 2011-02-23 富士通株式会社 無線送信装置及びガードインターバル挿入方法
US8432852B2 (en) * 2006-07-14 2013-04-30 Qualcomm Incorporated Uplink timing control signal

Also Published As

Publication number Publication date
KR101159467B1 (ko) 2012-07-13
JP2014060747A (ja) 2014-04-03
KR20100139125A (ko) 2010-12-31
CN101971586A (zh) 2011-02-09
WO2009123878A1 (en) 2009-10-08
US8199739B2 (en) 2012-06-12
JP5718430B2 (ja) 2015-05-13
EP2260625B1 (en) 2018-04-18
EP2260625A1 (en) 2010-12-15
CN101971586B (zh) 2013-08-28
TW201001963A (en) 2010-01-01
US20090245222A1 (en) 2009-10-01
JP2011523517A (ja) 2011-08-11

Similar Documents

Publication Publication Date Title
JP5453389B2 (ja) Ｆｄｄｏｆｄｍａまたはｓｃ−ｆｄｍシステムにおけるリターンリンクの時間調節
JP5657755B2 (ja) 異なる送信プロトコルを使用するシステムにおける通信方法及び装置
US10594521B2 (en) Asynchronous multicarrier communications
JP5290418B2 (ja) アクセス端末機能更新
JP5937220B2 (ja) ワイヤレス通信システムにおけるリピータパイロット信号生成のためのシステム、装置および方法
JP6017551B2 (ja) ユニキャスト及びマルチキャスト／ブロードキャスト信号に関するトラッキングループ設計
JP5329639B2 (ja) Ｉｆｆｔによる送信アップサンプリングのための方法およびシステム
JP5384650B2 (ja) アップリンク・データ送信のための送信ダイバーシティ・スキーム
JP2009290725A (ja) 受信装置および受信方法
JP2010021642A (ja) 無線通信システム、無線通信装置、無線通信方法、およびプログラム
CN111480372B (zh) 用于无线通信的装置和方法
JP2017530609A (ja) 遅延拡散推定および利用
JP2008085912A (ja) Ｔｄｄ／ｏｆｄｍａ通信方式の通信制御方法、基地局装置、端末装置および通信制御システム
JP5373074B2 (ja) サイクリックな拡張を用いた通信システムのためのサンプル再配列
JP4351240B2 (ja) Ｔｄｄ／ｏｆｄｍａ通信方式の通信制御方法、基地局装置、端末装置および通信制御システム
JP2004343551A (ja) 伝送路推定方法
CN112019462A (zh) 一种nr pucch优化接收方法及系统
JP2009089041A (ja) 無線通信装置及び受信品質推定方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131025

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5453389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250