JP5442454B2 - 高性能スイッチング手段付きの液晶ディスプレイ装置 - Google Patents

Description

本発明は液晶ディスプレイの分野に関する。

より正確には、本発明は、双安定ネマティック液晶ディスプレイに関する。本発明は、特に、２つの安定テクスチャが約１８０°のねじれによって異なっている双安定ネマティック液晶ディスプレイに関する。

（発明の目的）
本発明の目的は双安定ディスプレイ装置の性能を改善することである。特に、本発明の目的は、新しい手段の使用によって、画素のエッジでの状態のスイッチングを改善することである。

従来型ＬＣＤディスプレイ
最も普及している液晶ディスプレイはネマティック型の液晶を使用する。これらの液晶ディスプレイは、２枚のプレートの間に設置された液晶層で構成されている。各プレートは、多くの場合にガラス製であり、導電性電極と、次にアライメント層とも呼ばれるいわゆるアンカー層が上に堆積されている基板を含む。アンカー層は、隣接した液晶分子に、液晶分子を容易軸と呼ばれる方向と平行に向ける傾向がある戻りトルクを加える。アンカー層は、容易軸の方向を作るためにブラシ状高分子の堆積によって多くの場合に実施される。容易軸の方向は殆どの場合にブラッシング方向に極めて近い。

このようにして構成されたセルの厚さは、プレートの間に、直径が所望の厚さ（典型的に１〜６μｍ）に等しいボールを分布させることにより一定にされる。

現在提案され、製造されている液晶ベースの装置の殆どは単安定である。電界が存在しない場合、液晶は単一のテクスチャに従って方向が合わされる。この無電界は、２枚のプレート上に固定されるならば、セル内の弾性エネルギーの絶対最小値に対応する。電界下では、このテクスチャは連続的に変形され、テクスチャの光学特性は印加電圧に応じて変化する。プレート付近で、「強アンカー層」として知られているアンカー層は分子の方向を維持する。分子の方向は殆ど変化しない。電界を除去すると、ネマティックは２枚のプレートへの固定によって戻される。液晶は安定したテクスチャに戻る。装置は単安定である。当業者は、最も普及しているネマティックディスプレイ、すなわち、ツイステッドネマティック（ＴＮ）、スーパーツイステッドネマティック（ＳＴＮ）、電気制御複屈折（ＥＣＢ）、垂直配向ネマティック（ＶＡＮ）などの活性化方法を認めるであろう。アドレス指定に関して、これらのディスプレイは、直接的に（非常に低解像度で）、多重モード（中間解像度）で、または、アクティブモード（高解像度）でアドレス指定することが可能である。

ＢｉＮｅｍテクノロジーの状態
「双安定」として知られている新世代のネマティックディスプレイは、ここ数年間に登場した。新世代のネマティックディスプレイは、２つの状態の間を切り替えることにより機能し、電界の存在下で安定している。外部電界は一方の状態からもう一方の状態へ液晶のテクスチャを切り替えることが必要な期間中に限り印加される。電気制御信号がない場合、ディスプレイは到達した状態を維持する。この動作原理によって、このタイプのディスプレイは、画像変化の回数に比例したエネルギーを消費する。よって、これらの画像変化の頻度が減少するとき、ディスプレイの動作に必要な電力は零に向かう傾向がある。

動作の原理
ＢＩＮＥＭ［１］、［２］として知られている双安定ディスプレイは図１に示されている。双安定ディスプレイは、分子が実質的に平行である一様または僅かにねじれている一方のテクスチャ（Ｕ）（図１の左に示されている）、および、約±１８０°〜±１５°の範囲内のねじれによって第１のテクスチャと異なるもう一方のテクスチャ（Ｔ）（図１の右に示されている）の２つのテクスチャを使用する。液晶層３０は、マスタープレートおよびスレーブプレートと呼ぶ２枚のプレート２０および１０の間に設置される。マスタープレート２０は、基板２１と電極２２とアンカー層２４とを含み、液晶の強い方位角アンカリングおよび天頂角アンカリングを作成し、プレート２０の表面に対する「プレチルト」の値Ψ_２が従来とおりの５°に近い。スレーブプレート１０は、基板１１と電極１２とアンカー層１４とを含み、液晶の弱い方位角アンカリングおよび中間または強い天頂角アンカリングと、非常に小さい「プレチルト」（Ψ_１＜＜１°、［３］、［８］）とを作成する。２個のプレチルトΨ_１およびΨ_２は、方向が同じであり、すなわち、Ｕテクスチャにおいて、液晶分子は、セルの全厚に亘って同じチルト符号で傾斜したままである。基板１１および２１に堆積した通常透明である電極１２および２２は、プレート１０および２０に垂直電界を加えるため使用される。

セルの外側での基板１１および２１のそれぞれへの偏向器の追加は、アンカリング方向に対する２個の偏向器の角度に応じて、Ｕに対する暗、および、Ｔに対する明、または、その反対のような光学状態が各テクスチャと関連付けられることを可能にする。

ネマティックは、上記の２つのテクスチャのエネルギーを等しくするため、セルの厚さｄの４倍に近くなるように選択された自発ピッチｐ_０でキラル化される。セルの厚さｄと、自発ピッチｐ_０との間の比率、すなわち、ｄ／ｐ_０は、したがって、０．２５±０．１に等しい。電界なしの場合、状態ＴおよびＵは最低エネルギー状態であり、セルは双安定である。

強い電界下では、Ｈとして示され、図１の中央に図示されたほとんどホメオトロピック型のテクスチャが得られる。スレーブプレート１０の表面の付近で、分子はスレーブプレートに垂直であり、アンカリングは「破壊」しているといわれる。スレーブプレート１０上のアンカリングの破壊に対応する電圧である破壊電圧はＶ_ｂｒｋとして示される。電界を除去すると、セルは双安定テクスチャＵおよびＴの一方または他方になる（図１を参照のこと）。利用される制御信号は、マスタープレート２０の付近に液晶の強いフローを引き起こし、マスタープレート２０とスレーブプレート１０との間の流体力学的結合２６はテクスチャＴを引き起こす。これに対し、テクスチャＵは、弱いアンカリングの僅かなチルトによって補助される２枚のプレート１０および２０の間の弾性結合によって得られる［１］、［２］。

以下では、ＢｉＮｅｍスクリーン要素の「スイッチング」によって、液晶の分子をホメオトロピック状態Ｈ（アンカリングの破壊）に通し、次に、液晶が、電界を除去すると、２つの双安定テクスチャＵもしくはＴの一方、または、テクスチャＵとＴの共存になることを可能にさせることを指し示す。電界のスイッチオフは、テクスチャの観点で最終的な状態を選択するため、立ち下がりエッジの特性に応じて、印加された電圧の立ち下がりエッジ（電圧の絶対値の低下）に対応し、この立ち下がりエッジは使用されている立ち下がりエッジであるとき、アクティブな立ち下がりエッジと呼ばれる（画素電圧は多レベルでもよく［６］、立ち下がりエッジのうちの１つだけがアクティブなエッジである）。

スレーブプレート１０とマスタープレート２０との間の流体力学結合［４］は液晶の粘度に関連している。対象としているゾーンに印加された電界をスイッチオフすると、マスタープレート２０に固定された分子による平衡状態への復帰は、図２にフローの方向１６が示されている降下フロー３２をマスタープレート２０の近くに生じる。粘度は１ミリ秒未満の中で降下フロー３２をセルの厚さの全体に亘って拡散させる。降下フロー３２がスレーブプレート１０の近くで十分に強いならば、降下フローはスレーブプレートの近くで、テクスチャＴを誘起する方向に分子を傾斜させる。分子は２枚のプレート１０および２０で逆方向に向きを変える。スレーブプレート１０の近くでの分子による平衡状態への復帰は、フローの第２の原動力であり、フローを強化し、テクスチャＴへの画素の均一な移行に役立つ。よって、電界Ｈの下でのテクスチャＴへのテクスチャの移行は、降下フロー３２によって、したがって、マスタープレート２０上の分子のアンカリングが傾斜している方向１６への液晶の運動によって（図２を参照のこと）、方向１８に従って達成される。このマスタープレート２０に近い降下フローの方向１８は、図２において４０で参照されている、マスタープレートの配向層のブラッシング方向と実質的に平行である。方向１８は、たとえば、開始テクスチャにおけるツイストに起因して、ブラッシング方向と厳密に平行になり得ない。典型的に、方向１８は約±１０°の範囲内でブラッシング方向と平行である。

印加された電界はプレートに対して垂直に分子を配向させる傾向があるが、２枚のプレート１０、２０の間の弾性結合は、スレーブプレート１０の近くにある分子に、電界の下でテクスチャＨになる非常に僅かな傾きを与える。実際には、マスタープレート２０上の強い傾斜したアンカリングは隣接した分子での傾斜を維持する。マスタープレート２０の近くの傾斜は、液晶の配向弾性によってスレーブプレート１０まで伝達される。スレーブプレート１０では、液晶のアンカリングおよび容易軸の傾斜は、分子の傾斜を増幅する［５］。電界を除去し、流体結合がスレーブプレート１０の近くの分子の残留傾斜に対抗するため不十分であるとき、２枚のプレート１０および２０の近くの分子は、同じ方向に向きを変えることにより平衡状態に戻り、テクスチャＵが得られる。これらの２つの回転は同時であり、互いに対向する反対方向のフローを生じさせる。全体的なフローは実際には零である。したがって、テクスチャＨからテクスチャＵへの移行中に液晶の全体的な運動は非常に少ない。

ＵまたはＴへの画素のスイッチングは、マスタープレート２０によって生じた降下フロー３２の強度の関数である。このフローはスレーブプレート１０まで拡散し、スレーブプレート１０の付近で得られるフローの強度は得られる最後のテクスチャ（ＵまたはＴ）を決定する。テクスチャＴを生じさせる大きな降下フロー３２を得るため、たとえば、スロット型の信号のような、急峻なエッジ状の降下がある電界のパルスを印加することが必要である。テクスチャＵを得るため、たとえば、確実に降下する勾配、または、レベルの間に連続的な段差のある勾配のような、非常に弱い降下フローを生成する緩やかな側面の降下がある電界のパルスが必要である［１］、［２］、［６］。

画素の端子における電圧の変動によって降下フローの強度を制御することにより、画素内にグレイレベルを得ることも可能である。この可変電圧の所与の値に対し、所与の画素内の結果は、テクスチャＴにおける画素の表面に一方の部分と、テクスチャＵにおけるもう一方の部分とである。この可変電圧の別の値、したがって、この降下フローの別の値に、２つのテクスチャＵとＴによって占められている面積の異なる比率が対応する。グレイレベルはこのようにして取得される［９］。

スイッチングがプレート１０および２０のうちの一方の近くでのフローの強度と直接関連付けられていることは、ＢｉＮｅｍディスプレイの特殊な特性であり、従来型のＴＮディスプレイおよびＳＴＮディスプレイはこの原理によって切り替わらない。

アドレス指定
標準的な液晶のため開発された３つのアドレス指定モード（直接、多重化、および、アクティブ）はＢｉＮｅｍディスプレイのため利用することが可能である。ＢｉＮｅｍディスプレイのアドレス指定のための最も一般的なモードは、多重化パッシブアドレス指定であるが、薄層内のトランジスタを用いるアクティブアドレス指定も可能である［７］。アクティブ多重化モードおよびパッシブ多重化モードでは、ＢｉＮｅｍディスプレイは、ｎが行数であり、ｍが列数であるとして、ｎ×ｍ個の画素と呼ばれる画像素子の形をしているマトリクス型スクリーンであり、アドレス指定は行毎に行われる。

多重化パッシブモードでは、各画素は、行導電性ストリップ５２と列導電性ストリップ５０との交点で構成されている。これらの垂直ストリップは、マスタープレート２０およびスレーブプレート１０のそれぞれに堆積する（図３を参照のこと）。所与の基板１１または１２によって支持される２本の隣接した導電性ストリップの間に位置しているゾーンは画素間スペースと呼ばれる。画素のすべてによって構成されているゾーンはマトリクスゾーンと呼ばれる。習慣的に、従来技術では、マトリクスゾーンは、観察されるべき画像の内容が表示されるディスプレイゾーンである。

マトリクスゾーンの外側では、上記の導電性ストリップ５０、５２は、たとえば、スクリーンに溶接されたフレキシブルな接続要素に位置している、ドライバと呼ばれる制御回路への接続を作り出すトラック５４、５６の形になる。座標画素（ｎ，ｍ）を表示するため、行信号を行ｎに印加し、列信号を列ｍに印加する。

従来技術による従来型のディスプレイの２枚のガラス基板１１および２１に形成される電極の原理図は図４に示されている。一般に、導電性電極は、ＩＴＯ（錫ドープ酸化インジウム）と呼ばれる透明導電性材料で作られている。しかし、ディスプレイが反射型であるとき、観察者と反対側に位置している電極は、アルミニウムのような不透明導電性材料から作ることが可能である。電極を作成するため、薄い導電性層が２枚の基板１１および２１に堆積され、次に、所要の設計までエッチングされる。図４ａは、本実施形態では行を支持するいわゆる上側基板２１上の電極５０をエッチングするため使用されるマスクを示している。図４ａおよび４ｂにおいて、列電極を形成するストリップが５０として参照され、行電極を形成するストリップが５２として参照され（これらのストリップが適切なゾーンをアドレス指定するため使用され）、上記のストリップ５０および５２をドライバに接続するため使用されるトラックが５４および５６として参照される。マトリクスゾーンの限界は、図４ａおよび４ｂにおいて鎖線によって表され、５７として参照されるフレームに対応する。図４ａおよび４ｂに示されている２つのゾーン５７は、セルの組立および密閉中に重ね合わされる。

アクティブアドレス指定モードでは、一般に、いずれかの基板が、個別化され、かつ、分離され、行と列に編成されたネットワークに配置されている画素で構成されている電極のマトリクスを支持し、もう一方の基板上で、電極は連続的でもよい。後者の基板は、習慣的に、基準電位と呼ばれる一定電位に保持される。電気制御信号は、非常に薄い導電性トラックによって第１の基板の各画素電極にそれぞれ運ばれる。導電性トラックは同じ基板上の行および列に沿って設置される。導電性トラックは接触なしに互いに交差する。各行トラックと各列トラックの交点の近くに、トランジスタのようなアクティブ素子が設置される。この場合、行トラックは通常トランジスタの制御端子に接続され、画素の電極と列トラックがトランジスタのその他の２個の主要な端子に接続されている。

多重化モードにおけるＢｉＮｅｍディスプレイの制御
上述のようにディスプレイの構造がマトリクスであるとき、アドレス指定は行毎に行われる。所与の行（ｎ）をアドレス指定する必要があるとき、電気信号がこの行に印加され、この行が次に「活性状態」として記載されている。この信号は活性化信号ＶＬと呼ばれる。ＢｉＮｅｍの場合、活性中に２つのフェーズを区別し、第１のフェーズは、たとえば、その後にＶＬの第１のレベルを構成する電圧Ｖ１を行信号に印加することにより、基本的にアンカリングの破壊、すなわち、対象となる行の上のホメオトロピックテクスチャを獲得する。第２のフェーズ中に、その後にＶＬの第２のレベルを構成する信号Ｖ２が、Ｖ２≦Ｖ１となるように、行に印加され、Ｖｃとして示される電気的ないわゆる「データ」信号がすべての列に同時に印加される。データ信号Ｖｃの立ち下がりエッジは行活性化信号の第２のレベルの立ち下がりエッジと同期化される［２］。列のそれぞれに印加された信号Ｖｃの値および／または形状および／または長さに応じて、テクスチャＵまたはＴがこの列と活性化された行との交点に対応する画素において得られる［６］。次に、後続の行がその順番になって活性化され、その他の行が停止され、ディスプレイの最初の行から最後の行まで同様に続く。行の活性化の終了と次の行の活性化の開始との間の時間は行間時間ｔ_Lと呼ばれる。この時間は典型的に５０μｓ〜１０ｍｓである。この時間の値は、明白なスイッチングを達成するために重要であり、温度と共に実質的に変化する。いずれの場合にも、時間ｔ_Ｌ＞０である。このアドレス指定方法は「シングルステップアドレス指定」と呼ばれる。行の活性化の順番（最初にｎ−１、次にｎ、その次にｎ＋１など）は走査方向４６を決定する（図３を参照のこと）。

グレイレベルの作成について記載する文献［９］は、グレイレベルを取得する３つの変形を定める（文献［９］の図２３）。第１の変形は、画素Ｐに印加される列信号Ｖｃの振幅を変化させることからなる。第２の変形は、画素Ｐに印加される列信号Ｖｃの長さを変化させることからなる。これらの２つの変形では、列信号の立ち下がりエッジは行信号の第２のレベルの立ち下がりエッジと同期化される。「位相変調」と呼ばれる第３の変形は、行活性化信号の第２のレベルの立ち下がりエッジとの列信号Ｖｃの同期を変化させることからなる。

パッシブモードとアクティブモードとの間の注意すべき主要な相違点のうちの一つは、多重化パッシブモードでは、行ｐが活性化されていないとき、この行ｐの各画素が、画素が属している行の活性化中に印加された、この画素の列のその他の信号のデータに対応する列信号の影響を受けることである。すなわち、画素Ｐ（ｎ，ｍ）の行ｎが信号ＶＬ（ｎ）によって活性化され、画素信号Ｖｐ＝ＶＬ（ｎ）−Ｖｃ（ｍ）を生成するために信号Ｖｃ（ｍ）がこの画素の列ｍへ送信されるとき、列ｍのすべての画素が同時にＶｃ（ｍ）の影響を受ける。アクティブアドレス指定の際に、行の活性化中に、列信号がこの行の画素だけに印加される。非活性化行のトランジスタは非導通であり、非活性化行の画素は信号を受信しない。

好ましい従来の、しかし、限定されない制御方法によれば、行毎のアドレス指定の前に、すべてのラインまたはラインのグループを同時に活性化することにより、集合的な方式で、所与のテクスチャにおいて、通常Ｔにおいて、スクリーンまたはスクリーンの少なくとも一部の完全なアドレス指定を達成する。行は、好ましい画像を表示するために、従来型の多重化方法によれば、次に１行ずつアドレス指定される。この「２ステップアドレス指定」は、画素のスイッチングをより効果的に制御するため、特に、グレイレベルを制御するため使用されるが、このようにして、画素が第２のステップの初めに明確な状態から開始するためである。

好ましい従来の、しかし、限定されないＢｉＮｅｍディスプレイの実施形態によれば、配向層のブラッシング方向はディスプレイの行の方向と直交し、このタイプのディスプレイは「直交ブラッシング付き」とされている。

従来技術によって作成されたＢｉＮｅｍディスプレイによって示される制限
発明者は、画素Ｐのスイッチングを行うためにフローの使用が、結果として、画素Ｐのスイッチングがアドレス指定方法の間に隣接画素に作成されたフローにも敏感であり、これらのフローが切り替えられるべき画素内で拡散するということに気付いた。隣接画素に起因するこれらのフローの交差は、画素Ｐの固有のフローと共に、画素Ｐのスイッチングを妨害する。Ｐの隣接画素は、その隣接画素のフローによって画素Ｐのスイッチングを妨害する傾向がある画素であり、そして、フロー方向１８に沿って画素Ｐのどちらかの側に位置している画素５８として定義される（図５）。ブラッシング方向４０が行に直交するとき、フロー方向１８はブラッシング方向と略平行である。フロー方向への隣接画素は、画素Ｐの列ｍ上でＰのいずれかの側に位置している画素である。

ブラッシング方向が不確定であるとき、隣接画素は、ブラッシング方向に略平行（±１０°の範囲内）であるフロー方向に従ってＰのいずれかの側に位置している画素である。

行ｎ上のすべての画素を考慮するとき、これらの画素の近傍のすべてが、ブラッシング方向がどうであっても、行ｎ−１、ｎ−２・・・の上流であり、行ｎ＋１、ｎ＋２・・・の下流である行ｎに隣接した行に位置している。したがって、（フロー方向で）行ｎに隣接した行について説明する。

近傍による妨害の一例は「エッジ効果」である。
ＢｉＮｅｍディスプレイのアドレス指定中に、テクスチャＴに切り替えられるべき画素のエッジのうちの２つに、Ｕに切り替わるフィールドが現れる可能性がある。この不良は、図５において、Ｔに切り替わる画素で明らかである。これらの画素において、たとえば、画素Ｐで、ブラッシングに、したがって、フロー１８の方向に垂直である画素のエッジ６０は、Ｔに切り替わるのではなく、Ｕに切り替わったことがわかる。図５において、Ｔに切り替えられた画素は、明るい陰影で示され、Ｕに切り替えられた画素は暗い陰影で示されている。

長期にわたる解析の後、発明者は、これらの不良がマスタープレート２０の近くの分子の平衡状態への復帰によって作り出されたフローが画素Ｐの上流エッジおよび下流エッジで止められることによって説明されることを確認した。画素Ｐにおけるフローの上流での液体の離脱は、前方の隣接画素５８ａに低い圧力を生じさせる。液体の下流への到着は、後方の隣接画素５８ｂに付加圧力を生じさせる。これらの２つの効果は、一般に、画素Ｐのすべてにおいてフローを止める。これらの効果は、フローの原動力が停止しても、上記の画素Ｐの２つのエッジ６０で特に重要である。画素Ｐのちょうどエッジ６０で、速度は画素Ｐの中央の２分の１である。これらの条件において、画素Ｐのエッジ６０は、この画素上の信号の電圧降下とは無関係に、決してＴに切り替わることがない。

図６はこの現象を説明している。図６は、（方向１８に平行な横座標に対応する）ｘの関数として、Ｖｐ＝２０ボルトという振幅で画素Ｐに印加されたスロット型信号のスイッチオフでの降下フローのｘに応じた速度（平均速度）のｚ（プレート１１および２１に垂直である軸、図２を参照のこと）における平均を表現している。その他の信号はディスプレイに供給されない。負の速度値は、ｘと反対方向、したがって、方向１６（図２）における降下フローを示している。図６において、ｖ_Ｔは、Ｔへのスイッチングのため必要である降下フローの最低速度を表現している。図６では、方向１８に位置しているＰのエッジにおいて、降下フローの速度ｖの絶対値がｖ_Ｔ未満であることがわかる。これらのエッジは、したがって、Ｕに切り替わる。

本発明の目的は、従来技術により知られているディスプレイの具現化の間に観察された上記の欠点を解決することである。

本目的は、交差した行および列に配置された画素のマトリクスを含み、各画素のフレームを構成する２個の電極の間での電気制御信号の印加によって制御される液晶分子の状態のスイッチングがブラッシング方向に近い特有の方向にフローを生成し、画素のアドレス指定が１ステップ、または、スクリーンの少なくとも一部の集団的なアドレス指定が所与の固有のテクスチャにおいて行われる第１のステップと、後に続く第２の行毎のアドレス指定ステップとにより構成される２ステップのいずれかで行毎のアドレス指定によって行われる、液晶ディスプレイの制御の方法であって、画素の少なくとも一部のスイッチングを制御するため、スイッチングが電気制御信号によって制御されるべき画素のフロー方向での少なくとも１個の隣接画素に、制御されるべき画素のスイッチングを助けるように、室温において、０〜数十マイクロ秒の時間的オフセットで、電気制御信号のアクティブな立ち上がりエッジより時間的に先行して、または、同時に置かれている立ち上がりエッジまたは立ち下がりエッジをもつ補助電気信号を印加するステップを含み、アドレス指定が２ステップで行われるとき、補助電気信号が第２のステップの間に印加されることを特徴とする方法を使用して本発明との関係において達成される。

発明の別の特徴によれば、少なくとも１個の隣接画素に印加される上記補助電気信号は、上記隣接画素に、制御されるべき画素のスイッチングを制御するために使用される上記の一般的な決定された方向と平行である補助的なフローを生じさせるように設計される。

本発明の別の有利な特徴によれば、電気制御信号のアクティブな立ち下がりエッジに対する補助電気信号の時間的シフトは、室温において０〜数十μｓの範囲であり、典型的に、０〜５０μｓであり、好ましくは、０〜１０μｓであり、極めて好ましくは、５μｓ〜１０μｓである。

本発明は上記方法を実施するため使用される液晶ディスプレイにも関する。

画素Ｐのスイッチングを制御するため、発明は、かくして、基本的に、フロー方向１８に画素Ｐの一方側、他方側、または、両側に位置している１個以上の画素（隣接画素５８）に、Ｐのスイッチングのための信号と相対的に明確な時点で補助電気信号を印加することからなる。隣接画素においてこれらの補助電気信号によって生じた分子の移動は、画素Ｐに画素Ｐのスイッチングを制御するため使用される補助フローを生じさせる。

補助信号は、行電極、列電極、または、両方の電極タイプを用いて隣接画素に送信することが可能である。

隣接画素に印加された補助電気信号は、好ましくは、しかし、限定されることなく、単極スロットまたは双極スロットの形状を有している。後でわかるように、補助電気信号が上昇すると（電圧の絶対値の増加によって特徴付けられる立ち上がりエッジ）、補助電気信号は、画素のＵへの移行を助ける強いフローを生じさせ、この立ち上がりエッジが画素信号に対して正しい時点に印加されるという条件を活性化させる。補助電気信号が降下すると（電圧の絶対値の減少によって特徴付けられる立ち下がりエッジ）、補助電気信号は、弱いフローであるが、画素のＴへの移行を助けるために十分なフローを生じさせ、この場合も、この立ち下がりエッジが画素信号に対して正しい時点に印加されるという条件を活性化させる。

パッシブマトリクス型ディスプレイの場合、行をアドレス指定する時点で、列信号が各列のすべての画素に印加される。直交ブラッシングの場合、列ｍの画素は、画素Ｐ（ｎ，ｍ）に対し予め定められているように、隣接画素５８である。補助信号は、その後に、時間的に正確に配置された列ｍ上の信号によって印加することが可能である。しかし、信号を活性化された行の隣接行にさらに印加することによって補助信号の振幅を制御することは役に立つ可能性がある。

補助信号は、信号を隣接画素に対応する行（行ｎ−１、ｎ−２、ｎ＋１、ｎ＋２など）に印加することによって隣接画素５８に印加することも可能である。

直交ブラッシング付きのアクティブマトリクス型ディスプレイの場合、行が個別に開かれるので、補助信号はスイッチング信号とは無関係に必要な隣接行だけに供給することができるという点で、発明がパッシブアドレス指定方式より容易に実施できる。

本発明による補助電気信号を使用する第１の利点は、各行のアドレス指定に認められた時間を短縮することによるスクリーンのアドレス指定速度の増加である。

本発明の第２の利点は、行と行の間のアドレス指定時間を短縮すること、または、さらに負にすることである。

本発明の第３の利点は、画素におけるグレイレベルが各テクスチャの比率で作成されるべきときに、同じ画素における各テクスチャの比率の改良された制御である。

本発明のその他の特徴、目的、および、利点は、後に続く詳細な説明を読み、限定的ではない例として与えられた添付図面を参照することによってわかるであろう。

既知のＢｉＮｅｍ型の双安定ディスプレイの動作原理を示す図である。 既知のＢｉＮｅｍ型の双安定ディスプレイにおけるテクスチャＴへの移行のため使用される降下フローを示す図である。 従来型の多重化パッシブアドレス指定の原理を示す図である。 ディスプレイの２枚のガラス基板に形成された電極の既知の原理を示す図であり、いわゆる上側基板の電極をエッチングするため使用されるマスクを示す図である。 ディスプレイの２枚のガラス基板に形成された電極の既知の原理を示す図であり、いわゆる下側基板の電極をエッチングするため使用されるマスクを示す図である。 テクスチャＴへの画素のスイッチング中に従来型のディスプレイで観察されるエッジ効果（テクスチャＵ）の存在を示す図である。 画素Ｐに印加された振幅Ｖ_Ｐ＝２０ボルトのスロット信号のスイッチオフ時の降下フローの、ｘの関数としてｘに応じた速度（平均速度ｖ）のｚにおける平均を示す図である。 図８に示されたシミュレーションが行われた異なる位置１、２、３および４を示す図である。 図８に示されたシミュレーションが行われる際に印加された補助信号を示す図である。 図７ａで参照された４個の位置１、２、３および４での液晶の平均速度ｖ（ｘに応じた速度のｚにおける平均）の変動を時間の関数として示す図である。 補助スロット信号Ｖａｕｘによって画素Ｐの中央に誘起された平均速度ｖを時間の関数として示す図である。 補助スロット信号Ｖａｕｘを時間の関数として示す図である。 補助電圧の印加前に隣接画素に印加された実効電圧Ｖｒｍｓの数個の値に対して、隣接画素の中央における平均速度ｖを時間の関数として示す図である。 補助電圧を時間の関数として示す図である。 画素Ｐの行だけを介して画素Ｐに印加されたスイッチング信号Ｖｐの降下の数μｓ前に、対応する行を介して隣接画素に印加された数ボルトの小さいスロット信号の形をした補助上昇信号を示す図である。 画素Ｐの行だけを介して画素Ｐに印加されたスイッチング信号Ｖｐを示す図である。 補助フローを伴わないＴへの移行を生じさせるＶ_Ｔの最小降下までのΔＶより大きい電圧の降下に対して、Ｖｐの０までの電圧降下時にＴへの移行を阻止する、図１１に示された補助上昇信号によって生成された補助フローの振幅を示す図である。 インターレース化された電極行を制御する２個のフィード回路または「ドライバ」を利用する本発明による変形実施形態を概略的に示す図である。 正の上昇フローの後に負の戻りフローが続き、電界が印加され続け、よって、リフトされた分子が実際にはこれ以上回転しないことに注意を要する、２０ボルトの段階による上昇中の時間の関数として画素Ｐの中央における平均速度を示す図である。 後述される発明の第３の実施例に対応するＵまたはＴへのスイッチングを生成する行信号を示す図である。 後述される発明の第３の実施例に対応するＵへのスイッチングを生成する列信号を示す図である。 後述される発明の第３の実施例に対応するＴへのスイッチングを生成する列信号を示す図である。 単極の行信号および列信号の場合である発明の第４の実施例に対応する行ｎに印加される行信号を示す図である。 単極の行信号および列信号の場合である発明の第４の実施例に対応する行ｎ＋１に印加される行信号を示す図である。 単極の行信号および列信号の場合である発明の第４の実施例に対応する列信号を示す図である。 単極の行信号および列信号の場合である発明の第４の実施例に対応する列信号を示す図である。 双極の行信号および列信号の場合である発明の第４の実施例に対応する行ｎに印加される行信号を示す図である。 双極の行信号および列信号の場合である発明の第４の実施例に対応する行ｎ＋１に印加される行信号を示す図である。 双極の行信号および列信号の場合である発明の第４の実施例に対応する列信号を示す図である。 双極の行信号および列信号の場合である発明の第４の実施例に対応する列信号を示す図である。

発明に基づいて発明者によって行われた検討が、発明の実施形態の種々の実施例を提示する前に説明される。

隣接画素から生じるフローの検討
最初にすべてが状態Ｔに設定されている画素の実施例から始めて、隣接画素から生じるフロー、すなわち、補助フローが切り替えられるべき画素に拡散する様子を第一に説明する。

ａ）距離の効果
図８は、図７ａにおいて参照されているセルの４点での液晶ｖのｘに応じた速度ｚの平均を時間の関数として示している。このフローは、図７ｂに示されているように、１ボルトの一定信号に加えられた３ボルトの段差から形成された補助信号Ｖａｕｘによって作られる。段差は厚さが１．５μｍのセルにおいて、対応する行（ｎ＋１〜ｎ＋４）によって、行ｎに位置している画素Ｐと接触している４個の隣接画素５８に同時に印加される（図７）。図８では、曲線１は、画素Ｐから十分に離れている距離、たとえば、補助信号を受信する４個の隣接画素の側で、画素Ｐの中心に対して２．５画素の距離における平均速度を与える。曲線２は、補助信号を受信する隣接画素の側に位置している画素Ｐのエッジにおける平均速度を与える。曲線３は画素Ｐの中央における平均速度を与える。曲線４は、補助信号を受信する隣接画素の反対側に位置している画素Ｐのエッジにおける液晶の平均速度を与える。図８は数値シミュレーションの結果である。

画素Ｐでは、したがって、補助信号７０の上昇（立ち上がりエッジ）の作用で隣接画素の段差によって引き起こされたｘに応じた補助段差フローが現れる。このフローは、フローがその供給源から遠ざかるにつれて減衰し、フローが生成された隣接画素から画素Ｐに拡散する。

ｂ）下降の効果
同様にして、補助信号の突然のスイッチオフ（立ち下がりエッジ）によって、補助降下フローが生成される。図９ａは、上記の４個の隣接画素に印加された補助スロット信号Ｖａｕｘによって画素Ｐの中央に生じさせられた平均速度ｖを時間の関数として示している。補助信号を形成する４ボルトのスロット信号は、図９ｂに示されているように、１ボルトの信号によって事前に上昇させられた上記の隣接画素に６４μｓに亘って印加される。

画素Ｐは、最初に、補助信号の上昇７０によって始動された（ｘに応じた）正の補助段差フロー７２の影響を受け、次に、補助信号の突然の下落８０によって始動された補助的な負立ち下がりフロー８２の影響を受ける。補助信号の除去の時点で生じさせられた速度は、段差で生じさせられた速度より絶対値が小さく、（−ｘに応じた）反対符号である。

ｃ）隣接画素の開始状態の影響
図１０ａは、図１０ｂに示された補助信号の印加前に実効電圧Ｖｒｍｓの数個の値に対する隣接画素の中央における平均速度を時間の関数として示している（曲線１：Ｖｒｍｓ＝０Ｖ、曲線２：Ｖｒｍｓ＝０．７Ｖ、曲線３：Ｖｒｍｓ＝１Ｖ、曲線４：Ｖｒｍｓ＝１．４Ｖ）。図１０ｂに示されているような補助信号は、上述のように４個の隣接画素に印加された、１０Ｖの、６４μｓの長さをもつスロット信号である。補助信号より前に印加された平均電圧Ｖｒｍｓは、分子に予備的な段差を加える。この段差はＶｒｍｓの値の関数である。

Ｖｒｍｓに依存して、隣接画素の中心での補助段差フロー７２の平均速度の振幅は変化するということがわかるが、しかし、特に、この速度の最大値の時点は実質的にシフトされることがわかる。補助段差フロー７２を効率的に使用するため、この現象を考慮すること、したがって、補助信号の上昇７０と画素Ｐのスイッチング信号との間の時間的なシフトを調節することが必要である。

補助降下フロー８２の平均速度はＶｒｍｓに左右されないことがさらにわかる。

（ｄ）補助フローの効果の方向
補助信号の立ち上がりエッジによって誘発される補助段差フローは、（ｘに応じて）正であり、したがって、（−ｘに応じて）画素Ｐにおけるマスタープレート２０の付近での降下と反対向きであり、この降下フローが単独で画素ＰのＴへの移行を生じさせるであろう。

補助信号の立ち下がりエッジによって誘発される補助降下フローは、（−ｘに応じて）負であり、したがって、画素Ｐの降下フロー３２と同じ向きであり、この降下フローが単独で画素ＰのＴへの移行を生じさせるであろう。したがって、隣接画素の補助降下フローは画素ＰのＴへの移行を助けるであろう。

ｅ）補助フローの有効性の実施例
図１２は、Ｖｐから０への降下が補助信号を用いないＴへの移行のため必要な降下Ｖ_ＴｍｉｎよりΔＶだけ大きい状態で、画素ＰのＴへの移行を阻止する補助段差フローの振幅を示している。この曲線上で、補助信号の有効性は明白である。この場合、Ｖ_Ｔｍｉｎ＝１６Ｖである。Ｖ_Ｐ＝２０Ｖに対し、ΔＶ＝４Ｖである。図１２の曲線は、Ｔへの移行を停止する０．３ｍｍ／ｓの速度を示している。図６では、２０Ｖの電圧降圧Ｖｐは−８ｍｍ／ｓのフローを作り出すことがわかった。−８ｍｍ／ｓのフローは、このようにして、０．３ｍｍ／ｓの補助フローによって対抗される。

よって、信号Ｖｐのアクティブな立ち下がりエッジより（室温において０もしくは数μｓから数十μｓの差、および、低温において数十μｓから数百μｓの差で）前に設けられた補助信号の立ち上がりエッジは、Ｔへの移行を阻止し、したがって、テクスチャＵを得るために使用される。Ｖｐのアクティブな立ち下がりエッジは、この場合、テクスチャＴを得るために十分な降下フロー３２を生成することが意図されている立ち下がりエッジである。

一般に、（テクスチャを選択することが意図されている）信号Ｖｐのアクティブな立ち下がりエッジに対する補助信号の立ち上がりまたは立ち下がりエッジの時点の調節は、画素Ｐの全体に亘る最終的なテクスチャの制御を可能にする。

最初に、すべての画素が状態Ｕにあるとき、同じタイプの現象が存在するが、説明を複雑化しないようにここでは詳細に記載されていない。

本発明は多くの利点を提供する。何ら限定的ではないが、次の利点を挙げることができる。
１）２ステップのパッシブアドレス指定における第２のステップの間に、発明は、第２のステップを加速し、グレイレベルを制御する。
２）行の組の行毎の１ステップでのアドレス指定（１ステップアドレス指定）の間に、発明は、アクティブ化された行の画素のＵまたはＴへのスイッチングを制御する。
３）２ステップにおけるパッシブ型ディスプレイの第２のステップの間に、すなわち、Ｔへの集合的な移行からなる第１のステップの間に、発明は、Ｔの状態を保っている画素に対するアンカリングを破壊しない画素信号を使用する元のモードに従って急速なスイッチングを可能にする。

この説明を続ける際に、発明を実行する３つの典型的、かつ、非限定的な実施例を発展させる。

これらの実施例は、ＢＩＮＥＭ（登録商標）ディスプレイの特有のケースでの発明の３つの用途によって発明の利点を示している。発明の用途はこれらの事例に限定されることなく、このタイプのディスプレイにも限定されない。実際には、本発明の範囲内で明らかにされた上流および下流の両方に隣接画素によって作り出された補助フローを使用することは、多重スイッチングがフローによって止められたときに、任意のタイプの液晶ディスプレイの多重スイッチングを加速するために役立つ可能性がある。

発明の実施形態の実施例１：２ステップのアドレス指定の第２のステップのパッシブアドレス指定加速およびグレイレベルの制御
パッシブマトリクス型スクリーンのスクリーンまたは数行は２ステップでアドレス指定される。行５２はブラッシングに垂直であり、よって、分子の運動によって生じさせられたフローに垂直である（直交ブラッシング）。ディスプレイの第２のステップに関して、スクリーンは、切り替えられるべきゾーン１００において、第１のステップによってテクスチャＴに置かれている。スイッチングは行ｎで行われる。画素Ｐ（行ｎ、列ｍ）のスイッチングが詳しく調べられる。

結果として生じるスイッチングの開始時に、ここで、行ｎに印加された電圧スロットの一例として、行ｎからの分子のリフトが１００ｎｍを上回る液晶の移動を引き起こす。図２および７に示された分子の構造において、移動は正のｘに向かう。この移動は、行ｎ−１の付近に過圧を生じ、行ｎ＋１の付近に負圧を生じる。状態Ｈに達すると、作り出された圧力勾配は液晶を元に戻す。図１４は、時点ｔ＝０において画素Ｐに印加された２０Ｖの増分による上昇中に、画素Ｐの中央の環境における平均速度を時間の関数として示している。図１４は、上昇フロー１５０と戻りフロー１５２とを示している。最初に、かなり大きい正の速度が目に付く。数マイクロ秒後に、フローは負になる。フローの影響は数百マイクロ秒後にはじめて次第に弱くなる。この時間の全体に亘って、上記戻りフロー１５２は、テクスチャＴへの移行の方向でスレーブプレート１０の近くの分子を傾斜させ（慣例のとおり−ｘに応じて負）、テクスチャＵを得ることは不可能である。

本発明を使用しない、速度が遅く、かつ、不完全なスイッチング方法は、電圧の下で、戻りフロー１５２の終わりを待つこと、すなわち、室温でおよそ１ｍｓの間に画素スイッチング信号Ｖｐ（Ｖｐ＝ＶＬ−Ｖｃ）の第１のレベルＶ’１を増大することからなる。次に、中間レベルによって２つの等価的な降下部に分けられた降下はテクスチャＵを与えるであろう。２つの非対称的な降下部に分けられた降下部はテクスチャＴを与えるであろう。異なる画素上の第２のレベルの値は、立ち下がりエッジが信号行の第２のレベルＶ’２の立ち下がりエッジと同期化されている列信号Ｖｃを使用して調節される［６］。Ｖ’２の値の関数として、アクティブな立ち下がりエッジは、Ｖ’１からＶ’２への遷移、または、Ｖ’２から０への遷移のいずれかである。第１のレベルの期間は重要である。第１のレベルの期間が非常に短いならば、テクスチャＵは画素の中央に寄生状態Ｔを示す。第１のレベルの期間が非常に長いならば、テクスチャＴは上述されたエッジの欠点をＵに示す。

本発明の実施は上記の欠点を取り除く。このため、第１の振幅レベルＶ１が破壊のためにちょうど必要な期間に亘って（典型的に１ｍｓ未満）アンカリングを破壊するために十分に強く、第２の振幅レベルＶ２が破壊のためのレベルより低い２つのレベルへの典型的であるが、しかし、より急速な信号が行ｎに印加される。ここでは、一例として、アクティブな立ち下がりエッジがＶ１からＶ２への移行である事例を選択する。

画素Ｐ（ｎ，ｍ）をＴへ切り替えるため、列信号は、画素Ｐの行ｎの活性期間中に画素Ｐに印加されない（ＶｃＴ＝０）（図１５ｃを参照）。戻りフロー１５２は、２つのエッジ上に欠陥を伴うことなく、スレーブプレート１０の近くの分子を状態Ｔへ切り替えるためにＶ１からＶ２への移行によって、マスタープレート２０の分子の降下フローを助ける。Ｖ１からＶ２への移行は、画素Ｐのスイッチングのためのアクティブな立ち下がりエッジである。

画素Ｐ（ｎ，ｍ）をＵへ切り替えるため、行ｎ＋１、ｎ＋２、ｎ−１、ｎ−２などに位置している（同様に列ｍのための）隣接画素からの分子をリフティングする補助スロット信号Ｖ_ｃｕは（図１５ｂを参照のこと）、画素Ｐの列ｍに印加される。この信号１５３の立ち上がり補助エッジ１５４は、作成された補助フローが信号行のＶ１からＶ２への降下の時点で最大であるように、時間的に調節される。補助信号１５３の立ち上がり補助エッジ１５４は、かくして、補助信号１５３と補助信号が行ｎに生じさせたフローとの間の遅延を補償するため、画素Ｐのアクティブな立ち下がりエッジ上で期間δｔだけ進んでいる（図７および１０を参照）。補助フローは、同時に、マスタープレート２０の分子の戻りフローおよび降下フローに対抗する。既に記録されている行ｎ−１、ｎ−２．．．の隣接画素を切り替える危険を冒さないように、印加された補助電圧が破壊電圧より低い場合でも、補助フローは戻りフローおよび降下フローを補償し、画素ＰのＵへのスイッチングを可能にする。実際には、Ｔにおける隣接画素は、主に補助フローに寄与し、よって、アドレス指定の第１のステップによってＴに入れられる隣接画素ｎ＋１、ｎ＋２．．．と、場合によっては、行の活性後の行の状態に従って画素ｎ−１、ｎ−２とである。しかし、ｎ＋１、ｎ＋２．．．の寄与は期待される影響を生じるために十分である。

この非限定的な実施例では、補助信号１５３は列信号だけを用いて印加されることに注意を要する。変形は、行ｎ＋１、ｎ＋２に印加された補足的な信号行によって補助フローをさらに制御することからなる。発明による列信号１５３は、文献［９］の「位相変調」に応じて、この列信号の立ち下がりエッジ１５６が信号行の第２の信号レベルＶ２の立ち下がりエッジと同期化されるか、信号行の第２のレベルのこの立ち下がりエッジに対し非同期化されるので、発明によって本メカニズムおいて適用される列信号１５３は、画素Ｐの端子で電圧ジャンプを変化させることにより画素Ｐのスイッチングを制御する従来の役割を果たさない［１］、［２］、［６］。発明によれば、役割を果たすのは、列信号１５３の立ち下がりエッジ１５６ではなく、Ｖ１あらＶ２への降下に対応するアクティブな立ち下がりエッジより前に設けられている列信号の補助的な立ち上がりエッジ１５４である。同様に、レベルＶ２は打ち消すことが可能であり、Ｖ１から０への立ち下がりエッジはその場合にアクティブな立ち下がりエッジになる。発明によるこの構造において、画素Ｐの行からの活性時間中に画素Ｐによって受信される列信号１５３は、したがって、従来的な「画素」信号ではなく、隣接画素のフローに作用し、画素Ｐに直接的に作用しない補助信号である。

さらに、発明者は、自分たちの発明が補助信号１５３の振幅または時間的な場所を単に変化させることによってグレイレベルにおいてディスプレイを制御することを明らかにしている。実際には、行ｎ＋１、ｎ＋２などのＴにおける画素によって作り出された補助フローは行ｎの画素の上で均一でない。補助フローは、補助フローを作り出した画素から遠ざかることにより減衰される（図８を参照）。前述された０と値Ｖ_ｃＵとの間の列電圧Ｖｃに対し、補助フローは、戻りフローおよび降下フローに対抗し、スレーブプレート１０に近接した速度がＴにおけるスレッショルド移行速度より低いことを保証するために、行ｎ＋１付近の行ｎのエッジで十分である。この画素の一部はＵに切り替わる。これに反して、行ｎ−１の近くの行ｎの画素の一部では、補助フローは非常に弱いので２つの他のフローに対抗できず、スレーブプレート１０に近接した速度はスレッショルドより大きく、この画素の一部がＴに切り替わる。その結果は、スレーブプレート１０に近接した速度がＴへ切り替わるスレッショルド速度と等しい行の両側で２つの部分に共有された、２つのテクスチャが画素に共存することである。分離行の場所は、Ｖ_１からＶ_２への降下の時点での補助フローの速度によって制御され、補助信号１５３の振幅、または、補助信号の立ち上がりエッジ１５４の時間的場所を変化させることにより調節可能である。

発明の実施形態の実施例２：パッシブアドレス指定におけるライン毎のアドレス指定の間に（１ステップにおいて）活性化された行の画素のＵまたはＴへのスイッチングを制御
行毎のアドレス指定を行うため、発明によれば、隣接画素に印加された補助信号が使用され、隣接画素の状態（Ｕ、Ｔ、または、両方のテクスチャの共存）を考慮するために調節される。制約は、既に記録された行（ｎ−１、ｎ−２．．．）に位置している隣接画素が状態を変えてはならないこと、および、これらの隣接画素に印加された補助信号がそれによって低振幅でなければならないこと、すなわち、少なくとも破壊電圧未満でなければならないことである。これに反して、強振幅の補助信号は、記録されるべき行ｎに沿って行（新しい画像がまだ記録されていない行ｎ＋１、ｎ＋２．．．）に印加することが可能である。

したがって、記録されるべき行ｎに先行する行と後続する行とに対応する分子を補助信号行を用いてリフトし、次に、緩和し、補助信号の上昇フローおよび効果フローを使用すること、すなわち、補助信号の立ち上がりエッジまたは立下りエッジを使用し、同様に補助信号でも構わない適切な列信号を画素Ｐに印加することにより、行ｎ上のＵおよびＴのそれぞれの画素を生成することが可能である（実施例１を参照のこと）。

発明の実施形態の実施例３：Ｔに留まるべき画素のＴへの変化のためアンカリングを破壊しない画素信号を使用する２ステップでの高速アドレス指定
隣接画素の補助フローを使用する際に、発明者は、電力を節約する白黒の高速表示プロセスの別の変形を解明した。

これは２ステップでの方法である。第１のステップの間に、表示されるべきスクリーンの一部が一様にＴ状態に置かれる。

第２のステップの間に、表示は行毎に構成され、行活性化信号は単純なスロットでもよい。行活性化信号ＶＬの振幅Ｖ１は、スレーブ表面１０上のアンカリングの破壊値Ｖ_ｃａｓｓより僅かに小さい。これらの信号の時間順のグラフが図１６に示されている。

画素Ｐ（ｎ，ｍ）をＵに変化させるため、破壊が図１６ｄに示されている負のスロット列信号によって生成される：Ｖｐ＝ＶＬ−Ｖｃ＞Ｖ_ｃａｓｓ。この変形では、列信号の立ち下がりエッジが信号行の立ち下がりエッジと同期化される必要がない。列信号の立ち下がりエッジは、同期化されてもよく、または、信号行の立ち下がりエッジの後に位置していてもよい。

行ｎ＋１の信号の立ち上がりエッジ（図１６ｂ）は行ｎの信号の立ち下がりエッジ(図１６ａ)の直前に置かれている。この立ち上がりエッジは、行ｎ＋１の記録を準備するための行ｎ＋１の分子のリフティングの役割と、配置された時点での調節に起因して、画素Ｐにおいて補助的に必要なフローを同じ方法によって作成する役割との両方の役割を果たす。行ｎの信号の立ち下がりエッジの時点で（図１６ａ）、行ｎ＋１から受け取られる補助フロー（図１６ｂ）は、画素Ｐの降下フローおよび戻りフローを補償する。行ｎ＋１の信号の立ち上がりエッジはＵへのスイッチングに有利な立ち上がり補助エッジである。

画素Ｐ（ｎ，ｍ）をＴに変化させるため、列信号は図１６ｃに示された正のスロットである。アンカリングの破壊は、Ｖｐ＝ＶＬ−ＶＣ＜Ｖ_ｃａｓｓであり、Ｖ１は既に破壊電圧より低いので起こらない。行ｎの立ち下がりエッジの時点で（図１６ａ）、行ｎ＋１の分子の上昇によって作成された補助フローにもかかわらず（図１６ｂ）、分子は、アンカリングが破壊されていないので、開始位置へ戻された分子によって引き付けられたスレーブプレート１０に接近する。画素ＰはＴで記録される状態を保つ。

図１６ｃおよび１６ｄに示された列信号は、信号行ｎの立ち下がりエッジより数マイクロ秒〜数百マイクロ秒だけ先行する立ち上がりエッジを有し、信号行ｎの立ち下がりエッジと同期化されるか、または、後方に置かれた立ち下がりエッジを有している。

このプロセスは、単純な信号、すなわち、破壊電圧より弱い振幅Ｖ１の単一レベルの電圧行を利用する。このプロセスは、電圧の下で補助フローによって補償された戻りフローの終わりを待つ必要がないので高速である。時間行は、典型的に室温において数マイクロ秒で破壊時間に接近するか、または、破壊時間に等しくなることもある。このようにして制御されたディスプレイは寄生エッジ効果がない。

行ｎ＋１の信号の立ち上がりエッジ（図１６ｂを参照）、または、立ち上がり補助エッジは、行ｎ＋１から行ｎまでの補助フローの拡散時間を補償するため、行ｎの信号の立ち下がりエッジ（図１６ａを参照）より先行して置かれるべきである。このオフセットは、行の幅と、液晶の粘度、したがって、液晶の温度とに応じて調節されるべきである。

電極の電気分解または分極の寄生現象を回避するため、図１６に示された単極スロット状信号を、図１７に示されているような双極信号で置き換えることが有用である可能性がある。図１７を詳しく調べると、信号行の２番目のスロットが負であるならば、列信号の極性は図１６に対して反対でなければならない（すなわち、状態Ｔを生成するために負の２番目の列スロットであり、状態Ｕを生成するために正の２番目の列スロットである）ことがわかる。

図１３に関して、インターレース型電極行を制御する２個の回路または「ドライバ」Ｄ１およびＤ２を使用する本発明による変形実施を次に説明する。

発明者は、ディスプレイの電極の「設計」レベルで、（ペアまたはペアでない）同じパリティの行がドライバＤ１に接続され、別のパリティの行が、たとえば、図１３に示されているように、Ｄ１に対して表示ゾーンの反対側に位置している別のドライバＤ２に接続されている特定のアドレス指定プロセスと関連付けられたインターレース型行アドレス指定を保証するため、実際に本発明の範囲内において、図１３に示されているように、行電極と連結して配置された、少なくとも２個の標準的なドライバＤ１およびＤ２を使用することを提案する。このようにして、２本の隣接行ｎおよびｎ＋１は、同じドライバに接続されず、２個の別々のドライバに接続される。

このプロセスでは、２個の標準的なドライバＤ１およびＤ２が適切な行にＶＬおよびＶａｕｘを同時に印加するため使用される。本発明のこの変形は、標準的かつ経済的なドライバを使用した最適な実施を可能にさせる。

上記の実施例がただ１つのオフセットレジスタを有しているＳＴＮ型の標準的なドライバを用いて行われるべきであるならば、図１３に関して既に説明したように、インターレース型の行を用いる制御モードを使用することが必要である。実際には、ドライバがただ１つのオフセットレジスタを有するならば、行信号活性化は、同時に、または、行から行へ連続的にトリガーすることだけが可能である。このモードは、したがって、図１６および１７に関して上述されたような行信号の印加と互換性がない。この問題を是正するため、発明者は、その結果として、図１３に関して記載されているようなインターレース型行をもつ電極の「設計」の使用を提案する。この設計の使用によって、２本の隣接行ｎおよびｎ＋１は同じドライバに接続されないが、２個の別々のドライバに接続される。この配置は、（たとえば、ドライバＤ１によって行われる）一方の行の活性化を、（たとえば、ドライバＤ２によって行われる）その隣接行の活性化と無関係にさせ、よって、行ｎの活性化信号とその隣接行ｎ＋１の活性化信号との時間的な重なり合いを可能にする。

発明の別の有利な特徴によれば、選択された状態、典型的に、ねじれた状態Ｔにおける少なくとも１本の表示行のスイッチングを制御するため、補助電気信号は、少なくとも１本の隣接行に印加される信号であり、この信号の振幅はアンカリング破壊電圧より低く、この信号の立ち下がりエッジは電気制御信号のアクティブな立ち下がりエッジに相対的に制御されて同時に、または、先行して設けられる。

本発明に従う別の変形によれば、選択された状態、典型的に、ツイスト状態Ｔにおける少なくとも１本の表示行のスイッチングを制御するため、補助電気信号は複数の隣接行に印加された信号であり、この信号の振幅はアンカリング破壊電圧より低く、この信号の立ち下がりエッジは電気制御信号のアクティブな立ち下がりエッジと相対的に制御されて同時に、または、先行して設けられる。

当然ながら、本発明は、上述されたとおりの実施形態に限定されることはなく、本発明の精神に従うあらゆる変形にまで及ぶ。

上述されたインターレース型行アドレス指定方法は発明の精神に従う全ての変形と両立し得ることに特に注意すべきである。

本発明に関して説明された信号のすべてに対して、行信号および列信号は、たとえば、文献［６］に記載されているように単極または双極のいずれでもよい。基準電圧は必ずしも０ボルトと等しくなくてもよく、ある種のスクリーンドライバは仮想的なアースと連動することがある。

記載された実施例のすべては一つに組み合わせることが可能である。

前述の実施例は、所与の列の画素に印加された列信号ではなく異なる行に依存するので、より大きな自由度を伴って、アクティブアドレス指定に適用可能である。

文献一覧
文献［１］：米国特許第６３２７０１７号
文献［２］：Ｉ．Ｄｏｚｏｖ ｅｔ ａｌ， “Ｒｅｃｅｎｔ ｉｍｐｒｏｖｅｍｅｎｔｓ ｏｆ ｂｉｓｔａｂｌｅ ｎｅｍａｔｉｃ ｄｉｓｐｌａｙｓ ｓｗｉｔｃｈｅｄ ｂｙ ａｎｃｈｏｒｉｎｇ ｂｒｅａｋｉｎｇ （ＢｉＮｅｍ）”， Ｐｒｏｃｅｅｄｉｎｇ ＳＩＤ ２００１， ｐ２２４−２２７
文献［３］：Ｐ． Ｍａｒｔｉｎｏｔ Ｌａｇａｒｄｅ ｅｔ ａｌ， ＳＰＩＥ ｖｏｌ． ５００３(２００３), ｐ２５−３４
文献［４］：Ｍ． Ｇｉｏｃｏｎｄｏ， Ｉ． Ｌｅｌｉｄｉｓ， Ｉ． Ｄｏｚｏｖ， Ｇ． Ｄｕｒａｎｄ， Ｅｕｒ． Ｐｈｙｓ． Ｊ．ＡＰ５， ２２７（１９９９）
文献［５］：Ｉ． Ｄｏｚｏｖ， Ｐｈ． Ｍａｒｔｉｎｏｔ−Ｌａｇａｒｄｅ， Ｐｈｙｓ． Ｒｅｖ． Ｅ．， ５８， ７４４２（１９９８）
文献［６］：仏国特許第２８３５６４４号
文献［７］：米国特許出願公開第２００６−００２２９１９号明細書
文献［８］：米国特許第７０６７１８０号
文献［９］：国際公開第２００４／１０４９８０号パンフレット

Claims (27)

1. 交差した行と列とに配置された画素のマトリクスを含み、各画素のフレームを構成する２個の電極（５０，５２）の間での電気信号の印加によって制御される液晶分子の状態のスイッチングがブラッシング方向に近い特有の方向（１８）にフローを生成し、分子同士が実質的に平行である一様または僅かにねじれている状態（Ｕ）および約±１８０°〜±１５°の範囲内のねじれによって前記一様の状態（Ｕ）と異なる状態（Ｔ）の２つの安定状態を有する、双安定ネマティック液晶ディスプレイの制御の方法であって、
   画素のアドレス指定は、行毎のアドレス指定によって実行され、
   前記方法は、
   スイッチングが電気制御信号によって制御されるべき前記画素（Ｐ）のフロー方向における少なくとも１個の隣接画素（５８）に補助電気信号を印加することを具備し、
   前記補助電気信号の振幅は破壊電圧未満であり、前記補助電気信号の立ち上がりエッジまたは立ち下がりエッジは、室温において０〜数十マイクロ秒の時間的オフセットを伴って、前記画素（Ｐ）の前記電気制御信号の立ち下がりエッジより先行するか、または、該立ち下がりエッジと同時であり、それにより制御されるべき前記画素（Ｐ）のスイッチングを助ける、方法。
2. 少なくとも１個の隣接画素（５８）に印加される前記補助電気信号が、前記隣接画素に、前記方向に平行である補助フローを生じさせ、制御されるべき前記画素（Ｐ）のスイッチングを制御することを可能にするように設計されることを特徴とする、請求項１に記載の方法。
3. 前記補助電気信号が複数個の隣接画素（５８）に同時に印加されることを特徴とする、請求項１または２に記載の方法。
4. 少なくとも１個の隣接画素（５８）に印加される前記補助電気信号は、前記隣接画素の２個の電極の間に印加され、かつ、行電極と列電極との間に印加される電圧により形成される信号であることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
5. 少なくとも１個の隣接画素（５８）に印加される前記補助電気信号が単極信号であることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
6. 少なくとも１個の隣接画素（５８）に印加される前記補助電気信号が双極信号であることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
7. 前記画素（Ｐ）の一様または僅かにねじれた状態（Ｕ）へのスイッチングを助けるため、前記補助電気信号の立ち上がりエッジが前記電気制御信号の前記立ち下がりエッジより時間的に先行して設けられることを特徴とする、請求項１〜６のいずれか一項に記載の方法。
8. 前記画素（Ｐ）のねじれた状態（Ｔ）へのスイッチングを助けるため、前記補助電気信号の立ち上がりエッジが前記電気制御信号の前記立ち下がりエッジと時間的に同時にまたは時間的に先行して設けられることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
9. 前記ディスプレイの基板（１０，２０）の前記ブラッシング方向（４０）が行電極（５２）に垂直であり、前記補助電気信号が、前記列電極（５０）に印加され、前記電気制御信号の前記立ち下がりエッジに対して時間的に先行するように設けられる信号を含むことを特徴とする、請求項１〜８のいずれか一項に記載の方法。
10. 前記補助電気信号が、制御されるべき前記画素（Ｐ）に隣接した少なくとも１個の行電極（５２）に印加される信号を含むことを特徴とする、請求項１〜９のいずれか一項に記載の方法。
11. 前記電気制御信号の前記立ち下がりエッジに対する前記補助電気信号のエッジの時間的なシフトが室温で０と数十μｓとの間にあることを特徴とする、請求項１〜１０のうちのいずれか一項に記載の方法。
12. 前記アドレス指定の間に、アンカリングを破壊するために十分に強い振幅をもつ第１の電圧と、その後に続き、アンカリング破壊電圧より弱い振幅をもつ第２の電圧との２つの電圧を備える信号が制御されるべき行に印加され、前記補助電気信号が、ねじれた状態（Ｔ）を生成するために前記列電極に印加され、一様または僅かにねじれた状態（Ｕ）を生成するために前記制御信号の２つの電圧の間にある立ち下がりエッジに対して先行して設けられる立ち上がりエッジをもつ信号形式で前記列電極に印加される、請求項１〜１１のいずれか一項に記載のプロセス。
13. 前記補助電気信号が、制御されるべき行の未だ記録されていない隣接行（ｎ＋１、または、ｎ＋１とｎ＋２）にさらに印加されることを特徴とする、請求項１２に記載のプロセス。
14. 行毎のアドレス指定の間に活性化された行の状態を制御するため、前記補助電気信号が少なくとも１本の隣接行および／または列電極に印加され、前に記録された行の状態を変化させないことを特徴とする、請求項１〜１３のいずれか一項に記載のプロセス。
15. 行毎のアドレス指定の間に活性化された行の状態を制御するため、前記補助電気信号が少なくとも１本の隣接行および／または列電極に印加され、未だ記録されていない上流の行の状態を変更することができる強い振幅を有していることを特徴とする、請求項１〜１４のいずれか一項に記載のプロセス。
16. アドレス指定は２ステップで行われ、第１のステップの間に、前記ディスプレイの一部分が選択された状態、特に、ねじれた状態（Ｔ）に置かれ、前記第２のステップの間に、前記ディスプレイが前記破壊電圧より小さい振幅をもつスロットから形成されている行活性化信号によって行毎に動作させられ、前記補助電気信号は、活性化された行の行信号の立ち下がりエッジに対して時間的に先行して設けられる立ち上がりエッジをもつ後に続く行の活性化信号により構成されることを特徴とする、請求項１〜１５のいずれか一項に記載のプロセス。
17. 所望の結果が一様であるか、または、僅かにねじれた状態（Ｕ）であるならば、破壊を引き起こすため、活性化信号と反対の極性を有する信号が、あるいは、所望の結果がねじれた状態（Ｔ）であるならば、破壊を避けるため、前記活性化信号と同じ極性を有する列信号が、列電極に印加されることを特徴とする、請求項１６に記載のプロセス。
18. 前記列電極に印加される前記列信号の立ち下がりエッジが、記録中の行の立ち下がりエッジと同時に、または、記録中の行の立ち下がりエッジの後に設けられることを特徴とする、請求項１６または１７に記載のプロセス。
19. グレイレベルは、前記補助電気信号の振幅および／または時間的オフセットにより制御され、前記補助電気信号の立ち上がりエッジまたは立ち下がりエッジは、前記電気制御信号の立ち下がりエッジより先行するか、または、同時であることを特徴とする請求項１〜１８のいずれか一項に記載のプロセス。
20. 前記方法は、アクティブアドレス指定を用いてディスプレイに適用されることを特徴とする、請求項１〜１９のいずれか一項に記載の方法。
21. ２本の隣接行ｎとｎ＋１とが２個の別々のドライバに接続されるように、インターレース型行電極（ｎ，ｎ＋２，．．．ｎ＋ｐ−１；ｎ＋１，ｎ＋３，．．．ｎ＋ｐ−２）に交互に接続された２個の制御回路またはドライバ（Ｄ１，Ｄ２）を用いることを特徴とする、請求項１〜２０のいずれか一項に記載の方法。
22. 少なくともある特定の動作シーケンスの間に、最初に活性化信号をある特定の行に同時に印加し、次に補助電気信号をある特定のその他の行に同時に印加するため、前記２個のドライバ（Ｄ１，Ｄ２）が用いられることを特徴とする、請求項２１に記載の方法。
23. 少なくともある特定の動作シーケンスの間に、時間的に重なり合う活性化信号をそれぞれの行に印加するために、前記２個のドライバ（Ｄ１，Ｄ２）が用いられることを特徴とする、請求項２１に記載の方法。
24. 少なくとも１本の表示行の選択された状態、ねじれた状態（Ｔ）へのスイッチングを制御するため、前記補助電気信号が、少なくとも１本の隣接行に印加され、破壊電圧より低い振幅をもち、前記電気制御信号の前記立ち下がりエッジと同時に、または、時間的に先行して設けられた立ち下がりエッジをもつ信号であることを特徴とする、請求項１〜２３のいずれか一項に記載の方法。
25. 少なくとも１本の表示行の選択された状態、ねじれた状態（Ｔ）へのスイッチングを制御するため、前記補助電気信号が、複数本の隣接行に印加され、破壊電圧より低い振幅をもち、前記電気制御信号の前記立ち下がりエッジと同時に、または、時間的先行して設けられた立ち下がりエッジをもつ信号であることを特徴とする、請求項１〜２４のいずれか一項に記載の方法。
26. 交差した行と列とに配置された画素のマトリクスを含み、各画素のフレームを構成する２個の電極（５０，５２）の間での電気制御信号の印加によって制御される液晶分子の状態のスイッチングが特有の方向（１８）にフローを生成し、分子同士が実質的に平行である一様または僅かにねじれている状態（Ｕ）および約±１８０°〜±１５°の範囲内のねじれによって状態（Ｕ）と異なる状態（Ｔ）の２つの安定状態を有する、双安定ネマティック液晶ディスプレイであって、
    前記画素（Ｐ）の少なくとも一部のスイッチングを制御するために、前記電気制御信号によってスイッチングが制御されるべき画素（Ｐ）の前記フローの方向での少なくとも１個の隣接画素（５８）に補助電気信号を印加する手段を備え、
    該補助電気信号の振幅は、破壊電圧より小さく、前記補助電気信号の立ち上がりエッジまたは立ち下がりエッジは、前記画素（Ｐ）の前記電気制御信号の立ち下がりエッジより時間的に先行するか、あるいは、該立ち下がりエッジと同時であり、それにより制御されるべき前記画素（Ｐ）のスイッチングを助けることを特徴とする、双安定ネマティック液晶ディスプレイ。
27. 約１８０°のねじれによって異なる２つの安定したテクスチャ（Ｕ，Ｔ）をもつ双安定ネマティック液晶ディスプレイを構成することを特徴とする、請求項２６に記載のディスプレイ。

Images