JP5437058B2 - 遊技機用乱数回路のための故障検出手段を備えた遊技機 - Google Patents

Description

本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、遊技機の大当たり演出などを決定するために使用される乱数を発生させる乱数発生回路が正常に動作しているかを識別し、遊技機を制御する技術に係るものである。

パチンコ遊技機等の遊技機においては、液晶表示装置等の表示装置上に所定の識別情報（以下、「表示図柄」と称する。）を変化させながら更新表示させ、その組合せ結果である表示結果により所定の遊技価値を付与するか否かを決定しながら遊技興趣を高めたものが数多く提供されている。

現在の遊技機は遊技機制御用マイクロコンピュータが記憶する遊技機制御プログラム（以下、ユーザプログラムという）に従い遊技を行うが、その際、大当たりなどの演出は、玉がスタートチャッカーと呼ばれる抽選用の入賞口に入ったタイミングで取得した乱数値にて抽選される。つまり、大当たりとなるか否かは、遊技機内の乱数発生回路から読み出された乱数値が所定の大当たり判定値と一致するか否かで決定される。「大当たり」状態になれば、大入賞口と呼ばれる電動部材が開放状態となり、遊技球の入賞がきわめて容易となる状態を一定時間継続的に提供する。

こうした遊技機において、「大当り」とするか否かを判定するために用いられる乱数の発生方式としては、例えば、ＲＡＭの故障診断等の計測制御分野で用いられるＭ系列（Maximum length sequence）が知られている。遊技機上で起動する様々なユーザプログラムは、乱数発生回路から得られる疑似乱数を入賞信号として入力し、大当たりなどの演出のタイミングを左右しているのである。

上述したＭ系列は１周期内における統計的ばらつきが無い乱数発生方式であることから、乱数発生回路を含むチップ内の回路が正常に動作していれば、遊技機に対する第三者の不正行為が加えられない限り、特段の不具合は理論上生じることはない。
一方、ひとたび乱数回路に故障が生じれば、有意性のある統計的ばらつきで乱数が発生してしまうことから、大当たりが出続けること或いは全く出ないという現象が、チップの電源を落としてリセットさせるまで継続しかねないという問題があった。

そこで、本発明は、かかる従来技術の問題点に鑑みてなされたものであり、遊技機内の乱数発生回路の状態を判定し、正常に作動しているかどうかを推定することが可能な遊技機を提供することを目的とする。

前記目的を達成するために、本発明による遊技機は、乱数発生手段により得られる乱数値を用いて識別情報の可変表示を制御する遊技機制御用マイクロコンピュータを備えた遊技機であって、少なくとも２つの前記乱数発生手段とを備え、前記各乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも２つの第１の比較演算回路と、前記各乱数発生手段より得られる乱数値から２つ選択した組合せのうち、同一乱数値となる少なくとも１つの乱数値の組合せが存在するかを判定する第２の比較演算回路とにより、前記乱数発生手段の異なる故障パターンを検出する故障検出手段を備えることを特徴とする。

また、本発明の遊技機は、前記第１の比較演算回路により、前記乱数値の一部のビットで同一の値が出力される故障が検出されないときに、前記第２の比較演算回路が前記故障を検出することを特徴とする。更にまた、本発明の遊技機は、前記第２の比較演算回路により、乱数値が同一となる少なくとも１つの乱数値の組合せが存在することが判定され、及び、当該同一の値の乱数値が、前記第１の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。

更にまた、本発明の遊技機は、前記第２の比較演算回路により、乱数値が同一となる少なくとも１つの乱数値の組合せが存在しないことが判定され、及び、当該同一の値の乱数値が、前記第１の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。

更にまた、本発明の遊技機は、少なくとも３つの前記乱数発生手段とを備えた前記故障検出手段において、前記第２の比較演算回路が、前記乱数発生手段から出力される少なくとも３つの乱数値のうち、同一な乱数値の組が少なくとも１つあると判定すれば、当該同一な乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。

更にまた、本発明の遊技機は、前記同一な乱数値の組があると判定された場合であっても、前記第１の比較演算回路から乱数発生手段に関して異常を表す信号を受信していれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させることを特徴とする。

更にまた、本発明の遊技機は、少なくとも３つの前記乱数発生手段とを備えた前記故障検出手段において、前記第２の比較演算回路が、前記乱数発生手段から出力される少なくとも３つの乱数値のうち、同一な乱数値の組が１つも無いと判定すれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させることを特徴とする。

本発明の遊技機用乱数回路の故障検出は、乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも２つの第１の比較演算回路、及び各乱数発生手段より得られる乱数値から２つ選択した組合せのうち、同一乱数値となる少なくとも１つの乱数値の組合せが存在するかを判定する第２の比較演算回路とに基づき、遊技機上で動作するユーザプログラムに送信する乱数値を特定する構成としているので、様々な異常パターンを呈する乱数発生手段の動作状態を確実に検出することができる。
また、複数の乱数発生手段を備えていることから、１つの乱数発生手段が故障したとしても、正常に動作している乱数発生手段を使用し、遊技機を停止することなく継続して使用することができる。

本発明の一実施形態に係わる、遊技機のチップ全体の機能ブロック図である。 本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。 本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。 本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。 本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。 本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。 本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。 本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。 本発明の一実施形態に係わる、コンパレータの出力値に対して乱数レジスタ及び状態レジスタに設定される値の一例を示す図である。

図面を参照しながら、本発明の遊技機の一実施形態について以下に説明する。本実施形態における遊技機としては、例えば７セグメントやドットマトリクスのＬＥＤ（発光ダイオード）等からなる表示装置により表示図柄の更新表示をする遊技機であり、プリペイドカードによって球貸しを行うカードリーダ式のパチンコ遊技機等であればよい。

図１は、遊技機のチップ全体の機能ブロック図である。中央処理装置（ＣＰＵ）Ｃ１は、バス（ＢＵＳ１）を介して記憶手段Ｃ１１、クロック生成手段Ｃ９、乱数発生回路Ｃ８、リセット/割込制御手段Ｃ５等と接続した構成である。また、中央処理装置Ｃ１は、タイマシステムＣ２や入出力手段Ｃ７ともバス接続している。

中央処理装置Ｃ１は、表示図柄の可変表示において表示結果が大当りを含む入賞の遊技状態が開始されるようにするため、乱数発生回路Ｃ８で生成した乱数値を、ＲＯＭ又はＲＡＭに記憶されたユーザプログラムに送信する。ユーザプログラムは、受信した乱数値に基づき、遊技球の入賞が容易となる状態を一定時間継続するために遊技機の入賞口と呼ばれる電動部材を開放させる。

図２〜図４は、上述した乱数発生回路Ｃ８が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。故障検出回路は、少なくとも２つの乱数発生回路、及び２種類のコンパレータ（比較器）を備えて構成される。

図２に示す故障検出回路２００は、主回路としての乱数発生回路２１及び副回路としての乱数発生回路２２を含む。コンパレータ２３は、乱数発生回路２１から出力される最新の乱数値を、前回取得した乱数値と比較する演算器である。同様に、コンパレータ２４は、乱数発生回路２２から出力される最新の乱数値を、前回取得した乱数値と比較する演算器である。前回の乱数値と今回の乱数値が一致する場合、好ましくはその一致が所定回数（又は所定期間）以上続くとき、コンパレータ２３,２４は、対応する乱数発生回路２１又は乱数発生回路２２が正常に動作していない異常状態であると判定する。図示するように、正常又は異常の判定結果の信号値が、後述する状態判定回路２６に出力される。

これに対して、コンパレータ２５は、乱数発生回路２１,２２が生成した乱数値を対応のコンパレータ２３,２４から受信すると、両乱数値を比較する演算器である。乱数発生回路２１及び乱数発生回路２２は、タイミングを同期させながら乱数値を生成するように構成されているので、理論上、乱数発生回路２１及び乱数発生回路２２から出力される乱数値は同一値をとることができるが、一方の乱数発生回路にノイズが加算されたりすると、２つのコンパレータ２３,２４がそれぞれ受信する乱数値に相違が生じることとなる。そこで、コンパレータ２５は、両乱数値が一致しない場合、乱数発生回路２１,２２が同一の乱数値を生成していないものの、何らかの異常状態であると判定し、その信号値が状態レジスタ２６に出力する。
なお、乱数値が、例えば８ビットであり、任意のビット（例えば、４ビット目）が“１”を連続して出力し、他のビットが異なって出力される場合がある。この場合、４ビット目の出力には異常があるが、異なる乱数値になるので、コンパレータ２３,２４は乱数発生回路２１又は乱数発生回路２２が正常に動作していると判定してしまう。このような場合に、コンパレータ２５の判定を用いれば、乱数発生回路２１,２２に部分的な故障が発生していることを検出することができる。

状態判定回路２６は、コンパレータ２３,２４,２５が判定した結果の信号値（正常と判定すれば○、異常と判定すれば×に相当する値）を基に、乱数発生回路２１,２２の動作状態を判定し、判定結果をユーザプログラムに通知するレジスタ値を作成するための演算器である。図５は、コンパレータ２３,２４,２５から出力される判定結果の組合せにより、乱数レジスタ２７及び状態レジスタ２８の信号値として、どのような値が提供されるかの一例を示している。乱数値レジスタ２７のとり得る値は、乱数発生回路２１又は乱数発生回路２２が生成する乱数値であり、状態レジスタのとり得る値は、本実施形態では００ｈ〜０７ｈのいずれか一つである。

コンパレータ２３及び２４の判定結果がともに×（即ち、異常）に相当する信号値であれば、コンパレータ２５の判定結果にかかわらず、乱数発生回路２１,２２が両故障していることを表す状態レジスタ値（０６ｈ又は０７ｈ）を状態レジスタ２８に設定する。つまり、状態レジスタ値０６ｈ,０７ｈは、乱数発生回路２１からの乱数値が乱数値レジスタ２７に提供されているものの、当該生成された乱数値は正常な値とはみなせず、乱数発生回路２１,２２の両方が故障していると判定されるものであることを表している。

その他として、上述したように、乱数値の一部のビットが連続して同じ値を出力するといった部分的な故障、或いは片方の乱数発生回路にノイズが加算された状況は、コンパレータ２５の判定結果が×であるときに検出できる。この場合、コンパレータ２３及び２４の判定結果がともに○であれば、状態レジスタ２８に０１ｈを出力して、ビット故障或いはノイズ故障が発生していること、そして乱数値レジスタ２７には主回路としての乱数発生回路２１の乱数値を設定してユーザプログラムにその乱数値を提供する。コンパレータ２３及び２４の一方の判定結果が×であれば、それに対応する乱数発生回路が故障していると推定できるので、部分的な故障が発生していること、そして乱数値レジスタ２７には○の判定結果が出た乱数発生回路の乱数値を設定してその乱数値をユーザプログラムに提供する。図５に示すように、例えば、コンパレータ２４の判定結果のみが○であれば、状態レジスタ２８に０３ｈを出力し、コンパレータ２３の判定結果のみが○であれば、状態レジスタ２８に０５ｈを出力する。

更にその他として、コンパレータ２３及び２４の一方の判定結果が×といった、乱数発生回路の中に故障した乱数発生回路が含まれている状況であれば、殆どの場合はコンパレータ２５の判定結果が×と予測されるが、中にはコンパレータ２５の判定結果が○となることもあり得る。コンパレータ２３及び２４の判定結果が×であれば、対応する乱数発生回路が故障していると推定できるので、部分的な故障が発生していること、そして乱数値レジスタ２７には○の判定結果が出た乱数発生回路の乱数値を設定して、ユーザプログラムにその乱数値を提供する。図５に示すように、例えば、コンパレータ２４の判定結果のみが○であれば、状態レジスタ２８に０２ｈを出力し、コンパレータ２３の判定結果のみが○であれば、状態レジスタ２８に０４ｈを出力する。

ユーザプログラムは、状態レジスタ２８に設定された値を基に、乱数発生回路の故障状態を把握すること、さらに複数の乱数発生回路のうちのどれが故障しているのか、又はビット故障或いはノイズ故障の発生状況を的確に推測することが可能となる。

なお、本実施形態のように、状態レジスタ２８が０６ｈ及び０７ｈのとき、正常な乱数値とはみなせない値が乱数値レジシスタ２７に設定されているとするようにできる。ただし、ユーザプログラムに応じて、状態レジスタ２８が０６ｈ及び０７ｈであっても、正常な乱数値とはみなせる値が乱数値レジシスタ２７に設定されているとしてもよい。さらに、０６ｈ及び０７ｈ以外の他のレジスタ値のときも、正常な乱数値とはみなせない値が乱数値レジシスタ２７に設定されているとしてもよい。なお、状態レジスタの値が０１ｈ〜０７ｈ以外の値で表してもよいことは言うまでもない。

図３は、同一機能の３つの乱数発生回路３１,３２,３３と、各乱数発生回路に対応した３つのコンパレータ３４,３５,３６と、乱数発生回路３１,３２,３３から出力される乱数値を比較するための更なるコンパレータ３７を含む故障検出回路３００の構成を示すブロック図である。
乱数発生回路３１,３２,３３の機能は、図２で示された故障検出回路２００における乱数発生回路２１,２２と同様であり、またコンパレータ３４,３５,３６の機能は、故障検出回路２００におけるコンパレータ２３,２４と同様である。さらに、故障検出回路３００におけるコンパレータ３７も、故障検出回路２００内のコンパレータ２５と同様の機能を有しているが、乱数発生回路３１,３２,３３から出力される３つの乱数値を比較する場合に３つのうち２つの乱数値が同一なものがあれば、当該乱数値を乱数値レジスタ３８に提供してユーザプログラムに渡すようにする。これに対して、３つのうち２つの乱数値が同一なものがなければ、割込制御回路３９で内部割込を発生させる。なお、図３〜図４の構成は、図２で示した状態判定回路２６、及び状態レジスタ２８に相当する構成要素を省略して記載しているに過ぎず、状態判定回路及び状態レジスタを含む構成にしてもよい。

上述した図２又は図３の構成による故障検出回路を用いることにより、乱数発生回路の動作が停止状態になったり、同じ乱数値が継続して出力されるといった乱数発生回路の故障については、同一の乱数発生回路上で前回の乱数値と今回の乱数値を比較するコンパレータ２３（２４）,３４（３６）によって検出できる。また、乱数発生回路からは異なる乱数値が出力されるが、その乱数値自体が正常な値とみなせないという故障については、異なる乱数発生回路からの乱数値を比較するコンパレータ２５,３７によって検出できる。

次に、３つの乱数発生回路を用いたときの故障検出について、図４に示される故障パターン毎に、以下に説明する。乱数発生回路４１〜４３及びコンパレータ４４〜４７の機能は図３に示した乱数発生回路３１〜３３及びコンパレータ３４〜３６と同様であるので、説明は省略する。

（１）乱数発生回路の１つが同一乱数値を出力する故障
図４（１）は、乱数発生回路４１に同一乱数値を継続して出力する故障が発生しており、他の乱数発生回路４２,４３は正常に動作しているものとする。乱数発生回路４１の異常はコンパレータ４４によって検出することが可能である。したがって、乱数発生回路４２及び４３からの乱数値が、それぞれ対応するコンパレータ４５及び４６によって正常であると判定され、かつ、コンパレータ４７によって乱数発生回路４２及び４３からの２つの乱数値が同一であると判定されれば、当該一致した乱数値は乱数値レジスタ４８を介してユーザプログラムに提供される。

（２）乱数発生回路の１つが他の乱数発生回路とは異なる乱数値を出力する故障
図４（２）は、乱数発生回路４２からの乱数値Ｙが、他の乱数発生回路４１及び４３からの乱数値Ｘ,Ｚと異なるといった故障が発生しているものとする。乱数発生回路４２は同一乱数値を継続して出力しているわけではないので、コンパレータ４５によっては乱数発生回路４２の異常を検出することはできない。コンパレータ４７に乱数発生回路４２からの乱数値が送信される。しかしながら、乱数発生回路４１からの乱数値Ｘと乱数発生回路４２からの乱数値Ｙが一致せず、しかも乱数発生回路４２からの乱数値Ｙと乱数発生回路４３からの乱数値Ｚが一致しないが、乱数発生回路４１からの乱数値Ｘと乱数発生回路４３からの乱数値Ｚが一致すれば、コンパレータ４７は乱数発生回路４２に異常が発生したことを検出することができる。したがって、乱数発生回路４１及び４３からの乱数値が、それぞれ対応するコンパレータ４４及び４６によって正常であると判定され、かつ、コンパレータ４７によって乱数発生回路４１及び４３からの２つの乱数値が同一であると判定されれば、当該一致した乱数値は乱数値レジスタ４８を介してユーザプログラムに提供される。

（３）乱数発生回路の２つが同一乱数値を出力する故障
図４（３）は、乱数発生回路４１及び４２に同一乱数値を継続して出力する故障が発生しており、他の乱数発生回路４３は正常に動作しているものとする。乱数発生回路４１及び４２の異常は、それぞれコンパレータ４４及び４５によって検出することが可能である。したがって、乱数発生回路４３からの乱数値Ｚが、コンパレータ４６によって正常であると判定されたとしても、コンパレータ４７には乱数発生回路４３からの乱数値Ｚしか入力されていないので他の乱数値との比較ができず、２つの乱数値が同一なものがあると判定されることがない。その結果、割込制御回路によって内部割込が発生する。

なお、コンパレータ４４及び４５が乱数発生回路４１及び４２の異常を検出した後、当該異常を示す信号値とともに、乱数値Ｘ及びＹをコンパレータ４７に渡すようにしてもよい。乱数値Ｘ及び乱数値Ｙ、乱数値Ｙ及び乱数値Ｚ、乱数値Ｘ及び乱数値Ｚのいずれかの組合せのうち、乱数値が同一となる組合せが偶発的に存在したとしても（例えば、乱数値Ｙ及び乱数値Ｚ）、その組合せにおける２つの乱数値の両方が正常ではない信号がコンパレータ４７に出力されているので（即ち、乱数値Ｚに関する信号値は正常であっても、乱数値Ｙに関する信号値は異常である。）、乱数値Ｙに関する信号値に基づき、内部割込を発生させる処理に進ませることができる。

（４）乱数発生回路の２つが他の乱数発生回路とは異なる乱数値を出力する故障
図４（４）は、乱数発生回路４１及び４２からの乱数値Ｘ及びＹが、他の乱数発生回路４３からの乱数値Ｚと異なるといった故障が発生しているものとする。乱数発生回路４１及び４２のそれぞれは同一乱数値を継続して出力しているわけではないので、コンパレータ４４及び４５によっては乱数発生回路４１及び４２の異常を検出することはできない。コンパレータ４７に乱数発生回路４１及び４２からの乱数値Ｘ及びＹが送信される。乱数値Ｘ及び乱数値Ｙ、乱数値Ｙ及び乱数値Ｚ、乱数値Ｘ及び乱数値Ｚのいずれかの組合せにおいて、乱数値が同一となる組合せが存在しない限り、内部割込を発生させる処理に進ませることができる。

（５）乱数発生回路の２つが同一乱数値を出力し、かつ、他の乱数発生回路とは異なる乱数値を出力する故障
図４（５）は、乱数発生回路４１からの乱数値Ｘが、他の乱数発生回路４２,４３からの乱数値Ｙ,Ｚと異なるといった故障が発生し、かつ、乱数発生回路４２に同一乱数値を継続して出力する故障が発生しているものとする。乱数発生回路４１は同一乱数値を継続して出力しているわけではないので、コンパレータ４４によっては乱数発生回路４１の異常を検出することはできない。コンパレータ４７に乱数発生回路４１からの乱数値Ｘが送信される。また、乱数発生回路４２の異常はコンパレータ４５によって検出することが可能であるので、異常を示す信号値をコンパレータ４７に出力し、乱数発生回路４２からの乱数値Ｙはコンパレータ４７に渡されないようにすることが可能である。したがって、乱数発生回路４１及び４３からの乱数値が、それぞれ対応するコンパレータ４４及び４６によって正常であると判定され、かつ、コンパレータ４７によって乱数発生回路４１及び４３からの２つの乱数値が同一であると判定されない限り、内部割込を発生させる処理に進ませることができる。

なお、コンパレータ４５が乱数発生回路４２の異常を検出した後、乱数値Ｙをコンパレータ４７に渡すようにしてもよい。乱数発生回路４２からの乱数値Ｙは異常と判定されているので、コンパレータ４７は乱数値Ｙに関する異常を示す信号値をコンパレータ４５から受信しているので、この信号値に基づき、乱数値Ｘ及び乱数値Ｚが同一であると判定されない限り、内部割込を発生させる処理に進ませることができる。

本実施形態では、２又は３つの乱数発生回路、及び少なくとも各乱数発生回路に対応するコンパレータを含む複数のコンパレータを有する故障検出回路構成で説明したが、本発明が適用可能な乱数発生回路はこれに限定されるものではない。本発明は、任意数の乱数発生回路を含んで構成される故障検出回路に適用し得るももである。

２１,２２,３１〜３３,４１〜４３ 乱数発生回路
２３〜２５,３４〜３６,４４〜４６ コンパレータ
２６ 状態判定回路
２７,３８,４８ 乱数値レジスタ
２８ 状態レジスタ
２９,４０,４９ ユーザプログラム

Claims (7)

1. 乱数発生手段により得られる乱数値を用いて識別情報の可変表示を制御する遊技機制御用マイクロコンピュータを備えた遊技機であって、少なくとも２つの前記乱数発生手段とを備え、
   前記各乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも２つの第１の比較演算回路と、
   前記各乱数発生手段より得られる乱数値から２つ選択した組合せのうち、同一乱数値となる少なくとも１つの乱数値の組合せが存在するかを判定する第２の比較演算回路とにより、前記乱数発生手段の異なる故障パターンを検出する故障検出手段を備えた遊技機。
2. 前記第１の比較演算回路により、前記乱数値の一部のビットで同一の値が出力される故障が検出されないときに、前記第２の比較演算回路が前記故障を検出する、請求項１に記載の遊技機。
3. 前記第２の比較演算回路により、乱数値が同一となる少なくとも１つの乱数値の組合せが存在することが判定され、及び、当該同一の値の乱数値が、前記第１の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項１又は２に記載の遊技機。
4. 前記第２の比較演算回路により、乱数値が同一となる少なくとも１つの乱数値の組合せが存在しないことが判定され、及び、当該同一の値の乱数値が、前記第１の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項１又は２に記載の遊技機。
5. 少なくとも３つの前記乱数発生手段とを備えた前記故障検出手段において、前記第２の比較演算回路が、前記乱数発生手段から出力される少なくとも３つの乱数値のうち、同一な乱数値の組が少なくとも１つあると判定すれば、当該同一な乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項１又は２に記載の遊技機。
6. 前記同一な乱数値の組があると判定された場合であっても、前記第１の比較演算回路から乱数発生手段に関して異常を表す信号を受信していれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させる、請求項５に記載の遊技機。
7. 少なくとも３つの前記乱数発生手段とを備えた前記故障検出手段において、前記第２の比較演算回路が、前記乱数発生手段から出力される少なくとも３つの乱数値のうち、同一な乱数値の組が１つも無いと判定すれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させる、請求項１又は２に記載の遊技機。