JP5436003B2 - 画像形成装置及び電源 - Google Patents

Description

本発明は、画像形成装置に関するものであり、画像形成に係る高電圧を出力する電源に関する。

画像形成装置のうち、プリンタを例にとって説明する。従来プリンタは、図１２のごとき機構をしている。図１２において、１０１は像担持体である感光ドラム、１０２は光源としての半導体レーザ、１０３はスキャナモータ１０４によって回転する回転多面鏡、１０５は半導体レーザ１０２から発射され、感光ドラム１０１上を走査するレーザビームである。

１０６は感光ドラム１０１上を一様に帯電するための帯電ローラ、１０７は感光ドラム１０１上に形成された静電潜像を現像剤としてのトナーにて現像する現像器である。１０８は現像器１０７にて現像されたトナー像を記録用紙に転写するための転写ローラ、１０９は記録用紙に転写されたトナーを熱にて融着するための定着ローラである。

１１０は１回転することにより、記録用紙のサイズを識別する機能を有するカセットから用紙を給紙、搬送路に送り出すカセット給紙ローラ、１１１は記録用紙のサイズを識別する機能を有しない手差し給紙口から用紙を搬送路に送り込む手差し給しローラである。１１２は着脱可能で記録用紙のサイズを識別する機能を有するカセットから用紙を搬送路に送り込むオプションカセット給紙ローラ、１１３は着脱可能で封筒のみ積載可能な封筒フィーダから用紙を１枚ずつ搬送路に送り込む封筒フィーダ給紙ローラである。１１４、１１５はカセットから給紙された用紙を搬送する搬送ローラである。

１１６は封筒フィーダ以外から給紙された用紙の先端と後端を検出するためのプレフィードセンサ、１１７は搬送された用紙を感光ドラム１０１へ送り込む転写前ローラである。１１８は給紙された用紙に対し、感光ドラム１０１への画像書き込み（記録／印字）と用紙搬送の同期をとると共に、給紙された用紙の搬送方向の長さを測定するためのトップセンサである。１１９は定着後の用紙の有無を検出するための排紙センサ、１２０は定着後の用紙を機外に排出するための排出ローラである。

１２１は印字された用紙の搬送先（機外排出あるいは、着脱可能な両面ユニット）を切り換えるフラッパ、１２２は両面ユニットに搬送された用紙を反転部に搬送するための搬送ローラ、１２３は反転部に搬送された用紙の先端／後端を検出する反転センサである。１２４は正転／逆転をシーケンシャルに動作させることで、用紙を反転させ、再給紙部に用紙を搬送するための反転ローラ、１２５は再給紙部の用紙有無を検出する再給紙センサ、１２６は再給紙部の用紙を再び搬送路へ送り込むための再給紙ローラである。

このような機構部を制御するための制御系の回路構成ブロック図を図１３に示す。図１３において、１２０１は不図示のホストコンピュータ等の外部機器から送られる画像コードデータをプリンタの印字に必要なビットデータに展開すると共に、プリンタ内部情報を読み取りそれを表示するためのプリンタコントローラである。１２０２はプリンタエンジンの各部をプリンタコントローラ１２０１の指示にしたがって動作制御すると共に、プリンタコントローラ１２０１へプリンタ内部情報を報知するためのプリンタエンジン制御部である。１２０３はプリンタエンジン制御部１２０２の指示に従い、記録用紙搬送のためのモータ、ローラ等の駆動／停止を行う用紙搬送制御部である。１２０４は帯電、現像、転写等各工程における各高電圧の出力制御をプリンタエンジン制御部１２０２の指示にしたがって行う高圧制御部である。１２０５はスキャナモータ１０４の駆動／停止、レーザビームの点灯をプリンタエンジン制御部１２０２の指示にしたがって制御する光学系制御部である。１２０７は定着器の温度をプリンタエンジン制御部１２０２の指定した温度に調節するための定着温度制御部である。

１２０８は着脱可能なオプションカセット制御部で、プリンタエンジン制御部１２０２の指示により駆動系の駆動／停止を行うと共に、紙有無状態、紙サイズ情報をプリンタエンジン制御部１２０２に報知する。

１２０９は着脱可能な両面ユニット制御部で、プリンタエンジン制御部１２０２の指示にしたがって、用紙の反転および再給紙動作を行うと同時に、その動作状態をプリンタエンジン制御部１２０２に報知する。

１２１０は着脱可能な封筒フィーダ制御部で、プリンタエンジン制御部１２０２の指示により駆動系の駆動／停止を行うとともに、紙有無状態をプリンタエンジン制御部１２０２に報知する。

高電圧出力値として、個々の出力に対して、相関的に所定の電圧差が要求されるバイアスがある。その一例が帯電ＤＣ（直流）と現像ＤＣの出力である。この２つのバイアス値の差分が画像濃度（コントラスト）に関係するからである。図１４に、帯電、現像のＤＣバイアス印加回路の概略構成を示す。７０１は帯電ＤＣバイアスの回路部である。７０２は電圧設定回路部でＰＷＭ信号に応じて、設定値が変えられる。７０３はトランス駆動回路部、７０４は高圧トランスである。７０５はフィードバック回路部で、負荷に印加される電圧値を抵抗Ｒ７１で検出して、アナログ値として電圧設定回路部に伝送される。そして、この値をもとに、一定の電圧が印加されるように制御される。

また、８０１は現像ＤＣバイアスの回路部である。８０２は電圧設定回路部でＰＷＭ信号に応じて、設定値が変えられる。８０３はトランス駆動回路部、８０４は高圧トランスである。８０５はフィードバック回路部で、負荷に印加される電圧値を抵抗Ｒ８１で検出して、アナログ値として電圧設定回路部に伝送される。そして、この値をもとに、一定の電圧が印加されるように制御される。
このような構成で、一連の制御を行うことで、帯電ＤＣ、現像ＤＣ各々の回路にて、一定の電圧値を印加ことが可能となる。このような形態の装置は、特許文献１、特許文献２などで示されている。

特開２００６−１６２８９３号公報 特開平６−３９３２号公報

前記ＤＣバイアス回路構成では、各々の電圧値は一定に制御している。そして、各々の回路にて出力電圧の精度を高めることで、バイアス間の電圧値の差分（例えば、コントラスト電圧）の精度を高めてきた。

近年プリントスピードアップに伴い、従来の高圧の電圧精度では濃度のバラツキ等の画像問題が出てきた。つまり、単位時間あたりのプリント枚数（画像形成枚数）が増やすように高速化するため、画像濃度の補正のための電圧制御が間に合わなくなるケースがでてきた。また、さらに画像を高画質化する場合には、従来の高圧回路の構成ではページ内やページ間の画像濃度のばらつきを補正するための電圧精度としてばらつきを十分に補正できない状況となってきている。従来より一段と高い電圧精度で制御を実現するためには、個々にバイアスのバラツキを制御するのではなく、バイアス間を連動させて出力電圧の制御を行うような制御方式への転換が必要となってきた。

これらの問題についてもう少し詳述する。
一例として、帯電ＤＣバイアス（Ｖｄ）と現像ＤＣバイアスの電位（Ｖｄｃ）を図１５に記す。ＶＬはレーザ照射後の感光ドラムの電位である。（ａ）の現状の回路構成では、Ｖｄが変動することにより、Ｖｄｃ−Ｖｄ間の電位差が変動し、画像が不必要に現像される画像不良（かぶり画像とも呼ばれる）へのマージンが減り、かつ、ＶＬ−Ｖｄｃ間の電位差も変動するため、画像濃度ムラが生じるまでのマージンも減ってしまう。しかし、（ｂ）のように、バイアス間を連動させた出力制御を行うと、Ｖｄが変動しても、Ｖｄｃ−Ｖｄ間の電位差は一定、かつＶＬ−Ｖｄｃ間の電位差も一定となる。

現像工程においてトナーに加わる静電吸着力はＶＬ−Ｖｄｃ間の電位差によるので、ＶＬ−Ｖｄｃ間の電位差が一定であればトナーに働く力も一定になり、感光ドラムに吸着されるトナーの濃度も一定になる。そしてかぶり画像、画像濃度ムラに対するマージンが減ることがない。

また、もう一例として、現像ＤＣバイアス（Ｖｄｃ）と現像ブレードバイアス（Ｖｂｒ）の電位を図１６に記す。現像ブレードバイアスは、トナー自身の電荷を現像ＤＣバイアス値近辺までにチャージさせることを目的として設けられたバイアスで、現像ＤＣバイアス出力近辺である必要がある。ただし、現像バイアスに対して、同電位、もしくはプラス側に出力すると、現像ブレードにトナーが固着してしまい画像不良を生じさせてしまう。そのため、現像ブレードバイアスには現像ＤＣバイアスに対し所定のマイナスの電位差が必要となる。（ａ）の現状の回路構成では、Ｖｄｃが変動することにより、Ｖｄｃ−Ｖｂｒ間の電位差が変動し、トナーをチャージさせることに対してのマージン、トナー固着に対するマージンが減ってしまう。しかし、（ｂ）のようにバイアス間を連動させた出力制御を行うと、Ｖｄｃが変動しても、Ｖｄｃ−Ｖｂｒ間の電位差は一定となり、トナーをチャージさせるための電位に対してマージンが減ることがない。

本発明は、このような状況のもとでなされたもので、画像形成装置及び電源において、安価な構成で所要のバイアス間の差分を所定値に安定させることを目的とする。

前記課題を解決するため、本発明では、画像形成装置を次の（１）、（２）のとおりに、電源を次の（３）、（４）のとおりに構成する。
（１）静電潜像が形成される像担持体と、前記像担持体を帯電する帯電部材と、前記像担持体に形成された静電潜像を現像剤により現像する現像部材と、前記帯電部材に印加する帯電電圧を出力する帯電電圧生成回路と、基準電圧回路を有し、入力される設定値と前記基準電圧回路によって設定される基準値に応じて前記現像部材に印加する現像電圧を出力する現像電圧生成回路と、前記基準電圧回路から前記帯電電圧生成回路に向けて電流が流れるように、前記基準電圧回路と前記帯電電圧生成回路の出力側を接続し、前記帯電電圧生成回路の出力電圧の変化に応じて前記基準電圧回路から前記帯電電圧生成回路に向けて流れる電流の量が変化することにより、前記基準電圧回路によって設定される前記基準値を補正する補正回路と、を備えたことを特徴とする画像形成装置。
（２）静電潜像が形成される像担持体と、前記像担持体に形成された静電潜像に現像剤を供給する現像部材と、前記現像部材における現像剤の量を調整する現像剤量調整部材と、前記現像部材に印加する第１の現像電圧を出力する第１現像電圧生成回路と、基準電圧回路を有し、入力される設定値と前記基準電圧回路によって設定される基準値とに応じて前記現像剤量調整部材に印加する第２の現像電圧を出力する第２現像電圧生成回路と、前記基準電圧回路から前記第１現像電圧生成回路に向けて電流が流れるように、前記基準電圧回路と前記第１現像電圧生成回路の出力側を接続し、前記第１現像電圧生成回路の出力電圧の変化に応じて前記基準電圧回路から前記第１現像電圧生成回路に向けて流れる電流の量が変化することにより、前記基準電圧回路によって設定される前記基準値を補正する補正回路と、を備えたことを特徴とする画像形成装置。
（３）高電圧を供給する電源であって、像担持体を帯電する帯電部材に印加する帯電電圧を出力する帯電電圧生成回路と、基準電圧回路を有し、入力される設定値と前記基準電圧回路によって設定される基準値に応じて前記像担持体に形成された静電潜像を現像剤により現像する現像部材に印加する現像電圧を出力する現像電圧生成回路と、前記基準電圧回路から前記帯電電圧生成回路に向けて電流が流れるように、前記基準電圧回路と前記帯電電圧生成回路の出力側を接続し、前記帯電電圧生成回路の出力電圧の変化に応じて前記基準電圧回路から前記帯電電圧生成回路に向けて流れる電流の量が変化することにより、前記基準電圧回路によって設定される前記基準値を補正する補正回路と、を備えたことを特徴とする電源。
（４）高電圧を供給する電源であって、像担持体に形成された静電潜像に現像剤を供給する現像部材に印加する第１の現像電圧を出力する第１現像電圧生成回路と、基準電圧回路を有し、入力される設定値と前記基準電圧回路によって設定される基準値とに応じて前記現像部材における現像剤の量を調整する現像剤量調整部材に印加する第２の現像電圧を出力する第２現像電圧生成回路と、前記基準電圧回路から前記第１現像電圧生成回路に向けて電流が流れるように、前記基準電圧回路と前記第１現像電圧生成回路の出力側を接続し、前記第１現像電圧生成回路の出力電圧の変化に応じて前記基準電圧回路から前記第１現像電圧生成回路に向けて流れる電流の量が変化することにより、前記基準電圧回路によって設定される前記基準値を補正する補正回路と、を備えたことを特徴とする電源。

本発明によれば、画像形成装置及び電源において、安価の構成で所要のバイアス間の差分を所定値に安定させることができる。

実施例１の画像形成装置の概略構成を示す断面図 実施例１における帯電バイアス回路と現像バイアス回路の回路図 実施例１における要部の電位を示す図 実施例１における要部のタイミングチャート 実施例２における帯電バイアス回路と現像バイアス回路の回路図 実施例２における要部の電位を示す図 実施例２における要部のタイミングチャート 実施例３の画像形成装置の概略構成を示す断面図 実施例３における現像バイアス回路と現像ブレードバイアス回路の回路図 実施例３における要部の電位を示す図 実施例３における要部のタイミングチャート 画像形成装置本体の構成を示す断面図 画像形成装置のコントローラ部の構成を示すブロック図 従来例における帯電バイアス回路と現像バイアス回路の回路図 関連するバイアス回路の電位の説明図 関連するバイアス回路の電位の説明図

以下に、本発明の実施の形態を画像形成装置の実施例により詳しく説明する。

図１は、実施例１である“画像形成装置”の概略構成を示す断面図である。図１において、２０１は像担持体としての感光ドラム、２０２は感光ドラムを一様に帯電させる帯電ローラ、２０３は現像剤としてのトナーを用いて像担持体に形成された静電潜像を現像する現像ローラ（現像スリーブともいう）である。また、２０４は像担持体に現像されたトナー像を記録用紙に転写する転写ローラ、２０５は帯電バイアス印加回路である。２０６は画像データに応じ帯電された感光ドラムを画像データに応じた光ビームで露光し静電潜像を形成するためのレーザ光源、２０７は現像バイアス印加回路、２０８は転写バイアス印加回路である。

図２に本実施例の要部である帯電バイアス印加回路部３０１と現像バイアス印加回路部４０１の概略構成を示す。
帯電バイアス電源回路である帯電バイアス印加回路部３０１に関しては、３０２は高圧トランス、３０３はトランス駆動回路部、３０４はトランスを駆動させる帯電バイアス駆動信号である。帯電バイアス駆動信号の周波数、Ｄｕｔｙを可変することにより、高圧出力が変えられる回路構成で、フィードバック回路を要していないオープンループの回路構成となっている。これらの回路構成で帯電バイアス回路は構成されている。
３０５は、帯電バイアスの出力を現像バイアス印加回路に反映させるための抵抗Ｒ２を有する、修正回路部で、現像バイアス印加回路の基準電圧回路部４０６に接続される。修正回路部は現像バイアス印加回路部の制御回路の動作を補正する補正回路といえる。

現像バイアス電源回路である現像バイアス印加回路部４０１に関しては、４０２は電圧設定回路でＰＷＭ信号入力に応じて、高圧出力が変えられる。電圧設定回路４０２はＰＷＭ信号の平滑回路と電圧変換用の抵抗Ｒ５、Ｒ６で構成されている。４０３はトランス駆動回路部、４０４は高圧トランスである。４０５はフィードバック回路部で、抵抗Ｒ７を介して出力電圧をモニタし、ＰＷＭ信号の設定の応じた出力電圧値になるように設けられた回路である。４０６は基準電圧回路部で、抵抗Ｒ１、Ｒ３で構成される。基準電圧回路部４０６は現像バイアス印加回路部の制御回路の一部である。

４１０はオペアンプで、その＋入力端子には、ＰＷＭ信号とフィードバック信号が印加され，−入力端子には基準電圧が印加されており、その出力端子は高圧トランス４０４の一次巻線４１３に直列に接続されたトランジスタ４１１のベースに接続されている。よって、基準電圧は、ＰＷＭ信号、フィードバック信号とともに現像バイアス印加回路部４０１の出力電圧を決める一要素となっている。

このように、現像バイアス印加回路部４０１の出力電圧を決める一要素である基準電圧を帯電バイアス印加回路部３０１の出力により補正するという構成をとることで、帯電バイアスの変動に連動して現像バイアスを制御することが可能となる。これにより一定のコントラスト電圧を得ることが可能となる。

コントラストが一定となる一例を下記に示す。
定数の設定として、
Ｖｒｅｆ：１８Ｖ、 Ｒ１：１０ｋΩ、 Ｒ３：５０ｋΩ、 Ｒ２：１ＭΩ
Ｒ５：５０ｋΩ、 Ｒ６：１００ｋΩ、 Ｒ７：４ＭΩ
とした場合において、
帯電バイアス出力：−７００Ｖ ＰＷＭ平滑電圧（Ｖ３）：２Ｖ
と設定すると、現像バイアスの基準電圧回路部４０６から帯電バイアスへＩ２：７０９μＡの電流が流れ出し、ＶｒｅｆとＲ１、Ｒ３の設定より、オペアンプ４１０の−入力電圧（Ｖｏｐ）は９．０９Ｖとなる。この値とＰＷＭ平滑電圧（Ｖ３）、Ｖｒｅｆの電圧設定により、Ｉ５：１７８μＡ、Ｉ６：７１μＡ、Ｉ７：１０７μＡとなる。Ｒ７：４ＭΩに対して、Ｉ７：１０７μＡが流れ込むことから、４ＭΩ×１０７μＡ＝−４２９Ｖの出力電圧となる。よって、コントラスト電圧はΔ２７１Ｖ（７００Ｖ−４２９Ｖ）となる。

この設定において、負荷変動、トランスバラツキ等による帯電バイアスにΔ２０Ｖ変動が生じた場合、帯電バイアス出力：−７２０Ｖとなる。そのとき、ＰＷＭ平滑電圧（Ｖ３）：２Ｖの設定であると、現像バイアスの基準電圧回路部４０６から帯電バイアスへＩ２：７２９μＡの電流が流れ出し、ＶｒｅｆとＲ１、Ｒ３の設定より、オペアンプの入力電圧（Ｖｏｐ）：８．９２５Ｖとなる。この値とＰＷＭ平滑電圧（Ｖ３）、Ｖｒｅｆの電圧設定により、Ｉ５：１８１μＡ、Ｉ６：６９μＡ、Ｉ７：１１２μＡとなる。Ｒ７：４ＭΩに対して、Ｉ７：１１２μＡが流れ込むことから、４ＭΩ×１１２μＡ＝−４４９Ｖの出力電圧となり、帯電バイアスの変動分２０Ｖ追従した電圧となる。コントラスト電圧はΔ２７１Ｖ（７２０Ｖ−４４９Ｖ）と一定のままである。
これらの各ポイントの電圧、電流の値をまとめたものを、下記の表１、２に記載する。

また、図３にその場合の電位を記す。

次に、本実施例のタイミングチャートを図４に示す。
出力立ち上げ時は、帯電バイアス駆動信号をＯＮ（ｔ１）にし、その後に、現像バイアス駆動信号ＯＮ（ｔ２）、現像ＰＷＭ信号ＯＮ（ｔ３）を順に入力していく。このような順で信号を入力していくことにより、出力として、帯電バイアスが出力された後、その値を加味した現像バイアスが出力されることとなる。また、出力立ち下げ時は、通紙時に確実に帯電バイアスを加味した現像バイアスを出力させるために、現像ＰＷＭ信号をＯＦＦした後（ｔ４）、現像バイアス駆動信号ＯＦＦ（ｔ５）、帯電バイアス駆動信号ＯＦＦ（ｔ６）の順でＯＦＦしていく。このようなタイミングで各々の信号をＯＮ／ＯＦＦすることで、通紙時に確実に帯電バイアス変動を加味した現像バイアスを出力させることができる。

帯電バイアスが印加されていない感光ドラム２０１の部分に現像バイアスを印加してしまうとそこに無駄にトナーが飛んでしまう。これは帯電ローラ２０２と現像スリーブ２０３が感光ドラムに対向する位置に距離のズレがあるので時間差は必ず生じる。そこでｔ１とｔ３およびｔ４とｔ６の時間差は重要である。またｔ２とｔ３およびｔ４とｔ５の時間差については無くてもよいが出力のオーバーシュートを防ぐためには時間差を設けたほうがよい。

以上説明したような回路構成及び定数設定で、信号の出力タイミングを制御することにより、バイアス間を連動させた出力制御が可能となり、Ｖｄが変動しても、Ｖｄｃ−Ｖｄ間の電位差は一定、かつＶＬ−Ｖｄｃ間の電位差も一定となり、かぶり画像、画像濃度ムラに対するマージンを減らすことがない。しいては、帯電バイアスの変動に左右されない一定のコントラスト電位が得られ、高品質な画像を形成することが可能となる。
また、画像の濃度を変化させたい場合は、現像バイアス印加回路部のＰＷＭの設定を変えることで実現することができる。

実施例２である“画像形成装置”について説明する。本実施例の全体構成は実施例１と同様なので説明を省略する。

本実施例は、各バイアス回路に、出力を安定化するフィードバック制御回路を有する例である。すなわち、フィードバック制御された帯電バイアス印加回路と、フィードバック制御された現像バイアス印加回路とを備え、各々の出力値の差分を所定値に安定させる高圧電源に関するものである。

具体的には、フィードバック制御された帯電バイアス印加回路の出力を、抵抗を介して、フィードバック制御された現像バイアス印加回路の制御部に供給する。これによって、帯電バイアス回路の定数バラツキ、負荷変動等による帯電バイアス変動に連動した現像バイアスを出力させる制御を行い、帯電バイアスと現像バイアスの差分を一定に制御できる高圧電源に関するものである。

図５に本実施例における帯電バイアス印加回路部５０１と現像バイアス印加回路部６０１の概略構成を示す。
帯電バイアス印加回路部５０１に関しては、５０２は電圧設定回路部でＰＷＭ信号に応じて、高圧出力が変えられ、ＰＷＭ信号の平滑回路と電圧変換用の抵抗Ｒ２５、Ｒ２６で構成されている。５０３はトランス駆動回路部、５０４は高圧トランスである。５０５はフィードバック回路部で、抵抗Ｒ２７を介して出力電圧をモニタし、ＰＷＭ信号の設定の応じた出力電圧値になるように設けられている。５０６は基準電圧回路部で、抵抗Ｒ２１、Ｒ２３で構成されている。これらの回路構成で帯電バイアス回路は構成されている。

５０５は、帯電バイアスの出力を現像バイアス印加回路に反映させるための回路部で抵抗Ｒ１２を有し、帯電バイアス印加回路部５０１の出力端と現像バイアス印加回路部６０１の基準電圧回路部６０６の間に接続されている。

現像バイアス印加回路部６０１に関しては、６０２は電圧設定回路部でＰＷＭ信号に応じて、高圧出力が変えられ、ＰＷＭ信号の平滑回路と電圧変換用の抵抗Ｒ１５、Ｒ１６で構成されている。６０３はトランス駆動回路部、６０４は高圧トランスである。６０５はフィードバック回路部で抵抗Ｒ１７を介して出力電圧をモニタし、ＰＷＭ信号の設定の応じた出力電圧値になるように設けられた回路である。６０６は基準電圧回路部で、抵抗Ｒ１１、Ｒ１３で構成され、この回路部分に帯電バイアスから抵抗Ｒ１２を介した信号が供給される。

このような構成をとることで、帯電バイアスの変動に応じた現像バイアス制御が可能となり、一定のコントラスト電圧を得ることが可能となる。
コントラストが一定となる一例を下記に示す。
前記帯電バイアス回路において、定数設定を
Ｖｒｅｆ：１８Ｖ、 Ｒ２１：１０ｋΩ、 Ｒ２３：５０ｋΩ、 Ｒ２５：５０ｋΩ、
Ｒ２６：１００ｋΩ、 Ｒ２７：２０ＭΩ
とし、ＰＷＭ平滑電圧（Ｖ２３）：５．５Ｖと設定すると、
帯電バイアス−７００Ｖが出力される。
この帯電バイアスの設定に対して、現像バイアスの定数の設定として、
Ｖｒｅｆ：１８Ｖ、 Ｒ１１：１０ｋΩ、 Ｒ１３：５０ｋΩ、 Ｒ１２：１ＭΩ
Ｒ１５：５０ｋΩ、 Ｒ１６：１００ｋΩ、 Ｒ１７：４ＭΩ
とした場合において、ＰＷＭ平滑電圧（Ｖ３）：２Ｖと設定すると、
現像バイアスの基準電圧回路部６０６から帯電バイアス印加回路部５０１の出力端にＩ２：７０９μＡの電流が流れ出し、ＶｒｅｆとＲ１１、Ｒ１３の設定より、オペアンプの−入力電圧（Ｖｏｐ）：９．０９Ｖとなる。この値とＰＷＭ平滑電圧（Ｖ３）、Ｖｒｅｆの電圧設定により、Ｉ１５：１７８μＡ、Ｉ１６：７１μＡ、Ｉ１７：１０７μＡとなる。Ｒ１７：４ＭΩに対して、Ｉ１７：１０７μＡが流れ込むことから、４ＭΩ×１０７μＡ＝−４２９Ｖの設定となる。コントラスト電圧：Δ２７１Ｖ（７００Ｖ−４２９Ｖ）となる。

この設定において、定数バラツキ等による帯電バイアスにΔ２０Ｖセンター値よりズレが生じた場合、帯電バイアス出力：−７２０Ｖとなる。そのとき、ＰＷＭ平滑電圧（Ｖ３）：２Ｖの設定であると、現像バイアスの基準電圧回路部６０６から帯電バイアス印加回路部５０１の出力端にＩ１２：７２９μＡの電流が流れ出し、ＶｒｅｆとＲ１１、Ｒ１３の設定より、オペアンプの−入力電圧（Ｖｏｐ）：８．９２５Ｖとなる。この値とＰＷＭ平滑電圧（Ｖ３）、Ｖｒｅｆの電圧設定により、Ｉ１５：１８１μＡ、Ｉ１６：６９μＡ、Ｉ１７：１１２μＡとなる。Ｒ１７：４ＭΩに対して、Ｉ１７：１１２μＡが流れ込むことから、４ＭΩ×１１２μＡ＝−４４９Ｖの設定となり、帯電バイアスの変動分２０Ｖ追従した電圧となる。コントラスト電圧：Δ２７１Ｖ（７２０Ｖ−４４９Ｖ）と一定のままである。
これらの各ポイントの電圧、電流の値をまとめたものを、表３、４に記載する。

また、図６その場合の電位を記す。

次に、本実施例のタイミングチャートを図７に示す。
出力立ち上げ時は、帯電バイアス駆動信号ＯＮ（ｔ１）、帯電ＰＷＭ信号ＯＮ（ｔ２）の順で入力し、その後に、現像バイアス駆動信号ＯＮ（ｔ３）、現像ＰＷＭ信号ＯＮ（ｔ４）を順に入力していく。このように順で信号を入力していくことにより、出力として、帯電バイアスが出力された後、その値を加味した現像バイアスが出力されることとなる。また、出力立ち下げ時は、通紙時に確実に帯電バイアスを加味した現像バイアスを出力させるために、現像ＰＷＭ信号ＯＦＦ（ｔ５）、現像バイアス駆動信号ＯＦＦ（ｔ６）の順でＯＦＦした後、帯電ＰＷＭ信号ＯＦＦ（ｔ７）、帯電バイアス駆動信号ＯＦＦ（ｔ８）の順でＯＦＦしていく。このようなタイミングで各々の信号をＯＮ／ＯＦＦすることで、通紙時に確実に帯電バイアスを加味した現像バイアスを出力させることができる。

以上説明したような回路構成及び定数設定で、信号の出力タイミングを制御することにより、バイアス間を連動させた出力制御が可能となり、Ｖｄが変動しても、Ｖｄｃ−Ｖｄ間の電位差は一定、かつＶＬ−Ｖｄｃ間の電位差も一定となり、かぶり画像、画像濃度ムラに対するマージンを減らすことがない。しいては、帯電バイアスの公差に左右されない一定のコントラスト電位が得られ、高品質な画像を形成することが可能となる。
また、画像の濃度を変化させたい場合は、両印加バイアス回路部のＰＷＭの設定を変えることで実現することができる。

実施例３である“画像形成装置”について説明する。本実施例は、現像ブレードバイアスを印加した現像ブレードおよび現像バイアスを印加した現像スリーブで順次帯電させたトナーにより現像する現像手段を備える例である。すなわち、現像部材に現像バイアスを印加する現像バイアス印加回路、現像ブレード部材に現像ブレードバイアスを印加する現像ブレードバイアス電源回路である現像ブレードバイアス印加回路を備え、各バイアス回路が定電圧電源によって生成され、かつ、各々の定電圧電源の出力値の差分を所定値に安定させる高圧電源を備える例である。

詳しくは、現像バイアスの出力を、抵抗を介して、現像ブレードバイアス印加手段の制御部に印加することで、現像バイアスの定数バラツキ、負荷変動等による現像バイアス変動に連動した現像ブレードバイアスを出力させる制御を行い、現像バイアスと現像ブレードバイアスの差分を一定に制御する高圧電源を備える例である。

図８に本実施例の画像形成装置の概略構成を示す。図８において、９０１は感光ドラム、９０２は帯電ローラ、９０３は現像スリーブ、９０４は転写ローラ、９０５は帯電バイアス印加回路、９０６はレーザ光源である。また、９０７は現像バイアス印加回路、９０８は転写バイアス印加回路、９１０は現像ブレード、９１１は現像ブレードバイアス印加回路である。

現像ブレードバイアスは、トナーを摩擦させ、トナーをマイナスに帯電させることを目的としている。そのため、現像ローラのバイアスに対して、安定した所定の電位差にすることが必要とされている。

図９に本実施例の要部である、現像バイアス印加回路１００１、現像ブレードバイアス印加回路１１０１の概略構成を示す。
現像バイアス印加回路１００１に関しては、１００２は電圧設定回路部でＰＷＭ信号に応じて、高圧出力が変えられ、ＰＷＭ信号の平滑回路と電圧変換用の抵抗Ｒ１２５、Ｒ１２６で構成されている。１００３はトランス駆動回路部、１００４は高圧トランスである。１００５はフィードバック回路部で、抵抗Ｒ１２７を介して出力電圧をモニタし、ＰＷＭ信号の設定の応じた出力電圧値になるように設けられている。１００６は基準電圧回路部で、抵抗Ｒ１２１、Ｒ１２３で構成されている。１００５は、現像バイアスの出力を現像ブレードバイアス印加回路に反映させるための抵抗Ｒ１１２を有するフィードバック回路部である。これらの回路構成で現像バイアス回路は構成されている。

現像ブレードバイアス印加回路１１０１に関しては、１１０２は電圧設定回路部でＰＷＭ信号に応じて、高圧出力が変えられ、ＰＷＭ信号の平滑回路と電圧変換用の抵抗Ｒ１１５、Ｒ１１６で構成されている。１１０３はトランス駆動回路部、１１０４は高圧トランスである。１１０５はフィードバック回路部で抵抗Ｒ１１７を介して出力電圧をモニタし、ＰＷＭ信号の設定の応じた出力電圧値になるように設けられた回路である。１１０６は基準電圧回路部で、抵抗Ｒ１１１、Ｒ１１３で構成され、この回路部分に現像バイアス印加回路１００１から抵抗Ｒ１１２を介した信号が供給される。
このような構成をとることで、現像バイアスの変動に応じた現像ブレードバイアス制御が可能となり、一定の画像濃度を得ることが可能となる。

現像バイアスと現像ブレードバイアスの差が一定となる一例を下記に示す。
前記現像バイアス回路において、定数設定を
Ｖｒｅｆ：１８Ｖ、 Ｒ１２１：１０ｋΩ、 Ｒ１２３：５０ｋΩ、 Ｒ１２５：５０ｋΩ、
Ｒ１２６：１００ｋΩ、 Ｒ１２７：２０ＭΩ
とし、ＰＷＭ平滑電圧（Ｖ１２３）：７．５Ｖと設定すると、
現像バイアス−３００Ｖが出力される。

この現像バイアスの設定に対して、現像ブレードバイアスの定数の設定として、
Ｖｒｅｆ：１８Ｖ、 Ｒ１１１：１０ｋΩ、 Ｒ１１３：５０ｋΩ、 Ｒ１１２：１ＭΩ
Ｒ１１５：５０ｋΩ、 Ｒ１１６：１００ｋΩ、 Ｒ１１７：４ＭΩ
とした場合において、ＰＷＭ平滑電圧（Ｖ１１３）：１３．７Ｖと設定すると、
現像ブレードバイアスの基準回路部から現像バイアスにＩ１１２：３１２．４μＡの電流が流れ出し、ＶｒｅｆとＲ１１１、Ｒ１１３の設定より、オペアンプの−入力電圧（Ｖｏｐ）：１２．４Ｖとなる。この値とＰＷＭ平滑電圧（Ｖ１１３）、Ｖｒｅｆの電圧設定により、Ｉ１１５：１１２μＡ、Ｉ１１６：１３μＡ、Ｉ１１７：１２５μＡとなる。Ｒ１１７：４ＭΩに対して、Ｉ１１７：１２５μＡが流れ込むことから、４ＭΩ×１２５μＡ＝−５００Ｖの設定となる。電位差：Δ２００Ｖ（５００Ｖ−３００Ｖ）となる。

この設定において、負荷変動、トランスバラツキ等による現像バイアスにΔ２０Ｖ変動が生じた場合、現像ブレードバイアス出力：−５２０Ｖとなる。そのとき、ＰＷＭ平滑電圧（Ｖ１１３）：１３．７Ｖの設定であると、現像ブレードバイアスの基準回路部から現像バイアスにＩ１１２：３３２．２μＡの電流が流れ出し、Ｖｒｅｆと抵抗Ｒ１１１、Ｒ１１３の設定より、オペアンプの入力電圧（Ｖｏｐ）：１２．２３Ｖとなる。この値とＰＷＭ平滑電圧（Ｖ１１３）、Ｖｒｅｆの電圧設定により、Ｉ１１５：１１５μＡ、Ｉ１１６：１４．７μＡ、Ｉ１１７：１３０μＡとなる。Ｒ１１７：４ＭΩに対して、Ｉ１１７：１３０μＡが流れ込むことから、４ＭΩ×１３０μＡ＝−５２０Ｖの設定となり、現像バイアスの変動分２０Ｖ追従した電圧となる。電位差：Δ２００Ｖ（５２０Ｖ−３２０Ｖ）と一定のままである。
これらの各ポイントの電圧、電流の値をまとめたものを、表５、６に記載する。

また、図１０その場合の電位を記す。

次に、本実施例のタイミングチャートを図１１に示す。
出力立ち上げ時は、現像バイアス駆動信号ＯＮ（ｔ１）、現像ＰＷＭ信号ＯＮ（ｔ２）の順で入力し、その後に、現像ブレードバイアス駆動信号ＯＮ（ｔ３）、現像ブレードＰＷＭ信号ＯＮ（ｔ４）を順に入力していく。このように順で信号を入力していくことにより、出力として、現像バイアスが出力された後、その値を加味した現像ブレードバイアスが出力されることとなる。また、出力立ち下げ時は、通紙時に確実に現像バイアスを加味した現像ブレードバイアスを出力させるために、現像ブレードＰＷＭ信号ＯＦＦ（ｔ５）、現像ブレードバイアス駆動信号ＯＦＦ（ｔ６）の順でＯＦＦした後、現像ＰＷＭ信号ＯＦＦ（ｔ７）、現像バイアス駆動信号ＯＦＦ（ｔ８）の順でＯＦＦしていく。このようなタイミングで各々の信号をＯＮ／ＯＦＦすることで、通紙時に確実に現像バイアスを加味した現像ブレードバイアスを出力させることができる。

以上説明したような回路構成及び定数設定で、信号の出力タイミングを制御することにより、バイアス間を連動させた出力制御が可能となり、Ｖｄｃが変動しても、Ｖｄｃ−Ｖｂｒ間の電位差は一定となり、トナーをチャージさせるための電位に対してマージンを減らすことがない。しいては、現像バイアスの公差に左右されない一定の電位差が得られ、高品質な画像を形成することが可能となる。
また、画像の濃度を変化させたい場合は、両バイアス印加回路部のＰＷＭの設定を変えることで実現することができる。

なお、以上の各実施例では、各バイアス回路は直流を出力するものであるが、交流分を重畳した直流を出力する形で実施することができる。また、各バイアス回路は定電圧を出力するものであるが、定電流を出力する形で実施することもできる。

２０１ 感光ドラム
２０２ 帯電ローラ
２０３ 現像スリーブ
３０１ 帯電バイアス印加回路部
３０５ 補正回路部
４０１ 現像バイアス印加回路部

Claims (12)

1. 静電潜像が形成される像担持体と、
   前記像担持体を帯電する帯電部材と、
   前記像担持体に形成された静電潜像を現像剤により現像する現像部材と、
   前記帯電部材に印加する帯電電圧を出力する帯電電圧生成回路と、
   基準電圧回路を有し、入力される設定値と前記基準電圧回路によって設定される基準値に応じて前記現像部材に印加する現像電圧を出力する現像電圧生成回路と、
   前記基準電圧回路から前記帯電電圧生成回路に向けて電流が流れるように、前記基準電圧回路と前記帯電電圧生成回路の出力側を接続し、前記帯電電圧生成回路の出力電圧の変化に応じて前記基準電圧回路から前記帯電電圧生成回路に向けて流れる電流の量が変化することにより、前記基準電圧回路によって設定される前記基準値を補正する補正回路と、
   を備えたことを特徴とする画像形成装置。
2. 前記補正回路は、前記基準電圧回路と前記帯電電圧生成回路の出力側とを抵抗素子を介して接続した回路であることを特徴とする請求項１に記載の画像形成装置。
3. 更に、前記現像電圧生成回路からの出力電圧と前記基準値とに基づいて、前記現像電圧生成回路からの出力電圧を制御するフィードバック回路を有することを特徴とする請求項１または２に記載の画像形成装置。
4. 静電潜像が形成される像担持体と、
   前記像担持体に形成された静電潜像に現像剤を供給する現像部材と、
   前記現像部材における現像剤の量を調整する現像剤量調整部材と、
   前記現像部材に印加する第１の現像電圧を出力する第１現像電圧生成回路と、
   基準電圧回路を有し、入力される設定値と前記基準電圧回路によって設定される基準値とに応じて前記現像剤量調整部材に印加する第２の現像電圧を出力する第２現像電圧生成回路と、
   前記基準電圧回路から前記第１現像電圧生成回路に向けて電流が流れるように、前記基準電圧回路と前記第１現像電圧生成回路の出力側を接続し、前記第１現像電圧生成回路の出力電圧の変化に応じて前記基準電圧回路から前記第１現像電圧生成回路に向けて流れる電流の量が変化することにより、前記基準電圧回路によって設定される前記基準値を補正する補正回路と、
   を備えたことを特徴とする画像形成装置。
5. 前記補正回路は、前記基準電圧回路と前記第１現像電圧生成回路の出力側とを抵抗素子を介して接続した回路であることを特徴とする請求項４に記載の画像形成装置。
6. 更に、前記第２現像電圧生成回路からの出力電圧と前記基準値とに基づいて、前記第２現像電圧生成回路からの出力電圧を制御するフィードバック回路を有することを特徴とする請求項４または５に記載の画像形成装置。
7. 高電圧を供給する電源であって、
   像担持体を帯電する帯電部材に印加する帯電電圧を出力する帯電電圧生成回路と、
   基準電圧回路を有し、入力される設定値と前記基準電圧回路によって設定される基準値に応じて前記像担持体に形成された静電潜像を現像剤により現像する現像部材に印加する現像電圧を出力する現像電圧生成回路と、
   前記基準電圧回路から前記帯電電圧生成回路に向けて電流が流れるように、前記基準電圧回路と前記帯電電圧生成回路の出力側を接続し、前記帯電電圧生成回路の出力電圧の変化に応じて前記基準電圧回路から前記帯電電圧生成回路に向けて流れる電流の量が変化することにより、前記基準電圧回路によって設定される前記基準値を補正する補正回路と、
   を備えたことを特徴とする電源。
8. 前記補正回路は、前記基準電圧回路と前記帯電電圧生成回路の出力側とを抵抗素子を介して接続した回路であることを特徴とする請求項７に記載の電源。
9. 更に、前記現像電圧生成回路からの出力電圧と前記基準値とに基づいて、前記現像電圧生成回路からの出力電圧を制御するフィードバック回路を有することを特徴とする請求項７または８に記載の電源。
10. 高電圧を供給する電源であって、
    像担持体に形成された静電潜像に現像剤を供給する現像部材に印加する第１の現像電圧を出力する第１現像電圧生成回路と、
    基準電圧回路を有し、入力される設定値と前記基準電圧回路によって設定される基準値とに応じて前記現像部材における現像剤の量を調整する現像剤量調整部材に印加する第２の現像電圧を出力する第２現像電圧生成回路と、
    前記基準電圧回路から前記第１現像電圧生成回路に向けて電流が流れるように、前記基準電圧回路と前記第１現像電圧生成回路の出力側を接続し、前記第１現像電圧生成回路の出力電圧の変化に応じて前記基準電圧回路から前記第１現像電圧生成回路に向けて流れる電流の量が変化することにより、前記基準電圧回路によって設定される前記基準値を補正する補正回路と、
    を備えたことを特徴とする電源。
11. 前記補正回路は、前記基準電圧回路と前記第１現像電圧生成回路の出力側とを抵抗素子を介して接続した回路であることを特徴とする請求項１０に記載の電源。
12. 更に、前記第２現像電圧生成回路からの出力電圧と前記基準値とに基づいて、前記第２現像電圧生成回路からの出力電圧を制御するフィードバック回路を有することを特徴とする請求項１０または１１に記載の電源。

Images