JP5432700B2 - Semiconductor device inspection equipment - Google Patents

Semiconductor device inspection equipment Download PDF

Info

Publication number
JP5432700B2
JP5432700B2 JP2009296858A JP2009296858A JP5432700B2 JP 5432700 B2 JP5432700 B2 JP 5432700B2 JP 2009296858 A JP2009296858 A JP 2009296858A JP 2009296858 A JP2009296858 A JP 2009296858A JP 5432700 B2 JP5432700 B2 JP 5432700B2
Authority
JP
Japan
Prior art keywords
chuck
support surface
chuck top
lead plate
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009296858A
Other languages
Japanese (ja)
Other versions
JP2011138865A (en
Inventor
勝男 安田
光 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2009296858A priority Critical patent/JP5432700B2/en
Publication of JP2011138865A publication Critical patent/JP2011138865A/en
Application granted granted Critical
Publication of JP5432700B2 publication Critical patent/JP5432700B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、基板の両面に電極を備えた半導体デバイスの検査装置に関するものである。   The present invention relates to a semiconductor device inspection apparatus having electrodes on both sides of a substrate.

基板の両面に電極を備えた半導体デバイスの代表例としてパワー半導体デバイスが知られている。パワー半導体デバイスの一例として、IGBTと略称される絶縁ゲート型バイポーラトランジスタ(insulated gate bipolar transistor)について説明する。図6(A)はIGBTの断面構造図である。基板の一方の面にゲート端子10とエミッタ端子12が存在していて、他方の面にコレクタ端子14が存在している。コレクタ端子14は基板の裏面そのものである。図6(B)はIGBTの図記号である。   A power semiconductor device is known as a representative example of a semiconductor device having electrodes on both sides of a substrate. As an example of a power semiconductor device, an insulated gate bipolar transistor (insulated gate bipolar transistor) abbreviated as IGBT will be described. FIG. 6A is a cross-sectional structure diagram of the IGBT. A gate terminal 10 and an emitter terminal 12 exist on one surface of the substrate, and a collector terminal 14 exists on the other surface. The collector terminal 14 is the back surface itself of the substrate. FIG. 6B is a symbol for the IGBT.

このIGBTの電気特性を検査するには、基板の両面に検査用接触子を接触させる必要がある。図7はIGBTを検査する従来の検査装置の側面図であり、一部は断面で示している。この検査装置は、ウエハ上に形成されたIGBTをウエハ状態のままで検査するものである。図7において、チャックトップ16の上にウエハ18が載っている。ウエハ18の表面のゲート端子とエミッタ端子にプローブ20を接触させる。プローブ20はテスタ22と電気的につながっている。ウエハ18の裏面のコレクタ端子はチャックトップ16と電気的に接触している。チャックトップ16はケーブル24を介してテスタ22と電気的につながっている。チャックトップ16は絶縁体26を介して可動ステージ28の上に載っている。可動ステージ28はXYZ方向に移動可能であり、かつ、鉛直軸の周りに回転可能である。可動ステージ28が動くので、可動ステージ28に接続されたケーブル24はケーブルベア30の中を引き回されてからテスタ22につながっている。図7に示すタイプの従来の検査装置は、例えば、特開平5−333098号公報(特許文献1)に示されている。   In order to inspect the electrical characteristics of the IGBT, it is necessary to bring an inspection contact into contact with both surfaces of the substrate. FIG. 7 is a side view of a conventional inspection apparatus for inspecting an IGBT, and a part thereof is shown in cross section. This inspection apparatus inspects an IGBT formed on a wafer in a wafer state. In FIG. 7, a wafer 18 is placed on the chuck top 16. The probe 20 is brought into contact with the gate terminal and the emitter terminal on the surface of the wafer 18. The probe 20 is electrically connected to the tester 22. The collector terminal on the back surface of the wafer 18 is in electrical contact with the chuck top 16. The chuck top 16 is electrically connected to the tester 22 via a cable 24. The chuck top 16 is placed on a movable stage 28 via an insulator 26. The movable stage 28 can move in the XYZ directions and can rotate about the vertical axis. Since the movable stage 28 moves, the cable 24 connected to the movable stage 28 is routed through the cable bear 30 and then connected to the tester 22. A conventional inspection apparatus of the type shown in FIG. 7 is disclosed in, for example, Japanese Patent Laid-Open No. 5-333098 (Patent Document 1).

図7の検査装置において、ケーブル24の長さは例えば約2mを必要とする。ケーブル24が長くなると、その抵抗やインダクタンスが大きくなり、ケーブル24を流れる電流に対して負荷が大きくなる。そのために、検査精度が低下するおそれがある。また、IGBTの動特性を検査するときに、IGBTに高周波信号を印加することがあるが、ケーブル24の長さゆえにIGBTの出力波形がなまってしまう。この点を以下に説明する。図8(A)は高周波の入力パルス信号(IGBTのゲート端子に印加するもの)の波形32を示す。図8(B)はIGBTの出力信号(IGBTのエミッタ端子とコレクタ端子の間に流れる電流)の波形である。IGBTの本来の出力波形34(信号の立上りと立下りに多少の時間を要する。)に対して、現実の出力波形36は、IGBTとテスタとの間の電気経路等の影響で、本来の波形34よりもなまっている。ケーブル24が上述のように長くなると、波形のなまりが大きくなり、動特性の検査精度が著しく低下する。   In the inspection apparatus of FIG. 7, the length of the cable 24 requires about 2 m, for example. As the cable 24 becomes longer, its resistance and inductance increase, and the load increases with respect to the current flowing through the cable 24. Therefore, there is a possibility that the inspection accuracy is lowered. Further, when inspecting the dynamic characteristics of the IGBT, a high-frequency signal may be applied to the IGBT, but the output waveform of the IGBT is distorted due to the length of the cable 24. This point will be described below. FIG. 8A shows a waveform 32 of a high-frequency input pulse signal (applied to the gate terminal of the IGBT). FIG. 8B shows the waveform of the output signal of the IGBT (current flowing between the emitter terminal and the collector terminal of the IGBT). In contrast to the original output waveform 34 of the IGBT (which requires some time for the rise and fall of the signal), the actual output waveform 36 is the original waveform due to the influence of the electrical path and the like between the IGBT and the tester. It is more than 34. When the cable 24 becomes long as described above, the rounding of the waveform becomes large, and the inspection accuracy of the dynamic characteristics is remarkably lowered.

従来の別の例として図9に示す検査装置も知られている。図9は従来の別の検査装置の側面図であり、一部は断面で示している。この検査装置では、ウエハ18をチャックトップの上に載せずに、ウエハ18を周辺部でクランプして支持している。こうすることで、ウエハ18の表面と裏面の両方にプローブ20a,20bを接触させることを可能にしている。上下のプローブ20a,20bとテスタ22との間はケーブル24a,24bで接続する。ウエハ18はXY方向に(すなわち、水平面内で)移動でき、これによって、プローブ20a,20bとウエハ18との相対位置関係を変えることができる。ウエハ18を移動させるときは、プローブ20a,20bを上下方向に退避させる。このタイプの検査装置では、可動のチャックトップにケーブルをつなぐ構成ではないので、図7の従来例よりもケーブルの長さが短くなる。この図9に示すタイプの従来の検査装置は、例えば、特開2005−303098号公報(特許文献2)に示されている。   An inspection apparatus shown in FIG. 9 is also known as another conventional example. FIG. 9 is a side view of another conventional inspection apparatus, and a part thereof is shown in cross section. In this inspection apparatus, the wafer 18 is clamped and supported at the peripheral portion without placing the wafer 18 on the chuck top. In this way, the probes 20a and 20b can be brought into contact with both the front surface and the back surface of the wafer 18. The upper and lower probes 20a, 20b and the tester 22 are connected by cables 24a, 24b. The wafer 18 can move in the XY direction (that is, in a horizontal plane), and thereby the relative positional relationship between the probes 20a and 20b and the wafer 18 can be changed. When the wafer 18 is moved, the probes 20a and 20b are retracted in the vertical direction. In this type of inspection apparatus, since the cable is not connected to the movable chuck top, the length of the cable is shorter than that of the conventional example of FIG. A conventional inspection apparatus of the type shown in FIG. 9 is disclosed in, for example, Japanese Patent Laying-Open No. 2005-303098 (Patent Document 2).

図9に示す検査装置は、ウエハの周辺部をクランプしてウエハを動かすので、ウエハの可動機構が図7に示す従来装置よりも複雑になり、コストが高くなる。また、ウエハの温度制御が困難なので、ウエハを高温または低温にして検査する用途には向いていない。   Since the inspection apparatus shown in FIG. 9 moves the wafer by clamping the peripheral portion of the wafer, the wafer moving mechanism becomes more complicated than the conventional apparatus shown in FIG. Further, since it is difficult to control the temperature of the wafer, it is not suitable for an inspection in which the wafer is heated to a high temperature or a low temperature.

従来のさらに別の例として図10に示す検査装置も知られている。図10は従来のさらに別の検査装置の側面図であり、チャックトップは断面で示している。この検査装置は、ウエハ状態ではなくてチップに分割したあとのIGBTを検査するものである。このタイプの従来の検査装置は、例えば、特開2008−101944号公報(特許文献3)と特開2007−40926号公報(特許文献4)に示されている。特許文献3によれば、図7の従来例に示すようにチャックトップを経由してテスタに電路を接続すると、電路が複雑になって検査を適正に行えないと説明されていて、その問題点を解決するために、セラミック製のチャックトップの上に、チップを載せるための金属膜を配置する構成としている。この金属膜はIGBTチップの裏面のコレクタ端子に接触するものであり、この金属膜の表面とテスタとを電気的に接続することで、負荷の小さい電路としている。同様な構造は特許文献4にも開示されていて、図10は特許文献4に開示された構造を示したものである。図10において、セラミック製のチャックトップ38には複数の導電性部40が設けられている。導電性部40の上にはIGBTのチップ42を載せる。チップ42の表面のゲート端子とエミッタ端子にはプローブ20を接触させる。チップ42の裏面のコレクタ端子は導電性部40に接触している。チップ42の外側において導電性部40の表面にポゴピン44を接触させる。このような接触構造を用いることで、IGBTを高電圧・大電流で測定することができる。ポゴピン44は1本当たりの電流値をあまり大きくとれないが、ポゴピン44の数を増やすことで大電流の測定が可能になる。   As another conventional example, an inspection apparatus shown in FIG. 10 is also known. FIG. 10 is a side view of still another conventional inspection apparatus, and the chuck top is shown in cross section. This inspection apparatus inspects the IGBT after being divided into chips, not in a wafer state. This type of conventional inspection apparatus is disclosed in, for example, Japanese Patent Application Laid-Open No. 2008-101944 (Patent Document 3) and Japanese Patent Application Laid-Open No. 2007-40926 (Patent Document 4). According to Patent Document 3, it is explained that when an electric circuit is connected to a tester via a chuck top as shown in the conventional example of FIG. 7, the electric circuit becomes complicated and inspection cannot be performed properly. In order to solve this problem, a metal film for mounting a chip is arranged on a ceramic chuck top. This metal film is in contact with the collector terminal on the back surface of the IGBT chip, and the surface of this metal film and the tester are electrically connected to form an electric circuit with a small load. A similar structure is also disclosed in Patent Document 4, and FIG. 10 shows the structure disclosed in Patent Document 4. In FIG. 10, the ceramic chuck top 38 is provided with a plurality of conductive portions 40. An IGBT chip 42 is placed on the conductive portion 40. The probe 20 is brought into contact with the gate terminal and the emitter terminal on the surface of the chip 42. The collector terminal on the back surface of the chip 42 is in contact with the conductive portion 40. The pogo pin 44 is brought into contact with the surface of the conductive portion 40 outside the chip 42. By using such a contact structure, the IGBT can be measured with a high voltage and a large current. The pogo pin 44 cannot take a large current value per one, but a large current can be measured by increasing the number of pogo pins 44.

特開平5−333098号公報JP-A-5-333098 特開2005−303098号公報JP 2005-303098 A 特開2008−101944号公報JP 2008-101944 A 特開2007−40926号公報JP 2007-40926 A

図10に示す従来装置は、図7に示す従来装置と比較して、IGBTのコレクタ端子とテスタとの間の電気経路が短くなり、検査精度が向上すると考えられる。しかしながら、図10に示す従来装置は、チップに分割したあとの半導体デバイスを検査するものであり、ウエハ状態の半導体デバイスをそのまま検査するのには向いていない。仮に、図10の方式をウエハ上の半導体デバイスの検査に適用することを考えると、次の問題がある。例えば、ウエハの中央付近に存在する半導体デバイスを検査する場合は、プローブ20の下方にウエハの中央付近を位置させることになる(チャックトップをそのように動かす)。一方で、ウエハの外側に露出している導電性部にはポゴピンを接触させる必要がある。ゆえに、プローブ20とポゴピン44は互いに遠く離れることになる。一般に、ウエハ上の半導体デバイスの電極とプローブとの位置合わせは、ウエハを載せているチャックトップの移動によって行われるが、この移動だけでは、ポゴピンの位置合わせはできない。プローブとポゴピンの位置関係は、半導体デバイスのウエハ上の位置によってその都度変化するからである。したがって、ポゴピンを別途位置合わせするための移動機構を、プローブベース側に新たに設ける必要がある。結局、図10の方式をウエハ上の半導体デバイスにも適用するには、検査装置を大幅にかつ複雑に変更しなければならず、そのような変更は現実的ではない。   The conventional apparatus shown in FIG. 10 is considered to have a shorter electrical path between the IGBT collector terminal and the tester than the conventional apparatus shown in FIG. However, the conventional apparatus shown in FIG. 10 inspects a semiconductor device after being divided into chips, and is not suitable for inspecting a semiconductor device in a wafer state as it is. Considering that the method of FIG. 10 is applied to the inspection of semiconductor devices on a wafer, there are the following problems. For example, when a semiconductor device existing near the center of the wafer is to be inspected, the vicinity of the center of the wafer is positioned below the probe 20 (the chuck top is moved like that). On the other hand, it is necessary to bring pogo pins into contact with the conductive portions exposed to the outside of the wafer. Therefore, the probe 20 and the pogo pin 44 are far away from each other. In general, the alignment of the electrode of the semiconductor device on the wafer and the probe is performed by the movement of the chuck top on which the wafer is placed, but the pogo pin cannot be aligned only by this movement. This is because the positional relationship between the probe and the pogo pin changes each time depending on the position of the semiconductor device on the wafer. Therefore, it is necessary to newly provide a moving mechanism for aligning the pogo pins on the probe base side. After all, in order to apply the method of FIG. 10 to a semiconductor device on a wafer, the inspection apparatus must be changed greatly and complicatedly, and such a change is not realistic.

本発明は、上述の問題点を解決するためになされたものであって、その目的は、基板の両面に電極を備えた半導体デバイスを、複数の半導体デバイスを形成した状態の大きな基板のままで(例えば、ウエハのままで)、その電気特性を精度良く検査できる検査装置を提供することにある。本発明の別の目的は、パワー半導体デバイスの動特性の検査を精度良く行うことができる検査装置を提供することにある。   The present invention has been made to solve the above-described problems, and the object of the present invention is to replace a semiconductor device having electrodes on both sides of a substrate with a large substrate in a state where a plurality of semiconductor devices are formed. An object of the present invention is to provide an inspection apparatus capable of accurately inspecting the electrical characteristics (for example, as a wafer). Another object of the present invention is to provide an inspection apparatus capable of accurately inspecting dynamic characteristics of a power semiconductor device.

本発明の検査装置は、基板の両面に電極を備えた半導体デバイスの電気特性を検査するものであって、次の構成を備えている。(ア)前記基板の第1面に存在する電極に接触可能なプローブ。(イ)前記基板を支持するチャックトップであって、前記基板の前記第1面とは反対側にある第2面に存在する電極に接触可能な導電性の平坦な支持面を備えるチャックトップ。(ウ)前記チャックトップと前記プローブとの相対位置関係を、前記支持面に平行な面内における2次元方向と前記支持面に垂直な方向とにおいて変化させる駆動機構。(エ)前記支持面から離れていて前記支持面に対して平行に対面する導電性のチャックリード板であって、前記支持面の外形寸法よりも大きな外形寸法を有するチャックリード板。(オ)前記チャックトップに固定されていて前記支持面と電気的に接続している接触子であって、その先端が前記支持面の高さよりも前記チャックリード板に向かって突き出していて、前記チャックトップと前記チャックリード板の相対位置関係が前記支持面に垂直な方向に変化することで先端が前記チャックリード板に接触可能な接触子。(カ)前記プローブとテスタとを電気的に接続する第1の電気経路。(キ)前記支持面と前記テスタとを前記接触子及び前記チャックリード板を経由して電気的に接続する第2の電気経路。   The inspection apparatus of the present invention inspects the electrical characteristics of a semiconductor device having electrodes on both sides of a substrate, and has the following configuration. (A) A probe capable of contacting an electrode present on the first surface of the substrate. (A) A chuck top for supporting the substrate, comprising a conductive flat support surface capable of contacting an electrode existing on a second surface opposite to the first surface of the substrate. (C) A drive mechanism that changes the relative positional relationship between the chuck top and the probe in a two-dimensional direction in a plane parallel to the support surface and in a direction perpendicular to the support surface. (D) A conductive chuck lead plate that is separated from the support surface and faces parallel to the support surface, and has a larger outer dimension than the outer dimension of the support surface. (E) a contact that is fixed to the chuck top and is electrically connected to the support surface, the tip of which protrudes toward the chuck lead plate rather than the height of the support surface; A contactor whose tip can contact the chuck lead plate when a relative positional relationship between the chuck top and the chuck lead plate changes in a direction perpendicular to the support surface. (F) A first electrical path for electrically connecting the probe and the tester. (G) A second electrical path for electrically connecting the support surface and the tester via the contact and the chuck lead plate.

前記接触子は、好ましくは、互いに近接する複数の接触子からなる接触子群として配置することができ、その接触子群は前記チャックトップの周辺部において周方向に等間隔で配置することができる。   The contacts can be preferably arranged as a contact group consisting of a plurality of contacts close to each other, and the contact groups can be arranged at equal intervals in the circumferential direction at the periphery of the chuck top. .

前記プローブはプローブベースに支持されていて、前記チャックリード板は、好ましくは、電気絶縁体を介して前記プローブベースに固定することができる。   The probe is supported by a probe base, and the chuck lead plate is preferably fixed to the probe base via an electrical insulator.

本発明は、特にパワー半導体デバイスの動特性の検査(例えば、高電圧・大電流での検査)に好適なものである。パワー半導体デバイスは、例えば、IGBTやパワーMOSFETである。パワーMOSFETの場合、基板の裏面にドレイン電極が存在しているものが本発明の検査装置の検査対象となる。   The present invention is particularly suitable for inspection of dynamic characteristics of a power semiconductor device (for example, inspection at a high voltage and a large current). The power semiconductor device is, for example, an IGBT or a power MOSFET. In the case of the power MOSFET, the one having the drain electrode on the back surface of the substrate becomes the inspection object of the inspection apparatus of the present invention.

本発明は、チャックトップの支持面に対面するチャックリード板を備えていて、半導体デバイスの基板の裏側の電極とテスタとの間の電気経路を、チャックトップに設けた接触子とチャックリード板とを経由して構成することにより、従来装置と比較して半導体デバイスの基板の裏側の電極とテスタとの間の電気経路が短くなり、精度の高い検査が可能になる。したがって、従来装置と比較して、例えばパワー半導体デバイスの動特性検査において出力波形のなまりが小さくなる。   The present invention includes a chuck lead plate facing the support surface of the chuck top, and an electrical path between the electrode on the back side of the substrate of the semiconductor device and the tester, a contact provided on the chuck top, a chuck lead plate, With this configuration, the electrical path between the electrode on the back side of the substrate of the semiconductor device and the tester is shortened as compared with the conventional apparatus, and a highly accurate inspection is possible. Therefore, compared with the conventional apparatus, for example, the rounding of the output waveform is reduced in the dynamic characteristic inspection of the power semiconductor device.

図1は本発明の検査装置の一実施例の側面図である。FIG. 1 is a side view of an embodiment of an inspection apparatus according to the present invention. 図2はチャックトップの平面図である。FIG. 2 is a plan view of the chuck top. 図3はチャックリード板の平面図である。FIG. 3 is a plan view of the chuck lead plate. 図4はチャックリード板とチャックトップとの相対位置関係を示した平面図である。FIG. 4 is a plan view showing the relative positional relationship between the chuck lead plate and the chuck top. 図5は本発明の検査装置を用いてIGBTを検査する場合の電気回路の一例である。FIG. 5 is an example of an electric circuit when inspecting an IGBT using the inspection apparatus of the present invention. 図6はIGBTの断面構造図と図記号である。FIG. 6 is a cross-sectional structure diagram and a symbol of the IGBT. 図7は従来の検査装置の側面図である。FIG. 7 is a side view of a conventional inspection apparatus. 図8はIGBTの入力波形と出力波形である。FIG. 8 shows the input waveform and output waveform of the IGBT. 図9は従来の別の検査装置の側面図である。FIG. 9 is a side view of another conventional inspection apparatus. 図10は従来のさらに別の検査装置の側面図である。FIG. 10 is a side view of still another conventional inspection apparatus.

以下、図面を参照して、本発明の実施例を詳しく説明する。図1は本発明の検査装置の一実施例の側面図であり、一部は断面で示している。この検査装置は、大きく分けると、常時は空間に対して静止している上部装置46と、空間に対して移動可能な下部装置48からなり、上部装置46にテスタ22が接続される。上部装置46はプローブベース50を備えている。プローブベース50には、いくつかの調整機構を介して、プローブ20が取り付けられている。プローブベース50の下面にはセラミック製のサポート52を介して導電性のチャックリード板54が固定されている。サポート52は電気絶縁体である。チャックリード板54は厚さ5mmのアルミニウム製または銅製の円板の表面に金メッキ(またはニッケルメッキかロジウムメッキ)を施したものである。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a side view of an embodiment of an inspection apparatus according to the present invention, and a part thereof is shown in cross section. This inspection device is roughly divided into an upper device 46 that is always stationary with respect to the space and a lower device 48 that is movable with respect to the space, and the tester 22 is connected to the upper device 46. The upper device 46 includes a probe base 50. The probe 20 is attached to the probe base 50 through some adjustment mechanisms. A conductive chuck lead plate 54 is fixed to the lower surface of the probe base 50 via a ceramic support 52. The support 52 is an electrical insulator. The chuck lead plate 54 is obtained by applying gold plating (or nickel plating or rhodium plating) to the surface of an aluminum or copper disc having a thickness of 5 mm.

下部装置48はチャックトップ49を備えている。チャックトップ49は厚さ10〜15mmの銅製の円板の表面に金メッキを施したものである。チャックトップ49の上面には検査対象のウエハ18を載せることができる。チャックトップ49の上面はウエハ18を支持する支持面56であり、この支持面56は本発明における導電性の平坦な支持面に相当する。チャックトップ49はセラミック製の絶縁体26を介して可動ステージ28の上に載っている。可動ステージ28は、図面の左右方向(X方向)と紙面に垂直な前後方向(Y方向)と図面の上下方向(Z方向)に移動可能である。また、この可動ステージ28は、Z方向に延びる回転中心線の周りに回転(θ回転)可能である。XY方向は、チャックトップ49の支持面56に平行な面内の2次元方向に相当し、Z方向は、支持面56に垂直な方向に相当する。このような可動ステージ28の構造は、ウエハプローバ等の検査装置において周知のものであり、その詳しい説明は省略する。可動ステージ28が、本発明における「チャックトップとプローブとの相対位置関係を、チャックトップの支持面に平行な面内における2次元方向と前記支持面に垂直な方向とにおいて変化させる駆動機構」に該当する。なお、可動ステージを用いてチャックトップを移動させる代わりに、チャックトップを静止させてプローブベースを同様に移動させても、チャックトップとプローブとの相対位置関係を変えることができる。   The lower device 48 includes a chuck top 49. The chuck top 49 is obtained by applying gold plating to the surface of a copper disk having a thickness of 10 to 15 mm. A wafer 18 to be inspected can be placed on the upper surface of the chuck top 49. The upper surface of the chuck top 49 is a support surface 56 that supports the wafer 18, and this support surface 56 corresponds to a conductive flat support surface in the present invention. The chuck top 49 is placed on the movable stage 28 via a ceramic insulator 26. The movable stage 28 is movable in the left-right direction (X direction) in the drawing, the front-rear direction (Y direction) perpendicular to the paper surface, and the up-down direction (Z direction) in the drawing. The movable stage 28 can be rotated (θ rotation) around a rotation center line extending in the Z direction. The XY direction corresponds to a two-dimensional direction in a plane parallel to the support surface 56 of the chuck top 49, and the Z direction corresponds to a direction perpendicular to the support surface 56. Such a structure of the movable stage 28 is well known in an inspection apparatus such as a wafer prober, and a detailed description thereof will be omitted. The movable stage 28 is a “driving mechanism that changes the relative positional relationship between the chuck top and the probe in a two-dimensional direction in a plane parallel to the support surface of the chuck top and a direction perpendicular to the support surface” in the present invention. Applicable. Instead of moving the chuck top using the movable stage, the relative positional relationship between the chuck top and the probe can be changed by moving the probe base in the same manner with the chuck top stationary.

チャックトップ49の周辺部(この実施例では側面)には導電性のポゴピンベース58が固定されている。このポゴピンベース58に複数のポゴピン60が固定されている。ポゴピン60はポゴピンベース58を介してチャックトップ49と電気的に接続している。ポゴピン60はチャックトップ49の支持面56の高さよりも上方に突き出していて、その先端は上方に向かってばね付勢されている。ポゴピン60は、その先端が下方に押されることで後退可能である。ポゴピン60は本発明における接触子に相当する。チャックトップ49が上昇してウエハ18とプローブ20が接触するのと同時に、ポゴピン60とチャックリード板54が接触する。   A conductive pogo pin base 58 is fixed to the periphery (side surface in this embodiment) of the chuck top 49. A plurality of pogo pins 60 are fixed to the pogo pin base 58. The pogo pin 60 is electrically connected to the chuck top 49 via the pogo pin base 58. The pogo pin 60 protrudes above the height of the support surface 56 of the chuck top 49, and its tip is spring-biased upward. The pogo pin 60 can be retracted by pushing its tip downward. The pogo pin 60 corresponds to the contact in the present invention. At the same time that the chuck top 49 rises and the wafer 18 and the probe 20 come into contact, the pogo pins 60 and the chuck lead plate 54 come into contact.

プローブ20は上部装置46内の電気経路と第1ケーブル47とを経由してテスタ22に電気的に接続している。プローブ20とテスタ22の間の電気経路が本発明における第1の電気経路である。一方、チャックトップ49の支持面56はチャックトップ49とポゴピンベース58とポゴピン60とチャックリード板54と第2ケーブル55とを経由してテスタ22に電気的に接続している。チャックトップ49の支持面56とテスタ22の間の電気経路が本発明における第2の電気経路である。第1の電気経路は、通常、複数の信号線から構成されている。IGBTの検査を例にとると、第1の電気経路には、少なくもゲート端子につながる信号線とエミッタ端子につながる信号線が含まれる。第2の電気経路は、通常、1本の信号線である。IGBTの検査を例にとると、第2の電気経路はコレクタ端子につながる信号線で構成される。なお、チャックトップ49をXY方向に静止させてプローブベース50をXY方向に移動させるタイプの駆動方式を採用する場合は、プローブベース50にテスタ22を搭載すれば、第1ケーブル47と第2ケーブル55は長くならない。   The probe 20 is electrically connected to the tester 22 via an electrical path in the upper device 46 and the first cable 47. The electrical path between the probe 20 and the tester 22 is the first electrical path in the present invention. On the other hand, the support surface 56 of the chuck top 49 is electrically connected to the tester 22 via the chuck top 49, the pogo pin base 58, the pogo pin 60, the chuck lead plate 54, and the second cable 55. The electrical path between the support surface 56 of the chuck top 49 and the tester 22 is the second electrical path in the present invention. The first electrical path is usually composed of a plurality of signal lines. Taking the IGBT inspection as an example, the first electrical path includes at least a signal line connected to the gate terminal and a signal line connected to the emitter terminal. The second electrical path is usually a single signal line. Taking the IGBT inspection as an example, the second electric path is constituted by a signal line connected to the collector terminal. In addition, when adopting a driving method in which the chuck top 49 is stationary in the X and Y directions and the probe base 50 is moved in the X and Y directions, the first cable 47 and the second cable can be obtained by mounting the tester 22 on the probe base 50. 55 is not long.

図1に示す構造を採用することで、プローバの構造を大きく変えることなく、ウエハの裏面の端子とテスタとをつなぐ電気経路の長さを、図7に示す従来装置よりも劇的に短くすることができる。また、ウエハ18はチャックトップ49の上に載っているので、チャックトップ49を利用してウエハ18を加熱したり冷却したりすることも容易である。   By adopting the structure shown in FIG. 1, the length of the electrical path connecting the terminal on the back surface of the wafer and the tester is dramatically shortened compared with the conventional apparatus shown in FIG. 7 without greatly changing the structure of the prober. be able to. Further, since the wafer 18 is placed on the chuck top 49, it is easy to heat or cool the wafer 18 using the chuck top 49.

図2はチャックトップの平面図である。チャックトップ49の側面には、周方向に等間隔で、4個のポゴピンベース58が固定されている。各ポゴピンベース58には6本のポゴピン60が固定されている。互いに近接した6本のポゴピン60はポゴピン群を構成しており、このポゴピン群が4セット設けられている。ポゴピン60の数を増やすことで、ポゴピン経由でも大電流を流すことができる。   FIG. 2 is a plan view of the chuck top. Four pogo pin bases 58 are fixed to the side surface of the chuck top 49 at equal intervals in the circumferential direction. Six pogo pins 60 are fixed to each pogo pin base 58. The six pogo pins 60 close to each other constitute a pogo pin group, and four sets of the pogo pin group are provided. By increasing the number of pogo pins 60, a large current can flow even via pogo pins.

図2において、チャックトップ49と大きさを比較するために、チャックリード板54とウエハ18を想像線で示している。ウエハ18の外径は例えば150mmであり、その場合、チャックトップ49の外径は約160mmであり、チャックリード板54の外径は約300mmである。   In FIG. 2, in order to compare the size with the chuck top 49, the chuck lead plate 54 and the wafer 18 are indicated by imaginary lines. The outer diameter of the wafer 18 is, for example, 150 mm. In this case, the outer diameter of the chuck top 49 is about 160 mm, and the outer diameter of the chuck lead plate 54 is about 300 mm.

図3はチャックリード板54の平面図である。チャックリード板54の中央には、プローブ20が通過するための円形の開口62が形成されている。チャックリード板54上のコネクタ63は、チャックリード板54とテスタとつなぐケーブルを接続するためのものである。チャックトップ49とウエハ18は想像線で示している。この図3では、チャックトップ49が図の右方向に移動した状態で描かれていて、チャックトップ49上のウエハ18の左端付近にある半導体デバイスを検査する状態を示している。プローブ20の種類や本数は検査項目に応じて変化するが、例えば、IGBTのゲート端子用に1本、エミッタ端子用に複数本(電流をかせぐため)を用意する。   FIG. 3 is a plan view of the chuck lead plate 54. In the center of the chuck lead plate 54, a circular opening 62 through which the probe 20 passes is formed. The connector 63 on the chuck lead plate 54 is for connecting a cable connecting the chuck lead plate 54 and the tester. The chuck top 49 and the wafer 18 are indicated by imaginary lines. FIG. 3 shows a state in which the chuck top 49 is drawn in a state of moving in the right direction of the drawing, and a semiconductor device near the left end of the wafer 18 on the chuck top 49 is inspected. The type and number of the probes 20 vary depending on the inspection item. For example, one probe is used for the gate terminal of the IGBT and a plurality of probes (for generating current) are prepared for the emitter terminal.

図4はチャックリード板54とチャックトップ49との相対位置関係を示した平面図である。チャックトップ49は想像線で示している。チャックトップ49が右側に移動した状態で描かれたものについては、その上のウエハ18も想像線で示している。チャックリード板54は空間に対して静止しているが、チャックトップ49は、検査すべき半導体デバイスがウエハ18上のどこに位置しているかによって、XY方向に移動する。すなわち、検査すべき半導体デバイスがチャックリード板54の開口62の下方に来るように、チャックトップ49が移動する。チャックトップ49が移動してもチャックトップ49の周辺部に固定されたポゴピンがチャックリード板54に確実に接触できるように、チャックリード板54の外形寸法はチャックトップ49の外形寸法よりもかなり大きくなっている。   FIG. 4 is a plan view showing the relative positional relationship between the chuck lead plate 54 and the chuck top 49. The chuck top 49 is indicated by an imaginary line. As for what is drawn with the chuck top 49 moved to the right side, the wafer 18 on it is also indicated by an imaginary line. The chuck lead plate 54 is stationary with respect to the space, but the chuck top 49 moves in the XY direction depending on where the semiconductor device to be inspected is located on the wafer 18. That is, the chuck top 49 moves so that the semiconductor device to be inspected is located below the opening 62 of the chuck lead plate 54. The outer dimensions of the chuck lead plate 54 are considerably larger than the outer dimensions of the chuck top 49 so that the pogo pins fixed to the periphery of the chuck top 49 can reliably contact the chuck lead plate 54 even if the chuck top 49 moves. It has become.

本発明の検査装置で好適に検査できるものは、例えば、パワー半導体デバイスのスイッチング特性、ダイオードの逆復帰時間(Trr:reverse recovery time)、L負荷試験などである。図5は本発明の検査装置を用いてIGBTを検査する場合の電気回路の一例である。IGBT64のゲート端子Gとテスタ22との間には信号線66があり、エミッタ端子Eとテスタ22との間には信号線68がある。二つの信号線66,68が本発明における第1の電気経路に相当する。IGBT64のコレクタ端子Cとテスタ22との間には信号線70がある。この信号線70が本発明における第2の電気経路に相当する。入力信号源72と電源74と負荷76と電圧計78はテスタ22の内部にある。ゲート端子Gとエミッタ端子Eの間に入力信号源72から高周波のパルス信号を印加すると、コレクタとエミッタが導通して負荷76に電流が流れ、そのときに負荷76の両端に発生する電圧を電圧計78で測定する。入力した高周波のパルス信号に対して、電圧計78で測定された出力波形がどのようになっているかを調べることで、IGBT64の動特性を評価できる。   What can be suitably inspected by the inspection apparatus of the present invention includes, for example, switching characteristics of a power semiconductor device, reverse recovery time (Trr) of the diode, L load test, and the like. FIG. 5 is an example of an electric circuit when inspecting an IGBT using the inspection apparatus of the present invention. A signal line 66 is provided between the gate terminal G of the IGBT 64 and the tester 22, and a signal line 68 is provided between the emitter terminal E and the tester 22. The two signal lines 66 and 68 correspond to the first electric path in the present invention. There is a signal line 70 between the collector terminal C of the IGBT 64 and the tester 22. This signal line 70 corresponds to the second electric path in the present invention. The input signal source 72, the power source 74, the load 76, and the voltmeter 78 are inside the tester 22. When a high-frequency pulse signal is applied from the input signal source 72 between the gate terminal G and the emitter terminal E, the collector and the emitter are brought into conduction, a current flows through the load 76, and the voltage generated at both ends of the load 76 at that time is a voltage. Measure with a total of 78. The dynamic characteristics of the IGBT 64 can be evaluated by examining the output waveform measured by the voltmeter 78 with respect to the input high frequency pulse signal.

10 ゲート端子
12 エミッタ端子
14 コレクタ端子
16 チャックトップ
18 ウエハ
20,20a,20b プローブ
22 テスタ
24,24a,24b ケーブル
26 絶縁体
28 可動ステージ
30 ケーブルベア
32 入力波形
34 本来の出力波形
36 現実の出力波形
38 セラミック製のチャックトップ
40 導電性部
42 チップ
44 ポゴピン
46 上部装置
47 第1ケーブル
48 下部装置
49 チャックトップ
50 プローブベース
52 サポート
54 チャックリード板
55 第2ケーブル
56 支持面
58 ポゴピンベース
60 ポゴピン
62 開口
63 コネクタ
64 IGBT
66,68,70 信号線
72 入力信号源
74 電源
76 負荷
78 電圧計
DESCRIPTION OF SYMBOLS 10 Gate terminal 12 Emitter terminal 14 Collector terminal 16 Chuck top 18 Wafer 20, 20a, 20b Probe 22 Tester 24, 24a, 24b Cable 26 Insulator 28 Movable stage 30 Cable bear 32 Input waveform 34 Original output waveform 36 Actual output waveform 38 Ceramic chuck top 40 Conductive portion 42 Tip 44 Pogo pin 46 Upper device 47 First cable 48 Lower device 49 Chuck top 50 Probe base 52 Support 54 Chuck lead plate 55 Second cable 56 Support surface 58 Pogo pin base 60 Pogo pin 62 Opening 63 Connector 64 IGBT
66, 68, 70 Signal line 72 Input signal source 74 Power supply 76 Load 78 Voltmeter

Claims (3)

基板の両面に電極を備えた半導体デバイスの電気特性を検査する検査装置において、次の構成を備える検査装置。
(ア)前記基板の第1面に存在する電極に接触可能なプローブ。
(イ)前記基板を支持するチャックトップであって、前記基板の前記第1面とは反対側にある第2面に存在する電極に接触可能な導電性の平坦な支持面を備えるチャックトップ。
(ウ)前記チャックトップと前記プローブとの相対位置関係を、前記支持面に平行な面内における2次元方向と前記支持面に垂直な方向とにおいて変化させる駆動機構。
(エ)前記支持面から離れていて前記支持面に対して平行に対面する導電性のチャックリード板であって、前記支持面の外形寸法よりも大きな外形寸法を有するチャックリード板。
(オ)前記チャックトップに固定されていて前記支持面と電気的に接続している接触子であって、その先端が前記支持面の高さよりも前記チャックリード板に向かって突き出していて、前記チャックトップと前記チャックリード板の相対位置関係が前記支持面に垂直な方向に変化することで先端が前記チャックリード板に接触可能な接触子。
(カ)前記プローブとテスタとを電気的に接続する第1の電気経路。
(キ)前記支持面と前記テスタとを前記接触子及び前記チャックリード板を経由して電気的に接続する第2の電気経路。
An inspection apparatus for inspecting electrical characteristics of a semiconductor device having electrodes on both sides of a substrate, the inspection apparatus having the following configuration.
(A) A probe capable of contacting an electrode present on the first surface of the substrate.
(A) A chuck top for supporting the substrate, comprising a conductive flat support surface capable of contacting an electrode existing on a second surface opposite to the first surface of the substrate.
(C) A drive mechanism that changes the relative positional relationship between the chuck top and the probe in a two-dimensional direction in a plane parallel to the support surface and in a direction perpendicular to the support surface.
(D) A conductive chuck lead plate that is separated from the support surface and faces parallel to the support surface, and has a larger outer dimension than the outer dimension of the support surface.
(E) a contact that is fixed to the chuck top and is electrically connected to the support surface, the tip of which protrudes toward the chuck lead plate rather than the height of the support surface; A contactor whose tip can contact the chuck lead plate when a relative positional relationship between the chuck top and the chuck lead plate changes in a direction perpendicular to the support surface.
(F) A first electrical path for electrically connecting the probe and the tester.
(G) A second electrical path for electrically connecting the support surface and the tester via the contact and the chuck lead plate.
請求項1に記載の検査装置において、前記接触子は互いに近接する複数の接触子からなる接触子群として配置されていて、前記接触子群が前記チャックトップの周辺部において周方向に等間隔で配置されていることを特徴とする検査装置。   The inspection apparatus according to claim 1, wherein the contacts are arranged as a contact group composed of a plurality of contacts that are close to each other, and the contact groups are arranged at equal intervals in the circumferential direction at the periphery of the chuck top. Inspection apparatus characterized by being arranged. 請求項1または2に記載の検査装置において、前記プローブはプローブベースに支持されていて、前記チャックリード板は電気絶縁体を介して前記プローブベースに固定されていることを特徴とする検査装置。   3. The inspection apparatus according to claim 1, wherein the probe is supported by a probe base, and the chuck lead plate is fixed to the probe base via an electrical insulator.
JP2009296858A 2009-12-28 2009-12-28 Semiconductor device inspection equipment Active JP5432700B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009296858A JP5432700B2 (en) 2009-12-28 2009-12-28 Semiconductor device inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296858A JP5432700B2 (en) 2009-12-28 2009-12-28 Semiconductor device inspection equipment

Publications (2)

Publication Number Publication Date
JP2011138865A JP2011138865A (en) 2011-07-14
JP5432700B2 true JP5432700B2 (en) 2014-03-05

Family

ID=44350024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009296858A Active JP5432700B2 (en) 2009-12-28 2009-12-28 Semiconductor device inspection equipment

Country Status (1)

Country Link
JP (1) JP5432700B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5291157B2 (en) * 2011-08-01 2013-09-18 東京エレクトロン株式会社 Probe card for power devices
JP5796870B2 (en) 2011-12-05 2015-10-21 株式会社日本マイクロニクス Semiconductor device inspection apparatus and chuck stage used therefor
JP6042761B2 (en) 2013-03-28 2016-12-14 東京エレクトロン株式会社 Probe device
JP5737536B2 (en) 2013-11-21 2015-06-17 株式会社東京精密 Prober
US10281518B2 (en) 2014-02-25 2019-05-07 Formfactor Beaverton, Inc. Systems and methods for on-wafer dynamic testing of electronic devices
JP6463862B1 (en) * 2018-05-08 2019-02-06 ハイソル株式会社 Prober equipment
US11378619B2 (en) 2019-12-18 2022-07-05 Formfactor, Inc. Double-sided probe systems with thermal control systems and related methods
JP7051927B2 (en) * 2020-03-31 2022-04-11 矢崎総業株式会社 Inspection device for terminal processing unit of shielded wire and functional diagnosis method for the inspection device
JP2022038499A (en) 2020-08-26 2022-03-10 富士電機株式会社 Trimming method
CN116325104A (en) 2020-10-05 2023-06-23 三菱电机株式会社 Semiconductor test apparatus and semiconductor test method
EP4027150A1 (en) * 2021-01-07 2022-07-13 Afore Oy Testing device and method for reducing vibration in a testing device

Also Published As

Publication number Publication date
JP2011138865A (en) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5432700B2 (en) Semiconductor device inspection equipment
JP5737536B2 (en) Prober
US9658285B2 (en) Probe apparatus
KR101381564B1 (en) Inspection apparatus for semiconductor devices and chunk stage used for the inspection apparatus
US8159245B2 (en) Holding member for inspection, inspection device and inspecting method
KR20040004002A (en) Probe needle fixing apparatus and method for semiconductor device test equipment
JP2007040926A (en) Prober
JP6674103B2 (en) Prober
KR20060119719A (en) Method and apparatus for testing electrical characteristics of object under test
JP5504546B1 (en) Prober
JP2012141267A (en) Electrode structure of electrical characteristic inspection device of semiconductor device, and electrical characteristic inspection device of semiconductor device provided with the same
WO2014157121A1 (en) Probe device
CN113539870A (en) Method for testing electrical characteristics of a switching device on a wafer
JP6042760B2 (en) Probe device
JP6365953B1 (en) Prober
JP5836872B2 (en) Semiconductor device characteristic evaluation system
CN215415735U (en) Electrical characteristic testing device for switch component on wafer
JP2016157804A (en) Prober
JP6731862B2 (en) Semiconductor device evaluation equipment
JP4992863B2 (en) Semiconductor device manufacturing method and semiconductor device inspection apparatus used therefor
JP2018054401A (en) Evaluation device and method of evaluating semiconductor device
JP2018119868A (en) Electrical characteristic measurement device for power semiconductor chip and electrical characteristic measurement method
CN113341294A (en) Electrical characteristic testing device for switch component on wafer
JP6201383B2 (en) Semiconductor measurement method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5432700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250