JP6731862B2

JP6731862B2 - Semiconductor device evaluation equipment

Info

Publication number: JP6731862B2
Application number: JP2017006395A
Authority: JP
Inventors: 岡田　章; 章岡田; 貴也野口; 肇秋山
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-01-18
Filing date: 2017-01-18
Publication date: 2020-07-29
Anticipated expiration: 2037-01-18
Also published as: JP2018115941A

Description

本発明は、半導体装置の評価装置に関し、特に半導体装置の電気特性評価の際、プローブと共に半導体装置に接触する絶縁物を備えた評価装置に関する。 The present invention relates to a semiconductor device evaluation apparatus, and more particularly to an evaluation apparatus including an insulator that contacts a semiconductor device together with a probe when evaluating the electrical characteristics of the semiconductor device.

半導体装置の評価装置は、半導体ウエハ上に作製された半導体装置や、半導体ウエハから個片化したチップ状態の半導体装置の電気特性を評価する。それらの評価の際、被測定物である半導体装置の設置面は、評価装置のチャックステージ表面に真空吸着等により接触して固定される。そして、評価装置のプローブが、半導体装置の非設置面の一部に設けられた電極に接触し、半導体装置に電気信号の入出力を行う。検査対象の半導体装置が、その縦方向、つまり面外方向に大きな電流を流す縦型構造の半導体装置である場合、評価装置のチャックステージの表面が電極として機能する。そして以前から、大電流、高電圧印加の要求に応えて、プローブの多ピン化が実施されている。 The semiconductor device evaluation apparatus evaluates the electrical characteristics of a semiconductor device manufactured on a semiconductor wafer or a semiconductor device in a chip state that is diced from the semiconductor wafer. At the time of evaluation, the installation surface of the semiconductor device, which is an object to be measured, is fixed by contacting with the chuck stage surface of the evaluation device by vacuum suction or the like. Then, the probe of the evaluation device contacts an electrode provided on a part of the non-installed surface of the semiconductor device to input/output an electric signal to/from the semiconductor device. When the semiconductor device to be inspected has a vertical structure in which a large current is passed in the vertical direction, that is, the out-of-plane direction, the surface of the chuck stage of the evaluation device functions as an electrode. In addition, the number of pins of the probe has been increased in response to the demand for large current and high voltage application.

被測定物がチップ状の縦型構造の半導体装置である場合、その評価中に部分的な放電現象が生じ得る。例えば、その部分放電は、半導体装置の非設置面の一部に設けた電極と、チャックステージ側と同電位の領域との電位差によって生じる。そのような放電は半導体装置に部分的な破損や不具合を生じさせる。また、製造工程において、その部分放電現象を見逃し、不具合の生じた半導体装置が良品としてそのまま後工程に流出した場合、後工程にてそれらを抽出することは非常に困難である。よって、評価装置には、事前に部分放電を抑制し、部分放電に起因する不具合を回避する措置が施されることが望ましい。 When the device under test is a chip-shaped vertical structure semiconductor device, a partial discharge phenomenon may occur during its evaluation. For example, the partial discharge is caused by a potential difference between an electrode provided on a part of the non-installed surface of the semiconductor device and a region having the same potential as the chuck stage side. Such discharge causes partial damage or malfunction of the semiconductor device. Further, when the partial discharge phenomenon is overlooked in the manufacturing process and the defective semiconductor device is directly discharged to the subsequent process as a good product, it is very difficult to extract them in the subsequent process. Therefore, it is desirable that the evaluation device be preliminarily provided with measures for suppressing partial discharge and avoiding a defect caused by partial discharge.

特開２００３−１３０８８９号公報JP, 2003-130889, A 特開２００１−５１０１１号公報JP 2001-51011 A

特許文献１から特許文献２には、上述した部分放電を抑制する手法が開示されている。特許文献１に開示された半導体検査装置は、絶縁性の液体中で電子部品を検査する。その半導体検査装置は、電子部品の特性検査中に発生する放電を防止しているものの、高価なプローバを必要とする。さらに、その半導体検査装置は、電子部品を液体中で評価するため、評価工程の時間が増大し、低コスト化に適さない。また、被測定物がウエハテストやチップテストにおける半導体素子である場合、評価後に絶縁性の液体を半導体素子から完全に除去する必要がある。よって、そのような被測定物に、特許文献１に記載の検査方法を適用することは困難である。 Patent Documents 1 to 2 disclose methods for suppressing the above-mentioned partial discharge. The semiconductor inspection device disclosed in Patent Document 1 inspects electronic components in an insulating liquid. Although the semiconductor inspection device prevents electric discharge that occurs during the characteristic inspection of electronic components, it requires an expensive prober. Further, since the semiconductor inspection device evaluates the electronic component in the liquid, the time for the evaluation process increases, which is not suitable for cost reduction. Further, when the DUT is a semiconductor element in a wafer test or a chip test, it is necessary to completely remove the insulating liquid from the semiconductor element after the evaluation. Therefore, it is difficult to apply the inspection method described in Patent Document 1 to such an object to be measured.

特許文献２に開示された評価方法は、シリコーンラバーを半導体チップの終端部分に押し当てて検査を実施することで、放電を防止している。しかし、半導体チップのサイズとシリコーンラバーの外形寸法が同一であり、シリコーンラバーを半導体チップの終端部分に確実に押し当てるためには、両者の高精度な位置合わせが必要である。また、半導体チップのサイズは、半導体ウエハから個片化するダイシング工程における精度上、常に同一とはならない。そのため、シリコーンラバーの外形と半導体チップのサイズとは常に一致するものではない。また、シリコーンラバーの嵌合部が押当部の外側に位置しているため、押当部の外側に荷重がかかりやすい。そのため、半導体チップとシリコーンラバーとの間に隙間が生じるおそれがある。 The evaluation method disclosed in Patent Document 2 prevents discharge by pressing silicone rubber against the end portion of the semiconductor chip and performing inspection. However, the size of the semiconductor chip and the outer dimensions of the silicone rubber are the same, and in order to press the silicone rubber against the end portion of the semiconductor chip reliably, it is necessary to perform highly accurate alignment between the two. In addition, the size of the semiconductor chip is not always the same in terms of accuracy in the dicing process of dividing the semiconductor wafer into individual pieces. Therefore, the outer shape of the silicone rubber and the size of the semiconductor chip do not always match. Further, since the fitting portion of the silicone rubber is located outside the pressing portion, the load is likely to be applied to the outside of the pressing portion. Therefore, a gap may occur between the semiconductor chip and the silicone rubber.

本発明は上記のような課題を解決するためになされたものであり、半導体装置の電気特性の評価の際、半導体装置の外周を覆うように設けられた絶縁物と被測定物である半導体装置との密着性が向上し、半導体装置の一部領域に発生する部分放電を抑制する半導体装置の評価装置の提供を目的とする。 The present invention has been made to solve the above problems, and is a semiconductor device which is an insulator and a DUT provided so as to cover the outer periphery of the semiconductor device when the electrical characteristics of the semiconductor device are evaluated. It is an object of the present invention to provide an evaluation device for a semiconductor device, in which the adhesion to the semiconductor device is improved and the partial discharge generated in a partial region of the semiconductor device is suppressed.

本発明に係る半導体装置の評価装置は、主面に半導体装置を支持可能なステージと、ステージの主面の上方に設けられる複数のプローブと、枠形状を有し、枠形状が複数のプローブを囲み、かつ、ステージの主面の上方に設けられる絶縁物と、絶縁物の上方に配置され、絶縁物を保持する取付板と、複数のプローブとステージの主面とに接続され、ステージの主面に支持される半導体装置に複数のプローブを介して電流を注入し半導体装置の電気特性を評価する評価部とを備える。絶縁物は、柔軟性を有してステージの主面側に設けられ半導体装置に接触可能な接触部と、取付板側に位置する上面の一部が上方に突出するように設けられる被保持部とを含む。取付板は、被保持部を保持することで絶縁物を保持する。絶縁物の枠形状の周回方向に対し直交する断面において、被保持部の幅は、接触部の幅よりも狭い。 The semiconductor device evaluation apparatus according to the present invention includes a stage capable of supporting the semiconductor device on the main surface, a plurality of probes provided above the main surface of the stage, and a frame-shaped probe having a frame shape. An insulator provided around the main surface of the stage and surrounding the stage, a mounting plate disposed above the insulator and holding the insulator, connected to the plurality of probes and the main surface of the stage, and connected to the main surface of the stage. An evaluation unit for injecting a current into the semiconductor device supported on the surface via a plurality of probes to evaluate the electrical characteristics of the semiconductor device. The insulator is a flexible contact portion that is provided on the main surface side of the stage and can contact the semiconductor device, and a held portion that is provided so that part of the upper surface located on the mounting plate side projects upward. Including and The mounting plate holds the insulator by holding the held portion. The width of the held portion is narrower than the width of the contact portion in a cross section orthogonal to the circumferential direction of the frame shape of the insulator.

本発明によれば、半導体装置の電気特性の評価の際、半導体装置の外周を覆うように設けられた絶縁物と被測定物である半導体装置との密着性が向上し、半導体装置の一部領域に発生する部分放電を抑制する半導体装置の評価装置の提供が可能となる。 According to the present invention, when the electrical characteristics of a semiconductor device are evaluated, the adhesion between an insulator provided so as to cover the outer periphery of the semiconductor device and the semiconductor device as the DUT is improved, and a part of the semiconductor device It is possible to provide a semiconductor device evaluation apparatus that suppresses partial discharge that occurs in a region.

実施の形態１における評価装置の構成を示す概略図である。FIG. 3 is a schematic diagram showing the configuration of the evaluation device in the first embodiment. 実施の形態１における被測定物である半導体装置を概略的に示す平面図である。FIG. 3 is a plan view schematically showing a semiconductor device that is the object to be measured in the first embodiment. 実施の形態１における評価装置の一部を示す平面図である。FIG. 3 is a plan view showing a part of the evaluation device in the first embodiment. 実施の形態１における評価時の評価装置の一部を示す断面図である。FIG. 3 is a cross-sectional view showing a part of an evaluation device at the time of evaluation in the first embodiment. 実施の形態１におけるプローブの構成および動作を説明する側面図である。FIG. 3 is a side view illustrating the configuration and operation of the probe according to the first embodiment. 実施の形態１における評価装置の絶縁物を示す断面図である。FIG. 3 is a cross-sectional view showing an insulator of the evaluation device in the first embodiment. 実施の形態１における評価装置の絶縁物を示す断面図である。FIG. 3 is a cross-sectional view showing an insulator of the evaluation device in the first embodiment. 実施の形態１における評価装置の絶縁物を示す平面図である。FIG. 3 is a plan view showing an insulator of the evaluation device in the first embodiment. 実施の形態２における評価装置の絶縁物を示す断面図である。FIG. 7 is a cross-sectional view showing an insulator of the evaluation device in the second embodiment. 実施の形態３における評価装置の絶縁物を示す断面図である。FIG. 9 is a cross-sectional view showing an insulator of the evaluation device in the third embodiment. 実施の形態４における評価装置の絶縁物を示す断面図である。FIG. 13 is a cross-sectional view showing an insulator of the evaluation device in the fourth embodiment. 実施の形態５における評価装置の絶縁物を示す断面図である。FIG. 16 is a cross-sectional view showing an insulator of the evaluation device in the fifth embodiment.

本発明に係る半導体装置の評価装置およびそれを用いた半導体装置の評価方法の実施の形態を説明する。 Embodiments of a semiconductor device evaluation apparatus and a semiconductor device evaluation method using the same according to the present invention will be described.

＜実施の形態１＞
図１は、実施の形態１における半導体装置の評価装置１の構成を示す概略図である。実施の形態１にて示す評価装置１には、プローブ１０の周囲に絶縁物７が設けられている。その絶縁物７は、より詳細には、後述する図４に示すように、嵌合部２７ａにより取付板１６に設置されている。評価装置１が半導体装置５の電気特性を評価する際、絶縁物７の接触部２２は、半導体装置５の外周および終端領域２０に接触する。絶縁物７は半導体装置５の外周および終端領域２０に隙間なく密着し、沿面距離が拡大される。その状態で、半導体装置５の電気特性の評価が実施される。以下、図に従い本実施の形態１における半導体装置の評価装置１について説明する。 <Embodiment 1>
FIG. 1 is a schematic diagram showing the configuration of a semiconductor device evaluation apparatus 1 according to the first embodiment. In the evaluation device 1 shown in the first embodiment, the insulator 7 is provided around the probe 10. More specifically, the insulator 7 is installed on the mounting plate 16 by a fitting portion 27a as shown in FIG. 4 described later. When the evaluation device 1 evaluates the electrical characteristics of the semiconductor device 5, the contact portion 22 of the insulator 7 contacts the outer periphery of the semiconductor device 5 and the termination region 20. The insulator 7 closely adheres to the outer periphery of the semiconductor device 5 and the termination region 20 without a gap, and the creepage distance is expanded. In that state, the electrical characteristics of the semiconductor device 5 are evaluated. The semiconductor device evaluation apparatus 1 according to the first embodiment will be described below with reference to the drawings.

図１に示すように、評価装置１は、主面３ａに被測定物である半導体装置５を支持可能なステージ３と、そのステージ３の上方に設けられる複数のプローブ１０とを備える。実施の形態１において、半導体装置５は、その縦方向つまり面外方向に大きな電流を流す縦型構造の半導体装置である。面外方向とは半導体装置５の表面５ａと下面とを、つまり設置面５ｂとを接続する方向である。ステージ３の主面３ａは、半導体装置５の設置面５ｂに設けられた一方の電極（図示せず）に接触する。また、電気特性の評価の際、各プローブ１０は、半導体装置５の表面５ａに設けられた他方の電極（後述する図２に示す表面電極パッド１８）に接触する。つまり、評価装置１のステージ３の主面３ａは、半導体装置５と接続する一方の端子部として機能し、各プローブ１０は、もう一方の端子部として機能する。 As shown in FIG. 1, the evaluation device 1 includes a stage 3 capable of supporting a semiconductor device 5 as an object to be measured on a main surface 3a, and a plurality of probes 10 provided above the stage 3. In the first embodiment, the semiconductor device 5 is a semiconductor device having a vertical structure in which a large current flows in the vertical direction, that is, the out-of-plane direction. The out-of-plane direction is a direction connecting the front surface 5a and the lower surface of the semiconductor device 5, that is, the installation surface 5b. The main surface 3a of the stage 3 contacts one electrode (not shown) provided on the installation surface 5b of the semiconductor device 5. Further, when the electrical characteristics are evaluated, each probe 10 comes into contact with the other electrode (surface electrode pad 18 shown in FIG. 2 described later) provided on the surface 5a of the semiconductor device 5. That is, the main surface 3a of the stage 3 of the evaluation device 1 functions as one terminal portion connected to the semiconductor device 5, and each probe 10 functions as the other terminal portion.

評価装置１は、各プローブ１０が取り付けられた取付板１６をさらに備える。取付板１６には接続部８ａが設けられ、その接続部８ａには信号線６ａが接続される。各プローブ１０と接続部８ａとの間は、図示は省略するが、例えば取付板１６上に設けられた金属板等の配線により接続される。その配線が取付板１６の外面に直接配置される場合、取付板１６は絶縁性の板であることが望ましい。一方で、その配線に絶縁性の被覆が施されたケーブル等が用いられる場合、取付板１６は、例えば導電性を有した金属など、絶縁性を有さない材質で構成されても構わない。プローブ１０は、その取付板１６上の配線と接続部８ａと信号線６ａとを通じて、評価部４に接続される。一方で、ステージ３の主面３ａは、ステージ３の側面に設けられた接続部８ｂとその接続部８ｂに取り付けられた信号線６ｂとを介して、評価部４に接続される。評価部４は、各プローブ１０を介して半導体装置５に電流を注入し、その半導体装置５の電気特性を評価する。 The evaluation device 1 further includes a mounting plate 16 to which each probe 10 is mounted. A connecting portion 8a is provided on the mounting plate 16, and the signal line 6a is connected to the connecting portion 8a. Although not shown in the drawings, each probe 10 and the connection portion 8a are connected by a wiring such as a metal plate provided on the mounting plate 16, for example. When the wiring is directly arranged on the outer surface of the mounting plate 16, the mounting plate 16 is preferably an insulating plate. On the other hand, when a cable or the like having an insulating coating on its wiring is used, the mounting plate 16 may be made of a non-insulating material such as a conductive metal. The probe 10 is connected to the evaluation unit 4 through the wiring on the mounting plate 16, the connection portion 8a, and the signal line 6a. On the other hand, the main surface 3a of the stage 3 is connected to the evaluation unit 4 via a connecting portion 8b provided on the side surface of the stage 3 and a signal line 6b attached to the connecting portion 8b. The evaluation unit 4 injects a current into the semiconductor device 5 via each probe 10 and evaluates the electrical characteristics of the semiconductor device 5.

評価装置１は、半導体装置５に大電流（例えば５Ａ以上）を印加することを想定して複数のプローブ１０を備える。そのような大電流を印加する際、各プローブ１０に加わる電流密度は略一致することが求められる。よって、接続部８ａと接続部８ｂとの間の距離がいずれのプローブ１０を介しても略一致する位置に、接続部８ａと接続部８ｂとが設けられることが好ましい。つまり、それらの設置位置は、各プローブ１０を介して、接続部８ａと接続部８ｂとが対向する位置が望ましい。 The evaluation device 1 includes a plurality of probes 10 on the assumption that a large current (for example, 5 A or more) is applied to the semiconductor device 5. When applying such a large current, the current densities applied to the respective probes 10 are required to be substantially the same. Therefore, it is preferable that the connecting portion 8a and the connecting portion 8b are provided at positions where the distance between the connecting portion 8a and the connecting portion 8b is substantially the same regardless of which probe 10 is interposed. That is, it is desirable that the installation positions thereof are such that the connecting portion 8a and the connecting portion 8b are opposed to each other via each probe 10.

また、詳細は後述するが、評価装置１は、ステージ３の上方に絶縁物７を備える。絶縁物７は、平面視において枠形状を有し、その枠形状が複数のプローブ１０を囲むように設けられる。 Further, as will be described later in detail, the evaluation device 1 includes an insulator 7 above the stage 3. The insulator 7 has a frame shape in a plan view, and the frame shape is provided so as to surround the plurality of probes 10.

評価装置１は、プローブ１０、取付板１６、接続部８ａ、および図には示していない各プローブ１０と接続部８ａをつなぐ配線で構成されるプローブ基体２を備える。プローブ基体２は、移動アーム９に保持され、移動アーム９によって任意の方向へ移動可能である。これにより、被測定物である半導体装置５とプローブ基体２との相対的な位置関係を調整することができる。なお、図１に示す評価装置１は、１つの移動アーム９のみでプローブ基体２を保持する構成を有するが、これに限るものではない。評価装置１は、複数の移動アームによって安定的にプローブ基体２を保持する構成を備えてもよい。また、移動アーム９によってプローブ基体２が移動するのではなく、半導体装置５つまりステージ３が移動してもよい。いずれの構成によっても、半導体装置５とプローブ基体２との相対的な位置関係が調整可能である。 The evaluation device 1 includes a probe 10, a mounting plate 16, a connecting portion 8a, and a probe base body 2 including wirings connecting the connecting portions 8a to each probe 10 (not shown). The probe base body 2 is held by a moving arm 9 and can be moved in any direction by the moving arm 9. As a result, the relative positional relationship between the semiconductor device 5 that is the object to be measured and the probe base 2 can be adjusted. The evaluation device 1 shown in FIG. 1 has a configuration in which the probe base body 2 is held by only one moving arm 9, but the present invention is not limited to this. The evaluation device 1 may have a configuration in which the probe base body 2 is stably held by a plurality of moving arms. Further, instead of moving the probe base body 2 by the moving arm 9, the semiconductor device 5, that is, the stage 3 may move. With either configuration, the relative positional relationship between the semiconductor device 5 and the probe base 2 can be adjusted.

ステージ３は、１または複数の半導体装置５の設置面５ｂを主面３ａに接触して支持する。なお、図１では簡単のために、１つの半導体装置５を設置した例を示す。実施の形態１において、ステージ３は、チャックステージであり、例えば真空吸着により半導体装置５を主面３ａに固定する。その固定手段は、真空吸着に限るものではなく、静電吸着等であっても構わない。 The stage 3 supports the installation surface 5b of one or more semiconductor devices 5 in contact with the main surface 3a. Note that FIG. 1 shows an example in which one semiconductor device 5 is installed for simplicity. In the first embodiment, the stage 3 is a chuck stage, and fixes the semiconductor device 5 to the main surface 3a by, for example, vacuum suction. The fixing means is not limited to vacuum suction, and electrostatic suction or the like may be used.

図２は、被測定物である半導体装置５の一例を概略的に示す平面図である。上述したように、実施の形態１において、半導体装置５は、その縦方向つまり面外方向に大きな電流を流す縦型構造の半導体装置である。半導体装置５は、例えばＩＧＢＴまたはＭＯＳＦＥＴであるがこれらに限るものではない。半導体装置５は、図２に示すように、平面視において、活性領域１９と終端領域２０とに分けられる。終端領域２０は、１つの半導体装置５のダイシングラインの内側で外周部分に設けられ、半導体装置５の耐圧を確保する。その半導体装置５の内部には、活性領域１９が設けられ、所望の素子、例えば、縦型のＩＧＢＴが形成される。半導体装置５の表面５ａ、より具体的には活性領域１９の表面には、表面電極パッド１８が設けられる。図示は省略するが、半導体装置５の設置面５ｂには、裏面電極パッドが設けられる。表面電極パッド１８および裏面電極パッドは、外部と接続可能であり、外部よりそれら電極パッドを介して活性領域１９にキャリアが注入される。半導体装置５が縦型のＩＧＢＴである場合、表面電極パッド１８はエミッタ電極およびゲート電極として機能し、裏面電極パッドはコレクタ電極として機能する。表面電極パッド１８は、導電性材料で形成され、例えばアルミニウムにより作製される。図２に示す半導体装置５は一例であり、表面に配置されるエミッタ電極、ゲート電極および裏面に配置されるコレクタ電極の位置や個数はそれに限るものではない。 FIG. 2 is a plan view schematically showing an example of the semiconductor device 5 which is the DUT. As described above, in the first embodiment, the semiconductor device 5 is a semiconductor device having a vertical structure in which a large current flows in the vertical direction, that is, the out-of-plane direction. The semiconductor device 5 is, for example, an IGBT or a MOSFET, but is not limited to these. As shown in FIG. 2, the semiconductor device 5 is divided into an active region 19 and a termination region 20 in plan view. The termination region 20 is provided in the outer peripheral portion inside the dicing line of one semiconductor device 5, and ensures the breakdown voltage of the semiconductor device 5. An active region 19 is provided inside the semiconductor device 5, and a desired element, for example, a vertical IGBT is formed. A surface electrode pad 18 is provided on the surface 5 a of the semiconductor device 5, more specifically on the surface of the active region 19. Although illustration is omitted, a back surface electrode pad is provided on the installation surface 5b of the semiconductor device 5. The front surface electrode pad 18 and the back surface electrode pad can be connected to the outside, and carriers are injected from the outside into the active region 19 via the electrode pads. When the semiconductor device 5 is a vertical IGBT, the front surface electrode pad 18 functions as an emitter electrode and a gate electrode, and the back surface electrode pad functions as a collector electrode. The surface electrode pad 18 is formed of a conductive material and is made of, for example, aluminum. The semiconductor device 5 shown in FIG. 2 is an example, and the positions and the numbers of the emitter electrodes, the gate electrodes and the collector electrodes arranged on the front surface and the back surface are not limited thereto.

図３は、評価装置１の一部を示す平面図であり、プローブ基体２の一部と絶縁物７とを示す。その図３は、プローブ１０および絶縁物７が設置された取付板１６をステージ３側から観察した図である。図４は、図３に示すラインＡ−Ａで示した位置における断面図である。その図４は、半導体装置５の電気特性の評価時における評価装置１の一部を図示しており、プローブ１０と絶縁物７とが半導体装置５に接触している。 FIG. 3 is a plan view showing a part of the evaluation device 1, and shows a part of the probe base 2 and the insulator 7. FIG. 3 is a diagram in which the mounting plate 16 on which the probe 10 and the insulator 7 are installed is observed from the stage 3 side. FIG. 4 is a cross-sectional view taken along the line AA shown in FIG. FIG. 4 shows a part of the evaluation device 1 at the time of evaluating the electrical characteristics of the semiconductor device 5, and the probe 10 and the insulator 7 are in contact with the semiconductor device 5.

プローブ１０は、取付板１６に設けられたソケット１７に着脱可能に保持される。図５（ａ）は、プローブ１０の側面図である。プローブ１０に設けられた基体設置部１４が、図４に示す取付板１６のソケット１７に保持される。プローブ１０は、ソケット１７を介して取付板１６に接続されることにより、取付板１６との着脱が容易となる。例えば、評価対象の半導体装置５の大きさに応じたプローブ１０の本数の変更、または、破損したプローブ１０の交換が容易となる。 The probe 10 is detachably held in a socket 17 provided in the mounting plate 16. FIG. 5A is a side view of the probe 10. The base mounting portion 14 provided on the probe 10 is held by the socket 17 of the mounting plate 16 shown in FIG. By connecting the probe 10 to the mounting plate 16 via the socket 17, the probe 10 can be easily attached to and detached from the mounting plate 16. For example, it becomes easy to change the number of the probes 10 according to the size of the semiconductor device 5 to be evaluated or to replace the damaged probe 10.

図５（ａ）に示すように、プローブ１０は、基台として形成され、取付板１６に接続する基体設置部１４、および先端部１２、押し込み部１３、電気的接続部１５から構成される。先端部１２は、半導体装置５の表面５ａに設けられた表面電極パッド１８と機械的かつ電気的に接触可能なコンタクト部１１を有する。押し込み部１３は、プローブ１０の内部に組み込まれたスプリング等を有するばね部材によって接触時に摺動する。電気的接続部１５は、先端部１２と電気的に導通しており、評価部４への出力端として機能する。プローブ１０は導電性を有する。プローブ１０は、例えば銅、タングステン、レニウムタングステンなどの金属材料により作製されるがこれらに限るものではない。特にコンタクト部１１は、導電性向上や耐久性向上等のために、例えば金、パラジウム、タンタル、プラチナ等の別の部材を被覆してもよい。 As shown in FIG. 5( a ), the probe 10 is formed as a base and is composed of a base mounting portion 14 that is connected to the mounting plate 16, a tip portion 12, a pushing portion 13, and an electrical connecting portion 15. The tip portion 12 has a contact portion 11 capable of mechanically and electrically contacting a surface electrode pad 18 provided on the surface 5 a of the semiconductor device 5. The pushing portion 13 slides at the time of contact by a spring member having a spring or the like incorporated inside the probe 10. The electrical connection part 15 is electrically connected to the tip part 12 and functions as an output end to the evaluation part 4. The probe 10 has conductivity. The probe 10 is made of, for example, a metal material such as copper, tungsten, or rhenium tungsten, but is not limited to these. In particular, the contact portion 11 may be coated with another member such as gold, palladium, tantalum, platinum or the like in order to improve conductivity or durability.

図５（ｂ）および図５（ｃ）は、図５（ａ）に示したプローブ１０の動作を示す側面図である。プローブ１０は、図５（ａ）に示す初期状態から、半導体装置５の表面電極パッド１８の方向に、つまり矢印で示す−Ｚ軸方向に下降する。図５（ｂ）は、そのプローブ１０のコンタクト部１１が表面電極パッド１８に接触した状態を示す。図５（ｃ）は、プローブ１０がさらに下降し、押し込み部１３が基体設置部１４内にばね部材を介して押し込まれた状態を示す。押し込み部１３が押し込まれることにより、プローブ１０のコンタクト部１１は、半導体装置５の表面電極パッド１８と確実に接触する。 5B and 5C are side views showing the operation of the probe 10 shown in FIG. 5A. The probe 10 descends from the initial state shown in FIG. 5A in the direction of the surface electrode pad 18 of the semiconductor device 5, that is, in the −Z axis direction indicated by the arrow. FIG. 5B shows a state in which the contact portion 11 of the probe 10 is in contact with the surface electrode pad 18. FIG. 5C shows a state in which the probe 10 is further lowered and the pushing portion 13 is pushed into the base body setting portion 14 via the spring member. When the push-in portion 13 is pushed in, the contact portion 11 of the probe 10 surely contacts the surface electrode pad 18 of the semiconductor device 5.

ここでは、Ｚ軸方向に摺動性を備えたばね部材を内蔵するプローブ１０の動作を説明したが、プローブ１０に摺動性を付与する機構はこれに限るものではない。その機構は、ばね部材を外部に備えたものであっても構わない。また、その機構は、スプリング式に限らず、カンチレバー式のコンタクトプローブであっても構わない。なおＺ軸方向に摺動性を有する機構であれば、スプリング式に限らず、積層プローブ、ワイヤープローブ等であっても構わない。 Here, the operation of the probe 10 including the spring member having slidability in the Z-axis direction has been described, but the mechanism for imparting slidability to the probe 10 is not limited to this. The mechanism may include a spring member provided outside. Further, the mechanism is not limited to the spring type, but may be a cantilever type contact probe. The mechanism is not limited to the spring type as long as the mechanism has slidability in the Z-axis direction, and may be a laminated probe, a wire probe, or the like.

図１および図４に示すように、評価装置１は、ステージ３の主面３ａの上方に絶縁物７をさらに備える。その絶縁物７は、取付板１６に保持される。図３に示すように、絶縁物７は、枠形状を有する。その枠形状が複数のプローブ１０を囲むように、絶縁物７は取付板１６に設置される。また、絶縁物７の枠形状は、評価対象の半導体装置５の外形を取り囲む形状を有する。特に、その枠形状は、半導体装置５の評価時に、半導体装置５の活性領域１９を取り囲む形状を有する。本実施の形態１においては、半導体装置５の外形が図２に示すように正方形であるため、絶縁物７の枠形状も図３に示すように四角形を有する。 As shown in FIGS. 1 and 4, the evaluation device 1 further includes an insulator 7 above the main surface 3 a of the stage 3. The insulator 7 is held by the mounting plate 16. As shown in FIG. 3, the insulator 7 has a frame shape. The insulator 7 is installed on the mounting plate 16 so that the frame shape surrounds the plurality of probes 10. The frame shape of the insulator 7 has a shape surrounding the outer shape of the semiconductor device 5 to be evaluated. In particular, the frame shape has a shape surrounding the active region 19 of the semiconductor device 5 when the semiconductor device 5 is evaluated. In the first embodiment, since the outer shape of the semiconductor device 5 is square as shown in FIG. 2, the frame shape of the insulator 7 also has a quadrangle as shown in FIG.

図６は、絶縁物７の周辺の構成を拡大して示す断面図である。図６は、半導体装置５の電気特性の評価時における絶縁物７の状態を示し、絶縁物７は半導体装置５の終端領域２０に接触している。 FIG. 6 is an enlarged cross-sectional view showing the structure around the insulator 7. FIG. 6 shows the state of the insulator 7 when the electrical characteristics of the semiconductor device 5 are evaluated, and the insulator 7 is in contact with the termination region 20 of the semiconductor device 5.

絶縁物７は、ステージ３の主面３ａ側に、つまり取付板１６側とは反対側に接触部２２を含む。接触部２２は、柔軟性を有する。接触部２２は、ステージ３の主面３ａに対面する接触面２３を含む。接触面２３は、ステージ３の主面３ａに対して平行な平面であり、半導体装置５の外周に沿って設けられた終端領域２０の全部もしくは一部と接する。また、取付板１６側に位置する絶縁物７の上面２６には、突起状の被保持部２７が設けられている。取付板１６は、その被保持部２７を保持することにより絶縁物７を保持する。その被保持部２７の幅は、絶縁物７の枠形状の周回方向に対し直交する断面において、すなわち図６のＸＺ平面において、接触部２２の幅よりも狭い。また、被保持部２７は、絶縁物７の上面２６の面内において、プローブ１０側に設けられる。なお、図６において、プローブ１０側とは＋Ｘ方向のことである。 The insulator 7 includes a contact portion 22 on the main surface 3a side of the stage 3, that is, on the side opposite to the mounting plate 16 side. The contact portion 22 has flexibility. The contact portion 22 includes a contact surface 23 facing the main surface 3 a of the stage 3. The contact surface 23 is a plane parallel to the main surface 3 a of the stage 3 and is in contact with all or part of the termination region 20 provided along the outer periphery of the semiconductor device 5. In addition, a protrusion-shaped held portion 27 is provided on the upper surface 26 of the insulator 7 located on the mounting plate 16 side. The mounting plate 16 holds the insulator 7 by holding the held portion 27. The width of the held portion 27 is smaller than the width of the contact portion 22 in the cross section orthogonal to the circumferential direction of the frame shape of the insulator 7, that is, in the XZ plane of FIG. The held portion 27 is provided on the probe 10 side within the surface of the upper surface 26 of the insulator 7. In FIG. 6, the probe 10 side is the +X direction.

絶縁物７は、上面２６に、取付板１６の下面１６ａに対向する対向面２６ａを含む。取付板１６の下面１６ａとは、取付板１６がステージ３の主面３ａ側に位置する面である。その絶縁物７の対向面２６ａは平面であり、取付板１６の下面１６ａに接触する。特に、本実施の形態１では、対向面２６ａは、取付板１６の下面１６ａに一様に密着する。 The insulator 7 includes, on the upper surface 26, a facing surface 26 a that faces the lower surface 16 a of the mounting plate 16. The lower surface 16 a of the mounting plate 16 is a surface on which the mounting plate 16 is located on the main surface 3 a side of the stage 3. The facing surface 26a of the insulator 7 is a flat surface and contacts the lower surface 16a of the mounting plate 16. In particular, in the first embodiment, the facing surface 26a evenly adheres to the lower surface 16a of the mounting plate 16.

被保持部２７は、本実施の形態１において、取付板１６に対し上下方向に挿抜可能に嵌合する嵌合部２７ａである。取付板１６の下面１６ａには、その嵌合部２７ａに嵌合する被嵌合部２８が設けられる。絶縁物７は、嵌合部２７ａが被嵌合部２８に嵌合することにより、取付板１６に着脱可能に保持される。また、絶縁物７が取付板１６から抜け落ちることを防止するため、嵌合部２７ａが被嵌合部２８に嵌合する面に、少なくとも１つの凸部３０が設けられても良い。凸部３０が位置する嵌合部２７ａの幅は、凸部３０が設けられていない位置における嵌合部２７ａの幅よりも大きい。 In the first embodiment, the held portion 27 is a fitting portion 27a that is fitted in the mounting plate 16 so as to be vertically insertable and removable. The lower surface 16a of the mounting plate 16 is provided with a fitted portion 28 that fits into the fitting portion 27a. The insulator 7 is detachably held on the mounting plate 16 by fitting the fitting portion 27a to the fitted portion 28. Further, in order to prevent the insulator 7 from falling off from the mounting plate 16, at least one convex portion 30 may be provided on the surface where the fitting portion 27a fits into the fitted portion 28. The width of the fitting portion 27a where the convex portion 30 is located is larger than the width of the fitting portion 27a where the convex portion 30 is not provided.

また、図３に示すように、複数の被嵌合部２８が、取付板１６の面内に配置されている。複数の被嵌合部２８は、Ｙ方向に延在する複数の溝部２８ａと、Ｘ方向に延在する複数の溝部２８ｂとからなる。各被嵌合部２８つまり各溝部２８ａおよび各溝部２８ｂは、嵌合部２７ａに嵌合可能である。図３においては、溝部２８ａの数が、溝部２８ｂの数よりも多いが、Ｘ方向に延在する多数の溝部２８ｂが設けられる構成でも構わない。 Further, as shown in FIG. 3, a plurality of fitted parts 28 are arranged in the plane of the mounting plate 16. The plurality of fitted portions 28 are composed of a plurality of groove portions 28a extending in the Y direction and a plurality of groove portions 28b extending in the X direction. Each fitted portion 28, that is, each groove portion 28a and each groove portion 28b can be fitted into the fitting portion 27a. In FIG. 3, the number of the groove portions 28a is larger than the number of the groove portions 28b, but a configuration in which a large number of groove portions 28b extending in the X direction may be provided.

評価対象である半導体装置５の形状および寸法は様々であり、絶縁物７は、その様々な形状および寸法に対応した枠形状を有する必要がある。絶縁物７の接触部２２が半導体装置５の外形を覆うように、特に終端領域２０を覆うように、絶縁物７の嵌合部２７ａは複数の被嵌合部２８の中から、適切に選択された被嵌合部２８に嵌合する。また、図６に示すように、半導体装置５の評価時に、嵌合部２７ａと被嵌合部２８とが半導体装置５の終端領域２０の上方に位置するように、被嵌合部２８は選択される。 The semiconductor device 5 to be evaluated has various shapes and dimensions, and the insulator 7 needs to have a frame shape corresponding to the various shapes and dimensions. The fitting portion 27a of the insulator 7 is appropriately selected from the plurality of fitted portions 28 so that the contact portion 22 of the insulator 7 covers the outer shape of the semiconductor device 5, particularly, the terminal region 20. It fits into the fitted part 28. Further, as shown in FIG. 6, when the semiconductor device 5 is evaluated, the fitted portion 28 is selected so that the fitting portion 27 a and the fitted portion 28 are located above the termination region 20 of the semiconductor device 5. To be done.

図３に示すように、絶縁物７は、複数の絶縁部２５から構成されてもよい。つまり、１つの絶縁物７が有する枠形状は、複数の絶縁部２５を組み合わせて構成されても良い。例えば、半導体装置５の外形をなす複数の辺のうち一辺と、絶縁物７を構成する複数の絶縁部２５のうち一の絶縁部２５とが対応して、絶縁物７の枠形状は構成される。このように、枠形状が複数の絶縁部２５で構成されることで、評価装置１は柔軟に多種多様な枠形状を有する絶縁物７を備えることができる。 As shown in FIG. 3, the insulator 7 may be composed of a plurality of insulating portions 25. That is, the frame shape of one insulator 7 may be configured by combining a plurality of insulating portions 25. For example, one side of the plurality of sides forming the outer shape of the semiconductor device 5 and one insulating portion 25 of the plurality of insulating portions 25 forming the insulator 7 correspond to each other to form the frame shape of the insulator 7. It As described above, the evaluation device 1 can flexibly include the insulator 7 having a wide variety of frame shapes because the frame shape is composed of the plurality of insulating portions 25.

概ね、半導体装置５は、平面視で正方形や長方形であるため、絶縁物７の１つの辺を、一の絶縁部２５で構成してもよい。図３に示す絶縁物７は、半導体装置５の四角形をなす各辺に対応して、４つの絶縁部２５からなる。その４つの絶縁部２５は、評価対象の半導体装置５の活性領域１９を取り囲んで終端領域２０を覆うように配置される。また、各絶縁部２５は、互いが隣接する隣接部２９において面接触して設置される。特に、各絶縁部２５は、半導体装置５の評価時に、隣接部２９において、相互に密接して面接触するよう設置される。 Since the semiconductor device 5 is generally square or rectangular in a plan view, one side of the insulator 7 may be formed by one insulating portion 25. The insulator 7 shown in FIG. 3 includes four insulating portions 25 corresponding to the respective sides of the semiconductor device 5 that form a quadrangle. The four insulating portions 25 are arranged so as to surround the active region 19 of the semiconductor device 5 to be evaluated and cover the termination region 20. Further, the insulating portions 25 are installed in surface contact with each other in the adjacent portions 29 adjacent to each other. In particular, the insulating parts 25 are installed so as to be in intimate surface contact with each other in the adjacent part 29 when the semiconductor device 5 is evaluated.

絶縁物７は、絶縁性を有する弾性体にて作製される。例えば、絶縁物７は、シリコーンゴムまたはフッ素ゴムなどで作製されるが、これらに限らない。半導体装置５は、例えば２００℃程度の高温でも評価され得るため、このような温度に耐えうる材質であることが望ましい。フッ素ゴムは、そのような高温における使用が可能である。また、絶縁物７または各絶縁部２５は、成型加工により作製されることが好ましい。特に、同一形状を有する複数の絶縁部２５を作製する場合には、成型加工が低コストであり好ましい。 The insulator 7 is made of an insulating elastic material. For example, the insulator 7 is made of silicone rubber, fluororubber, or the like, but is not limited thereto. Since the semiconductor device 5 can be evaluated even at a high temperature of, for example, about 200° C., it is desirable that the semiconductor device 5 be a material that can withstand such a temperature. Fluorine rubber can be used at such high temperatures. In addition, the insulator 7 or each insulating portion 25 is preferably manufactured by molding. In particular, when manufacturing a plurality of insulating parts 25 having the same shape, the molding process is preferable because of low cost.

図６に示すように、接触部２２の接触面２３には、保護部材２４が設けられることが好ましい。保護部材２４は、テフロン（登録商標）によるコーディング等からなるが、これに限るものではない。保護部材２４は、繰り返しの接触に対する耐久性の向上または接触の確実性等を改善する。 As shown in FIG. 6, a protective member 24 is preferably provided on the contact surface 23 of the contact portion 22. The protective member 24 is made of Teflon (registered trademark) or the like, but is not limited thereto. The protection member 24 improves durability against repeated contact, improves reliability of contact, and the like.

図７は、接触部２２の接触面２３の一部に、複数の凹部３１が設けられた絶縁物７を拡大した断面図である。図８は、その凹部３１が設けられた絶縁物７をステージ３の主面３ａ側から観察した平面図である。複数の凹部３１が絶縁物７の延在方向に所定の間隔を有して配置されている。凹部３１は、絶縁物７の接触面２３と半導体装置５の終端領域２０とが接触する面積を縮小する。その接触面積が縮小されることにより、評価の際に接触面２３と終端領域２０との間に挟み込まれる異物を抑制したり、絶縁物７の接触痕の領域を縮小したりすることができる。それにより、評価装置１の評価につづく後工程において、それら異物や接触痕に起因した不具合を抑制できる。 FIG. 7 is an enlarged cross-sectional view of the insulator 7 in which a plurality of concave portions 31 are provided in a part of the contact surface 23 of the contact portion 22. FIG. 8 is a plan view of the insulator 7 provided with the recess 31 observed from the main surface 3 a side of the stage 3. A plurality of recesses 31 are arranged at a predetermined interval in the extending direction of the insulator 7. The recess 31 reduces the area where the contact surface 23 of the insulator 7 and the termination region 20 of the semiconductor device 5 contact each other. By reducing the contact area, it is possible to suppress foreign substances that are sandwiched between the contact surface 23 and the terminal region 20 during the evaluation, or to reduce the region of the contact mark of the insulator 7. As a result, in the subsequent process subsequent to the evaluation of the evaluation device 1, it is possible to suppress defects caused by the foreign matters and contact marks.

接触面２３の面内方向の幅（図７においてはＸ方向の幅）が極端に縮小化されると、絶縁物７が半導体装置５に押し付けられた際に、絶縁物７にたわみが生じる。そして、接触部２２が湾曲し、または倒れ、安定的に終端領域２０と接触面２３とが接触することが困難となる。接触面２３の面内方向の幅を保ちつつ、複数の凹部３１が配置された構成を有する絶縁物７は、半導体装置５との接触面積は縮小しつつ、接触部２２の湾曲または倒れ等の不具合を回避する。なお、効果的に接触面積を縮小するために、凹部３１は千鳥状に配置されてもよい。 When the width of the contact surface 23 in the in-plane direction (width in the X direction in FIG. 7) is extremely reduced, the insulator 7 is bent when the insulator 7 is pressed against the semiconductor device 5. Then, the contact portion 22 bends or falls, and it becomes difficult for the terminal area 20 and the contact surface 23 to make stable contact. The insulator 7 having the configuration in which the plurality of recesses 31 are arranged while maintaining the width of the contact surface 23 in the in-plane direction has a reduced contact area with the semiconductor device 5, and the contact portion 22 may be bent or collapsed. Avoid defects. In addition, in order to effectively reduce the contact area, the concave portions 31 may be arranged in a staggered manner.

次に、実施の形態１に示す半導体装置の評価装置１の動作を説明する。まず、本実施の形態１のように評価装置１が複数のプローブ１０を有する場合、評価前に、各プローブ１０のコンタクト部１１の平行度を揃える。被測定物である半導体装置５の設置面５ｂをステージ３の主面３ａに固定する。 Next, the operation of the semiconductor device evaluation apparatus 1 according to the first embodiment will be described. First, when the evaluation device 1 has a plurality of probes 10 as in the first embodiment, the parallelism of the contact portions 11 of the probes 10 is made uniform before the evaluation. An installation surface 5b of the semiconductor device 5, which is the object to be measured, is fixed to the main surface 3a of the stage 3.

図１に示す移動アーム９によりプローブ基体２ごと各プローブ１０を移動させて、各プローブ１０のコンタクト部１１と表面電極パッド１８とを接触させる。絶縁物７の接触部２２の接触面２３は、図６に示すように、半導体装置５との終端領域２０の全部もしくは一部に押し付けられて接触する。絶縁物７と終端領域２０との接触は、プローブ１０と表面電極パッド１８との接触に遅れて、またはそれと同時に行われる。これは、プローブ１０と表面電極パッド１８との接触を確実に行うためである。 Each probe 10 is moved together with the probe substrate 2 by the moving arm 9 shown in FIG. 1 to bring the contact portion 11 of each probe 10 into contact with the surface electrode pad 18. As shown in FIG. 6, the contact surface 23 of the contact portion 22 of the insulator 7 is pressed against and contacts with all or part of the termination region 20 with the semiconductor device 5. The contact between the insulator 7 and the termination region 20 is made later than or at the same time as the contact between the probe 10 and the surface electrode pad 18. This is to ensure the contact between the probe 10 and the surface electrode pad 18.

その後、図４に示す状態にて、各プローブ１０を介して半導体装置５に電流を注入して半導体装置の所望の電気特性の評価を行う。その際、ステージ３の主面３ａの電位と、半導体装置５の設置面５ｂの電位と、半導体装置５の外周面２１の電位とは同電位である。ステージ３の主面３ａが高電位である場合、終端領域２０を経て活性領域１９側に設けられた表面電極パッド１８が低電位である。従来の評価装置においては、それらの電位差により、部分的な放電が生じ得る。しかし、本実施の形態１の評価装置１は、絶縁物７が終端領域２０の全部もしくは一部に接した状態で、半導体装置５に電圧を印加する。絶縁物７が終端領域２０に接触していることで、沿面距離が拡大され、効果的に放電の発生が抑制される。 After that, in the state shown in FIG. 4, a current is injected into the semiconductor device 5 via each probe 10 to evaluate desired electrical characteristics of the semiconductor device. At that time, the potential of the main surface 3 a of the stage 3, the potential of the installation surface 5 b of the semiconductor device 5, and the potential of the outer peripheral surface 21 of the semiconductor device 5 are the same. When the main surface 3a of the stage 3 has a high potential, the surface electrode pad 18 provided on the active region 19 side through the termination region 20 has a low potential. In the conventional evaluation device, a partial discharge may occur due to the potential difference between them. However, in the evaluation device 1 of the first embodiment, the voltage is applied to the semiconductor device 5 with the insulator 7 being in contact with all or part of the termination region 20. Since the insulator 7 is in contact with the terminal region 20, the creepage distance is expanded and the occurrence of discharge is effectively suppressed.

電気特性の評価後、図１に示す移動アーム９によってプローブ基体２を上昇させることにより、接触部２２の接触面２３は、終端領域２０から離れる。その際、速やかに絶縁物７を半導体装置５の表面５ａから離脱させることにより、半導体装置５の表面５ａに絶縁物７の接触痕が転写されることを抑制する。また、プローブ１０も半導体装置５の表面５ａから離脱する。 After the evaluation of the electrical characteristics, the contact surface 23 of the contact portion 22 is separated from the termination region 20 by raising the probe base 2 by the moving arm 9 shown in FIG. At that time, the insulator 7 is promptly released from the surface 5a of the semiconductor device 5 to prevent the contact mark of the insulator 7 from being transferred to the surface 5a of the semiconductor device 5. Further, the probe 10 also separates from the surface 5 a of the semiconductor device 5.

以上をまとめると、本実施の形態１における半導体装置の評価装置１は、主面３ａに半導体装置５を支持可能なステージ３と、ステージ３の主面３ａの上方に設けられる複数のプローブ１０と、枠形状を有し、枠形状が複数のプローブ１０を囲み、かつ、ステージ３の主面３ａの上方に設けられる絶縁物７と、絶縁物７の上方に配置され、絶縁物７を保持する取付板１６と、複数のプローブ１０とステージ３の主面３ａとに接続され、ステージ３の主面３ａに支持される半導体装置５に複数のプローブ１０を介して電流を注入し半導体装置５の電気特性を評価する評価部４とを備える。絶縁物７は、柔軟性を有してステージ３の主面３ａ側に設けられ半導体装置５に接触可能な接触部２２と、取付板１６側に位置する上面２６に設けられる被保持部２７とを含む。取付板１６は、被保持部２７を保持することで絶縁物７を保持する。絶縁物７の枠形状の周回方向に対し直交する断面において、被保持部２７の幅は、接触部２２の幅よりも狭い。 In summary, the semiconductor device evaluation apparatus 1 according to the first embodiment includes the stage 3 capable of supporting the semiconductor device 5 on the main surface 3a, and the plurality of probes 10 provided above the main surface 3a of the stage 3. An insulator 7 which has a frame shape, surrounds the plurality of probes 10 and is provided above the main surface 3 a of the stage 3, and which is arranged above the insulator 7 and holds the insulator 7. The mounting plate 16, the plurality of probes 10 and the main surface 3a of the stage 3 are connected to the semiconductor device 5 supported by the main surface 3a of the stage 3, and a current is injected into the semiconductor device 5 through the plurality of probes 10 so that the semiconductor device 5 of The evaluation part 4 which evaluates an electrical characteristic is provided. The insulator 7 is flexible and is provided on the main surface 3a side of the stage 3 so as to contact the semiconductor device 5, and a held portion 27 provided on the upper surface 26 located on the mounting plate 16 side. including. The attachment plate 16 holds the held portion 27 to hold the insulator 7. The width of the held portion 27 is narrower than the width of the contact portion 22 in a cross section of the insulator 7 that is orthogonal to the circumferential direction of the frame shape.

半導体装置５の電気特性の評価の際、絶縁物７が含む被保持部２７の幅が接触部２２の幅よりも狭いことにより、絶縁物７は半導体装置５の外周を確実に覆う。また、評価装置１は、半導体装置５の終端領域２０の上方、特に直上付近から半導体装置５に対して荷重を加えるため、絶縁物７と半導体装置５との密着性が向上する。そして、評価装置１は沿面距離を拡大し、効果的に火花放電を抑制する。また、被保持部２７の幅が接触部２２の幅よりも狭いことで材料が低減でき、絶縁物７の材料コストが低減する。 When the electrical characteristics of the semiconductor device 5 are evaluated, the width of the held portion 27 included in the insulator 7 is narrower than the width of the contact portion 22, so that the insulator 7 reliably covers the outer periphery of the semiconductor device 5. In addition, since the evaluation device 1 applies a load to the semiconductor device 5 from above the termination region 20 of the semiconductor device 5, particularly from immediately above, the adhesion between the insulator 7 and the semiconductor device 5 is improved. Then, the evaluation device 1 expands the creepage distance and effectively suppresses the spark discharge. Further, since the width of the held portion 27 is narrower than the width of the contact portion 22, the material can be reduced, and the material cost of the insulator 7 can be reduced.

また、本実施の形態１における半導体装置の評価装置１が含む被保持部２７は、絶縁物７の上面２６内のプローブ１０側に設けられる。このような構成により、平面視において、被保持部２７が半導体装置５からはみ出すことを低減できる。被保持部２７は、半導体装置５の終端領域２０の上方、特に直上近傍に位置する。評価装置１は、その被保持部２７から半導体装置５に荷重を加えることにより、絶縁物７と半導体装置５と密着性が向上する。つまり、絶縁物７と半導体装置５との間に隙間が生じない。 Further, the held portion 27 included in the semiconductor device evaluation apparatus 1 according to the first embodiment is provided inside the upper surface 26 of the insulator 7 on the probe 10 side. With such a configuration, the held portion 27 can be prevented from protruding from the semiconductor device 5 in a plan view. The held portion 27 is located above the termination region 20 of the semiconductor device 5, particularly, immediately above. In the evaluation device 1, by applying a load from the held portion 27 to the semiconductor device 5, the adhesion between the insulator 7 and the semiconductor device 5 is improved. That is, no gap is created between the insulator 7 and the semiconductor device 5.

半導体装置の評価装置１が含む絶縁物７は、被保持部２７に設けられ取付板１６に対し嵌合する嵌合部２７ａを含む。取付板１６は、取付板１６の面内に配置され絶縁物７の嵌合部２７ａに嵌合する被嵌合部２８を含む。絶縁物７は、嵌合部２７ａと被嵌合部２８とにより取付板１６に着脱可能に保持される。このような構成により、評価する半導体装置５に設けた終端領域２０の位置や面積に応じて、一部の絶縁物７のみを容易に交換できる。もしくは、絶縁物７に不具合が生じた際にも、容易に交換可能である。そのため、工程の簡略化が可能であり、低コスト化も可能である。
The insulator 7 included in the semiconductor device evaluation apparatus 1 includes a fitting portion 27 a that is provided in the held portion 27 and that fits with the mounting plate 16. The mounting plate 16 includes a fitted portion 28 that is arranged in the surface of the mounting plate 16 and that fits into the fitting portion 27 a of the insulator 7. The insulator 7 is detachably held on the mounting plate 16 by the fitting portion 27a and the fitted portion 28. With such a configuration, only some insulators 7 can be easily replaced depending on the position and area of the termination region 20 provided in the semiconductor device 5 to be evaluated. Alternatively, even when a defect occurs in the insulator 7, it can be easily replaced. Therefore, the process can be simplified and the cost can be reduced.

半導体装置の評価装置１の絶縁物７が含む嵌合部２７ａは、取付板１６の被嵌合部２８に嵌合する面に、少なくとも１つの凸部３０を含む。このような構成により、評価装置１は絶縁物７が取付板１６からぬけ落ちることを防止する。 The fitting portion 27a included in the insulator 7 of the semiconductor device evaluation apparatus 1 includes at least one convex portion 30 on the surface of the mounting plate 16 that fits into the fitted portion 28. With such a configuration, the evaluation device 1 prevents the insulator 7 from falling off the mounting plate 16.

半導体装置の評価装置１が含む取付板１６は、取付板１６の面内に配置され、嵌合部２７ａに嵌合可能な複数の被嵌合部２８を含む。このような構成により、取付板１６の面内において、絶縁物７の設置位置の変更が可能である。例えば、絶縁物７と半導体装置５との位置合わせ誤差を考慮して、半導体装置５の外形よりも大きな枠形状を有するように絶縁物７を取付板１６に設置する。そのような絶縁物７を含む評価装置１は、絶縁物７の接触面２３と半導体装置５の終端領域２０との非接触箇所を低減する。 The mounting plate 16 included in the semiconductor device evaluation apparatus 1 includes a plurality of fitted portions 28 that are arranged in the plane of the mounting plate 16 and that can be fitted into the fitting portions 27a. With such a configuration, the installation position of the insulator 7 can be changed within the surface of the mounting plate 16. For example, in consideration of the alignment error between the insulator 7 and the semiconductor device 5, the insulator 7 is installed on the mounting plate 16 so as to have a frame shape larger than the outer shape of the semiconductor device 5. The evaluation device 1 including such an insulator 7 reduces the non-contact portion between the contact surface 23 of the insulator 7 and the termination region 20 of the semiconductor device 5.

半導体装置の評価装置１の絶縁物７が含む接触部２２は、ステージ３の主面３ａに対面して半導体装置５に接触可能な接触面２３を含む。その接触面２３は、ステージ３の主面３ａに対して平行な平面である。このような構成により、半導体装置５の評価の際、絶縁物７の接触面２３は、半導体装置５の終端領域２０の全面に密着する。 The contact portion 22 included in the insulator 7 of the semiconductor device evaluation apparatus 1 includes a contact surface 23 facing the main surface 3 a of the stage 3 and capable of contacting the semiconductor device 5. The contact surface 23 is a plane parallel to the main surface 3a of the stage 3. With such a configuration, when the semiconductor device 5 is evaluated, the contact surface 23 of the insulator 7 comes into close contact with the entire end region 20 of the semiconductor device 5.

半導体装置の評価装置１が含む絶縁物７は、上面２６に、取付板１６の下面１６ａに対向する対向面２６ａを含む。その対向面２６ａは、平面であり、かつ、取付板１６の下面１６ａに接触する。このような構成により、絶縁物７には、取付板１６から一様に押し付け圧力が加えられる。その結果、半導体装置５の評価の際、絶縁物７と半導体装置５との密着性が向上し、評価装置１は、絶縁物７と半導体装置５との間に隙間が生じることを防ぐ。 The insulator 7 included in the semiconductor device evaluation apparatus 1 includes, on the upper surface 26, a facing surface 26a that faces the lower surface 16a of the mounting plate 16. The facing surface 26a is a flat surface and contacts the lower surface 16a of the mounting plate 16. With such a configuration, the insulating plate 7 is uniformly pressed by the mounting plate 16 with pressure. As a result, when the semiconductor device 5 is evaluated, the adhesion between the insulator 7 and the semiconductor device 5 is improved, and the evaluation device 1 prevents a gap from being formed between the insulator 7 and the semiconductor device 5.

半導体装置の評価装置１が含む絶縁物７の枠形状は、複数の絶縁部２５を組み合わせてなる。このような構成により、評価装置１は、半導体装置５の外形に合わせて柔軟に多様な枠形状を有する絶縁物７を構成することが可能である。また、絶縁物７に不具合があれば、不具合品の絶縁部２５のみ交換可能であり低コストである。 The frame shape of the insulator 7 included in the semiconductor device evaluation apparatus 1 is formed by combining a plurality of insulating portions 25. With such a configuration, the evaluation device 1 can flexibly configure the insulator 7 having various frame shapes according to the outer shape of the semiconductor device 5. Further, if the insulator 7 has a defect, only the insulating part 25 of the defective product can be replaced, which is low cost.

半導体装置の評価装置１が含む絶縁物７は、シリコーンゴムを含む。シリコーンゴムを材料に含む絶縁物７は、耐熱性を有し、高温条件下における半導体装置５の評価に使用可能である。また、シリコーンゴムを材料とすることで、低硬度な絶縁物７を作製することが可能なため、接触対象物である半導体装置５の表面５ａへのダメージを抑制可能である。 The insulator 7 included in the semiconductor device evaluation apparatus 1 includes silicone rubber. The insulator 7 containing silicone rubber as a material has heat resistance and can be used for evaluation of the semiconductor device 5 under high temperature conditions. Moreover, since the insulator 7 having a low hardness can be manufactured by using silicone rubber as a material, it is possible to suppress damage to the surface 5a of the semiconductor device 5 which is a contact target.

半導体装置の評価装置１が含む絶縁物７は、フッ素ゴムを含む。フッ素ゴムを材料に含む絶縁物７は、耐熱性を有し、高温条件下における半導体装置５の評価に使用可能である。 The insulator 7 included in the semiconductor device evaluation apparatus 1 includes fluororubber. The insulator 7 containing fluororubber as a material has heat resistance and can be used for evaluation of the semiconductor device 5 under high temperature conditions.

半導体装置の評価装置１が含む絶縁物７は、接触部２２が半導体装置５に接触する接触面２３に保護部材２４をさらに含む。このような構成により、保護部材２４は、絶縁物７の接触面２３の劣化または汚れ等を防止し、接触面２３を保護する。さらに、保護部材２４は、半導体装置５の表面５ａも保護する。 The insulator 7 included in the semiconductor device evaluation apparatus 1 further includes a protective member 24 on the contact surface 23 where the contact portion 22 contacts the semiconductor device 5. With such a configuration, the protective member 24 protects the contact surface 23 of the insulator 7 by preventing deterioration or dirt of the contact surface 23. Further, the protective member 24 also protects the surface 5a of the semiconductor device 5.

＜実施の形態２＞
実施の形態２における半導体装置の評価装置を説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。図９は、実施の形態２における評価装置の絶縁物７を拡大した断面図である。実施の形態２における絶縁物７の接触部２２が含む接触面２３は、絶縁物７が有する枠形状の周回方向に対し直交する断面つまりＸＺ断面において、ステージ３の主面３ａに向けて凸状の形状を有する曲面を含む。特に、図９に示すように、その凸状の形状は、被保持部２７の下方において頂点を有することが好ましい。その他構成は、実施の形態１に示した構成と同様である。 <Second Embodiment>
A semiconductor device evaluation apparatus according to the second embodiment will be described. Note that the description of the same configuration and operation as in the first embodiment will be omitted. FIG. 9 is an enlarged cross-sectional view of the insulator 7 of the evaluation device according to the second embodiment. The contact surface 23 included in the contact portion 22 of the insulator 7 according to the second embodiment is convex toward the main surface 3a of the stage 3 in a cross section, that is, an XZ section, which is orthogonal to the circumferential direction of the frame shape of the insulator 7. A curved surface having the shape of. In particular, as shown in FIG. 9, the convex shape preferably has an apex below the held portion 27. Other configurations are similar to those shown in the first embodiment.

以上のような構成により、例えば、絶縁物７の取り付け不具合等により、絶縁物７が取付板１６に対して傾いて取り付けられた場合であっても、接触面２３の何れかの部位が半導体装置５の終端領域２０に接する。特に、凸状の形状の頂点周辺の部位、すなわち被保持部２７の下方に位置する部位は、確実に終端領域２０に接触する。本実施の形態２に示す半導体装置の評価装置によれば、評価時に、終端領域２０と絶縁物７とが非接触となることはなく、終端領域２０と絶縁物７との安定的な接触が確保される。 With the above configuration, for example, even when the insulator 7 is attached to the mounting plate 16 in an inclined manner due to a mounting defect of the insulator 7 or the like, any portion of the contact surface 23 is a semiconductor device. 5 is in contact with the termination region 20. In particular, the portion around the apex of the convex shape, that is, the portion located below the held portion 27 surely contacts the terminal region 20. According to the semiconductor device evaluation apparatus of the second embodiment, the terminal region 20 and the insulator 7 do not come into non-contact with each other during the evaluation, and the terminal region 20 and the insulator 7 can be stably contacted with each other. Secured.

＜実施の形態３＞
実施の形態３における半導体装置の評価装置を説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。図１０は、実施の形態３における評価装置の絶縁物７を拡大した断面図である。絶縁物７は、取付板１６の下面１６ａに対向する対向面２６ａが平面であるものの、取付板１６の下面１６ａに非接触である。その他の構成は、実施の形態１に示した構成と同様である。 <Third Embodiment>
A semiconductor device evaluation apparatus according to the third embodiment will be described. Note that the description of the same configuration and operation as in the first embodiment will be omitted. FIG. 10 is an enlarged cross-sectional view of the insulator 7 of the evaluation device according to the third embodiment. The insulator 7 is not in contact with the lower surface 16a of the mounting plate 16 although the facing surface 26a facing the lower surface 16a of the mounting plate 16 is a flat surface. Other configurations are similar to those shown in the first embodiment.

以上のような構成により、絶縁物７と取付板１６とは、嵌合部２７ａおよび被嵌合部２８においてのみ接触する。つまり、半導体装置５には嵌合部２７ａと被嵌合部２８との接触箇所のみから荷重が加わる。半導体装置５の終端領域２０は、その嵌合部２７ａおよび被嵌合部２８の下方に位置するため、その終端領域２０には適切に荷重が加わる。その結果、接触部２２の接触面２３が適切に終端領域２０に接する。本実施の形態３に示す半導体装置の評価装置によれば、評価時に、終端領域２０と絶縁物７とが非接触となることがなく、絶縁物７と終端領域２０との安定的な接触が確保される。また、嵌合部２７ａと被嵌合部２８との嵌め合いの精度すなわち寸法公差が緩くてもよいため、製造コストが低減できる。 With the above configuration, the insulator 7 and the mounting plate 16 are in contact with each other only at the fitting portion 27a and the fitted portion 28. That is, the load is applied to the semiconductor device 5 only from the contact portion between the fitting portion 27 a and the fitted portion 28. Since the termination region 20 of the semiconductor device 5 is located below the fitting portion 27a and the fitted portion 28, a load is appropriately applied to the termination region 20. As a result, the contact surface 23 of the contact portion 22 appropriately contacts the termination region 20. According to the semiconductor device evaluation apparatus of the third embodiment, the termination region 20 and the insulator 7 do not come into non-contact with each other during the evaluation, and the insulator 7 and the termination region 20 can be stably contacted. Secured. Further, the fitting accuracy of the fitting portion 27a and the fitted portion 28, that is, the dimensional tolerance may be loose, so that the manufacturing cost can be reduced.

＜実施の形態４＞
実施の形態４における半導体装置の評価装置を説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。図１１は、実施の形態４における評価装置の絶縁物７を拡大した断面図である。絶縁物７の対向面２６ａのうち被保持部２７に隣接する一部は、取付板１６の下面１６ａに接触する。図１１においては、その取付板１６の下面１６ａに接触する対向面２６ａの一部は、接触箇所３２である。絶縁物７の対向面２６ａと取付板１６の下面１６ａとの間の距離は、被保持部２７から離れるにつれて大きくなる。つまり、対向面２６ａは、被保持部２７から離れる方向に傾斜を有する。その他の構成は、実施の形態１に示した構成と同様である。 <Embodiment 4>
A semiconductor device evaluation apparatus according to the fourth embodiment will be described. Note that the description of the same configuration and operation as in the first embodiment will be omitted. FIG. 11 is an enlarged sectional view of the insulator 7 of the evaluation device according to the fourth embodiment. A part of the facing surface 26 a of the insulator 7 adjacent to the held portion 27 contacts the lower surface 16 a of the mounting plate 16. In FIG. 11, a part of the facing surface 26 a that contacts the lower surface 16 a of the mounting plate 16 is a contact point 32. The distance between the facing surface 26 a of the insulator 7 and the lower surface 16 a of the mounting plate 16 increases as the distance from the held portion 27 increases. That is, the facing surface 26 a has an inclination in a direction away from the held portion 27. Other configurations are similar to those shown in the first embodiment.

以上のような構成により、被保持部２７以外に、取付板１６から絶縁物７に荷重が加わるのは接触箇所３２のみである。そのため、絶縁物７を取付板１６に取り付ける際に管理するのは、接触箇所３２のみとなり、テスト工程の管理が容易になる。接触箇所３２を介して半導体装置５に対して荷重が加えられることにより、接触箇所３２、被保持部２７または嵌合部２７ａの下方に位置する半導体装置５の終端領域２０に適切に荷重が加えられる。そのため、接触部２２の接触面２３は終端領域２０に適切に接する。本実施の形態４に示す半導体装置の評価装置によれば、終端領域２０と絶縁物７とが非接触となることはなく、終端領域２０と絶縁物７との安定的な接触が確保される。 With the configuration described above, in addition to the held portion 27, the load is applied to the insulator 7 from the mounting plate 16 only at the contact points 32. Therefore, when the insulator 7 is attached to the attachment plate 16, only the contact points 32 are controlled, and the test process is easily controlled. By applying a load to the semiconductor device 5 via the contact point 32, the load is appropriately applied to the terminal region 20 of the semiconductor device 5 located below the contact point 32, the held portion 27 or the fitting portion 27a. To be Therefore, the contact surface 23 of the contact portion 22 appropriately contacts the end region 20. According to the semiconductor device evaluation apparatus of the fourth embodiment, the termination region 20 and the insulator 7 are not in contact with each other, and stable contact between the termination region 20 and the insulator 7 is ensured. ..

＜実施の形態５＞
実施の形態５における半導体装置の評価装置を説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。図１２は、実施の形態５における評価装置の絶縁物７を拡大した断面図である。絶縁物７の対向面２６ａには、被保持部２７側から、つまり嵌合部２７ａ側から絶縁物７の外縁３４にかけて、所定の間隔で、複数の溝３３が配置される。複数の溝３３は、絶縁物７の枠形状の周回方向に沿って設けられる。また、それら複数の溝３３のうち絶縁物７の外縁３４近くに配置される溝３３の幅は、嵌合部２７ａ近くに配置される溝３３の幅よりも広い。溝３３が設けられることにより、対向面２６ａの一部は、取付板１６の下面１６ａに対し非接触である。その他の構成は、実施の形態１に示した構成と同様である。 <Embodiment 5>
A semiconductor device evaluation apparatus according to the fifth embodiment will be described. Note that the description of the same configuration and operation as in the first embodiment will be omitted. FIG. 12 is an enlarged sectional view of the insulator 7 of the evaluation device according to the fifth embodiment. On the facing surface 26a of the insulator 7, a plurality of grooves 33 are arranged at predetermined intervals from the held portion 27 side, that is, from the fitting portion 27a side to the outer edge 34 of the insulator 7. The plurality of grooves 33 are provided along the circumferential direction of the frame shape of the insulator 7. The width of the groove 33 arranged near the outer edge 34 of the insulator 7 among the plurality of grooves 33 is wider than the width of the groove 33 arranged near the fitting portion 27a. By providing the groove 33, a part of the facing surface 26 a is not in contact with the lower surface 16 a of the mounting plate 16. Other configurations are similar to those shown in the first embodiment.

実施の形態５における評価装置は、嵌合部２７ａと被嵌合部２８とが接触する箇所と、溝３３が設けられていない対向面２６ａの一部から半導体装置５に対して荷重を加える。嵌合部２７ａに近い溝３３ほど幅が狭いため、嵌合部２７ａに近いほど対向面２６ａと取付板１６の下面１６ａとの接触面積は大きい。嵌合部２７ａに近いほど取付板１６から絶縁物７に荷重が加わる。その嵌合部２７ａに近く接触面積が大きな領域の下方に位置する半導体装置５の終端領域２０に適切に荷重が加えられる。その結果、接触面２３は終端領域２０に適切に接する。本実施の形態５に示す半導体装置の評価装置によれば、終端領域２０と絶縁物７とが非接触となることはなく、終端領域２０と絶縁物７との安定的な接触が確保される。 The evaluation device according to the fifth embodiment applies a load to the semiconductor device 5 from a portion where the fitting portion 27a and the fitted portion 28 contact each other and a part of the facing surface 26a where the groove 33 is not provided. Since the groove 33 closer to the fitting portion 27a has a smaller width, the contact area between the facing surface 26a and the lower surface 16a of the mounting plate 16 is larger as the groove 33 is closer to the fitting portion 27a. The closer to the fitting portion 27a, the more the load is applied to the insulator 7 from the mounting plate 16. A load is appropriately applied to the termination region 20 of the semiconductor device 5 located below the region having a large contact area near the fitting portion 27a. As a result, the contact surface 23 properly contacts the termination region 20. According to the semiconductor device evaluation apparatus of the fifth embodiment, the termination region 20 and the insulator 7 are not in contact with each other, and stable contact between the termination region 20 and the insulator 7 is ensured. ..

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。 It should be noted that, in the present invention, the respective embodiments can be freely combined, or the respective embodiments can be appropriately modified or omitted within the scope of the invention. Although the present invention has been described in detail, the above description is illustrative in all aspects, and the present invention is not limited thereto. It is understood that innumerable variants not illustrated can be envisaged without departing from the scope of the invention.

１評価装置、３ステージ、３ａ主面、４評価部、５半導体装置、５ａ表面、７絶縁物、１０プローブ、１６取付板、１６ａ下面、１８表面電極パッド、２０終端領域、２２接触部、２３接触面、２４保護部材、２５絶縁部、２６上面、２６ａ対向面、２７被保持部、２７ａ嵌合部、２８被嵌合部、３０凸部、３３溝、３４外縁。 DESCRIPTION OF SYMBOLS 1 evaluation device, 3 stage, 3a main surface, 4 evaluation part, 5 semiconductor device, 5a surface, 7 insulator, 10 probe, 16 mounting plate, 16a lower surface, 18 surface electrode pad, 20 termination region, 22 contact part, 23 Contact surface, 24 protective member, 25 insulating portion, 26 upper surface, 26a facing surface, 27 held portion, 27a fitting portion, 28 fitted portion, 30 convex portion, 33 groove, 34 outer edge.

Claims

A stage capable of supporting a semiconductor device on the main surface,
A plurality of probes provided above the main surface of the stage,
Having a frame shape, the frame shape surrounds the plurality of probes, and an insulator provided above the main surface of the stage,
A mounting plate disposed above the insulator and holding the insulator;
A current is injected through the plurality of probes to the semiconductor device that is connected to the plurality of probes and the main surface of the stage and is supported by the main surface of the stage, and the electrical characteristics of the semiconductor device are evaluated. With an evaluation section,
The insulator has flexibility so that a contact portion provided on the main surface side of the stage and capable of contacting the semiconductor device and a part of an upper surface located on the mounting plate side project upward. And a held portion provided,
The mounting plate holds the insulator by holding the held portion,
An evaluation device of a semiconductor device, wherein a width of the held portion is narrower than a width of the contact portion in a cross section orthogonal to a circumferential direction of the frame shape of the insulator.

The semiconductor device evaluation apparatus according to claim 1, wherein the held portion is provided on the probe side in the upper surface of the insulator.

Side of the front SL held portion forms a fitting portion fitted to the mounting plate,
The mounting plate includes a fitted portion that is disposed in a plane of the mounting plate and that fits into the fitting portion of the insulator.
The semiconductor device evaluation apparatus according to claim 1, wherein the insulator is detachably held by the mounting plate by the fitting portion and the fitted portion.

The semiconductor device evaluation apparatus according to claim 3, wherein the fitting portion includes at least one convex portion on a surface of the mounting plate that is fitted to the fitted portion.

The semiconductor device evaluation apparatus according to claim 3, wherein the mounting plate includes a plurality of the fitted parts that are arranged in a plane of the mounting plate and can be fitted into the fitting part.

The contact portion includes a contact surface facing the main surface of the stage and capable of contacting the semiconductor device,
The semiconductor device evaluation apparatus according to claim 1, wherein the contact surface is a plane parallel to the main surface of the stage.

The contact portion includes a contact surface facing the main surface of the stage and capable of contacting the semiconductor device,
The contact surface includes a curved surface having a convex shape toward the main surface of the stage in a cross section orthogonal to the circumferential direction of the frame shape of the insulator. The semiconductor device evaluation apparatus according to claim 1.

The insulator includes a facing surface facing a lower surface of the mounting plate in a portion of the upper surface where the held portion is not provided ,
The semiconductor device evaluation apparatus according to claim 1, wherein the facing surface is a flat surface and is in contact with the lower surface of the mounting plate.

The insulator includes a facing surface facing a lower surface of the mounting plate in a portion of the upper surface where the held portion is not provided ,
The semiconductor device evaluation apparatus according to claim 1, wherein the facing surface is a flat surface and is not in contact with the lower surface of the mounting plate.

The insulator includes a facing surface facing a lower surface of the mounting plate in a portion of the upper surface where the held portion is not provided ,
A part of the facing surface adjacent to the held portion is in contact with the lower surface of the mounting plate,
The semiconductor device evaluation apparatus according to claim 1, wherein a distance between the facing surface and the lower surface of the mounting plate increases as the distance from the held portion increases.

The insulator is
In a portion of the upper surface where the held portion is not provided , a facing surface facing the lower surface of the mounting plate,
On the facing surface, along the circumferential direction of the frame shape of the insulator, and, including a plurality of grooves arranged with a predetermined interval from the held portion side to the outer edge of the insulator,
The width of the groove arranged near the outer edge of the insulator of the plurality of grooves is wider than the width of the groove arranged near the held portion. Item 7. A semiconductor device evaluation apparatus according to item.

The evaluation device for a semiconductor device according to claim 1, wherein the frame shape of the insulator is formed by combining a plurality of insulating parts.

The semiconductor device evaluation apparatus according to claim 1, wherein the insulator includes silicone rubber.

The semiconductor device evaluation apparatus according to claim 1, wherein the insulator includes fluororubber.

15. The semiconductor device evaluation apparatus according to claim 1, wherein the insulator further includes a protective member on a contact surface where the contact portion contacts the semiconductor device.