JP5432561B2 - 受信装置及び信号受信方法 - Google Patents
受信装置及び信号受信方法 Download PDFInfo
- Publication number
- JP5432561B2 JP5432561B2 JP2009081957A JP2009081957A JP5432561B2 JP 5432561 B2 JP5432561 B2 JP 5432561B2 JP 2009081957 A JP2009081957 A JP 2009081957A JP 2009081957 A JP2009081957 A JP 2009081957A JP 5432561 B2 JP5432561 B2 JP 5432561B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gsw
- gain
- pwr
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Circuits Of Receivers In General (AREA)
Description
11 アナログゲインスイッチ(GSW)
12 アナログデジタル(A/D)変換器
13 デジタルゲインスイッチ(GSW)
14 パワー計算(PWR)回路
15 対数変換回路
16 非線形変換回路
17 セレクタ回路
18 リミッタ・5MF回路
19 レベル正規化補正回路
20 最大(max)レベル抽出回路
21 各種制御信号生成回路
Claims (22)
- アナログゲインを調整するアナログゲインスイッチ(GSW)手段と、アナログ信号をデジタル信号に変換するアナログデジタル(A/D)変換手段と、該A/D変換後のパワー(PWR)を算出するパワー(PWR)計算手段と、該PWR計算結果が飽和状態となった信号に対しても、その飽和前の信号レベルを推定算出する線形/非線形変換手段と、前記アナログゲインスイッチGSW手段で設定したゲイン情報と該線形/非線形手段により得られたPWR信号を元に、A/D−GSW入力レベルを逆算推定するレベル正規化補正手段と、該レベル正規化補正手段より得られたゲインライン信号(GAIN_line信号)と外部からのトリガ信号(START_TRIG信号)を用いて、適正なアナログゲインスイッチ(GSW)のアナログゲイン(Gain)信号を得る各種制御信号生成手段とを有し、前記A/D変換器の出力レベルが飽和した状態においても、正確かつ高速のA/D−GSWの引き込みを行うことができるようにして、A/D変換手段−アナログゲインスイッチGSW手段(A/D−GSW回路)の受信ダイナミックレンジを拡大したことを特徴とする受信装置。
- A/D変換出力レベルを調整するデジタルゲインスイッチ(GSW)手段と、さらに、該デジタルゲインスイッチ(GSW)手段に対する制御信号を出力する各種制御信号生成手段を備え、さらなるA/D−GSW回路の受信ダイナミックレンジを拡大したことを特徴とする請求項1記載の受信装置。
- 前記線形/非線形変換手段は、対数変換手段を有し、該線形/非線形変換手段以降の信号処理を全て、dB単位で行うことで、乗算/除算回路を全て加算減算回路で構築することで、必要とするビット数も最小化したことを特長とする請求項1または2記載の受信装置。
- 前記対数変換されたPWR信号のレベルを制限するリミッタ手段と、多数の信号から中央値を得るMF手段を備え、安定した、かつ、雑音耐力のある、A/D−GSWを実現したことを特徴とする請求項3記載の受信装置。
- 前記PWR計算手段は、遅延素子手段と、DC成分算出手段と、減算手段とを備え、該減算手段の後段に、絶対値手段を設けることで、A/D変換出力信号に存在するDC成分を除去し、正確なA/D−GSWの制御を実現したことを特徴とする請求項1乃至4のいずれかに記載の受信装置。
- 中間値、粗調整結果値及び微調整結果値の三段階の値をアナログゲインスイッチ(GSW)手段に出力可能な各種制御信号生成手段を備え、A/D−GSWの引き込みの高速化と受信ダイナミックレンジの拡大、さらに、装置のコスト低減を実現したことを特徴とする請求項1乃至5のいずれかに記載の受信装置
- 粗調整および微調整のPWR計算区間は、第1に先頭に過渡応答除去区間を設け、アナログゲイン(Gain)の設定値変更時の過渡応答を除去するとともに、第2に過渡応答除去後、A/D変換出力信号に含まれているDC成分除去のためにDC成分除去区間を設け、第3に複数のガード区間とPWR計算区間を設け、インパルス性雑音やスイッチング雑音に対する耐力を向上させると共に、第4に粗調整および微調整区間のPWR計算区間時間長は同一時間長とし、粗調整区間のガード時間長のみ、微調整区間のガード時間長より短めに設定することで、粗調整区間/微調整区間の精度を適正配分とし、全体の引き込み時間長の短縮を図ると共に、PWR計算回路の共通化を図り、装置のコストダウンを実現すると共に、高速かつ、広い受信ダイナミックレンジを実現したことを特徴とする請求項1乃至6のいずれかに記載の受信装置。
- アナログ信号のゲインを調整するアナログゲインスイッチ(GSW)手段と、アナログ信号をデジタル信号に変換するアナログデジタル(A/D)変換手段と、該A/D変換により得られるデジタル信号のパワー(PWR)を計算するパワー(PWR)計算手段と、前記アナログゲイン(Gain)のゲイン設定情報と前記PWR信号より、A/D−GSW入力信号レベルを逆算推定するレベル正規化補正手段と、予め定められた区間の中での最大受信レベルを抽出する最大(max)レベル抽出手段と、さらに、各種制御信号生成手段とを有し、位相同期確立前は、前記最大(max)レベル抽出手段により得られた最大受信レベルを元に、マスタフレーム単位でゲインを適応制御し、位相同期確立後は、スタートトリガ信号(START_TRIG)に同期した処理を実行することで、同期処理が必要なA/D−GSW手段においても、位相同期確立前でも安定したA/D−GSWの引き込みを実現可能としたことを特徴とする受信装置。
- デジタルゲインを調整するデジタルゲインスイッチ(GSW)手段および、デジタルGSW手段に対するゲイン制御信号を生成する各種制御信号生成手段を備え、さらなる受信ダイナミックレンジを拡大したことを特徴とする請求項8記載の受信装置。
- PWR計算結果の後段に、対数変換手段と、非線形変換手段と、セレクタ手段とを備え、線形信号を対数信号に変換することで、後段の処理を全て乗算/除算の不要な加算減算のみの処理とし、かつ、ビット数を低減することで、低コストの装置を実現したことを特徴とする請求項9記載の受信装置。
- 信号レベルを制限するリミッタ手段および複数の信号から中央値を抽出するMF手段を備え、インパルス性雑音やスイッチング雑音等に対する雑音耐力を向上させたことを特徴とする請求項10記載の受信装置。
- アナログゲインを調整するアナログゲインスイッチ(GSW)ステップと、アナログ信号をデジタル信号に変換するアナログデジタル(A/D)変換ステップと、A/D変換後のパワー(PWR)を算出するPWR計算ステップと、該PWR計算結果が飽和状態となった信号に対しても、その飽和前の信号レベルを推定算出する線形/非線形変換ステップと、前記アナログゲインスイッチGSWステップへ設定したゲイン情報と該線形/非線形ステップにより得られたPWR信号を元に、A/D−GSW入力レベルを逆算推定するレベル正規化補正するステップと、該レベル正規化補正ステップより得られたゲインライン(GAIN_line)信号と外部からのトリガ信号(START_TRIG信号)を用いて、適正なアナログゲインスイッチ(GSW)のアナログゲイン(Gain)信号を得る各種制御信号生成ステップとを有し、A/D変換器の出力レベルが飽和した状態においても、正確かつ高速のA/D−GSWの引き込みを行うことができるようにし、A/D変換−アナログゲインスイッチ(A/D−GSW回路)の受信ダイナミックレンジを拡大したことを特徴とする信号受信方法。
- A/D変換出力レベルを調整するデジタルゲインスイッチ(GSW)ステップと、さらに、該デジタルゲインスイッチ(GSW)ステップに対する制御信号を出力する各種制御信号生成ステップとを備え、さらなるA/D−GSW回路の受信ダイナミックレンジを拡大したことを特徴とする請求奥12記載の信号受信方法。
- 前記線形/非線形変換ステップは、対数変換ステップを有し、該線形/非線形変換ステップの実行以降の信号処理を全て、dB単位で行うことで、乗算/除算回路を全て加算減算回路で構築することで、必要とするビット数を最小化したことを特徴とする請求項12または13記載の信号受信方法。
- 前記対数変換されたPWR信号のレベルを制限するリミッタステップと、多数の信号から中央値を得るMFステップを有し、安定した、かつ、雑音耐力のある、A/D−GSWを実現したことを特徴とする請求項14記載の信号受信方法。
- 前記PWR計算ステップは、遅延素子ステップと、DC成分算出ステップと、減算ステップとを有し、該減算ステップの後に、絶対値ステップを設けることで、A/D変換出力信号に存在するDC成分を除去し、正確なA/D−GSWの制御を実現したことを特徴とする請求項12乃至15いずれかに記載の信号受信方法。
- 中間値、粗調整結果値及び微調整結果値の三段階の値をアナログゲインスイッチ(GSW)ステップに提供する各種制御信号生成ステップを備え、A/D−GSWの引き込みの高速化と受信ダイナミックレンジの拡大を実現したことを特徴とする請求項12乃至16のいずれかに記載の信号受信方法。
- 粗調整および微調整のPWR計算区間は、第1に先頭に過渡応答除去区間を設け、アナログゲイン(Gain)の設定値変更時の過渡応答を除去するとともに、第2に過渡応答除去後、A/D変換出力信号に含まれているDC成分除去のためにDC成分除去区間を設け、第3に複数のガード区間とPWR計算区間を設け、インパルス性雑音やスイッチング雑音に対する耐力を向上させると共に、第4に粗調整および微調整区間のPWR計算区間時間長は同一時間長とし、粗調整区間のガード時間長のみ、微調整区間のガード時間長より短めに設定することで、粗調整区間/微調整区間の精度を適正配分とし、全体の引き込み時間長の短縮を図ると共に、PWR計算回路の共通化を図り、装置のコストダウンを実現すると共に、高速かつ、広い受信ダイナミックレンジを実現したことを特徴とする請求項12乃至17のいずれかに記載の信号受信方法。
- アナログ信号のゲインを調整するアナログゲインスイッチ(GSW)ステップと、アナログ信号をデジタル信号に変換するアナログデジタル(A/D)変換ステップと、A/D変換後のデジタル信号のパワー(PWR)を計算可能なパワー(PWR)計算ステップと、前記アナログゲイン(Gain)のゲイン設定情報と前記PWR信号より、A/D−GSW入力信号レベルを逆算推定するレベル正規化補正ステップと、予め定められた区間の中での最大受信レベルを抽出する最大(max)レベル抽出ステップと、さらに、各種制御信号生成ステップとを有し、位相同期確立前は、前記最大(max)レベル抽出ステップにより得られた最大受信レベルを元に、マスタフレーム単位でゲインを適応制御し、位相同期確立後は、スタートトリガ信号(START_TRIG)に同期した処理を実行することで、同期処理が必要なA/D−GSWステップにおいても、位相同期確立前でも安定したA/D−GSWの引き込みを実現可能としたことを特徴とする信号受信方法。
- デジタルゲインを調整するデジタルゲインスイッチ(GSW)ステップおよび、デジタルゲインスイッチ(GSW)ステップに対するゲイン制御信号を生成する各種制御信号生成ステップを有し、さらなる受信ダイナミックレンジを拡大したことを特徴とする請求項19記載の信号受信方法。
- PWR計算結果の後段に、対数変換ステップと、非線形変換ステップと、セレクタステップとを備え、線形信号を対数信号に変換することで、後段の処理を全て乗算/除算の不要な加算減算のみの処理とし、かつ、ビット数を低減することで、低コストの装置を実現したことを特徴とする請求項20記載の信号受信方法。
- 信号レベルを制限するリミッタステップおよび複数の信号から中央値を抽出可能なMFステップを備え、インパルス性雑音やスイッチング雑音等に対する雑音耐力を向上させたことを特徴とする請求項21記載の信号受信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009081957A JP5432561B2 (ja) | 2009-03-30 | 2009-03-30 | 受信装置及び信号受信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009081957A JP5432561B2 (ja) | 2009-03-30 | 2009-03-30 | 受信装置及び信号受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010239185A JP2010239185A (ja) | 2010-10-21 |
JP5432561B2 true JP5432561B2 (ja) | 2014-03-05 |
Family
ID=43093182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009081957A Expired - Fee Related JP5432561B2 (ja) | 2009-03-30 | 2009-03-30 | 受信装置及び信号受信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5432561B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010129022A2 (en) * | 2009-04-27 | 2010-11-11 | Ikanos Technology Ltd. | Method and apparatus for optimizing dynamic range in dmt modems |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3789319B2 (ja) * | 2001-06-08 | 2006-06-21 | 松下電器産業株式会社 | 自動利得制御回路 |
JP2004134917A (ja) * | 2002-10-09 | 2004-04-30 | Matsushita Electric Ind Co Ltd | 自動利得制御装置、無線受信装置及び自動利得制御方法 |
JP2005214849A (ja) * | 2004-01-30 | 2005-08-11 | Nec Engineering Ltd | 自動利得制御回路 |
JP2007266853A (ja) * | 2006-03-28 | 2007-10-11 | Japan Radio Co Ltd | 自動利得制御装置 |
JP4977755B2 (ja) * | 2007-04-27 | 2012-07-18 | パナソニック株式会社 | 受信装置及び受信方法 |
JP2009005112A (ja) * | 2007-06-21 | 2009-01-08 | Fuji Electric Device Technology Co Ltd | 無線受信装置 |
-
2009
- 2009-03-30 JP JP2009081957A patent/JP5432561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010239185A (ja) | 2010-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101971507B (zh) | 接收器二阶互调校正系统和方法 | |
US8193956B2 (en) | Meter and freeze of calibration of time-interleaved analog to digital converter | |
EP2537255B1 (en) | Apparatus and method for converting an analog time domain signal into a digital frequency domain signal, and apparatus and method for converting an analog time domain signal into a digital time domain signal | |
WO2017004869A1 (zh) | 模数转换器误差估计校正的装置及其方法 | |
US20110291865A1 (en) | Method, system, and apparatus for interpolating an output of an analog-to-digital converter | |
US20110193732A1 (en) | Bandwidth mismatch estimation in time-interleaved analog-to-digital converters | |
US10910813B2 (en) | Intelligent electronic device | |
EP2442506B1 (en) | Method and device for down sampling | |
CN103490740A (zh) | 一种自动增益控制装置及其方法 | |
JP5432561B2 (ja) | 受信装置及び信号受信方法 | |
US20170373699A1 (en) | Analog-To-Digital Converter Protection Circuit, Method for Controlling Analog-To-Digital Converter Protection Circuit, and Controller | |
EP2465201A1 (en) | Adc with enhanced and/or adjustable accuracy | |
JP2007267357A (ja) | 利得制御受信機 | |
US8588355B2 (en) | Timing recovery controller and operation method thereof | |
US20060071841A1 (en) | Automatic gain control system and method | |
CN108886464B (zh) | 一种时钟恢复装置以及时钟恢复的方法 | |
US11469784B2 (en) | Spur estimating receiver system | |
CN1795636B (zh) | 使用自适应插值对接收信号进行相位跟踪 | |
US9106195B2 (en) | Method and apparatus for controlling signal gain in digital signal processing system | |
JP4566977B2 (ja) | A/d変換装置 | |
US7859444B2 (en) | D-A converter and D-A converting method | |
JP5262820B2 (ja) | 信号検出装置及び信号検出方法 | |
US9515480B2 (en) | Power device for preventing malfunction | |
US10091043B2 (en) | Boundary detection device and wireless communication device including the same | |
JP5179975B2 (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5432561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |