JP5430038B2 - ホールセンサ - Google Patents

Description

本発明は、請求項１の前提項に記載されたホールセンサに関する。

特許文献１（ＤＥ１０１５０９５５Ｃ１）よりホールセンサが公知である。このホールセンサは、それぞれ５つの接続接点を備えた複数の垂直型のホール素子を有している。この場合、最大４つのホール素子が互いに並列に構成されており、接続接点は周期的な相互交差によって配線されており、これはホールセンサのオフセット電圧を、個々のホール素子のオフセット電圧に比べて低くするためである。これに加えて、いわゆる「スピニング電流」法によってオフセット電圧をいっそう引き下げることができる。

ドイツ特許１０１５０９５５号公報

ホールセンサの高いコストのかかる構造、オフセット、および消費電力を改善することが望ましい。

以上を背景とする本発明の課題は、従来技術をさらに改良した装置を提供することにある。

この課題は請求項１の構成要件を備えるホールセンサによって解決される。本発明の好ましい実施形態は従属請求項の対象となっている。

本発明によれば、従来技術をさらに改良した装置を提供することができる。

ホールセンサの４つのホール素子の本発明による直列配線の実施形態を示す模式図である。 図１の個々のホール素子の実施形態を示す模式的な断面図である。 （ａ）図１の４つのホール素子の第１の幾何学的な配置の可能性である。（ｂ）図１の４つのホール素子の第２の幾何学的な配置の可能性である。 ｎドーピングされたホールセンサについて４つのモードで、オフセット電圧と印加される供給電圧との間の関係を示す模式図である。

本発明の対象物では、第１の接続接点および第２の接続接点および第３の接続接点を備える第１のホール素子と、第４の接続接点および第５の接続接点および第６の接続接点を備える第２のホール素子と、第７の接続接点および第８の接続接点および第９の接続接点を備える第３のホール素子と、第１０の接続接点および第１１の接続接点および第１２の接続接点を備える第４のホール素子とを有するホールセンサが提供され、第１のホール素子および第２のホール素子および第３のホール素子および第４のホール素子は直列につながれている。付言しておくと、このホールセンサは互いに直列につながれた４つのホール素子で成り立っている。

このとき４つのホール素子の各々は、中央の接続接点と、中央の接続接点の回りに配置された少なくとも２つの接続接点とを有している。中央の接続接点の回りに配置されているホール素子の接続接点は、中央の接続接点の回りに配置された次のホール素子の接続接点と配線される。このとき配線によって閉じたリングを生起するのが好ましく、すなわち、列の最後のホール素子は列の最初のホール素子と配線される。それによって構成されるホールセンサは４つの接続接点を有しており、これら４つの接続接点は、個々のホール素子の４つの中央の接続接点で構成される。

本発明による装置の１つの利点は、それぞれ３つの接点を備える４つの個々のホール素子の本発明に基づく配線によって、ホールセンサのオフセットを低減できることにある。そのために４つのホール素子の直列配線は、４つの異なるモードでいわゆる「スピニング電流」法に基づいて作動し、個々のモードのオフセット電圧が加算されて総オフセット電圧になるのが好ましい。出願人の実験で示されたところでは、総オフセット電圧は、「スピニング電流」法で作動する５つの接点を備える個々の垂直型のホール素子のオフセット電圧よりも大幅に小さく、驚くべきことにほぼゼロである。つまりオフセット電圧がすでにほぼゼロであることに基づき、高いコストのかかる複数のホールセンサの並列回路が不要となる。

この新規のセンサコンセプトは、４つのどのモードでも、個々のホール素子における制御電流分布の同じ組み合わせが得られるという特徴がある。５つの接点を備える個々のホール素子では、制御電流分布は個々のモードの間でそれぞれ相違している。実験が示すところでは、たとえばそれぞれ５つの接点を備えるホール素子も、本発明による直列配線に基づいて使用することができる。この場合、それぞれ内側に位置する３つの接点を使用するのが好ましい。さらに、４つの接点、６つの接点、もしくは相応に６つを超える接点を備えるホール素子も、本発明の直列回路に基づいて配線することができる。

さらに別の利点は、４つのホール素子の直列回路で接触抵抗や接続抵抗を対称に分布させることができ、どのモードでもほぼ等しい大きさになることである。それにより、個々のモードのそれぞれのオフセット電圧が一次近似において逆向きに等しい大きさとなる。

当然ながら、ホールセンサの４つのホール素子はホール電圧を生成するために通電面を有しており、この面の法線ベクトルは、この面を貫通する磁界の測定されるべき成分の方向と平行に形成される。さらにオフセット電圧は、磁界が存在しないときに測定されるのが好ましい。このような種類の測定サイクルはキャリブレーションとも呼ばれる。

別の実施形態では、第２の接続接点および第５の接続接点および第８の接続接点および第１１の接続接点はそれぞれ供給電圧接続部またはホール電圧ピックアップ部として構成されている。このとき測定されるべきホール電圧の正負記号は、電流の方向と、印加される磁界の方向と、ホール素子が形成された半導体領域のドーピングとに依存して決まる。直列配線を構成するために、他の実施形態では、第１の接続接点は第１２の接続接点と接続される。別の実施形態では、第３の接続接点は第４の接続接点と配線され、第６の接続接点は第７の接続接点と配線され、第９の接続接点は第１０の接続接点と配線される。図解をするために、表１にはホールセンサを作動させるための４つのモードすなわちモード１からモード４が掲げられている。ここで記号Ｃ１からＣ４は個々のホール素子の中央の接点をそれぞれ表しており、ＶＢ１，ＶＢ２は両方の動作電圧、ＶＨ１およびＶＨ２は両方の測定電圧を表しており、両方の測定電圧の差がホール電圧とも呼ばれる。

１つの好ましい実施形態では、第１のホール素子から第４のホールでは３つの接続接点がそれぞれ１本の直線上に配置されており、この直線は互いに平行に配置されるのが好ましく、すなわち、これらのホール素子は互いに平行に配置される。１つの発展例では、第１のホール素子から第４のホール素子の接続接点は共通の直線上に配置される。特に、第１のホール素子から第４のホール素子をそれぞれ垂直型のホール素子として構成するのが好ましい。付言しておくと、個々のホール素子を相互に接続するための条導体抵抗をできる限り等しい大きさに選択するのが好ましい。

出願人の実験が示すところでは、第１のホール素子および第２のホール素子および第３のホール素子および第４のホール素子が半導体本体の上に配置されており、半導体本体の上に集積回路が構成されていると好都合である。それにより、集積回路の一部として構成された、ホールセンサと作用接続されている制御回路と、評価回路とをモノリシックに集積化することができる。付言しておくと、作用接続という概念は特に集積回路とホールセンサの間の電気接続も意味している。さらに、第１のホール素子および第２のホール素子および第３のホール素子および第４のホール素子および集積回路をただ１つの共通のハウジングの中に配置し、特に相互に電気的に配線するのが好ましい。

次に、図面を参照しながら本発明について詳しく説明する。ここでは同じ種類の部品には同一の符号が付されている。図示した実施形態は大幅に模式化されており、すなわち間隔や縦横の長さは寸法通りではなく、別段の断りがない限り、何らかの帰結を導くことができる幾何学的な相互の関係も有していない。

図１の図面は、第１の接続接点２３、第２の接続接点２６、および第３の接続接点２９を備える、第１の好ましくは垂直型に構成されたホール素子２０と、第４の接続接点３３、第５の接続接点３６、および第６の接続接点３９を備える、第２の好ましくは垂直型に構成されたホール素子３０と、第７の接続接点４３、第８の接続接点４６、および第９の接続接点４９を備える、第３の好ましくは垂直型の構成されたホール素子４０と、第１０の接続接点５３、第１１の接続接点５６、および第１２の接続接点５９を備える、第４の好ましくは垂直型に構成されたホール素子５０と、を有するホールセンサ１０の本発明による直列配線の実施形態の模式図を示している。さらに、第１の接続接点２３は第１２の接続接点５９と配線されている。モードに応じて、表１の配置に基づき、第２の接続接点２６は第１の接続点Ｃ１、第５の接続接点３６は第２の接続点Ｃ２、第８の接続接点４６は第３の接続点Ｃ３、第１１の接続接点５６は第４の接続点Ｃ４をそれぞれ供給電圧端子またはホール電圧ピックアップ部として備えるように構成されている。モードに応じて、第１から第４の接続点には、供給電圧ＶＢ１またはこれとは相違する基準電位ＶＢ２が印加され、または、ホール電圧ＶＨ１もしくはホール電圧ＶＨ２が測定される。

図２には、図１の第１のホール素子２０を例にとって、個々のホール素子の実施形態の模式的な断面図が示されている。以下においては、図１に示す実施形態との違いについてのみ説明する。第１の接続接点２３から第３の接続接点２９のすぐ下には、高ドーピングされたｎ接点領域１００が構成されており、これは、個々の接続接点２３から２９を低ドーピングされたｎ窪み領域１１０に低抵抗接続するためである。ｎ窪み領域１１０は半導体本体１２０に構成されている。個々のｎ接触領域の間には、好ましくは酸化物または高ドーピングされたｐ^＋拡散からなる絶縁領域１３０がそれぞれ構成されている。半導体本体１２０は、ｐ基板として構成されているのが好ましい。ｎ窪み領域はリンドーピングを有しているのが好ましく、ｎ接触領域はｎ窪み領域よりも強いリンドーピングを有しているのが好ましい。それに対して、ｐ基板はホウ素ドーピングを有している。

図２に図示する実施形態では、測定されるべき磁界の方向はｚ方向すなわち紙面に出入りする方向を有しており、それに対して第１のホール素子２０はｘ−ｙ平面に構成されている。

図３（ａ）の図面には、図１の４つのホール素子の第１の幾何学的な配置の可能性が示されている。以下においては、図１に示す実施形態との違いについてのみ説明する。第１のホール素子２０から第４のホール素子５０では、３つの接続接点がそれぞれ１本の直線（図示せず）の上に配置されており、個々の直線は実質的に互いに平行に配置されている。

図３（ｂ）の図面には、図１の４つのホール素子の第２の幾何学的な配置の可能性が示されている。以下においては、図１に示す実施形態との違いについてのみ説明する。これによると、第１のホール素子から第４のホール素子のすべての接続接点は、１本の共通の直線（図示せず）の上に配置されている。

図４の図面には、ｎドーピングされたホールセンサについて、磁界の影響がないときのオフセット電圧ＶＯＦＦ＝ＶＨ１−ＶＨ２と、印加される供給電圧ＶＢ＝ＶＢ１−ＶＢ２との関係の模式図が示されている。付言しておくと、オフセット電圧は磁界が存在しないいわゆるキャリブレーション段階中に判定するのが好ましい。別案の手順では、いわゆる「スピニング電流」法を用いてオフセット電圧をほぼ磁界に関わりなく除去することができる。それにより、結果として得られる測定信号すなわちホール電圧は、すでにほぼ完全にオフセット電圧を含んでいないことが好ましい。測定されるオフセット電圧ＶＯＦＦは、第１のモードＭ１または第２のモードＭ２または第３のモードＭ３または第４のモードＭ４において正または負であり、個々のモードのオフセット電圧を加算すると、平均値の形成から算出される総オフセット電圧ＧＯＦＦは、三角形の記号で図示しているように、傾きがほぼゼロの直線を形成することが示されている。

Ｃ１ …第１の接続点
Ｃ２ …第２の接続点
Ｃ３ …第３の接続点
Ｃ４ …第４の接続点
ＶＢ１ …供給電圧
ＶＢ２ …基準電位
ＶＨ１ …ホール電圧
ＶＨ２ …ホール電圧
１０ …ホールセンサ
１００ …接点領域
１１０ …ｎ窪み領域
１２０ …半導体本体
１３０ …絶縁領域
２０ …ホール素子
２３ …第１の接続接点
２６ …第２の接続接点
２９ …第３の接続接点
３０ …ホール素子
３３ …第４の接続接点
３６ …第５の接続接点
３９ …第６の接続接点
４０ …ホール素子
４３ …第７の接続接点
４６ …第８の接続接点
４９ …第９の接続接点
５０ …ホール素子
５３ …第１０の接続接点
５６ …第１１の接続接点
５９ …第１２の接続接点

Claims (9)

1. ホールセンサ（１０）であって、
   −第１の接続接点（２３）および第２の接続接点（２６）および第３の接続接点（２９）を備える第１のホール素子（２０）と、
   −第４の接続接点（３３）および第５の接続接点（３６）および第６の接続接点（３９）を備える第２のホール素子（３０）と、
   −第７の接続接点（４３）および第８の接続接点（４６）および第９の接続接点（４９）を備える第３のホール素子（４０）と、
   −第１０の接続接点（５３）および第１１の接続接点（５６）および第１２の接続接点（５９）を備える第４のホール素子（５０）と、を有している、そのようなホールセンサにおいて、
   ４つのホール素子の各々は中央の接続接点の回りに配置された少なくとも２つの接続接点を有しており、中央の接続接点の回りに配置された接続接点は、その次のホール素子の中央の接続接点の回りに配置された接続接点と配線されており、それにより、
   第１のホール素子（２０）および第２のホール素子（３０）および第３のホール素子（４０）および第４のホール素子（５０）は直列につながれており、閉じたリングが生起されるように、列の最後のホール素子が列の最初のホール素子と配線されていることを特徴とするホールセンサ。
2. 第２の接続接点（２６）および第５の接続接点（３６）および第８の接続接点（４６）および第１１の接続接点（５６）はそれぞれ供給電圧端子またはホール電圧ピックアップ部として構成されていることを特徴とする、請求項１に記載のホールセンサ（１０）。
3. 第１の接続接点（２３）は第１２の接続接点（５９）と接続されていることを特徴とする、請求項１または請求項２に記載のホールセンサ（１０）。
4. 第３の接続接点（２９）は第４の接続接点（３３）と配線されており、第６の接続接点（３９）は第７の接続接点（４３）と配線されており、第９の接続接点（４９）は第１０の接続接点（５３）と配線されていることを特徴とする、請求項１〜３のうちいずれか１項に記載のホールセンサ（１０）。
5. 第１のホール素子（２０）から第４のホール素子（５０）では３つの接続接点がそれぞれ１本の直線上に配置されており、前記直線は好ましくは互いに平行に配置されていることを特徴とする、請求項１〜４のうちいずれか１項に記載のホールセンサ（１０）。
6. 第１のホール素子（２０）から第４のホール素子（５０）の接続接点は１本の共通の直線上に配置されていることを特徴とする、請求項１〜５のうちいずれか１項に記載のホールセンサ（１０）。
7. 第１のホール素子（２０）から第４のホール素子（５０）は１つの半導体本体（１２０）でそれぞれ垂直型のホール素子として構成されていることを特徴とする、請求項１〜６のうちいずれか１項に記載のホールセンサ（１０）。
8. 導体本体（１２０）の上には集積回路が構成されていることを特徴とする請求項７に記載のホールセンサ（１０）。
9. 第１のホール素子（２０）および第２のホール素子（３０）および第３のホール素子（４０）および第４のホール素子（５０）および集積回路は電気接続されており、ただ１つの共通のハウジングの中に配置されていることを特徴とする、請求項８に記載のホールセンサ（１０）。